CN108172511B - 一种具备空气沟结构的t型栅制作方法 - Google Patents
一种具备空气沟结构的t型栅制作方法 Download PDFInfo
- Publication number
- CN108172511B CN108172511B CN201711446423.6A CN201711446423A CN108172511B CN 108172511 B CN108172511 B CN 108172511B CN 201711446423 A CN201711446423 A CN 201711446423A CN 108172511 B CN108172511 B CN 108172511B
- Authority
- CN
- China
- Prior art keywords
- gate
- metal
- electron beam
- beam photoresist
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 42
- 239000002184 metal Substances 0.000 claims abstract description 42
- 238000010894 electron beam technology Methods 0.000 claims abstract description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 23
- 238000002161 passivation Methods 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000011248 coating agent Substances 0.000 claims abstract description 8
- 238000000576 coating method Methods 0.000 claims abstract description 8
- 238000001259 photo etching Methods 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 238000001704 evaporation Methods 0.000 claims abstract description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 4
- 125000006850 spacer group Chemical group 0.000 claims 1
- 229910002601 GaN Inorganic materials 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000002791 soaking Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明提供一种具备空气沟结构的T型栅制作方法，包括以下步骤：S1、在晶体管表面生长Si3N4介质钝化层；S2、在所述介质钝化层上沉积TiW金属形成金属空间层；S3、在金属空间层上均匀涂抹电子束光刻胶并进行烘烤；S4、对电子束光刻胶进行曝光并显影形成栅槽刻蚀窗口，并进行烘烤；S5、刻蚀金属空间层形成上段栅槽，刻蚀介质钝化层形成下段栅槽，并去除电子束光刻胶；S6、在晶体管表面均匀涂抹电子束光刻胶，对电子束光刻胶进行光刻显影形成栅帽线条；S7、蒸发栅金属并剥离形成T型栅；S8、去除金属空间层完成T型栅制作。本发明使栅帽金属和介质钝化层之间存在空气沟隔离，可以减小器件栅电容，有效提高器件特征频率。
Description
技术领域
本发明属于半导体制造技术领域，具体涉及一种具备空气沟结构的T型栅制作方法。
背景技术
GaN高电子迁移率晶体管(HEMT)特有的高电子迁移率、高二维电子气面密度、高击穿电场，使得其具备更高的功率输出密度，被视为下一代射频/微波功率放大器的首选技术。
随着GaN HEMT高频应用需求的急剧增长，提升器件截止频率fT就显得越发重要。
作为表征晶体管高速性能的重要参数，器件截止频率fT的近似公式为：
其中vs为载流子的饱和迁移速率，Lg为器件栅长。可以看出，栅长对器件的截止频率有着决定性的影响。
通常GaN HEMT在制作栅电极之前都会生长一层氮化硅介质，用于保护器件表面，在制作栅电极时采用一次光刻结合干法刻蚀的方法去掉栅下氮化硅介质并形成栅脚，随后通过二次光刻制作栅帽，这时栅帽金属和氮化硅介质直接接触，会产生很大的栅源、栅漏电容，不利于提高器件特征频率。
发明内容
本发明的目的在于提供一种具备空气沟结构的T型栅制作方法，该方法很好地解决了栅帽金属与氮化硅介质层直接接触影响器件特征频率提升的问题。
为达到上述要求，该方法具体包括以下步骤：
S1、在晶体管表面生长Si3N4介质钝化层；
S2、在所述介质钝化层上沉积TiW金属形成金属空间层；
S3、在金属空间层上均匀涂抹电子束光刻胶并进行烘烤；
S4、对电子束光刻胶进行曝光并显影形成栅槽刻蚀窗口，并进行烘烤；
S5、刻蚀金属空间层形成上段栅槽，刻蚀介质钝化层形成下段栅槽，并去除电子束光刻胶；
S6、在晶体管表面均匀涂抹电子束光刻胶，对电子束光刻胶进行光刻显影形成栅帽线条；
S7、蒸发栅金属并剥离形成T型栅；
S8、去除金属空间层完成T型栅制作。
与现有技术相比，本发明具有的优点是：
(1)在介质钝化层上引入一层TiW金属空间层，并在栅金属蒸发、剥离之后通过溶液去除，从而使栅帽金属和介质钝化层之间存在空气沟隔离，可以减小器件栅电容，有效提高器件特征频率；
(2)采用TiW金属空间层来实现空气沟结构，首先TiW可以采用F基等离子体刻蚀，与介质钝化层采用F基等离子体刻蚀的工艺是兼容的，其次TiW金属空间层只需在热的双氧水溶液中浸泡一定时间即可去除，可以确保不对器件本身造成影响；
(3)采用ICP-RIE设备来完成金属空间层和介质钝化层的刻蚀工艺，可以保证刻蚀的方向性，并可通过控制偏置功率等参数避免在介质钝化层刻蚀到底后对GaN外延结构产生过大损伤。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，在这些附图中使用相同的参考标号来表示相同或相似的部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为本发明的流程示意图；
图2-9为本发明各步骤形成的器件结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，以下结合附图及具体实施例，对本申请作进一步地详细说明。为简单起见，以下描述中省略了本领域技术人员公知的某些技术特征。
本实施例以氮化镓高电子迁移率晶体管为例，介绍其T型栅的制作方法。该氮化镓高电子迁移率晶体管包括SiC衬底和位于SiC衬底上方AlGaN/GaN外延层，且该器件已完成源漏电极和隔离工艺。其T型栅的制作方法包括以下步骤：
S1、通过PECVD在晶体管表面生长Si3N4介质钝化层2，介质钝化层2用于钝化和保护晶体管表面，其厚度为
S2、采用溅射的方式在介质钝化层2上沉积TiW金属形成金属空间层1，金属空间层1厚度为
本步骤后得到的器件结构如图2所示；
S3、在金属空间层1上均匀涂抹一层厚度为0.3μm的电子束光刻胶ZEP520A，并采用180℃真空热板对晶体管进行烘烤，烘烤时间为60s；
S4、采用电子束曝光机对电子束光刻胶进行曝光并显影，获得特征尺寸为100nm的细线条，形成栅槽刻蚀窗口3，如图3所示，并采用110℃真空热板对所述晶体管进行烘烤，烘烤时间为2min；
S5、刻蚀金属空间层1形成上段栅槽4，刻蚀介质钝化层2形成下段栅槽5，并去除电子束光刻胶；具体包括：
A、在ICP-RIE中使用CHF3刻蚀金属空间层1形成上段栅槽4，控制CHF3流量为50sccm，射频功率为100W，偏置功率为25W，腔体压力为5mT，刻蚀速率为50nm/min；电子束光刻胶ZEP520A与金属空间层1的刻蚀选择比<1:5；形成的结构如图4所示；
B、在ICP-RIE中使用CF4和O2刻蚀介质钝化层2形成下段栅槽5，控制CF4流量为30sccm，O2流量为5sccm，射频功率为50W，偏置功率为10W，腔体压力为3mT，刻蚀速率约为20nm/min；电子束光刻胶ZEP520A与介质钝化层2的刻蚀选择比<1:4；形成的结构如图5所示；
C、采用浓度为10％的盐酸溶液清洗，清洗时间为1.5min；
D、采用90℃热NMP浸泡30min去除电子束光刻胶，随后IPA清洗5min，最后用热N2烘干；
S6、在晶体管表面均匀涂抹一层厚度为0.65-0.7μm的电子束光刻胶UVIII，对电子束光刻胶进行光刻显影形成栅帽线条，栅帽的宽度为0.5-0.8μm，如图6所示；
采用浓度为10％的盐酸溶液清洗1min；
S7、蒸发栅金属形成T型栅6，如图7所示，栅金属为Ni/Au，且Ni/Au＝40-60/400-600nm；采用NMP或丙酮溶液进行栅金属剥离，剥离时间为30-60min，本步骤后得到的器件结构如图8所示；
S8、采用温度为45℃的H2O2溶液浸泡所述晶体管，从而去除金属空间层1，完成制作，形成的器件结构如图9所示；温热的H2O2溶液可以有效去除金属空间层1，但不会对晶圆表面造成损伤，可有效保护器件。
以上所述实施例仅表示本发明的几种实施方式，其描述较为具体和详细，但并不能理解为对本发明范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明保护范围。因此本发明的保护范围应该以所述权利要求为准。
Claims (8)
1.一种具备空气沟结构的T型栅制作方法，其特征在于，包括以下步骤：
S1、在晶体管表面生长Si3N4介质钝化层；
S2、在所述介质钝化层上沉积TiW金属形成金属空间层；
S3、在金属空间层上均匀涂抹电子束光刻胶并进行烘烤；
S4、对电子束光刻胶进行曝光并显影形成栅槽刻蚀窗口，并进行烘烤；
S5、刻蚀金属空间层形成上段栅槽，刻蚀介质钝化层形成下段栅槽，并去除电子束光刻胶；
S6、在晶体管表面均匀涂抹电子束光刻胶，对电子束光刻胶进行光刻显影形成栅帽线条；
S7、蒸发栅金属并剥离形成T型栅；
S8、去除金属空间层完成T型栅制作。
2.根据权利要求1所述的具备空气沟结构的T型栅制作方法，其特征在于，所述步骤S5具体包括以下步骤：
A、在ICP-RIE中使用CHF3刻蚀金属空间层形成上段栅槽；
B、在ICP-RIE中使用CF4和O2刻蚀介质钝化层形成下段栅槽；
C、采用浓度为10％的盐酸溶液清洗1-2min；
D、去除电子束光刻胶。
3.根据权利要求1所述的具备空气沟结构的T型栅制作方法，其特征在于，所述步骤S8中采用温度为40-50℃的H2O2溶液浸泡所述晶体管，从而去除所述金属空间层。
4.根据权利要求1-3任一权项所述的具备空气沟结构的T型栅制作方法，其特征在于，所述介质钝化层的厚度为
5.根据权利要求1-3任一权项所述的具备空气沟结构的T型栅制作方法，其特征在于，所述金属空间层的厚度为
6.根据权利要求1-3任一权项所述的具备空气沟结构的T型栅制作方法，其特征在于，所述步骤S3中电子束光刻胶的厚度为0.3-0.4μm。
7.根据权利要求1-3任一权项所述的具备空气沟结构的T型栅制作方法，其特征在于，所述步骤S3中采用180℃真空热板对所述晶体管进行烘烤，烘烤时间为60-180s。
8.根据权利要求1-3任一权项所述的具备空气沟结构的T型栅制作方法，其特征在于，所述步骤S4中采用110℃真空热板对所述晶体管进行烘烤，烘烤时间为2-3min。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711446423.6A CN108172511B (zh) | 2017-12-27 | 2017-12-27 | 一种具备空气沟结构的t型栅制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711446423.6A CN108172511B (zh) | 2017-12-27 | 2017-12-27 | 一种具备空气沟结构的t型栅制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108172511A CN108172511A (zh) | 2018-06-15 |
| CN108172511B true CN108172511B (zh) | 2020-11-24 |
Family
ID=62518054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711446423.6A Active CN108172511B (zh) | 2017-12-27 | 2017-12-27 | 一种具备空气沟结构的t型栅制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108172511B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110808207B (zh) * | 2019-11-13 | 2023-09-26 | 中国电子科技集团公司第十三研究所 | 一种t型纳米栅及其制备方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101246828A (zh) * | 2008-03-14 | 2008-08-20 | 中国科学院上海微***与信息技术研究所 | 一种基板可重复使用的制备微小焊球的方法 |
| CN103700583A (zh) * | 2014-01-06 | 2014-04-02 | 中国科学院微电子研究所 | 一种氮化镓基场效应晶体管的t型栅的制作方法 |
| CN104393037A (zh) * | 2014-09-22 | 2015-03-04 | 苏州能讯高能半导体有限公司 | 一种亚微米栅长GaN HEMT器件及其制备方法 |
| CN105244313A (zh) * | 2015-09-08 | 2016-01-13 | 上海航天测控通信研究所 | 基板上薄膜通孔互连制作方法 |
| CN106887454A (zh) * | 2017-03-14 | 2017-06-23 | 西安电子科技大学 | GaN基鳍栅增强型器件及其制作方法 |
| CN107302022A (zh) * | 2017-07-07 | 2017-10-27 | 西安电子科技大学 | 低损伤表面处理高效率器件及其制作方法 |
| CN107331608A (zh) * | 2017-08-23 | 2017-11-07 | 成都海威华芯科技有限公司 | 一种双台阶t型栅的制作方法 |
| CN107393959A (zh) * | 2017-07-07 | 2017-11-24 | 西安电子科技大学 | 基于自对准栅的GaN超高频器件及制作方法 |
-
2017
- 2017-12-27 CN CN201711446423.6A patent/CN108172511B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101246828A (zh) * | 2008-03-14 | 2008-08-20 | 中国科学院上海微***与信息技术研究所 | 一种基板可重复使用的制备微小焊球的方法 |
| CN103700583A (zh) * | 2014-01-06 | 2014-04-02 | 中国科学院微电子研究所 | 一种氮化镓基场效应晶体管的t型栅的制作方法 |
| CN104393037A (zh) * | 2014-09-22 | 2015-03-04 | 苏州能讯高能半导体有限公司 | 一种亚微米栅长GaN HEMT器件及其制备方法 |
| CN105244313A (zh) * | 2015-09-08 | 2016-01-13 | 上海航天测控通信研究所 | 基板上薄膜通孔互连制作方法 |
| CN106887454A (zh) * | 2017-03-14 | 2017-06-23 | 西安电子科技大学 | GaN基鳍栅增强型器件及其制作方法 |
| CN107302022A (zh) * | 2017-07-07 | 2017-10-27 | 西安电子科技大学 | 低损伤表面处理高效率器件及其制作方法 |
| CN107393959A (zh) * | 2017-07-07 | 2017-11-24 | 西安电子科技大学 | 基于自对准栅的GaN超高频器件及制作方法 |
| CN107331608A (zh) * | 2017-08-23 | 2017-11-07 | 成都海威华芯科技有限公司 | 一种双台阶t型栅的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108172511A (zh) | 2018-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111430456B (zh) | 基于跨导补偿法的类Fin侧墙调制的HEMT器件及其制备方法 | |
| CN106684141A (zh) | 一种具有高线性度的GaN鳍式高电子迁移率晶体管及其制造方法 | |
| CN107331608B (zh) | 一种双台阶t型栅的制作方法 | |
| CN107393959A (zh) | 基于自对准栅的GaN超高频器件及制作方法 | |
| CN107170822B (zh) | 基于负电容介质的GaN基凹槽绝缘栅增强型高电子迁移率晶体管 | |
| CN113690132B (zh) | 一种基于双层钝化精准刻蚀的双t型栅的制备方法 | |
| JP2014199864A (ja) | 半導体装置及びその製造方法 | |
| JP5202877B2 (ja) | 半導体装置の製造方法 | |
| CN110660643A (zh) | 一种优化氮化镓高电子迁移率晶体管钝化的方法 | |
| KR101848244B1 (ko) | 계단형 게이트 전극을 포함하는 반도체 소자 및 그 제조 방법 | |
| CN113594226B (zh) | 一种基于平面纳米线沟道的高线性hemt器件及制备方法 | |
| CN105977147B (zh) | 一种用于纳米栅制备的无损伤自终止刻蚀方法 | |
| CN108172511B (zh) | 一种具备空气沟结构的t型栅制作方法 | |
| CN106298904A (zh) | 带氮化镓***层的氮化镓基增强型器件及其制备方法 | |
| KR20140100692A (ko) | ＡｌＧａＮ／ＧａＮ ＨＥＭＴ 소자의 제조 방법 | |
| JP7263614B2 (ja) | スプライシングサブデバイスを備えるＧａＮ高電子移動度トランジスタおよびその製造方法 | |
| WO2022165884A1 (zh) | 一种新型增强型GaN HEMT器件结构 | |
| CN112466942A (zh) | 具有插指型金刚石散热层的GaN HEMT及制备方法 | |
| CN112542384B (zh) | 一种氮化镓增强型器件的制造方法 | |
| CN114361032A (zh) | 一种低接触电阻型GaN基器件及其制作方法 | |
| CN114447113A (zh) | 基于栅下图形化的新型Fin结构GaN HEMT器件及其制备方法 | |
| CN107919397A (zh) | 一种高线性场效应晶体管器件及其制作方法 | |
| JP6171441B2 (ja) | 半導体装置の製造方法 | |
| CN113555430B (zh) | 一种通过渐变栅实现多阈值调制技术的hemt器件及制备方法 | |
| CN110752162B (zh) | 基于x波段氮化镓预失真集成电路及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |