CN108075750B - 电流钳位电路 - Google Patents
电流钳位电路 Download PDFInfo
- Publication number
- CN108075750B CN108075750B CN201611001611.3A CN201611001611A CN108075750B CN 108075750 B CN108075750 B CN 108075750B CN 201611001611 A CN201611001611 A CN 201611001611A CN 108075750 B CN108075750 B CN 108075750B
- Authority
- CN
- China
- Prior art keywords
- signal
- current
- circuit
- transistor
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
- G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
- G01R19/16552—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Electronic Switches (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
电流钳位电路包括电流源电路,电流检测电路和反馈电路。电流检测电路包括晶体管,电阻网络和多路复用器。晶体管输出检测到的电流信号,该电流信号的电流等于由电流源电路提供的输出信号的电流。反馈电路将检测到的电流信号和输出信号的电流限制在阈值电流以下。多路复用器基于第一控制信号来修改电阻网络的电阻。当晶体管分别在线性区和饱和区中工作时,使用第一控制信号和第二控制信号对多路复用器电路和反馈电路进行编程,以准确地输出检测到的电流信号。
Description
技术领域
本发明一般涉及集成电路,更具体地,涉及电流钳位电路用于过电流保护。
背景技术
许多集成电路(IC)都包括接收输入信号并基于输入信号给负载电路提供输出信号的电流源电路。通常情况下,金属氧化物半导体场效应晶体管(MOSFET)被用作电流源电路。输入信号中的波动会使输出信号的电流波动,有时波动可能会导致输入信号上升超过阈值电流电平,这可能会导致负载电路过热,从而可能会损坏负载电路。因此,可以提供电流钳位电路来防止输出信号的电流的上升,从而保护负载电路。
常规的电流钳位电路包括电流源电路,电流检测电路和反馈电路。电流源电路连接到负载电路并且包括第一MOSFET。电流检测电路包括在负反馈配置中的第二MOSFET和运算放大器。第一和第二MOSFET每一个都具有分别接收输入信号和偏置信号的漏极和栅极。第一MOSFET的源极提供输出信号到负载电路。第二MOSFET的源极提供检测到的电流信号。运算放大器被连接到第一和第二MOSFET的源极,接收输出信号和检测到的电流信号。运算放大器确保检测到的电流信号的电压电平等于输出信号的电压电平。因此,第一MOSFET的栅极-源极和漏极-源极电压约等于第二MOSFET的栅极-源极和漏极-源极的电压。由于从MOSFET输出的电流是基于栅极-源极和漏极-源极的电压,因此检测到的电流信号的电流大约等于输出信号的电流。
反馈电路被连接到电流源和电流检测电路,并基于检测到的电流信号生成偏置信号。偏置信号控制第一和第二MOSFET的栅极处的电压电平。因此,当检测到的电流信号的电流(它等于输出信号的电流)等于阈值电流时,反馈电路减小偏置信号的电压电平,以限制输出信号的电流。
第一和第二MOSFET可以包括第一和第二寄生电阻器,第一和第二寄生电阻器具有彼此不相等的电阻,因此,第一寄生电阻器两端的电压降将不等于第二寄生电阻器两端的电压降。因此,第一MOSFET的漏极-源极电压将不等于第二MOSFET的漏极-源极电压。因此,检测到的电流信号的电流将不等于输出信号的电流。因此,电流检测电路没有准确地检测输出信号的电流,因此,由反馈电路输出的偏置信号的电压电平可能不能将输出信号的电流限制到阈值电流以下。另外,由于第一和第二寄生电阻器的电阻小,即,在几毫欧姆的范围内,它们是难以测量和调整的。
一种确保第一和第二寄生电阻器上的电压降相等的已知技术是在第二MOSFET的源极和运算放大器之间连接补偿电阻器。补偿电阻器和第二寄生电阻器两端的电压降近似等于第一寄生电阻器两端的电压降。然而,第一和第二寄生电阻器的电阻可能由于封装应力和工艺-电压-温度(PVT)变化而改变,而补偿电阻器的电阻是固定的。因此,PVT变化和封装应力导致第一和第二MOSFET的漏极-源极电压不等。因此,尽管使用了补偿电阻器,电流检测电路可能也不能准确地检测输出信号的电流。
具有能够准确地补偿电流源电路的寄生电阻和准确地检测电流源电路的输出信号的电流的电流钳位电路将是有利的。
发明内容
在一个实施例中,本发明提供了一种电流钳位电路,其包括电流源电路,电流检测电路,和反馈电路。电流源电路接收输入信号和偏置信号,并输出输出信号。输出信号的电流由偏置信号控制。电流检测电路被连接到电流源电路,并接收输入和输出信号,第一控制信号,和偏置信号。电流检测电路基于第一控制信号和偏置信号输出检测到的电流信号。检测到的电流信号的电流等于输出信号的电流。反馈电路被连接到电流检测电路,并接收检测到的电流信号,第二控制信号,和参考电压信号。反馈电路基于第二控制信号、参考电压信号和检测到的电流信号输出偏置信号。
在另一个实施例中,本发明提供了一种电流钳位电路,包括电流源电路,电流检测电路,和反馈电路。电流源电路接收输入信号和偏置信号,并输出输出信号。输出信号的电流由偏置信号控制。电流检测电路被连接到电流源电路,并接收输入和输出信号,第一控制信号,和偏置信号。电流检测电路基于第一控制信号和偏置信号输出检测到的电流信号。检测到的电流信号的电流等于输出信号的电流。电流检测电路包括第一晶体管,第一电阻网络,多路复用器电路,和第一运算放大器。第一晶体管具有用于接收输入信号的漏极,用于接收偏置信号的栅极以及用于输出中间信号的源极。中间信号的电流等于检测到的电流信号的电流。第一电阻网络连接到第一晶体管的源极并接收中间信号。第一电阻网络包括彼此串联连接的一组电阻器。多路复用器电路连接到第一电阻网络并接收第一控制信号。多路复用器电路基于第一控制信号修改第一电阻网络的电阻,并且基于第一电阻网络的经修改的电阻和中间信号输出检测的电压信号。第一控制信号包括对应于第一电阻网络的电阻器组的一组位。第一运算放大器具有连接到电流源电路和多路复用器电路的第一和第二输入端,用于分别接收输出信号和检测的电压信号。第一运算放大器还具有连接到第一电阻网络的输出端。反馈电路被连接到第一运算放大器的输出端,并接收检测到的电流信号,第二控制信号,和参考电压信号。反馈电路基于第二控制信号、参考电压信号和检测到的电流信号输出偏置信号。
本发明的各种实施例提供了被连接到负载电路并包括电流源电路、电流检测电路和反馈电路的电流钳位电路。电流源电路接收输入信号和偏置信号,并输出输出信号。电流检测电路接收输入信号,偏置信号,输出信号和第一控制信号。电流检测电路包括第一晶体管,电阻网络,多路复用器电路,和运算放大器。当晶体管在线性区中工作时,多路复用器电路基于第一控制信号修改电阻网络的电阻,使得晶体管输出的检测到的电流信号的电流等于输出信号的电流。反馈电路将检测到的电流信号和输出信号的电流限制在阈值电流以下。此外,当晶体管在饱和区中工作时,反馈电路接收第二控制信号,使得晶体管准确地输出检测到的电流信号。
因此,第一和第二控制信号被提供给电流钳位电路来修改电阻网络和反馈电路的电阻。电阻网络和反馈电路的经修改的电阻两端的电压降补偿因电流源电路的寄生电阻的电压降。因此,电流钳位电路准确地检测输出信号的电流,并且防止了由于电流源电路的寄生电阻所导致的不准确地检测输出信号的电流。此外,电流钳位电路将电流限制在阈值电流以下,从而防止损坏负载电路。
附图说明
当结合附图阅读时,将更好地理解本发明的优选实施例的以下详细描述。本发明是通过实例来说明的,而不受附图的限制,其中相同的附图标记表示类似的元件。
图1是根据本发明的实施例的电流钳位电路的示意性电路图;
图2是根据本发明的实施例的图1的电流钳位电路的开关电路的示意性电路图;以及
图3示出的是根据本发明的实施例的输出信号的电流(IOUT)和检测到的电流信号(SENSED_I)的电压电平(VSENSED_I)相对于图1的第一晶体管的漏源电压(VDS_FIRST)的曲线图。
具体实施方式
附图的详细描述旨在作为对本发明的当前优选实施例的描述,并且不旨在表示可以实践本发明的唯一形式。应当理解,相同或等同的功能可以由旨在包括在本发明的精神和范围内的不同实施例来实现。
现在参考图1,图1是根据本发明的实施例的电流钳位电路100的示意性电路图。电流钳位电路100包括电流源电路102,电流检测电路104,和反馈电路106。电流源电路102被连接到用于接收输入信号IN_SIG的外部电路(未示出)和负载电路(未示出)。电流源电路102基于偏置信号BIAS和输入信号IN_SIG负载电路输出输出信号OUT_SIG到负载电路。电流检测电路104被连接到电流源电路102以检测输出信号OUT_SIG并输出检测到的电流信号SENSED_I,检测到的电流信号SENSED_I的电流等于输出信号OUT_SIG的电流。反馈电路106被连接到电流检测电路104和电流源电路102,并基于检测到的电流信号SENSED_I生成偏置信号BIAS。反馈电路106控制偏置信号BIAS的电压电平,以防止输出信号OUT_SIG的电流上升超过阈值电流。阈值电流是使负载电路过热和损坏的电流。
电流源电路102包括第一晶体管108和第一电阻器110。电流检测电路104包括第二晶体管112,第一电阻网络114,多路复用器电路116,第一运算放大器118和第三晶体管120。第一电阻网络114包括多个电阻器-在图中示出了其中的两个电阻器-第二和第三电阻器114a和114b。多路复用器电路116包括一组开关电路122。该组开关电路122包括第一和第二开关电路122a和122b。反馈电路106包括控制电路124,第二电阻网络126和第二运算放大器128。在当前优选的实施例中,第一和第二晶体管108和112是N沟道金属氧化物半导体场效应晶体管(NMOS),第三晶体管120是P沟道金属氧化物半导体场效应晶体管(PMOS)。
第一晶体管108具有接收输入信号IN_SIG的漏极以及接收偏置信号BIAS的栅极。第一晶体管108具有以中间电压电平输出输出信号OUT_SIG的源极。第一电阻器110被连接到第一晶体管108的源极,并以输出电压电平输出输出信号OUT_SIG。第一晶体管108的栅极和源极的电压电平之间的差被称为第一晶体管108的栅源电压(VGS_FIRST)。第一晶体管108的漏极和源极的电压电平之间的差被称为第一晶体管108的漏源电压(VDS_FIRST)。本领域技术人员公知的是,输出信号OUT_SIG的电流是基于第一晶体管108的栅源电压(VGS_FIRST)和第一晶体管108的漏源电压(VDS_FIRST)。
第二晶体管112具有接收输入信号IN_SIG的漏极以及接收偏置信号BIAS的栅极。第二晶体管112具有输出第一中间信号INT1的源极。第二晶体管112的栅极和源极的电压电平之间的差被称为第二晶体管112的栅源电压(VGS_SECOND)。第二晶体管112的漏极和源极的电压电平之间的差被称为第二晶体管112的漏源电压(VDS_SECOND)。本领域技术人员公知的是,第一中间信号INT1的电流是基于第二晶体管112的栅源电压(VGS_SECOND)和第二晶体管112的漏源电压(VDS_SECOND)。
本领域技术人员公知的是,第一和第二晶体管108和112每一个都包括在第一和第二晶体管108和112每一个的相应的漏极和源极之间的寄生电阻。在当前优选的实施例中,第一晶体管108的寄生电阻由第一电阻器110来表示。第一电阻器110的电阻在几毫欧姆的范围内。因此,很难使用公知的电阻测量技术来测量这些电阻。另外,第二和第三电阻器114a和114b是外部的分立元件,并不表示第二晶体管112的寄生电阻。
第二电阻器114a具有连接到第二晶体管112的源极,接收第一中间信号INT1的第一端。第二电阻器114a具有第二端,输出第二中间信号INT2。第三电阻器114b具有连接到第二电阻器114a的第二端的第一端,接收第二中间信号INT2。第三电阻器114b具有第二端,输出检测到的电流信号SENSED_I。第二电阻器114a的第一端和第三电阻器114b的第二端被连接到彼此,串联连接第二和第三电阻器114a和114b,以形成第一电阻网络114。
第一开关电路122a被连接在第二电阻器114a的第一端和多路复用器电路116的输出端之间,第二开关电路122b被连接在第三电阻器114b的第一端和多路复用器电路116的输出端之间。第一和第二开关电路122a和122b分别接收第一和第二中间信号INT1和INT2。多路复用器电路116还接收第一控制信号CTRL1,第一控制信号CTRL1包括与第一电阻网络114中的该组电阻器相对应的一组位。在当前优选实施例中,该组开关电路122中的开关电路的数量等于第一电阻网络114中的电阻器的数量。此外,第一控制信号CTRL1的该组位的数量等于第一电阻网络114中的电阻器的数量。第一开关电路122a接收第一控制信号的第一位CTRL1_BIT1。第一开关电路122a基于第一控制信号的第一位CTRL1_BIT1的值,将第二电阻器114a的第一端连接到多路转换器电路116的输出端。因此,第一开关电路122a基于第一控制信号的第一位CTRL1_BIT1的值,输出第一中间信号INT1作为第一中间输出信号OUT1。第二开关电路122b在结构上和功能上类似于第一开关电路122a,输出第二中间信号INT2作为第二中间输出信号OUT2。第一开关电路122a将结合图2进行说明。多路复用器电路116输出第一中间输出信号OUT1和第二中间输出信号OUT2一起作为检测的电压信号SENSED_V。
第一运算放大器118具有分别连接到多路转换器电路116的输出端和第一电阻器110的第一和第二输入端。在当前的优选实施例中,第一运算放大器118的第一和第二输入端分别是反相端和非反相端。第一运算放大器118的反相端和非反相端是本领域公知的。第一运算放大器118在其输出端输出驱动信号DRV。第三晶体管120具有连接到第一运算放大器118的输出端以接收驱动信号DRV的栅极和连接到第三电阻器114b的第二端的源极。第三晶体管120具有输出检测到的电流信号SENSED_I的漏极。因此,第一运算放大器118的输出端经由第三晶体管120的栅极和源极和多路复用器电路116被连接到其反相输入端。在第一运算放大器118的输出端和反相端的电压电平大致相等。因此,第一运算放大器118具有负反馈配置。负反馈配置的运算放大器的运作是本领域技术人员公知的。此外,本领域技术人员公知的是,当第一运算放大器118被连接在负反馈配置中时,第一运算放大器118的第一和第二输入端的电压电平是相等的。因此,第一运算放大器118输出驱动信号DRV以使第三晶体管120在饱和区中工作。
控制电路124接收第二控制信号CTRL2,并生成中间控制信号INT_CTRL。第二电阻网络126具有连接到第三晶体管120的漏极以接收检测到的电流信号SENSED_I的第一端和连接到地GND的第二端。第二电阻网络126的第一端的电压电平被称为VSENSED_I。此外,第二电阻网络126具有连接到控制电路124用于接收中间控制信号INT_CTRL的第三端。在一个实施例中,控制电路124是数字-模拟转换器(DAC)。因此,第二控制信号CTRL2是数字信号,中间控制信号INT_CTRL是模拟信号。此外,第二电阻网络126是第四电阻器,其是可变电阻器。控制电路124基于第二控制信号CTRL2控制第二电阻网络126的电阻。在另一个实施例中,控制电路124和第二电阻网络126一起作为数字电位计进行工作。
第二运算放大器128具有连接到第二电阻网络126的第一端的第一输入端和用于接收参考电压信号REF的第二输入端。在当前优选的实施例中,第二运算放大器128的第一和第二输入端分别是反相和非反相端。此外,参考电压信号REF的电压电平是基于第二电阻网络126的电阻和阈值电流的乘积。第二运算放大器128在其输出端输出偏置信号BIAS。
现在参考图2,图2是根据本发明的实施例的第一开关电路122a的示意性电路图。第一开关电路122a包括第四到第六晶体管202-206和电容器208。在当前优选的实施例中,第四和第五晶体管202和204是PMOS,第六晶体管206是NMOS。
第四晶体管202具有连接到第二电阻器114a的第一端的源极和接收第一控制信号的第一位CRTL1_BIT1的栅极。第六晶体管206具有连接到第四晶体管202的漏极的漏极和接地的源极。第六晶体管206具有接收第一控制信号的第一位的反相位CRTL1_BIT1_BAR的栅极。第四到第六晶体管202-206的漏极被连接以形成节点N。电容器208跨接在第六晶体管206的漏极和源极之间。第五晶体管204具有连接到第四晶体管202的漏极的漏极和接收第一控制信号的第一位CRTL1_BIT1的栅极。第五晶体管204具有输出第一中间输出信号OUT1的源极。
在工作中,第一晶体管108接收输入信号IN_SIG和偏置信号BIAS,并经由第一电阻器110输出输出信号OUT_SIG。第二晶体管112接收输入信号IN_SIG和偏置信号BIAS,并输出第一中间信号INT1。在一个实施例中,第一控制信号CTRL1包括对应于第二和第三电阻器114a和114b并对应于第一和第二开关电路122a和122b的第一和第二位。当第一位等于二进制数1时,第四至第六晶体管202-206在截止区中工作。当第一位等于二进制数0时,第四至第六晶体管202-206在饱和区中工作,并将第二电阻器114a的第一端连接到多路复用器电路116的输出端。因此,多路复用器电路116基于第一控制信号CTRL1的该组位选择电阻网络114的至少一个电阻器。因此,多路复用器电路116修改电阻网络114的电阻,并输出检测到的电压信号SENSED_V。第一运算放大器118分别在反相和非反相端接收检测到的电压信号SENSED_V和输出信号OUT_SIG。由于第一运算放大器118是在负反馈配置中,检测到的电压信号SENSED_V和输出信号OUT_SIG的电压电平是相等的。第三晶体管120的栅极被连接到第一运算放大器118的输出端,并在饱和区中工作。第三晶体管120在其源极接收检测到的电流信号SENSED_I,并在其漏极输出该信号。控制电路124基于第二控制信号CTRL2修改第四电阻器126的电阻。第四电阻器126接收检测到的电流信号SENSED_I,这会导致在第四电阻器126的两端产生电压降。因此,第四电阻器126两端的电压降,即检测到的电流信号SENSED_I的电压电平,与检测到的电流信号SENSED_I的电流成正比。第二运算放大器128在其反相和非反相端接收检测到的电流信号SENSED_I和参考电压信号REF。第二运算放大器128基于检测到的电流信号SENSED_I的电压电平与参考电压信号REF之间的差输出偏置信号BIAS。当检测到的电流信号SENSED_I的电压电平(VSENSED_I)小于基准电压信号(VREF)的电压电平时,偏置信号BIAS处于第一逻辑状态。当检测到的电流信号SENSED_I的电压电平(VSENSED_I)超过基准电压信号REF的电压电平(VREF)时,偏置信号BIAS处于第二逻辑状态。因此,当检测到的电流信号SENSED_I的电流上升超出阈值电流时,偏置信号BIAS处于第二逻辑状态,减小第一和第二晶体管108和112的栅源电压(VGS_FIRST和VGS_SECOND)。因此,反馈电路106限制检测到的电流信号SENSED_I和输出信号OUT_SIG的电流。
现在参照图3,图3示出的是根据本发明的实施例的输出信号OUT_SIG的电流(IOUT)和检测到的电流信号SENSED_I的电压电平(VSENSED_I)相对于第一晶体管108的漏源电压(VDS_FIRST)的曲线图。通过图3解释了确定第一和第二控制信号CTRL1和CTRL2的值的方法。外部电路确定提供给第一晶体管108的漏极和第二晶体管112的漏极的输入信号IN_SIG。输入信号IN_SIG的电压电平等于在每个第一和第二晶体管108和112的漏极的电压电平。输入信号IN_SIG的电压电平是变化的,以改变第一和第二晶体管108和112的漏源电压(VDS_FIRST和VDS_SECOND)。
在一个实施例中,在第一晶体管108的漏极处的输入信号IN_SIG的电压电平被确定为等于第一晶体管108的第一漏源电压(图3的图中所示的VDS1)。第一漏源电压VDS1大于每个第一和第二晶体管108和112的相应的栅源电压和阈值电压(VTH)之间的差。本领域技术人员应当理解的是,每个第一和第二晶体管108和112的阈值电压(VTH)是每个第一和第二晶体管108和112在线性区或饱和区中工作所需的最小栅源电压。此外,当第一漏源电压(VDS1)大于每个第一和第二晶体管108和112的相应的栅源电压和阈值电压(VTH)之间的差时,第一和第二晶体管108和112是在饱和区中。外部电路确定需要由第一和第二晶体管108和112生成的第一期望电流(ISET)的值。确定第一期望电流(ISET)的值以使其小于阈值电流。此外,第一期望电流(ISET)的值使得由于第一期望电流(ISET)在第二电阻网络126两端产生的电压降小于基准电压信号REF的电压电平(VREF)。本领域技术人员公知的是,当第一和第二晶体管108和112每个都在饱和区中工作时,第一期望电流(ISET)的值依赖于对应晶体管的栅源电压。
当第一电阻网络114的电阻小于第一电阻器110的电阻时,第一电阻器110两端的电压降大于第一电阻网络114两端的电压降。因此,第一晶体管108的源极处的电压电平大于第二晶体管112的源极处的电压电平。在第一和第二晶体管108和112的栅极处接收偏置信号BIAS。因此,第一晶体管108的栅源电压(VGS_FIRST)小于第二晶体管112的栅源电压(VGS_SECOND)。因此,输出信号OUT_SIG的电流(IOUT)小于检测到的电流信号SENSED_I的电流(ISENSE)。因此,当检测到的电流信号SENSED_I的电流(ISENSE)等于第一期望电流(ISET)时,输出信号OUT_SIG的电流(IOUT)(在图3的图中示为ILO)小于第一期望电流(ISET)。
外部电路提供第二控制信号CTRL2以增大第二电阻网络126的电阻,从而增大检测到的电流信号SENSED_I的电压电平(VSENSED_I)。这又导致偏置信号BIAS的电压电平和栅源电压(VGS_FIRST)的增大,从而增大输出信号OUT_SIG的电流(IOUT)。通过连续地修改第二控制信号CTRL2直到输出信号OUT_SIG的电流(IOUT)等于第一期望电流(ISET),来增大第二电阻网络126的电阻。因此,当输出信号OUT_SIG的电流(IOUT)等于期望电流(ISET)时,相应的第二控制信号CTRL2被存储在寄存器(未示出)中。
外部电路提供输入信号IN_SIG以使第一晶体管108的漏源电压(VDS_First)等于第二漏源电压(在图3的图中示为VDS2)。第二漏源电压(VDS2)小于第一晶体管108的相应的栅源电压和阈值电压(VTH)之间的差。本领域技术人员已知的是,当第一和第二晶体管108和112每个的漏源电压(VDS2)小于第一晶体管108的相应的栅源电压和阈值电压(VTH)之间的差时,第一和第二晶体管108和112每个都在线性区中工作。此外,外部电路确定第二期望电流(ISET/2),第二期望电流(ISET/2)是第一期望电流(ISET)的值的一半。本领域技术人员已知的是,当第一和第二晶体管108和112每个都在线性区中工作时,第二期望电流(ISET/2)依赖于对应晶体管的漏源电压和栅源电压。第一晶体管108的漏源电压(VDS_FIRST)也小于第二晶体管112的漏源电压(VDS_SECOND)。因此,当输出信号OUT_SIG的电流(IOUT)为小于检测到的电流信号SENSED_I的电流(ISENSE)。因此,当电流(IOUT)的输出信号OUT_SIG等于第二期望电流(ISET/2)时,检测到的电流信号SENSED_I的电流(ISENSE)大于第二期望电流(ISET/2)。因此,检测到的电流信号SENSED_I的电压电平(在图3的图中示为VLO)大于对应于基准电压信号的电压电平的一半(VREF/2)。
第一控制信号CTRL1由外部电路提供,以增大第一电阻网络114的电阻,从而降低检测到的电流信号SENSED_I的电压电平。通过修改第一控制信号CTRL1直到检测到的电流信号SENSED_I的电压电平等于对应于参考电压信号的电压电平的一半(VREF/2),以此来增大第一电阻网络114的电阻。因此,当检测到的电流信号SENSED_I的电压电平等于对应于参考电压信号的电压电平的一半(VREF/2)时,相应的第一控制信号CTRL1被存储在寄存器中。
类似地,当第一电阻网络114的电阻比第一电阻器110的电阻大时,第一电阻器110两端的电压降小于第一电阻网络114两端的电压降。因此,输出信号OUT_SIG的电流(IOUT)(在图3的图中示为IHI)大于第一期望电流(ISET)。此外,检测到的电流信号SENSED_I的电压电平(在图3的图中示为VHI)小于对应于参考电压信号的电压电平的一半(VREF/2)。因此,当第一晶体管108处于饱和区时,修改第二控制信号CTRL2以减小第四电阻器126的电阻,直到输出信号OUT_SIG的电流(IOUT)等于期望电流(ISET)。此外,修改第一控制信号CTRL1以减小第一电阻网络114的电阻,直到检测到的电流信号SENSED_I的电压电平等于对应于参考电压信号的电压电平的一半(VREF/2)。
电流检测电路104包括多路复用器电路116,其选择第一电阻网络114的该组电阻器中的至少一个电阻器。因此,多路转换器电路116是可编程的,并修改第一电阻网络114的电阻。当第一电阻器110的电阻小于第一电阻网络114的电阻时,可以使用第一控制信号CTRL1通过多路复用器电路116来减小第一电阻网络114的电阻。因此,当第一晶体管108的漏源电压(VDS_FIRST)等于第三漏源电压(VDS3)(在图3的图中示为VDS3)时,电流钳位电路100防止输出信号OUT_SIG的电流(在图3的图中示为IOVER)过冲,从而防止负载电路损坏。此外,当第一电阻器110的电阻大于第一电阻网络114的电阻时,可以使用第一控制信号CTRL1通过多路复用器电路116来增大第一电阻网络114的电阻。因此,当第一晶体管108的漏源电压(VDS_FIRST)等于第三漏源电压(VDS3)时,电流钳位电路100防止输出信号OUT_SIG的电流(在图3的图中示为IOVER)过冲,从而提高了电流检测电路102的效率。
此外,可以使用第二控制信号CTRL2通过控制电路124来修改第二电阻网络126的电阻,以提高检测到的电流信号SENSED_I的准确性。因此,第一和第二电阻网络114和126的电阻是可以分别使用第一和第二控制信号CTRL1和CTRL2来编程的,以知道第一和第二晶体管108和112的寄生电阻,而不需要测量第一电阻器110和第一电阻网络114的电阻。
而且,第一晶体管108,第二晶体管112和第一电阻网络114被制造在IC中,以使它们彼此相邻。这可以防止由于封装应力和PVT变化在第一电阻器110和第一电阻网络114的电阻中引入不相等的变化。因此,电流检测电路104准确地检测输出信号OUT_SIG的电流(IOUT)而与第一电阻器110的电阻无关,第一电阻器110的电阻是第一晶体管108的寄生电阻,即与第一电阻器110中的过程-电压-温度(PVT)变化无关。
在权利要求中,词语“包括”,“包含”和“具有”并不排除未在权利要求中列出的其他元件或步骤的存在。在本文中所使用的“一”或“一个”,定义为一个或一个以上。除非另外说明,术语如“第一”和“第二”用于此类术语描述的元件之间任意区分。因此,这些术语不一定意在指这样的元件的时间或其他优先级。在相互不同的权利要求中陈述某些措施的事实并不表示不能有利地使用这些措施的组合。
虽然已经示出和描述了本发明的各种实施例,但是将清楚的是,本发明不仅仅限于这些实施例。在不脱离如权利要求中所描述的本发明的精神和范围的情况下,许多修改,改变,变化,替换和等效对于本领域技术人员将是显而易见的。
Claims (9)
1.一种电流钳位电路,其特征在于,包括:
电流源电路,其接收输入信号和偏置信号并输出输出信号,其中所述输出信号的电流由所述偏置信号控制;
电流检测电路,其连接到电流源电路,接收所述输入信号和所述输出信号、第一控制信号和所述偏置信号,并且基于所述第一控制信号和所述偏置信号输出检测到的电流信号,其中所述检测到的电流信号的电流等于所述输出信号的电流;和
反馈电路,其连接到所述电流检测电路,接收所述检测到的电流信号、第二控制信号和参考电压信号,并且基于所述第二控制信号、所述参考电压信号和所述检测到的电流信号输出所述偏置信号;
所述电流检测电路包括:
第一晶体管,其具有接收所述输入信号的漏极,接收所述偏置信号的栅极和提供中间信号的源极,其中所述中间信号的电流等于所述检测到的电流信号的电流;
电阻网络,其连接到所述第一晶体管的源极,其中所述电阻网络包括一组串联连接的电阻器,所述中间信号被输入到所述电阻网络,并且所述检测到的电流信号从所述电阻网络输出;
多路复用器电路,其连接到所述电阻网络和所述第一晶体管,其中所述多路复用器接收所述第一控制信号和所述中间信号,基于所述第一控制信号修改所述电阻网络的电阻,并且基于所述电阻网络的经修改的电阻和所述中间信号输出检测的电压信号,并且其中所述第一控制信号包括对应于所述电阻网络的一组电阻器的一组位;和
运算放大器,其具有连接到所述电流源电路和所述多路复用器电路的第一和第二输入端,用于分别接收所述输出信号和所述检测的电压信号,以及连接到所述电阻网络的输出端。
2.根据权利要求1所述的电流钳位电路,其特征在于,所述电流源电路包括:
第一晶体管,其具有接收所述输入信号的漏极、接收所述偏置信号的栅极和以中间电压电平输出所述输出信号的源极;和
第一电阻器,其连接到所述第一晶体管的源极,接收所述输出信号,并且以输出电压电平输出所述输出信号。
3.根据权利要求1所述的电流钳位电路,其特征在于,所述电流检测电路包括第二晶体管,其具有连接到所述电阻网络的源极,连接到所述运算放大器的所述输出端的栅极,以及输出所述检测到的电流信号的漏极。
4.根据权利要求1所述的电流钳位电路,其特征在于,所述多路复用器电路包括对应于所述一组电阻器和所述第一控制信号的所述一组位的一组开关电路,其中所述一组开关电路中的每个开关电路包括:
第二晶体管,其具有连接到所述一组电阻器中的对应电阻器的源极,接收所述第一控制信号的对应位的栅极,以及连接到节点的漏极;
第三晶体管,其具有连接到所述多路复用器电路的所述输出端的源极,接收所述第一控制信号的对应位的栅极,以及连接到所述节点的漏极;
第四晶体管,其具有连接到所述节点的漏极,接收所述第一控制信号的对应位的反相位的栅极,以及连接到地的源极;和
连接在所述第四晶体管的漏极和源极之间的电容器。
5.根据权利要求1所述的电流钳位电路,其特征在于,当所述第一晶体管在线性区中工作时,所述多路复用器电路基于所述第一控制信号来修改所述电阻网络的电阻。
6.根据权利要求1所述的电流钳位电路,其特征在于,所述反馈电路包括:
电阻网络,其具有连接到所述电流检测电路用于接收所述检测到的电流信号的第一端,以及连接到地的第二端;
控制电路,其连接到所述电阻网络的第三端,用于接收所述第二控制信号,并且基于所述第二控制信号来修改所述电阻网络的电阻;和
运算放大器,其具有连接到所述电阻网络的第一端的第一输入端,接收所述参考电压信号的第二输入端,以及输出所述偏置信号的输出端。
7.根据权利要求6所述的电流钳位电路,其特征在于,当所述第一晶体管在饱和区中工作时,所述控制电路基于所述第二控制信号修改所述电阻网络的电阻。
8.一种电流钳位电路,其特征在于,包括:
电流源电路,其用于接收输入信号和偏置信号并输出输出信号,其中所述输出信号的电流由所述偏置信号控制;
电流检测电路,其连接到电流源电路,接收所述输入信号和所述输出信号、第一控制信号和偏置信号,并且基于所述第一控制信号和所述偏置信号输出检测到的电流信号,其中所述检测到的电流信号的电流等于所述输出信号的电流,并且其中所述电流检测电路包括:
第一晶体管,其具有接收所述输入信号的漏极,接收所述偏置信号的栅极和提供中间信号的源极,其中所述中间信号的电流等于所述检测到的电流信号的电流;
第一电阻网络,其连接到所述第一晶体管的源极,其中所述第一电阻网络包括一组串联连接的电阻器,其接收所述中间信号,并输出所述检测到的电流信号;
多路复用器电路,其连接到所述第一电阻网络,接收所述第一控制信号和所述中间信号,基于所述第一控制信号修改所述第一电阻网络的电阻,并且基于所述第一电阻网络的经修改的电阻和所述中间信号输出检测的电压信号,其中所述第一控制信号包括对应于所述第一电阻网络的所述一组电阻器的一组位;和
第一运算放大器,其具有连接到所述电流源电路和所述多路复用器电路的第一和第二输入端,用于分别接收所述输出信号和所述检测的电压信号,以及连接到所述第一电阻网络的输出端;和
反馈电路,其连接到所述第一运算放大器的输出端,接收所述检测到的电流信号、第二控制信号和参考电压信号,并且基于所述第二控制信号、所述参考电压信号和所述检测到的电流信号输出所述偏置信号。
9.根据权利要求8所述的电流钳位电路,其特征在于,所述电流源电路包括:
第二晶体管,其具有接收所述输入信号的漏极、接收所述偏置信号的栅极和以中间电压电平提供所述输出信号的源极;和
第一电阻器,其具有连接到所述第二晶体管的源极用于接收所述输出信号的第一端,以及用于以输出电压电平输出所述输出信号的第二端。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611001611.3A CN108075750B (zh) | 2016-11-14 | 2016-11-14 | 电流钳位电路 |
US15/679,024 US10168725B2 (en) | 2016-11-14 | 2017-08-16 | Current clamp circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611001611.3A CN108075750B (zh) | 2016-11-14 | 2016-11-14 | 电流钳位电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108075750A CN108075750A (zh) | 2018-05-25 |
CN108075750B true CN108075750B (zh) | 2023-06-30 |
Family
ID=62106853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201611001611.3A Active CN108075750B (zh) | 2016-11-14 | 2016-11-14 | 电流钳位电路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10168725B2 (zh) |
CN (1) | CN108075750B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3462560B1 (en) * | 2017-09-27 | 2021-05-12 | Indielux UG (Haftungsbeschränkt) | A method and system for determining and controlling an electricity feed to an electricity grid from a load side of an electric circuit |
DE102018209214A1 (de) * | 2018-06-11 | 2019-12-12 | Zf Friedrichshafen Ag | Strommessverfahren für ein Steuergerät |
KR102645784B1 (ko) * | 2018-12-11 | 2024-03-07 | 삼성전자주식회사 | 반도체 장치 및 이를 포함하는 반도체 시스템 |
CN109951178B (zh) * | 2019-04-03 | 2020-07-31 | 电子科技大学 | 一种GaN栅驱动电路的***保护方法 |
CN114217116B (zh) * | 2022-02-21 | 2022-06-28 | 苏州贝克微电子股份有限公司 | 一种检测电流可控的电流检测电路 |
CN118150972B (zh) * | 2024-05-11 | 2024-07-23 | 西安泽荃半导体科技有限公司 | 钳位电压可调的钳位电路及半导体信号测试电路 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104638896A (zh) * | 2015-02-13 | 2015-05-20 | 矽恩微电子(厦门)有限公司 | 基于bcd工艺的电流钳位电路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6600362B1 (en) | 2002-02-08 | 2003-07-29 | Toko, Inc. | Method and circuits for parallel sensing of current in a field effect transistor (FET) |
TWI220022B (en) | 2002-05-27 | 2004-08-01 | Richtek Technology Corp | Current sensing apparatus and method |
JP4229656B2 (ja) * | 2002-08-16 | 2009-02-25 | Necエレクトロニクス株式会社 | 電流制限回路およびそれを備えた出力回路 |
TW200935698A (en) * | 2008-02-01 | 2009-08-16 | Holtek Semiconductor Inc | Power IC with over-current protection andits circuit and method |
US8779777B2 (en) * | 2010-06-04 | 2014-07-15 | Linear Technology Corporation | Dynamic compensation of aging drift in current sense resistor |
US9041367B2 (en) * | 2013-03-14 | 2015-05-26 | Freescale Semiconductor, Inc. | Voltage regulator with current limiter |
CN104883780B (zh) * | 2015-05-19 | 2017-06-23 | 深圳创维-Rgb电子有限公司 | 多通道双模式数字控制led驱动电路及led灯 |
US10014851B2 (en) * | 2016-11-02 | 2018-07-03 | Texas Instruments Incorporated | Current sensing and control for a transistor power switch |
-
2016
- 2016-11-14 CN CN201611001611.3A patent/CN108075750B/zh active Active
-
2017
- 2017-08-16 US US15/679,024 patent/US10168725B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104638896A (zh) * | 2015-02-13 | 2015-05-20 | 矽恩微电子(厦门)有限公司 | 基于bcd工艺的电流钳位电路 |
Also Published As
Publication number | Publication date |
---|---|
US10168725B2 (en) | 2019-01-01 |
CN108075750A (zh) | 2018-05-25 |
US20180136685A1 (en) | 2018-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108075750B (zh) | 电流钳位电路 | |
US10454466B1 (en) | Biasing cascode transistors of an output buffer circuit for operation over a wide range of supply voltages | |
US9618951B2 (en) | Voltage regulator | |
EP1865397A1 (en) | Low drop-out voltage regulator | |
KR20100096014A (ko) | 볼티지 레귤레이터 | |
WO2017164197A1 (ja) | レギュレータ回路 | |
CN106066419B (zh) | 电流检测电路 | |
US20140253070A1 (en) | Constant voltage circuit | |
KR20180048326A (ko) | 볼티지 레귤레이터 | |
US10601411B2 (en) | Comparator | |
JP2018173868A (ja) | 過電流保護回路及びボルテージレギュレータ | |
JP6514946B2 (ja) | 電流ドライバ回路 | |
JP6399938B2 (ja) | 差動出力バッファ | |
CN106027053B (zh) | 半导体装置 | |
KR101783484B1 (ko) | 가변 저항 회로를 구비한 반도체 집적 회로 | |
US8324928B2 (en) | Calibration circuit | |
US10094857B2 (en) | Current detection circuit | |
JP2020136716A (ja) | 負荷電流検出回路 | |
US11455000B2 (en) | Bias current generation circuit | |
US20070146063A1 (en) | Differential amplifier circuit operable with wide range of input voltages | |
CN113454562B (zh) | 用于二进制加权分压器的补偿 | |
US20080238517A1 (en) | Oscillator Circuit and Semiconductor Device | |
KR101720129B1 (ko) | 피모스 트랜지스터 저항 | |
US11914410B2 (en) | Accuracy trim architecture for high precision voltage reference | |
US7888952B2 (en) | Circuit arrangement for balancing a resistance circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |