JP4229656B2 - 電流制限回路およびそれを備えた出力回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、出力回路の出力トランジスに接続された負荷が短絡故障を起こした場合に、出力トランジスタに過電流が流れるのを防止する電流制限回路に関する。
【０００２】
【従来の技術】
出力トランジスタにパワーＭＯＳトランジスタを使用したものでは、そのゲート・ソース間電圧にツェナーダイオードを接続してツェナー電圧で出力トランジスタの電流を制御する方法、あるいは、ゲート・ソース間電圧にダイオードを数個接続して順方向電圧で制御する方法、その他の電圧クランプ回路で制御する方法等がある。
【０００３】
この種の従来の電流制限回路を備えた出力回路を図５に示す。ここで、ＭＯＳＦＥＴのＭ２〜Ｍ４および抵抗Ｒ５、Ｒ６、Ｒ８、Ｒ９は、出力トランジスタＭ１の出力端子ＶＯＵＴの出力電位Ｖｏｕｔをモニタする電圧検出回路であり、検出値に基づいてＭ１に流れる異常電流を検出する過電流検出部を構成している。そして、ダイオードＤ１乃至Ｄ３は、過電流検出検出部がＭ１に過電流が流れていると判定したときに、Ｍ１のゲート電位をこれらダイオードの順方向降下電圧にクランプしてＭ１の電流を制限する電流制限部を構成している。
【０００４】
上述の図５の回路動作の詳述を図６の負荷曲線１を用いて説明する。ここで、負荷は例えば、電球であり、この電球の点滅制御信号として入力端子ＩＮには信号Ｖｉｎが印加されるとする。Ｖｉｎがロウレベル（例えば０ボルト）の時は、Ｍ１はオフ状態にあり電流は流れないので、ＶｏｕｔはＶｃｃ（例えば１０ボルト）になる。
【０００５】
次に、Ｖｉｎがハイレベル（例えば５ボルト）に遷移すると、Ｍ１は導通を始める。この時、トランジスタＭ２のゲートにはＲ５とＲ６でＶｏｕｔを分圧した電圧が印加されている。ＶｏｕｔをＶＭとすると、Ｒ５／（Ｒ５＋Ｒ６）・ＶＭ≧Ｖｔ２の時に、Ｍ２はオン状態にある。すなわち、ＶＭ≦Ｖｏｕｔ≦Ｖｃｃの時Ｍ２はオンである。ここで、ＶＭ＝（１＋Ｒ６／Ｒ５）・Ｖｔ２であり、Ｖｔ２はＭ２のしきい値電圧である。Ｍ２がオンの時は、Ｍ３はオフでＭ４はオンになる。Ｍ４がオンするとＲ１０およびＤ１乃至Ｄ３に電流が流れる。そして、Ｍ１のゲートはほぼＤ１乃至Ｄ３の順方向降下電圧にクランプされる。 この時、Ｍ１のゲート−ソース間に印加される電圧をＶｓとすると、Ｍ１にはＶｓに応じた制限電流値（Ｉｌｉｍ）が流れる。
【０００６】
ここで、負荷の抵抗ＲａがＭ１の内部抵抗Ｒｍ１よりも十分大きな値であり、負荷ＲとＲｍ１で決まる分圧ＶｏｕｔがＶＭより低くなると、Ｍ２はオフになる。その結果、Ｍ３はオンでＭ４はオフに遷移する。従って、Ｄ１乃至Ｄ３はオフ状態になり、Ｍ１のゲートには端子ＩＮに入力されているＶｉｎがそのまま印加されるので、Ｍ１の内部抵抗は更に低くなる。そして、最終的にＶｏｕｔは、負荷とＭ１の内部抵抗できまる正常動作点Ａ（Ｖａ、Ｉａ）に落ち着く。
【０００７】
その後、負荷が短絡故障すると、ＶｏｕｔがＶｃｃ近くまで上昇するが、Ｖｏｕｔの値が上述のＶＭに到達するとＭ２はオンする。これに伴い、Ｍ４がオンしてクランプ回路２が動作して出力電流を制限する。このように、負荷が何らかの原因で短絡しても、過電流が流れて出力回路が故障しないように動作をする。ここで、Ｉｌｉｍの値としては、Ｍ１にＶｃｃが印加された時にもＭ１が安全動作領域内に入るように設定することは当然である。
【０００８】
【発明が解決しようとする課題】
しかしながら、上述の電流制限回路では、負荷の抵抗をＲａよりも小さくした場合には動作しないと言う問題が生じる。例えば、負荷の抵抗をＲａの１／２のＲｂに変更した時の特性曲線は、図６の負荷曲線２のようになる。負荷が半分なので、概ねＩａの２倍の電流が流れる。この時の動作点はＢ（Ｖｂ，Ｉｂ）で示される。ここで、（Ｖｂ，Ｉｂ）の点においてもトランジスタＭ１は十分安全動作領域に入っているものとする。この場合、通常の動作状態である限りは、この出力回路は当然抵抗Ｒｂを駆動する能力を有しているはずである。
【０００９】
しかしながら、Ｒｂを接続した場合の動作は、入力Ｖｉｎに応答してＶｏｕｔが負荷曲線２上をＶｃｃ→Ｖｂに動く間に電流値がＩｌｉｍを横切る点Ｃ（Ｖｃ、Ｉｌｉｍ）に遭遇してしまう。従って、正常動作状態のＢ点まで登り切れないと言う現象が起きる。このように、出力回路としては、本来負荷Ｒｂを駆動できる能力があるにも関わらず、電流制限が足かせになり負荷Ｒｂを駆動できないと言う問題が生じる。
【００１０】
従って、負荷Ｒｂでも駆動できるようにするためには電流制限値の変更を変える必要が生じる。従って、負荷条件によって専用の設計をする必要があり、製品ごとに個別に電流制限回路を設けねばならず、コストが上昇してしまう、と言う問題が生じる。
【００１１】
この問題を解決する１つの手法が、特開２０００−２７２６号公報に開示されている。すなわち、電流制限値が異なる複数の電流制限回路を内蔵しておき、負荷条件に応じてこれら電流制限回路をスイッチで選べるようにした電流制限回路を開示している。
【００１２】
しかしながらこの方式では、用いる負荷に応じて複数のスイッチを適宜切り換えねばならず、切換の制御が別途必要になること、一旦切り換えた後は電流制限値は固定であり、負荷を変えればやはり上述したのと同じ問題をはらんでしる。
【００１３】
従って、本願発明は上述の問題を解決するものである。
【００１４】
【課題を解決するための手段】
そこで本発明では、出力トランジスタの出力電圧値の変化に応答して、前記出力トランジスタに流れる電流制限値が複数段階で切り替わるようにしたものである。より具体的には、出力電圧の減少に応答して、制限電流値が大きくなるようにしたものである。
【００１５】
上述の方法によれば、出力電圧の減少と共に自動的に電流制限値が大きくなるので、負荷抵抗を小さくて負荷曲線の傾きが大きくなっても、負荷曲線と電流制限ラインとの交差が起こりにくくなる。
【００１６】
また、本発明は、出力トランジスタの出力電圧の値に応じて活性化されるとともに、その値に応じて異なる出力電圧を前記出力トランジスタの入力端子に印加する電圧クランプ回路を有する電流制限回路である。
【００１７】
また、出力トランジスタが導通する入力信号に応答して活性化し、前記出力トランジスタの出力端子の出力電圧を検出する電圧検出回路と、前記出力トランジスタの入力端子に接続され、前記電圧検出回路の出力に応じて異なる電圧を前記入力端子に出力する電圧クランプと、を有するものである。
【００１８】
そして、前記電圧検出回路は、前記出力電圧の値に応じて前記電圧クランプ回路の活性化／非活性化を制御する活性化スイッチと、前記電圧クランプ回路の出力電圧を切り換える切り換えスイッチとを備えている。
【００１９】
また、前記電圧検出回路は前記出力電圧が減少するのに応じて、前記電圧クランプ回路の出力電位が大きくなるように前記切り換えスイッチを切り換えるものである。
【００２０】
そして、前記電圧検出回路は、前記出力端子とＧＮＤとの間に直列接続された複数の分圧抵抗と、各々の入力が前記分圧抵抗の対応する各接続点に接続された複数のインバータと、前記複数のインバータの各出力に応答して開閉する第１および第２のスイッチとを備え、
前記電圧クランプ回路は、入力端子と前記ＧＮＤとの間に直列接続された複数の分圧抵抗と、前記入力端子と前記第１のスイッチの出力端子に電流パスが接続され、その入力端子が該分圧抵抗の接続点の一つに接続された基準トランジスタと、を備え、該分圧抵抗の一つに前記第２のスイッチが並列接続されているものである。
【００２１】
【発明の実施の形態】
次に、本発明の第１の実施の形態について説明する。図１に、ｎチャンネル型ＭＯＳＦＥＴを出力パワートランジスタとして用いた回路を示す。図１を参照すると、出力パワートランジスタＭ１のドレインが出力端子ＶＯＵＴに、ソースが接地ＧＮＤに接続され、ゲートは抵抗Ｒ１０を介して入力端子ＩＮにつながっている。そして、電源ＶｃｃとＶＯＵＴの間に負荷が接続されている。
【００２２】
また、ＶＯＵＴには、出力トランジスタに過電流が流れたか否かを検出する過電流検出部として、出力電圧Ｖｏｕｔを検出する電圧検出回路１が接続されている。この電圧検出回路の電源は、前述の入力端子ＩＮに印加される入力信号によって与えられる。即ち、入力信号Ｖｉｎがハイレベルの時に過電流検出回路は活性化し、ＧＮＤレベルの時は不活性になる。
【００２３】
更に、トランジスタＭ１のゲートには電流制限部として、上述した電圧検出回路１の出力に応じて活性化して、Ｍ１のゲート電圧を入力信号Ｖｉｎの電圧よりも低い電圧にクランプする電圧クランプ回路２が接続されている。このクランプ回路は、電圧検出回路の出力に応じて異なるクランプ電圧を発生するように構成されている。すなわち、出力電圧の変化に応じて活性化されると共に、出力電圧の変化に応じてクランプ電圧を自動的に切り換えることにより、電流制限値を動作状態に応じて切り換える働きをする。
【００２４】
以下に各回路について詳述する。上述の電圧検出回路１は、ＶＯＵＴとＧＮＤとの間に直列接続された複数の分圧抵抗Ｒ４、Ｒ５およびＲ６を備えている。そして、入力端子ＩＮとＧＮＤ端子との間に、上述の分圧抵抗の各接点電圧に応答して動作する複数のインバータを設けている。すなわち、抵抗Ｒ４とＲ６の接点電圧を入力とする第一のノインバータ（Ｒ８、Ｍ２）と、抵抗Ｒ４とＲ５の接点電圧を入力とする第二のインバータ（Ｒ７、Ｍ６）と、第一のインバータ出力を入力とする第三のインバータ（Ｒ９、Ｍ３）を備えている。更に、そのゲートが第三のインバータの出力に接続され、そのソースがＧＮＤに接続された第一のスイッチトランジスタＭ４と、そのゲートが第二のインバータの出力に接続され、そのソースがＧＮＤに接続された第二のスチッチトランジスタＭ７を備えている。
【００２５】
電圧クランプ回路２は、出力トランジスタＭ１のゲートとＧＮＤ間に直列接続された複数の抵抗Ｒ１、Ｒ２、Ｒ３を備えている。そして、このクランプ回路の基準電位を発生するＭＯＳトランジスタＭ５のドレインはＭ１のゲートに、ゲートは抵抗Ｒ１とＲ２の接続点に接続されている。Ｍ５のソースは前述の第一のスイッチトランジスタＭ４のドレインに接続されている。また、抵抗Ｒ３には、前述の第二のスイッチトランジスタＭ７が並列接続されている。
【００２６】
次に動作の説明を行う。ここで、負荷Ｒは例えば電球であり、この電球の点滅制御信号として、入力端子ＩＮには図２に示すような信号Ｖｉｎが印加されるとする。
【００２７】
Ｖｉｎがロウレベル（例えば０ボルト）の時は、Ｍ１はオフ状態にあり電流は流れないので、ＶｏｕｔにはＶｃｃ（例えば１０ボルト）になる。時刻ｔ１にＶｉｎがハイレベル（例えば５ボルト）に遷移すると、Ｍ１は導通を始める。
【００２８】
ここで電圧検出回路のトランジスタＭ２のゲートには、（Ｒ４＋Ｒ５）／（Ｒ４＋Ｒ５＋Ｒ６）・Ｖｏｕｔが印加されている。このゲート電圧がトランジスタＭ２のしきい値電圧Ｖｔ２以上の時は、トランジスタＭ２は導通状態になる。すなわち、トランジスタＭ２が導通する条件は、
（Ｒ４＋Ｒ５）／（Ｒ４＋Ｒ５＋Ｒ６）・Ｖｏｕｔ≧Ｖｔ２ （１）
であり、この時のＶｏｕｔをＶＭ１とすると、
Ｖｏｕｔ≧（１＋（Ｒ６／（Ｒ４＋Ｒ５））Ｖｔ２＝ＶＭ１ （２）
となる。この状態において、Ｍ４はオンになる。これを受けて、トランジスタＭ５が導通して電流制限部を構成するクランプ回路が活性化される。すなわち、Ｍ４はＶｏｕｔの値に応じてクランプ回路の活性／非活性を切り換える働きをするスイッチである。そして、活性化されたクランプ回路が出力する電圧により、出力トランジスタＭ１のゲートは所定の電圧クランプされてその出力電流が制限される。
【００２９】
また、トランジスタＭ６にはＲ５／（Ｒ４＋Ｒ５＋Ｒ６）・Ｖｏｕｔのゲート電圧が印加されている。トランジスタＭ６が導通するＶｏｕｔをＶＭ２とすると、ＶＭ２は、
Ｖｏｕｔ≧（１＋（Ｒ４＋Ｒ６）／（Ｒ４＋Ｒ５＋Ｒ６））Ｖｔ６＝ＶＭ２ （３）
となる。ここで、Ｖｔ６はトランジスタＭ６のしきい値電圧である。Ｍ６が導通している時は、Ｍ７はオフになる。ここで、当然ＶＭ１≦ＶＭ２である。
【００３０】
以上の動作を図２に示すタイミングチャート及び図３に示す負荷曲線を用いて説明する。Ｖｉｎがロウからハイに遷移すると、トランジスタＭ１はオンしてＶｏｕｔは下降始める。Ｖｏｕｔ≧ＶＭ２（ｔ１≦ｔ＜ｔ２）までは、トランジスタＭ７はオフ、トランジスタＭ２およびＭ４はオン状態になる。従って、この時のクランプ回路の出力電圧をＶＧＳ１とすると、
ＶＧＳ１＝（１＋（Ｒ１／（Ｒ２＋Ｒ３））・Ｖｔ５ （４）
となる。トランジスタＭ１のゲート電圧はこのＶＧＳ１にクランプされる。ここで、トランジスタＭ１は飽和領域で動作しているのでＭ１に流れる電流は、ＶＧＳ１で決まる電流Ｉｌｉｍ１に制限される。
【００３１】
負荷の抵抗ＲｂがＭ１の内部抵抗Ｒｍ１よりも十分大きな値であると、Ｖｏｕｔは減少して行き、ＶＭ１≦Ｖｏｕｔ≦ＶＭ２（ｔ２≦ｔ≦ｔ３）になると、トランジスタＭ６がオフに、トランジスタＭ７がオン状態にはいる。従って、抵抗Ｒ３がシャントされる。この時、クランプ回路の出力電圧は、Ｒ１、Ｒ２およびトランジスタＭ５により決まる電圧、すなわち、
ＶＧＳ２＝（１＋（Ｒ１／（Ｒ２））・Ｖｔ５ （５）
になる。このように、トランジスタＭ７は出力電圧に応じて電圧クランプ回路の出力電圧を切り換える制御スイッチの働きをする。こうして、Ｍ１のゲートには、ＶＧＳ１よりも大きな値のＶＧＳ２の電位が印加されるので、Ｍ１にはＩｌｉｍ１よりも大きいＩｌｉｍ２が流れる。
【００３２】
このように、本発明では、出力電圧の減少に応じて制限電流が自動的に大きくなるので、負荷曲線２は制限電流ラインＩｌｉｍ１に交差することなく、Ｖｏｕｔは更に減少し続ける。そして、Ｖｏｕｔ＜ＶＭ１になると、トランジスタＭ２がオフするのに応答して、トランジスタＭ４がオフする。これにともない、Ｍ５は非導通状態になり、電圧クランプ回路２は不活性モードに入る。
【００３３】
電圧クランプ回路２が不活性モードに入ると、トランジスタＭ１のゲートには、Ｖｉｎが抵抗Ｒ１０、Ｒ１、Ｒ２で分圧され値が印加される。この分圧値は、当然ＶＧＳ２よりも大きく、ほぼＶｉｎの値になるように、抵抗Ｒ１０、Ｒ１、Ｒ２の値を設定することは言うまでもない。このように、トランジスタＭ１にはほぼＶｉｎが印加されるので、負荷の抵抗ＲｂとトランジスタＭ１の内部抵抗Ｒｍ１で決まる正常動作点Ｂ（Ｖｂ，Ｉｂ）に遷移する。
【００３４】
その後、何らかの原因で負荷が短絡故障すると、Ｖｏｕｔは略Ｖｃｃに遷移する。これに応答して、電圧検出回路はトランジスタＭ４をオンにて電流制限部を活性化すると共に、トランジスタＭ７をオフにして電流制限部がＭ１のゲートをＶＧＳ１にバイアスように制御する。このように、異常時にはＭ１の電流を最も小さい制限電流Ｉｌｉｍ１に制限して、従来技術と同様に装置を保護する。
【００３５】
上述の実施例では、電流制限を２段にしたが、図３の波線で示すように多段階にしてもよい。このように他段階にすれば、更にドライブできる負荷の適用範囲が広がることは言うまでもない。尚、電流制限ラインの下側の領域は、トランジスタＭ１が安全動作領域内に入るように設定することは当然である。
【００３６】
図４には、本発明の他の実施例を示す。電流制限部を構成するクランプ回路にダイオードを使用している点が違うのみであり、動作は前述の実施例と同様であるので説明は省略する。
【００３７】
上述においては、正電源を使用することを想定して、出力トランジスタ、過電流検出回路および電流制限回路にｎチャンネル型ＭＯＳＦＥＴを使用したが、負電源を使用する場合は、ｐチャンネル型を用いれば同様のことを行える。負電源を使用する場合は、上述した電圧値や電流値の大小関係はその絶対値を意味するは自明である。
【００３８】
【発明の効果】
上述のように、本願発明では、出力トランジスタの出力電圧が減少するに応じて、出力トランジスタに流れる電流制限値を自動的に増加させるので、出力回路の外部から何ら制御しなくても広い負荷範囲に渡って使用しても、負荷曲線と電流制限値ラインが交差しない負荷範囲が拡大する。よって、負荷に応じて出力回路を多数容易する必要がなく、また、外部からの制御により出力回路負荷に適応させる、と言う操作が必要なくなる。
【００３９】
このように本発明では、出力回路としてより少ない品種で済むと共に、使用上の操作が簡単になる。
【図面の簡単な説明】
【図１】本発明の実施例を示す回路図である。
【図２】本発明の実施例の動作を示すタイミングチャートでる。
【図３】本発明の実施例の動作を示す負荷曲線である。
【図４】本発明の他の実施例を示す回路図である。
【図５】従来の電流制限回路の回路図である。
【図６】従来の回路の特性を示す特性図である。
【図７】従来の他の回路例である。
【符号の説明】
１、３ 電圧検出回路、過電流検出部
２、４ 電圧クランプ圧回路、電流制限部
Ｍ１ 出力ＭＯＳトランジスタ
Ｍ２〜Ｍ９ 制御用ＭＯＳトランジスタ
Ｄ１〜Ｄ４ ダイオード

Claims (4)

1. 出力トランジスタと、前記出力トランジスタに接続された出力端子の出力電圧を検出する電圧検出回路と、検出された前記出力電圧の値に応じて前記出力トランジスタの入力端子に複数の電圧を出力する電圧クランプ回路とを有する電流制限回路であって、
   前記入力端子に供給された入力信号に応じて活性化された前記電圧検出回路は前記出力電圧の値に応じて前記電圧クランプ回路を活性化／非活性化を制御する第１のスイッチと、前記出力電圧の値に応じてオンもしくはオフする第２のスイッチを有し、
   前記電圧クランプ回路は、前記入力端子と接地電位との間に直列に接続された複数の第1分圧抵抗を備え、前記複数の第1分圧抵抗の接続点の一つには前記電圧クランプ回路が活性化された場合に基準電位が供給され、前記複数の第1分圧抵抗のうち少なくとも一つは前記第２のスイッチと並列接続されていることを特徴とする電流制限回路。
2. 前記第２のスイッチは、前記出力電圧の値が所定の電位よりも低くなった場合に、前記並列接続した第１分圧抵抗をシャントすることを特徴とする請求項１記載の電流制限回路。
3. 前記電圧検出回路は、前記出力端子と前記電源電圧との間に直列接続された複数の第２分圧抵抗と、前記第２分圧抵抗の異なる接続点に接続され且つ前記第１および第２のスイッチの開閉を制御する複数のインバータとをさらに有し、
   前記電圧クランプ回路は、前記入力端子と第１のスイッチの一端との間に接続され前記電圧クランプ回路の活性化／非活性化を制御し、且つ、前記第１のスイッチがオンしたときに前記入力端子と前記電源電圧間に電流パスを形成する基準トランジスタをさらに有し、前記基準トランジスタの入力端子は前記第１分圧抵抗の接続点に接続されることを特徴とする請求項１記載の電流制限回路。
4. 前記抵抗の接続点は、前記第２のスイッチが並列接続された抵抗の両端以外であることを特徴とする請求項１乃至３のいずれかに記載の電流制限回路。

Images