CN108051786A - 一种宽带目标模拟器验证平台及验证方法 - Google Patents

Abstract

本发明涉及一种宽带目标模拟器验证平台及验证方法。包括：信号发生模块，用于根据雷达信号参数生成并行输出的发射信号、本振信号、帧同步信号，其中所述本振信号由DSS单元通过根据信号参数计算出的频率控制字以查表的方式生成；数据采集模块，用于将通过AD输入的信号经DDRIISDRAM缓存至FLASH阵列中，再经PCIE接口由上位机读取；数据分析模块，用于对数据采集模块所采集到的波形数据进行处理，验证模拟器产生的模拟回波效果。该平台及方法可以满足不通体制雷达目标模拟器的验证需求，其信号生成模块可产生多种雷达信号波形，数据分析模块具备多种雷达回波信号的处理算法，具有普遍适用性，为模拟器性能验证工作节约了大量资源和时间成本。

Description

一种宽带目标模拟器验证平台及验证方法

技术领域

本发明涉及一种验证平台及验证方法，属于雷达测控领域，具体涉及一种宽带目标模拟器验证平台及验证方法。

背景技术

目标模拟器是根据目标模型以及运动姿态模拟产生雷达测试所需的目标回波信号和干扰信号的测试平台。而目标模拟器验证平台则是为了验证模拟器产生的测试信号是否满足要求。

随着被测雷达的范围越来越广、测试精度要求越来越高，目标模拟器也在向多波段、多模式、大带宽的方向发展，目前模拟器技术研究较为广泛的是超宽带、高分辨雷达回波信号的模拟，步进频雷达信号因其测距精度高、抗杂波能力强、可以识别真假目标和反隐身等优点，被广泛应用于各种新体制雷达中，伴随而来的还有对其回波信号分析和模拟的大量研究。

对于测试平台的验证可以有效节约测试的经济成本、时间成本和人力成本，因此也得到了越来越多的关注。但就目前而言，对于目标模拟器的性能验证并没有实现平台化，更多时候是设计师在设计过程中通过理论仿真来验证，已有的验证平台也存在结构相对简单，可验证范围较小的问题。而且针对目前研究较热的超宽带、高分辨雷达回波模拟技术，还不存在相应的验证平台。

为了更好地对模拟回波进行分析验证，可以将回波数据上传到PC端，通过MATLAB这样的仿真软件对数据进行详细研究，这就需要利用数据采集的技术来实现。当前基于FPGA的高速数据采集技术已经相对成熟，对于本发明中的数据采集需求基本都可以满足。

发明内容

本发明主要是解决现有技术所存在的可验证范围较小，并且难以应用于超宽带、高分辨雷达回波模拟场景等技术问题，提供了一种宽带目标模拟器验证平台及验证方法。

本发明的上述技术问题主要是通过下述技术方案得以解决的：

一种宽带目标模拟器验证平台，包括：

信号发生模块，用于根据雷达信号参数生成并行输出的发射信号、本振信号、帧同步信号，其中所述本振信号由DSS单元通过根据信号参数计算出的频率控制字以查表的方式生成；

数据采集模块，用于将通过AD输入的信号经DDRIISDRAM缓存至FLASH阵列中，再经PCIE接口由上位机读取；

数据分析模块，用于对数据采集模块所采集到的波形数据进行处理，验证模拟器产生的模拟回波效果。

其中，上述的一种宽带目标模拟器验证平台，所述信号发生模块具体包括：

计数单元，用于根据雷达信号参数生成频率控制字、简单脉冲信号、帧同步信号；

DSS单元，用于对根据所述频率控制字生成的频率步进信号进行倍频处理以得到本振信号；

乘法单元，用于将所述简单脉冲信号与所述本振信号相乘得到步进频脉冲信号作为发射信号。

其中，上述的一种宽带目标模拟器验证平台，所述信号发生模块的实现方式为：以IP核的方式生成各处理单元，然后通过FPGA控制发射信号、本振信号的DA输出，通过I/O输出帧同步信号。

其中，上述的一种宽带目标模拟器验证平台，所述数据采集模块具体包括：

调理单元，用于将模拟信号的幅度调整为适合ADC芯片处理的范围，并将单端信号转变成AD需要的差分信号；

采样单元，用于将经过调理单元处理后的模拟信号转换为数字信号；

FPGA单元，用于为采样单元提供时钟和同步信号，将AD采集到的数据经过FPGA内置的FIFO存储至DDRIISDRAM中，并在采样中止后，将缓存的数据通过LVDS总线传输到FLASH阵列中。

PCIE接口，用于通过高速读数接口与上位机相连以传输采集数据。

其中，上述的一种宽带目标模拟器验证平台，所述数据分析模块包括：

数据处理单元，用于对数据进行截取、补位修正，使其长度满足处理软件的算法要求；载入修正过的数据文件，输入步进频信号的参数，并在波形类别处选择步进频信号；

数据运算单元，用于对回波信号进行希尔伯特变换，将实信号转变成复信号，将回波信号和本振信号进行混频，然后进行加窗处理，进行等间隔采样和速度补偿，对经过速度补偿后的信号进行IFFT处理以得到合成距离像；

结果验证单元，用于对比模拟回波的要求和分析得到的结果，通过直观的图像和数据来做出判断以实现验证。

一种宽带目标模拟器验证方法，包括：

信号发生步骤，用于根据雷达信号参数生成并行输出的发射信号、本振信号、帧同步信号，其中所述本振信号由DSS单元通过根据信号参数计算出的频率控制字以查表的方式生成；

数据采集步骤，用于将通过AD输入的信号经DDRIISDRAM缓存至FLASH阵列中，再经PCIE接口由上位机读取；

数据分析步骤，用于对数据采集模块所采集到的波形数据进行处理，验证模拟器产生的模拟回波效果。

其中，上述的一种宽带目标模拟器验证方法，所述信号发生步骤具体包括：

计数子步骤，用于根据雷达信号参数生成频率控制字、简单脉冲信号、帧同步信号；

DSS子步骤，用于对根据所述频率控制字生成的频率步进信号进行倍频处理以得到本振信号；

乘法子步骤，用于将所述简单脉冲信号与所述本振信号相乘得到步进频脉冲信号作为发射信号。

其中，上述的一种宽带目标模拟器验证方法，所述信号发生步骤的实现方式为：以IP核的方式生成各处理单元，然后通过FPGA控制发射信号、本振信号的DA输出，通过I/O输出帧同步信号。

其中，上述的一种宽带目标模拟器验证方法，所述数据采集步骤具体包括：

调理子步骤，用于将模拟信号的幅度调整为适合ADC芯片处理的范围，并将单端信号转变成AD需要的差分信号；

采样子步骤，用于将经过调理单元处理后的模拟信号转换为数字信号；

FPGA控制子步骤，用于为采样单元提供时钟和同步信号，将AD采集到的数据经过FPGA内置的FIFO存储至DDRIISDRAM中，并在采样中止后，将缓存的数据通过LVDS总线传输到FLASH阵列中。

PCIE数据传输子步骤，用于通过高速读数接口与上位机相连以传输采集数据。

其中，上述的一种宽带目标模拟器验证方法，所述数据分析步骤包括：

数据预处理子步骤，用于对数据进行截取、补位修正，使其长度满足处理软件的算法要求；载入修正过的数据文件，输入步进频信号的参数，并在波形类别处选择步进频信号；

数据运算子步骤，用于对回波信号进行希尔伯特变换，将实信号转变成复信号，将回波信号和本振信号进行混频，然后进行加窗处理，进行等间隔采样和速度补偿，对经过速度补偿后的信号进行IFFT处理以得到合成距离像；

结果验证子步骤，用于对比模拟回波的要求和分析得到的结果，通过直观的图像和数据来做出判断以实现验证。

因此，本发明具有如下优点：

1.设计更为合理，搭建完善的软硬件***，全面的模拟了雷达的收发***，提出了一套完整的目标模拟器方法及验证平台；

2.应用范围更广，可以满足不同体制雷达目标模拟器的验证需求，其信号生成模块可产生多种雷达信号波形，数据分析模块具备多种雷达回波信号的处理算法，具有普遍适用性，为模拟器性能验证工作节约了大量资源和时间成本；

3.应用更为方便，其信号生成模块和数据存储模块的硬件实现集成于一块板卡上，操作更方便，同时可以解决时钟同步等问题。

附图说明

图1是宽带目标模拟器验证平台***组成图；

图2是信号生成模块算法结构图；

图3是数据采集***结构框图；

图4是步进频信号脉冲波形图；

图5是FLASH阵列组织拓扑图；

图6是高速读数接口工作原理图。

具体实施方式

下面通过实施例，并结合附图，对本发明的技术方案作进一步具体的说明。

实施例：

本实施例的宽带目标模拟器验证平台如图1所示，具体包括信号发生模块、数据采集模块、数据分析模块。下面分别对各模块及其方法进行介绍。

1、信号发生模块及方法

信号发生模块是一种基于DDS技术的宽带雷达信号源。信号源需要产生发射信号、本振信号和帧同步信号，为了节约硬件资源，信号源只需要依照本振信号的频率设计DDS的参数，发射信号由等周期的简单脉冲与本振信号相乘得到，而帧同步信号则是一个I/O信号。信号源的实现是基于SystemGenerator平台搭建算法，利用DDS模块产生所需信号，再将算法直接例化成FPGA中可用的IP核，对接口进行定义之后，信号即可通过DA输出。

本实施例中，信号发生模块和数据采集模块集成在了一块标准6U板卡上，采用一块信号处理主板加两块子板的构架，两块子板分别作为信号产生的输出子板和数据采集的输入子板。主板选用两片FPGA，选型为XILINX公司的xc7k325t，分别用于控制发射信号的产生和控制数据采集和存储，每片FPGA外接一个FMC槽位；输出子板选用的DA芯片为两片AD9736；输入子板选用的AD芯片为ADC08D1520。

信号发生模块的信号生成算法如图2所示。信号发生模块的算法设计是基于SystemGenerator平台实现的，该平台的一个重要优势在于，可以通过模块化设计在Simulink的环境中完成算法的建模，生成一个工程，然后通过Vivado对工程进行仿真、综合，最后完成算法的硬件化。

算法的核心是调用DDS模块实现信号的生成，DDS模块用一个查找表生成正弦余弦波，并有一个数字积分器生成正弦余弦波的相位，即对应查找表的地址。根据信号参数计算出频率控制字，然后将频率控制字送到DDS模块，就可以得到相应频率的信号。

本实施例中，要求输出信号带宽为1GHz，即100MHz～1100MHz，因此要求***采样频率为2.4GHz，而FPGA只能满足最大300MHz的采样率，为降低采样时钟，算法采用8路同步采样的方式设计。

由于信号发生模块需要产生多种体制的雷达信号，若分别设计，算法实现需要耗费很多资源，因此本实施例中，通过对算法的优化，可以满足通过参数设置来控制输出信号的波形，节约资源，且操作方便。

为了满足验证目标模拟器的需求，信号发生模块需要生成发射信号、本振信号和帧同步信号，因此要求输出子板有两路DA输出，同时还有一个I/O信号输出。

下面以步进频信号的生成为例来对算法实现进行进一步的说明。

图4所示为步进频信号脉冲波形图，通过DDS产生图示波形作为发射信号。

雷达信号参数包括脉宽、脉冲重复周期、组内脉冲数、初始频率、步进频率等，通过计数模块得到两个频率控制字，分别对应步进频信号的初始频率和步进频率，然后根据其他参数计算出一个合成的频率控制字送到DDS模块，同时计数模块还根据脉宽和脉冲重复周期生成一个简单脉冲信号，根据脉冲重复周期和组内脉冲数生成了一个帧同步信号。频率控制字经过8路并行的DDS模块后生成了频率步进的信号，但是这个信号还需要做倍频处理才能满足参数要求，此时得到的信号为本振信号，用上述简单脉冲信号跟本振信号相乘，得到的步进频脉冲信号就是所需发射信号。也就是说，通过输入的信号参数，最终得到的是8路并行输出的发射信号、8路并行输出的本振信号、帧同步信号。

在Vivado中可以直接调用上述算法生成的IP核，然后通过FPGA控制两路DA，一路输出发射信号，用来给目标模拟器模拟回波使用，另一路输出本振信号，用于回波数据处理使用，帧同步信号直接通过I/O输出。

2、数据采集模块及方法

数据采集模块基于FPGA设计。如图3所示，模拟信号经过调理后通过AD转为数字信号输入，经过FPGA处理后，存入FLASH阵列中，上位机通过PCIE接口读取数据，用于后续处理，其中DDRII作为数据缓存模块。

数据采集模块的核心是高速数据采集板的设计，通过FPGA控制，将信号通过AD输入，经过DDRIISDRAM缓存后存入FLASH阵列中，上位机通过控制PCIE发送请求，将数据读取并保存计算机。

首先是调理模块。前端调理电路的作用是将模拟信号的幅度调整为适合ADC芯片处理的范围，同时将单端信号转变成AD需要的差分信号。调理电路的实现是由变压器完成的。

经过调理后的信号通过AD进行采样，转换为数字信号。本发明中选用的ADC芯片是ADC08D1520，这是一个双通道，低功耗，高性能的模数转换器。采样分辨率为8位，单通道采样率最大可达到为1.5GSPS，具有两个通道，当输入信号频带较宽时，也可以将两个ADC合并成一个3GHz采样率的ADC，满足本发明所述验证平台的需求。***采集到数据是通过ADC08D1520器件的四个8位的LVDS数据端口并行传送给FPGA存储。因四路并行总线同时传送数据，这样数据传输速率和数据存储速率的要求大大降低，比如2GHz的采样率和数据率，每条总线的数据传输和存储速率可以降低到500MHz。

对于数据采集***而言，FPGA的设计至关重要，它不仅要为ADC芯片提供时钟和同步信号，还要对DDRIISDRAM进行读写控制。FPGA内部逻辑对DDRIISDRAM进行初始化、自动刷新等处理，随后将AD采集到的数据经过FPGA内部的FIFO后存储到DDRIISDRAM中，作为缓存，待FPGA发送命令中止采集后，同步会有一个命令给到DDRIISDRAM，将缓存的数据通过LVDS总线传输到FLASH阵列中。

本设计选用的FLASH芯片为三星公司NAND型K9WAG08U1A。设计中利用乒乓工作的思想，将FLASH芯片分为四组并联，四组FLASH共享数据地址总线，控制线分开，分时操作，分时占用总线，这样就可以充分利用总线带宽，图5所示为FLASH阵列组织拓扑图。所选芯片的IO速度最大为40MB/s，魅族FLASH采用8片并联，组成8Bytes的位宽，实现理论300MB/s以上的速度。总共32片FLASH可实现存储容量64GB。

计算机内置PCIE卡通过高速读数接口与记录仪相连，在试验之前完成***的擦除，试验完毕后完成***的高速数据读取。高速读数接口包括两个LVDS和控制命令等传输信号，通过控制命令选择读取数据，平均读数速度大于等于33MB/s，读数电缆长度不大于3m。高速读数接口工作原理图如图6所示。

3、数据分析模块及方法

数据分析模块基于MATLABGUI进行数字信号处理。通过界面控制，加载数据到软件中，随后选择回波类别，并设置回波数据处理算法中所需的参数，选择生成回波分析结果，调用底层代码对回波数据进行相应的处理，程序将输出回波波形、处理得到的目标信息等，通过这些结果就可以判断目标模拟器所模拟的回波信号是否准确。

对数据处理之前，要先对采集到的数据进行截取、补位修正，使其长度满足处理软件的算法要求。第一步是选择加载数据，并选择波形类别；第二步是设置参数，输入信号的分析中所需的初设参数；第三步选择生成回波分析结果，此时调用程序底层代码，对载入的数据进行运算，得到分析结果；第四步，根据分析结果给出的图像和数据，判断模拟器模拟的回波是否满足要求。

为了更直观的看出模拟回波信号的模拟效果，可以选择输出一组参考数据和波形，这是在对回波数据进行分析和计算时，根据回波处理的数学公式严格仿真的对比数据，它和采集到的数据分析的结果作对比，验证效果更佳。

下面以对步进频模拟回波信号的分析为例来进行进一步的说明。

步进频回波信号的修正要求严格以帧同步信号为依据，因为步进频信号在一帧内的单调增频或者降频的，截取位置不对的话，会直接影响到成像结果。

第一步是载入修正过的数据文件，并在波形类别处选择步进频信号；

第二步是设置参数，输入步进频信号的初始频率、步进频率、组内脉冲数、脉宽、脉冲重复周期、采样率等参数；

第三步是对载入的数据进行运算，对于步进频信号，底层算法中首先要对回波信号进行希尔伯特变换，将实信号转变成复信号，并将回波信号和本振信号进行混频，然后进行加窗处理，选用的是汉明窗(hamming)，因为加窗操作会带来峰值减小和主瓣展宽的问题，特殊情况可以不做加窗处理，下一步进行等间隔采样，每个脉冲正交分量的采样时刻都在其脉宽中间位置，采样后得到的是脉冲串目标反射性的频域样本，接下来还需要进行速度补偿，动目标回波信号的相位信息包含了目标的多普勒特性，会导致合成距离像的失真，因此需要在算法中加入速度补偿相位项，消除失真，此处所需要的目标速度和距离等参数由待测模拟器提供，最后是成像算法实现，对经过速度补偿后信号进行IFFT处理即可得到合成距离像，成像的距离单元是由IFFT点数、步进频率和目标距离计算得出，成像精度由IFFT点数决定。

第四步是对比模拟回波的要求和分析得到的结果，也可以包括一组仿真的对比数据，通过直观的图像和数据来作出判断，从而实现验证的目的。

本文中所描述的具体实施例仅仅是对本发明精神作举例说明。本发明所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，但并不会偏离本发明的精神或者超越所附权利要求书所定义的范围。

Claims (10)

1.一种宽带目标模拟器验证平台，其特征在于，包括：

信号发生模块，用于根据雷达信号参数生成并行输出的发射信号、本振信号、帧同步信号，其中所述本振信号由DSS单元通过根据信号参数计算出的频率控制字以查表的方式生成；

数据采集模块，用于将通过AD输入的信号经DDRIISDRAM缓存至FLASH阵列中，再经PCIE接口由上位机读取；

数据分析模块，用于对数据采集模块所采集到的波形数据进行处理，验证模拟器产生的模拟回波效果。

2.根据权利要求1所述的一种宽带目标模拟器验证平台，其特征在于，所述信号发生模块具体包括：

计数单元，用于根据雷达信号参数生成频率控制字、简单脉冲信号、帧同步信号；

DSS单元，用于对根据所述频率控制字生成的频率步进信号进行倍频处理以得到本振信号；

乘法单元，用于将所述简单脉冲信号与所述本振信号相乘得到步进频脉冲信号作为发射信号。

3.根据权利要求2所述的一种宽带目标模拟器验证平台，其特征在于，所述信号发生模块的实现方式为：以IP核的方式生成各处理单元，然后通过FPGA控制发射信号、本振信号的DA输出，通过I/O输出帧同步信号。

4.根据权利要求1所述的一种宽带目标模拟器验证平台，其特征在于，所述数据采集模块具体包括：

调理单元，用于将模拟信号的幅度调整为适合ADC芯片处理的范围，并将单端信号转变成AD需要的差分信号；

采样单元，用于将经过调理单元处理后的模拟信号转换为数字信号；

FPGA单元，用于为采样单元提供时钟和同步信号，将AD采集到的数据经过FPGA内置的FIFO存储至DDRIISDRAM中，并在采样中止后，将缓存的数据通过LVDS总线传输到FLASH阵列中。

PCIE接口，用于通过高速读数接口与上位机相连以传输采集数据。

5.根据权利要求1所述的一种宽带目标模拟器验证平台，其特征在于，所述数据分析模块包括：

数据处理单元，用于对数据进行截取、补位修正，使其长度满足处理软件的算法要求；载入修正过的数据文件，输入步进频信号的参数，并在波形类别处选择步进频信号；

数据运算单元，用于对回波信号进行希尔伯特变换，将实信号转变成复信号，将回波信号和本振信号进行混频，然后进行加窗处理，进行等间隔采样和速度补偿，对经过速度补偿后的信号进行IFFT处理以得到合成距离像；

结果验证单元，用于对比模拟回波的要求和分析得到的结果，通过直观的图像和数据来做出判断以实现验证。

6.一种宽带目标模拟器验证方法，其特征在于，包括：

信号发生步骤，用于根据雷达信号参数生成并行输出的发射信号、本振信号、帧同步信号，其中所述本振信号由DSS单元通过根据信号参数计算出的频率控制字以查表的方式生成；

数据采集步骤，用于将通过AD输入的信号经DDRIISDRAM缓存至FLASH阵列中，再经PCIE接口由上位机读取；

数据分析步骤，用于对数据采集模块所采集到的波形数据进行处理，验证模拟器产生的模拟回波效果。

7.根据权利要求6所述的一种宽带目标模拟器验证方法，其特征在于，所述信号发生步骤具体包括：

计数子步骤，用于根据雷达信号参数生成频率控制字、简单脉冲信号、帧同步信号；

DSS子步骤，用于对根据所述频率控制字生成的频率步进信号进行倍频处理以得到本振信号；

乘法子步骤，用于将所述简单脉冲信号与所述本振信号相乘得到步进频脉冲信号作为发射信号。

8.根据权利要求6所述的一种宽带目标模拟器验证方法，其特征在于，所述信号发生步骤的实现方式为：以IP核的方式生成各处理单元，然后通过FPGA控制发射信号、本振信号的DA输出，通过I/O输出帧同步信号。

9.根据权利要求6所述的一种宽带目标模拟器验证方法，其特征在于，所述数据采集步骤具体包括：

调理子步骤，用于将模拟信号的幅度调整为适合ADC芯片处理的范围，并将单端信号转变成AD需要的差分信号；

采样子步骤，用于将经过调理单元处理后的模拟信号转换为数字信号；

FPGA控制子步骤，用于为采样单元提供时钟和同步信号，将AD采集到的数据经过FPGA内置的FIFO存储至DDRIISDRAM中，并在采样中止后，将缓存的数据通过LVDS总线传输到FLASH阵列中。

PCIE数据传输子步骤，用于通过高速读数接口与上位机相连以传输采集数据。

10.根据权利要求6所述的一种宽带目标模拟器验证方法，其特征在于，所述数据分析步骤包括：

数据预处理子步骤，用于对数据进行截取、补位修正，使其长度满足处理软件的算法要求；载入修正过的数据文件，输入步进频信号的参数，并在波形类别处选择步进频信号；

数据运算子步骤，用于对回波信号进行希尔伯特变换，将实信号转变成复信号，将回波信号和本振信号进行混频，然后进行加窗处理，进行等间隔采样和速度补偿，对经过速度补偿后的信号进行IFFT处理以得到合成距离像；

结果验证子步骤，用于对比模拟回波的要求和分析得到的结果，通过直观的图像和数据来做出判断以实现验证。