CN114184941A - 一种针对含有adc芯片的模块的测试***及方法 - Google Patents
一种针对含有adc芯片的模块的测试***及方法 Download PDFInfo
- Publication number
- CN114184941A CN114184941A CN202111472038.5A CN202111472038A CN114184941A CN 114184941 A CN114184941 A CN 114184941A CN 202111472038 A CN202111472038 A CN 202111472038A CN 114184941 A CN114184941 A CN 114184941A
- Authority
- CN
- China
- Prior art keywords
- module
- upper computer
- tested
- adc
- analog signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 71
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000004364 calculation method Methods 0.000 claims description 12
- 238000010998 test method Methods 0.000 claims description 12
- 230000003750 conditioning effect Effects 0.000 claims description 8
- 238000011156 evaluation Methods 0.000 claims description 6
- 230000003595 spectral effect Effects 0.000 claims description 6
- 238000004891 communication Methods 0.000 description 13
- 238000004458 analytical method Methods 0.000 description 10
- 238000012545 processing Methods 0.000 description 9
- 238000001228 spectrum Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000010183 spectrum analysis Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种针对含有ADC芯片的模块的测试***及方法，该测试***，包括以下模块：上位机、内设有ADC芯片的待测模块、模拟信号源，所述模拟信号源、所述待测模块、所述上位机依次电相连。本发明解决了现有技术存在的自动化程度低、测试效率低、无法准确分析ADC的性能指标等问题。
Description
技术领域
本发明涉及集成电路电信号测试技术领域，具体是一种针对含有ADC芯片的模块的测试***及方法。
背景技术
随着数字处理技术的高速发展，模数转换器(ADC)作为模拟技术和数字技术的接口，广泛应用于工业控制、雷达、通信、消费电子等各个领域。采集处理类数字板卡上ADC器件的性能好坏直接影响整个***指标的高低和功能好坏，这就需要高效、可靠的ADC测试方法对芯片进行性能测试保证芯片的稳定应用。
传统针对采集处理类板卡的ADC芯片测试有两种方案。一种是利用Xilinx FPGA自带的信号观测软件对AD原始信号进行采集和存储，再利用Matlab软件去调用分析。另外一种是针对板上同时含有DAC的板卡，可以将待测ADC输出的数字信号接至DAC器件转化为模拟信号，然后利用频谱分析仪对DAC的模拟输出信号进行频谱分析，得出信噪比等指标。第一种方法需要接入Xlinx仿真器观测信号并手动进行数据保存后再分析，自动化程度低导致测试效率极低，不适合大规模批量生产的模块测试。第二种方法简单直观，但引入了DAC误差，分析结果无法确定误差来源于ADC还是DAC，无法准确分析ADC的性能指标。
针对大批量的含ADC芯片的采集处理类板卡，上述方法都不再适用。
发明内容
为克服现有技术的不足，本发明提供了一种针对含有ADC芯片的模块的测试***及方法，解决现有技术存在的自动化程度低、测试效率低、无法准确分析ADC的性能指标等问题。
本发明解决上述问题所采用的技术方案是：
一种针对含有ADC芯片的模块的测试***，包括以下模块：上位机、内设有ADC芯片的待测模块、模拟信号源，所述模拟信号源、所述待测模块、所述上位机依次电相连。
作为一种优选的技术方案，还包括时钟源，所述时钟源、所述待测模块、所述上位机依次电相连。
作为一种优选的技术方案，所述模拟信号源、所述时钟源分别与所述上位机电相连。
作为一种优选的技术方案，所述待测模块与所述上位机通过CAN接口、RS232接口或以太网接口电相连。
作为一种优选的技术方案，还包括电源，所述电源与所述上位机、所述待测模块分别电相连。
作为一种优选的技术方案，所述电源、所述模拟信号源、所述时钟源均与所述上位机通过GPIB总线电相连。
一种针对含有ADC芯片的模块的测试方法，基于所述的一种针对含有ADC芯片的模块的测试***，包括以下步骤：
S1，控制模拟信号源输出模拟信号给待测模块；
S2，待测模块将模拟信号源输出的模拟信号转换为数字信号并发送给上位机；
S3，上位机接收待测模块发送的数字信号并进行分析，然后输出对ADC芯片的性能评价。
作为一种优选的技术方案，步骤S3中，上位机对待测模块发送的数字信号进行时域谱曲线绘制和频域谱曲线绘制。
作为一种优选的技术方案，步骤S3中，上位机还对待测模块发送的数字信号进行ADC性能指标计算，所述ADC性能指标包括无杂散动态范围、有效位数、信噪比、信纳比和/或总谐波失真。
作为一种优选的技术方案，步骤S2包括以下步骤：
S21，上位机向待测模块发送信号采集命令；
S22，待测模块对模拟信号源输出的模拟信号进行数据速率调理和/或位宽调理，然后将模拟信号转换为数字信号并发送给上位机。
本发明相比于现有技术，具有以下有益效果：
(1)本发明上位机采集并分析待测模块发送的数字信号，将其分析结果与模拟信号源的实际输出信号进行对比测试，自动化程度高，便于快速分析ADC的性能指标，测试效率高；
(2)本发明时钟源便于提供所述待测模块所需的采样时钟信号；
(3)本发明便于对模拟信号源、所述时钟源进行自动化联动控制，进一步提高了自动化程度；
(4)本发明便于提高传输效率，从而进一步提高测试效率；
(5)本发明便于自动控制电源供电，进一步提高了自动化程度；
(6)本发明GPIB总线信号传输速率高，应用广泛。
附图说明
图1为本发明所述一种针对含有ADC芯片的模块的测试***的结构示意图；
图2为本发明实施例3中对AD数据进行采集处理的逻辑示意图；
图3为本发明实施例3中针对含有ADC芯片的模块进行测试的流程图。
附图中标记及相应的零部件名称：1、上位机，2、待测模块，3、母板，4、信号连接器，5、电源连接器，6、接口转换电缆，7、电源供电线，8、射频转接电缆，9、主机通信接口，10、电源，11、时钟源，12、模拟信号源，14、GPIB接口，15、GPIB电缆，31、板卡。
具体实施方式
下面结合实施例及附图，对本发明作进一步的详细说明，但本发明的实施方式不限于此。
实施例1
如图1至图3所示，一种针对含有ADC芯片的模块的测试***，包括以下模块：上位机1、内设有ADC芯片的待测模块2、模拟信号源12，所述模拟信号源12、所述待测模块2、所述上位机1依次电相连。
使用时，可采用以下步骤：
S1，控制模拟信号源12输出模拟信号给待测模块2；
S2，待测模块2将模拟信号源12输出的模拟信号转换为数字信号并发送给上位机1；
S3，上位机1接收待测模块2发送的数字信号并进行分析，然后输出对ADC芯片的性能评价。
上位机1采集并分析待测模块2发送的数字信号，将其分析结果与模拟信号源12的实际输出信号进行对比测试，自动化程度高，便于快速分析ADC的性能指标，测试效率高。
作为一种优选的技术方案，还包括时钟源11，所述时钟源11、所述待测模块2、所述上位机1依次电相连。
时钟源11便于提供所述待测模块2所需的采样时钟信号。
作为一种优选的技术方案，所述模拟信号源12、所述时钟源11分别与所述上位机1电相连。
这便于对模拟信号源12、所述时钟源11进行自动化联动控制，进一步提高了自动化程度。
作为一种优选的技术方案，所述待测模块2与所述上位机1通过CAN接口、RS232接口或以太网接口电相连。
这便于提高传输效率，从而进一步提高测试效率。
作为一种优选的技术方案，还包括电源10，所述电源10与所述上位机1、所述待测模块2分别电相连。
这便于自动控制电源10供电，进一步提高了自动化程度。
作为一种优选的技术方案，所述电源10、所述模拟信号源12、所述时钟源11均与所述上位机1通过GPIB总线电相连。
GPIB总线信号传输速率高，应用广泛。
实施例2
如图1至图3所示，作为实施例1的进一步优化，本实施例包含了实施例1的全部技术特征，除此之外，本实施例还包括以下技术特征：
一种针对含有ADC芯片的模块的测试方法，基于所述的一种针对含有ADC芯片的模块的测试***，包括以下步骤：
S1，控制模拟信号源12输出模拟信号给待测模块2；
S2，待测模块2将模拟信号源12输出的模拟信号转换为数字信号并发送给上位机1；
S3，上位机1接收待测模块2发送的数字信号并进行分析，然后输出对ADC芯片的性能评价。
作为一种优选的技术方案，步骤S3中，上位机1对待测模块2发送的数字信号进行时域谱曲线绘制和频域谱曲线绘制。
作为一种优选的技术方案，步骤S3中，上位机1还对待测模块2发送的数字信号进行ADC性能指标计算，所述ADC性能指标包括无杂散动态范围、有效位数、信噪比、信纳比和/或总谐波失真。
作为一种优选的技术方案，步骤S2包括以下步骤：
S21，上位机1向待测模块2发送信号采集命令；
S22，待测模块2对模拟信号源12输出的模拟信号进行数据速率调理和/或位宽调理，然后将模拟信号转换为数字信号并发送给上位机1。
上位机1采集并分析待测模块2发送的数字信号，将其分析结果与模拟信号源12的实际输出信号进行对比测试，自动化程度高，便于快速分析ADC的性能指标，测试效率高。
实施例3
如图1至图3所示，本实施例包含实施例1、实施例2的全部技术特征，本实施例在实施例1、实施例2的基础上，提供更细化的实施方式。
本发明的一种针对含有ADC芯片的模块的测试***及方法，一键触发采集上报，将ADC芯片的原始数据进行缓存再利用板上自带对外CAN/RS23/以太网接口上报给上位机1，上位机1通过自动调用Matlab软件完成ADC的实时参数分析，实现了ADC的快速可靠测试。
本发明提供一种针对含有ADC芯片的模块的测试***及方法，解决大批量采集处理类板卡31数据采集和分析困难的问题，在降低测试电路成本的同时实现自动化高效可靠地测试ADC性能指标。
上位机1自动控制仪器设备输出时钟和信号给待测板的AD芯片，待测板的FPGA通过ADC接口模块接收AD数据并进行缓存和速率调理，之后把AD原始数据通过CAN/RS232/以太网接口上报给上位机1，上位机1对原始数据进行频谱分析画出频谱曲线并进行无杂散动态范围、有效位数、信噪比等ADC性能指标参数计算，最终输出ADC评价报表。
为实现上述目的，测试***包含设计的用于接口互连的测试母板，待测含ADC芯片的电路板，时钟源11、模拟信号源12、电源10、调试计算机(上位机1)和上位机1的软件，通过软硬件结合构成自动化的测试***。
优选的，上位机1根据用户输入的信号频率自动控制模拟信号源12的信号输出并读取待测板上报的AD数据进行分析计算。其数据接收过程为先下发采集命令再下发数据上报命令，上位机1接收到待测板的AD数据后完成时域谱和频域谱曲线的绘制，并进行ADC性能指标计算。
优选的，先将AD数据接收并存储在板内存储器中，待收到上报请求后读取存储器内数据并进行数据速率和位宽的调理后再传输给上位机1。
优选的，上位机1和待测板之间的接口可以是CAN、RS232串口或以太网接口，可根据待测板的实际接口的配置选用。
优选的，上位机1采用C#软件进行编写。AD数据的分析是通过matlab生成FFT和指标计算动态链接库，在C#软件中调用matlab的动态链接库对上报的AD数据进行频谱分析和结果显示，AD的性能计算指标包括无杂散动态范围(SFDR)、有效位数(ENOB)、信噪比(SNR)、信纳比(SINAD)和总谐波失真(THD)。
优选的，该方法包括以下步骤：
设计测试硬件***实现各信号和总线接口连接。
在待测板上实现AD数据接收、缓存后并传输到对外接口。
开发上位机软件实现控制下发和数据上报，对上报的AD数据进行性能分析。
本发明的一种针对含有ADC芯片的模块的测试***及方法，操作方便，极大的提高了ADC电路的测试效率和测试稳定性，随着现代电子***高速发展，本发明的应用前景和社会经济效益是可观的。
本发明实现了ADC电路的高效可靠自动测试，解决了采集处理类板卡31数据采集和分析困难的问题，在降低测试电路成本的同时实现自动化测试ADC性能指标。该方法操作简单方便，极大的提高了ADC芯片的测试效率，产生了可观的社会经济效益。
图1为一种ADC电路自动测试方法及***的硬件实现示意图，如图1所示，本发明具体实施***包括：上位机1、待测模块2、母板3、信号连接器4、电源连接器5、接口转换电缆6、电源供电线7、射频转接电缆8、主机通信接口9、电源10、时钟源11、模拟信号源12、上位机软件、GPIB接口14、GPIB电缆15，其中：
板卡31含有ADC芯片、FPGA，对外通信接口为CAN、RS232串口或以太网接口。所述ADC自动测试方法及***中上位机1通过GPIB接口14自动控制时钟源11提供参考输入，模拟信号源12提供信号输入，电源10提供电压输入。
图2为待测采集模块2对AD数据进行采集处理的逻辑示意图，所述AD数据采集上报过程为上位机1先下发采集命令和采集点数，FPGA把接收到的AD数据存入存储器进行数据缓存，接下来再发数据上报命令，FPGA从存储器中读取固定长度的数据并进行速率调理后发送到接口与转换单元，最后通过对外通信接口上报到上位机1。
所述上位机软件采用C#编程语言进行编写，上位机1和待测模块之间通过接口转换电缆6进行相连建立数据传输通道。上位机软件对AD数据的分析是先利用matlab软件进行FFT和指标计算，然后通过matlab生成动态链接库，再在C#中进行调用和结果的显示。
图3为本发明ADC自动测试的流程图。测试开始之前，首先连接电源10、时钟源11和模拟信号源12，通过接口转换电缆6连接上位机1和待测采集模块2，使待测采集模块2处于正常工作状态。测试开始后，测试软件首先检查硬件连接并进行测试初始化配置。配置成功后，根据用户设置的信号频率设置模拟信号源12输出所需频率和功率的信号，接下来下发启动采集和采集点数，在请求上报命令后通过主机通信接口9接收上报的AD数据并进行存储，采集完成后绘制信号频谱并计算各性能指标参数。
为了验证本发明能够实现ADC芯片的自动测试和性能指标分析，解决传统ADC测试过程繁琐、效率低下，人员能力要求高的难题，按照ADC自动测试流程图进行实际操作。
在实际操作中，选取的待测模块2内部含有8片TI公司的ADC083000型号的ADC芯片，核心处理器有2片V7、1片K7和1个CAN单片机，对外通信采用的是CAN接口。ADC的配置接口和K7连接，两片V7的LVDS接口各连接4片ADC的数据接口。
首先，按照图1的硬件实现示意图连接待测采集模块2和其他硬件资源，打开电源10，将电压设置为+28V；打开时钟源11设置时钟频率1.2GHz；打开模拟信号源12。接口转换电缆6和主机通信接口9之间通过CAN盒相连。
连接完成后打开上位机软件，点击连接检查和初始化配置后，启动开始测试，上位机1自动进行模拟信号源12设置，依次对8路AD进行采集命令下发和数据上报，然后进行各路AD频谱图形和AD性能参数结果显示。
从上报的结果来看，AD画出的频谱和实际输入信号一致。为了对比AD性能参数上报结果的准确性，采用传统AD测试方法，首先利用Xilinx FPGA自带的vivado软件对AD原始信号进行采集和存储，再利用上位机1的Matlab软件对存储的波形数据进行性能指标计算，经比对结果一致。上述校验结果，验证了本发明一种针对含有ADC芯片的模块的测试***及方法的高效性和正确性。
本发明的一种针对含有ADC芯片的模块的测试***及方法，实现了ADC芯片的自动化快速测试，解决传统ADC测试过程繁琐、效率低下、人员能力要求高的难题。该方法操作简单方便，极大的提高了ADC芯片的测试效率，产生了可观的社会经济效益。
具体地，可采用以下技术方案：
自动获取AD芯片采集的原始信号数据并自动上报到上位机1。其数据采集过程如下：
1、上位机1通过GPIB总线自动控制模拟信号源12输出特定频率、功率的信号和时钟，自动控制供电电源10输出特定电压，并实时监控电压及电流确保测试***供电正常。
2、上位机软件启动对外通信接口(串口/网口/CAN等)连接，确保连接正常。
3、上位机1通过对外接口(串口/网口/CAN等)自动下发采集命令和采集的数据长度给被测模块FPGA，被测模块FPGA收到下发的命令后读取AD芯片传输的数据并存储在外接的DDR存储器中。
4、上位机1自动下发数据上报命令，被测模块接收到命令后立即读取DDR存储器中的AD原始信号并通过FIFO电路进行数据速率和位宽调理，输出64位低速数据给对外通信接口单元，对外接口再通过外接的通信线缆把数据传输给上位机1通信接口。
5、上位机软件接收通信接口传输的信号数据后进行数据的自动读取并存储到txt文本中。
上位机软件对接收的AD原始数据进行自动的处理和分析，得出最终ADC评价结果。其数据自动处理分析实现过程如下：
1、预先编写matlab function函数读取存储在TXT文本中的AD数据，FFT后进行无杂散动态范围(SFDR)、有效位数(ENOB)、信噪比(SNR)、信纳比(SINAD)和总谐波失真(THD)指标计算，通过Library Compiler编译成xxx.dll文件。
2、将上述生成的dll文件放在C#编写的上位机1工程目录中，在项目中添加dll引用，包括编译生成的计算指标的dll文件和用于matlab和c#软件数据交互的MWArray.dll。其中MWArray.dll位于matlab安装目录下。
3、在程序里导入两个命名空间。
using MathWorks.MATLAB.NET.Arrays；
using xxx.dll；
4、在程序中调用matlab function得到返回的FFT数据和指标计算结果。
5、在软件界面上显示AD数据时域谱和频域谱，显示指标计算结果并和模拟信号源12的信号输入、AD芯片手册标定的指标值进行对比评价，最终形成测试报表。
值得说明的是，本发明中“待测模块2”并不仅仅限于具体实施例中所描绘的结构，其可以有多种具体结构形式。
如上所述，可较好地实现本发明。
本说明书中所有实施例公开的所有特征，或隐含公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合和/或扩展、替换。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，依据本发明的技术实质，在本发明的精神和原则之内，对以上实施例所作的任何简单的修改、等同替换与改进等，均仍属于本发明技术方案的保护范围之内。
Claims (10)
1.一种针对含有ADC芯片的模块的测试***，其特征在于，包括以下模块：上位机(1)、内设有ADC芯片的待测模块(2)、模拟信号源(12)，所述模拟信号源(12)、所述待测模块(2)、所述上位机(1)依次电相连。
2.根据权利要求1所述的一种针对含有ADC芯片的模块的测试***，其特征在于，还包括时钟源(11)，所述时钟源(11)、所述待测模块(2)、所述上位机(1)依次电相连。
3.根据权利要求2所述的一种针对含有ADC芯片的模块的测试***，其特征在于，所述模拟信号源(12)、所述时钟源(11)分别与所述上位机(1)电相连。
4.根据权利要求3所述的一种针对含有ADC芯片的模块的测试***，其特征在于，所述待测模块(2)与所述上位机(1)通过CAN接口、RS232接口或以太网接口电相连。
5.根据权利要求4所述的一种针对含有ADC芯片的模块的测试***，其特征在于，还包括电源(10)，所述电源(10)与所述上位机(1)、所述待测模块(2)分别电相连。
6.根据权利要求5所述的一种针对含有ADC芯片的模块的测试***，其特征在于，所述电源(10)、所述模拟信号源(12)、所述时钟源(11)均与所述上位机(1)通过GPIB总线电相连。
7.一种针对含有ADC芯片的模块的测试方法，其特征在于，基于权利要求4至6任一项所述的一种针对含有ADC芯片的模块的测试***，包括以下步骤：
S1，控制模拟信号源(12)输出模拟信号给待测模块(2)；
S2，待测模块(2)将模拟信号源(12)输出的模拟信号转换为数字信号并发送给上位机(1)；
S3，上位机(1)接收待测模块(2)发送的数字信号并进行分析，然后输出对ADC芯片的性能评价。
8.根据权利要求7所述的一种针对含有ADC芯片的模块的测试方法，其特征在于，步骤S3中，上位机(1)对待测模块(2)发送的数字信号进行时域谱曲线绘制和频域谱曲线绘制。
9.根据权利要求8所述的一种针对含有ADC芯片的模块的测试方法，其特征在于，步骤S3中，上位机(1)还对待测模块(2)发送的数字信号进行ADC性能指标计算，所述ADC性能指标包括无杂散动态范围、有效位数、信噪比、信纳比和/或总谐波失真。
10.根据权利要求7至9任一项所述的一种针对含有ADC芯片的模块的测试方法，其特征在于，步骤S2包括以下步骤：
S21，上位机(1)向待测模块(2)发送信号采集命令；
S22，待测模块(2)对模拟信号源(12)输出的模拟信号进行数据速率调理和/或位宽调理，然后将模拟信号转换为数字信号并发送给上位机(1)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111472038.5A CN114184941A (zh) | 2021-12-06 | 2021-12-06 | 一种针对含有adc芯片的模块的测试***及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111472038.5A CN114184941A (zh) | 2021-12-06 | 2021-12-06 | 一种针对含有adc芯片的模块的测试***及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114184941A true CN114184941A (zh) | 2022-03-15 |
Family
ID=80542250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111472038.5A Pending CN114184941A (zh) | 2021-12-06 | 2021-12-06 | 一种针对含有adc芯片的模块的测试***及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114184941A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116633459A (zh) * | 2023-07-25 | 2023-08-22 | 睿能科技(北京)有限公司 | 电子设备通信性能测试方法、装置、电子设备及存储介质 |
| CN116755428A (zh) * | 2023-08-11 | 2023-09-15 | 苏州中科科仪技术发展有限公司 | 一种磁悬浮控制板可靠性检测***及检测方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103837824A (zh) * | 2014-03-03 | 2014-06-04 | 中国科学院电子学研究所 | 数字集成电路自动测试*** |
| CN107171745A (zh) * | 2017-03-24 | 2017-09-15 | 厦门优迅高速芯片有限公司 | 一种用于dp‑qpsk接收机的高速adc的测试***和方法 |
| CN109120264A (zh) * | 2018-07-27 | 2019-01-01 | 北京时代民芯科技有限公司 | 一种吉赫兹模数转换器自动测试***及方法 |
| CN113589140A (zh) * | 2021-07-16 | 2021-11-02 | 苏州芯迈智能科技有限公司 | Tof芯片的晶圆测试***、方法 |
-
2021
- 2021-12-06 CN CN202111472038.5A patent/CN114184941A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103837824A (zh) * | 2014-03-03 | 2014-06-04 | 中国科学院电子学研究所 | 数字集成电路自动测试*** |
| CN107171745A (zh) * | 2017-03-24 | 2017-09-15 | 厦门优迅高速芯片有限公司 | 一种用于dp‑qpsk接收机的高速adc的测试***和方法 |
| CN109120264A (zh) * | 2018-07-27 | 2019-01-01 | 北京时代民芯科技有限公司 | 一种吉赫兹模数转换器自动测试***及方法 |
| CN113589140A (zh) * | 2021-07-16 | 2021-11-02 | 苏州芯迈智能科技有限公司 | Tof芯片的晶圆测试***、方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116633459A (zh) * | 2023-07-25 | 2023-08-22 | 睿能科技(北京)有限公司 | 电子设备通信性能测试方法、装置、电子设备及存储介质 |
| CN116633459B (zh) * | 2023-07-25 | 2023-11-03 | 睿能科技(北京)有限公司 | 电子设备通信性能测试方法、装置、电子设备及存储介质 |
| CN116755428A (zh) * | 2023-08-11 | 2023-09-15 | 苏州中科科仪技术发展有限公司 | 一种磁悬浮控制板可靠性检测***及检测方法 |
| CN116755428B (zh) * | 2023-08-11 | 2023-10-20 | 苏州中科科仪技术发展有限公司 | 一种磁悬浮控制板可靠性检测***及检测方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112165415B (zh) | 1553b总线控制设备、控制***及控制方法 | |
| CN114184941A (zh) | 一种针对含有adc芯片的模块的测试***及方法 | |
| CN105785306B (zh) | 一种电压互感器在线群校准方法及装置 | |
| CN103457603B (zh) | 一种基于平均频谱测试adc动态参数的方法 | |
| CN202794491U (zh) | 测试设备自动校准仪及校准*** | |
| CN102129058A (zh) | 一种直流输电***用直流分压器校准装置 | |
| CN116743169A (zh) | 一种用于测试高速adc芯片参数的测试方法 | |
| CN201072435Y (zh) | 逻辑分析仪 | |
| CN103018514A (zh) | 基于声卡的虚拟示波器装置 | |
| CN203798915U (zh) | 一种矢量网络分析仪 | |
| CN113343621A (zh) | 一种短波综合数字平台自动测试*** | |
| CN207181570U (zh) | 一种电子测量集成*** | |
| CN112305511B (zh) | 一种雷达接收机数字基带信号录取分析***和方法 | |
| CN106597123A (zh) | 基于LabVIEW平台的船舶综合电力推进***实时环境测试与分析装置及方法 | |
| CN112505528A (zh) | 一种基于stm32的检测*** | |
| CN104049142A (zh) | 用于rf频率/功率测量的ate数字通道 | |
| CN111273209B (zh) | 一种双通道仪器的通道一致性校准方法 | |
| CN204630679U (zh) | 一种新型温度传感芯片测试装置 | |
| CN205430209U (zh) | 一种基于虚拟仪器的dac测试*** | |
| CN204964620U (zh) | 一种总谐波失真和信噪比参数的测试设备 | |
| CN205986893U (zh) | 一种数据链射频收发组件测试台 | |
| CN212009547U (zh) | 一种ad芯片验证*** | |
| Chen et al. | A Real-time Software Defined Radar Index Analysis Prototype System | |
| CN214040333U (zh) | 便携式可视化舰船设备结构振动测试仪 | |
| Bilik et al. | Modular system for distributed power quality monitoring |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220315 |