CN108028183A - SiC复合基板及其制造方法 - Google Patents

SiC复合基板及其制造方法 Download PDF

Info

Publication number
CN108028183A
CN108028183A CN201680054539.2A CN201680054539A CN108028183A CN 108028183 A CN108028183 A CN 108028183A CN 201680054539 A CN201680054539 A CN 201680054539A CN 108028183 A CN108028183 A CN 108028183A
Authority
CN
China
Prior art keywords
sic
substrate
monocrystal
polycrystalline
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680054539.2A
Other languages
English (en)
Other versions
CN108028183B (zh
Inventor
久保田芳宏
秋山昌次
长泽弘幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cusic Ltd By Share Ltd
Shin Etsu Chemical Co Ltd
Original Assignee
Cusic Ltd By Share Ltd
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cusic Ltd By Share Ltd, Shin Etsu Chemical Co Ltd filed Critical Cusic Ltd By Share Ltd
Publication of CN108028183A publication Critical patent/CN108028183A/zh
Application granted granted Critical
Publication of CN108028183B publication Critical patent/CN108028183B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供SiC复合基板，是在多晶SiC基板11上具有单晶SiC层12的SiC复合基板10，上述多晶SiC基板11与单晶SiC层12邻接的界面的整个面或一部分为晶格不匹配的不匹配界面I12/11，上述单晶SiC层12具有平滑的表面，同时在与多晶SiC基板11的界面侧具有与该表面相比具有凹凸的面，上述多晶SiC基板11中的多晶SiC的结晶的最密面(晶格面11p)以单晶SiC层12的表面的法线方向为基准无规地取向。根据本发明，在多晶SiC基板与单晶SiC层之间不伴有夹层，不会在单晶SiC层中产生结晶结构的缺陷等，使多晶SiC基板与单晶SiC层的附着力提高。

Description

SiC复合基板及其制造方法
技术领域
本发明涉及高温、高频、大电力下的电力控制中使用的肖特基势垒二极管、pn二极管、pin二极管、电场效应型晶体管、绝缘栅双极晶体管(Insulated Gate BipolarTransistor、IGBT)等半导体元件的制造以及氮化镓、金刚石、纳米碳薄膜的生长中使用的、在多晶SiC基板上具有单晶SiC层的SiC复合基板及其制造方法，特别涉及没有起因于应力的形状变化、具有低缺陷密度的单晶SiC表面的大口径尺寸的复合基板及其制造方法。
背景技术
目前为止，作为半导体用基板，单晶硅基板已被广泛地使用。但是，由于其物理上的限度，逐渐无法满足工作温度的高温化、耐压的提高以及高频化等的要求，开始使用单晶SiC基板、单晶GaN基板等价格高的新原材料基板。例如，通过使用采用了作为禁带宽度比硅(Si)宽的半导体材料的碳化硅(SiC)的半导体元件构成逆变器、AC/DC变换器等电力变换装置，从而实现了对于使用了硅的半导体元件而言未能实现的电力损失的减小。通过使用采用SiC的半导体元件，除了与以往相比，电力变换所附带的损失减小以外，也促进装置的轻质化、小型化、高可靠性。
在这样的单晶SiC基板的制造时，通常使用边在2000℃以上的高温下使高纯度SiC粉升华边在分离设置的种晶上使其再生长的方法(改良瑞利法)。但是，所述制造工序是在极其严格的条件下复杂的工序，因此不管怎样基板的品质、收率低，成为成本非常高的基板，妨碍了实用化、宽范围的利用。
不过，在这些基板上，实际上显现器件功能的层(活性层)的厚度在上述用途的所有情形下都为0.5～100μm，剩余的厚度部分主要是只承担着用于处理的机械的保持功能的职责的部分、所谓无缺陷密度等的限制的处理构件(基板)。
因此，近年来研究了将具有能够处理的最低限度的厚度的比较薄的单晶SiC层经由SiO2、Al2O3、Zr2O3、Si3N4、AlN等陶瓷或者Si、Ti、Ni、Cu、Au、Ag、Co、Zr、Mo、W等金属接合于多晶SiC基板而成的基板。但是，为了将单晶SiC层与多晶SiC基板接合而介于其间的物体在前者(陶瓷)的情况下是绝缘体，因此无法获得器件作成时的背面的导通，在后者(金属)的情况下金属杂质混入器件中，引起器件的特性、可靠性的劣化，因此不实用。
因此，为了改善这些缺点，目前为止提出了各种方案，例如日本专利第5051962号公报(专利文献1)中公开了下述方法：将对具有氧化硅薄膜的单晶SiC基板实施了氢等的离子注入而成的源基板与在表面层叠了氧化硅的多晶氮化铝(中间支承体)用氧化硅面贴合，将单晶SiC薄膜转印于多晶氮化铝(中间支承体)，然后，在沉积了多晶SiC后放入HF浴中将氧化硅面溶解而分离。但是，使用该发明制造大口径的SiC复合基板时，由于多晶SiC沉积层与氮化铝(中间支承体)的热膨胀系数之差而产生大的翘曲，成为问题。除此之外，由于异种材料界面的界面能高而产生结构缺陷，其向单晶SiC层中传播，也可产生使缺陷密度增加的问题。
另外，在日本特开2015-15401号公报(专利文献2)中，公开了如下方法：没有形成氧化膜地对多晶SiC的支承基板表面用高速原子束改性为非晶质，同时将单晶SiC表面也改性为非晶质后，通过使两者接触而进行热接合，从而对于表面的平坦化困难的多晶SiC支承基板在不伴有接合界面处的氧化膜的形成的情况下层叠单晶SiC层。但是，对于该方法而言，用高速原子束不仅使单晶SiC的剥离界面而且也使结晶内部的一部分变质，因此好容易得到的单晶SiC无论如何也难以通过其后的热处理而回复到优质的单晶SiC，在器件基板、模板等中使用的情况下，具有难以得到高特性的器件、优质的SiC外延膜的缺点。
除了这些缺点以外，在上述技术中，为了将单晶SiC和支承基板的多晶SiC贴合，贴合界面的表面粗糙度(算术平均表面粗糙度Ra(JIS B0601-2013))为1nm以下的平滑性是不可缺少的，但据称为仅次于金刚石的难磨削材料的SiC即使将单晶SiC表面改性为非晶质，在其后的磨削、研磨或化学机械研磨(Chemical Mechanical Polishing，CMP)等平滑化工艺中也需要极多的时间，高成本化不可避免，成为了实用化的大障碍。
进而，在单晶SiC层的结晶性回复时刻发生体积变化，其招致内部应力、从多晶/单晶界面产生的缺陷(位错)的扩张，进而产生随着使基板尺寸成为大口径，翘曲量增大等问题。另外，在单晶SiC层的改性层为非晶质层的情况下，该层的重结晶化伴有均匀核生成，因此双晶产生不可避免。此外，由于从离子照射到贴合是在真空中的连续工艺，因此可列举出装置的成本变大的问题；依赖于基板的粗糙度，深射程(高能量)下的离子注入变得必要，使装置成本升高的问题。
另外，在日本特开2014-216555号公报(专利文献3)中公开了如下方法：在支承基板上将包含点缺陷的单晶SiC的第1层贴合，通过与支承基板一起进行加热，从而使原子排列再排列，消灭面缺陷、线缺陷，同时阻断支承基板的结晶面对上层产生的影响。但是，第1层中的点缺陷在热处理时变换为复合缺陷，存在其招致双晶、层叠缺陷的发生的问题，另外，为了使点缺陷在单晶SiC层(第1层)内分布，多阶段离子注入是必要的，因此存在基板制造工艺变得复杂的问题，进而存在由于支承基板与贴合层界面的能量高而产生位错的问题。
另外，在日本特开2014-22711号公报(专利文献4)中公开了如下方法：通过在高杂质浓度、高密度缺陷的支承基板上将低杂质密度、低密度缺陷的SiC层贴合，在其上层使作为半导体元件必需的杂质浓度的层外延生长，从而得到与低浓度层同等的低缺陷密度层。但是，留有在贴合界面产生金属污染的问题；由于晶格从基板至表面连续存在，因此位错从高密度基板传播至表层侧的问题。
另外，在日本特开2014-11301号公报(专利文献5)中公开了如下方法：将SiC的支承基板加热，将其表面变换为以碳为主体的层，在该面将单晶的半导体层贴合后，使其整个面或一部***开。但是，由于SiC与含碳层以脆弱的结合程度贴合，因此贴合界面在机械上也弱，并且即使在氧化气氛中碳层也受到损伤，因此不能成为得到稳定的基板的手段。
另外，在日本特开平10-335617号公报(专利文献6)中公开了如下方法：没有采用离子注入地在单晶半导体基板设置氢吸藏层和非晶质层，将非晶质层与支承基板贴合，使其固相再生长后使单晶半导体基板剥离，从而在绝缘膜上得到半导体薄膜。但是，除了在非晶质层的固相生长时有可能产生双晶以外，由于经由绝缘膜，因此存在不能制造在纵向上使电流流过的离散元件用的基板的问题。
作为与本发明关联的其他的现有技术文献，可列举出以下的技术文献。
·”Reduction of Bowing in GaN-on-Sapphire and GaN-on-SiliconSubstrates by Stress Implantation by Internally Focused Laser Processing”Japan Journal of Applied Physics第51卷(2012)016504(非专利文献1)
现有技术文献
专利文献
专利文献1：日本专利第5051962号公报
专利文献2：日本特开2015-15401号公报
专利文献3：日本特开2014-216555号公报
专利文献4：日本特开2014-22711号公报
专利文献5：日本特开2014-11301号公报
专利文献6：日本特开平10-335617号公报
非专利文献1：”Reduction of Bowing in GaN-on-Sapphire and GaN-on-Silicon Substrates by Stress Implantation by Internally Focused LaserProcessing”Japan Journal of Applied Physics第51卷(2012)016504
发明内容
发明要解决的课题
本发明鉴于上述实际情况而完成，目的在于提供在多晶SiC基板与单晶SiC层之间不伴有夹层、并且没有在单晶SiC层中产生结晶结构的缺陷等的情况下提高了多晶SiC基板与单晶SiC层的附着力的SiC复合基板及其制造方法。
用于解决课题的手段
本发明为了实现上述目的，提供下述的SiC复合基板及其制造方法。
[1]SiC复合基板，是在多晶SiC基板上具有单晶SiC层的SiC复合基板，其特征在于，上述多晶SiC基板与单晶SiC层邻接的界面的整个面或一部分为晶格不匹配的不匹配界面，上述单晶SiC层具有平滑的表面，而且在与多晶SiC基板的界面侧具有与该表面相比具有凹凸的面，上述多晶SiC基板中的多晶SiC的结晶的最密面以单晶SiC层的表面的法线方向为基准无规地取向。
[2][1]所述的SiC复合基板，其特征在于，上述单晶SiC层在与多晶SiC基板的界面侧具有的凹凸面的构成其凹凸的倾斜面以该单晶SiC层的表面的法线方向为基准在无规的方向上定向。
[3][1]或[2]所述的SiC复合基板，其特征在于，上述多晶SiC基板为化学气相沉积膜。
[4][1]～[3]的任一项所述的SiC复合基板，其特征在于，上述多晶SiC基板的多晶SiC为立方晶，其最密面为{111}面。
[5]SiC复合基板的制造方法，是在多晶SiC基板上具有单晶SiC层的SiC复合基板的制造方法，其特征在于，在保持基板的主面设置了单晶SiC薄膜后，对于该单晶SiC薄膜，通过机械加工将其表面粗面化，进而将起因于该机械加工的缺陷除去，制成该面成为了与保持基板侧的表面相比具有凹凸、并且构成该凹凸的倾斜面以保持基板侧表面的法线方向为基准在无规的方向上定向的凹凸面的单晶SiC层，接下来，采用化学气相沉积法在该单晶SiC层的凹凸面沉积多晶SiC，形成该多晶SiC的结晶的最密面以单晶SiC层的保持基板侧表面的法线方向为基准无规地取向的多晶SiC基板，然后将上述保持基板以物理方式和/或化学方式除去。
[6][5]所述的SiC复合基板的制造方法，其特征在于，通过使用金刚石磨粒对上述单晶SiC薄膜表面在无规的方向上进行研磨，从而将该单晶SiC薄膜表面粗面化。
[7][5]或[6]所述的SiC复合基板的制造方法，其特征在于，上述保持基板由多晶或单晶硅构成。
[8][5]～[7]中任一项所述的SiC复合基板的制造方法，其特征在于，在上述保持基板上转印设置采用离子注入剥离法从单晶SiC基板剥离的单晶SiC薄膜。
[9][5]～[7]中任一项所述的SiC复合基板的制造方法，其特征在于，在上述保持基板上使SiC异质外延生长而设置上述单晶SiC薄膜。
[10][5]～[9]中任一项所述的SiC复合基板的制造方法，其特征在于，制作在上述保持基板的两面设置了上述单晶SiC层的单晶SiC层负载体，接下来在各个单晶SiC层的凹凸面形成上述多晶SiC基板，然后将上述保持基板以物理方式和/或化学方式除去。
[11][5]～[9]中任一项所述的SiC复合基板的制造方法，其特征在于，制作只在上述保持基板的正面设置了上述单晶SiC层的单晶SiC层负载体，在该单晶SiC层的凹凸面和上述保持基板的背面分别形成上述多晶SiC基板，然后将上述保持基板以物理方式和/或化学方式除去。
[12][5]～[9]中任一项所述的SiC复合基板的制造方法，其特征在于，制作2张只在上述保持基板的正面设置了上述单晶SiC层的单晶SiC层负载体，将这些单晶SiC层负载体的保持基板的背面之间接合后，在该接合的基板的表面和背面的单晶SiC层的凹凸面分别形成上述多晶SiC基板，接下来，在上述保持基板的背面之间的接合部分进行分离，与此同时或在其后将各自的保持基板以物理方式和/或化学方式除去。
发明的效果
根据本发明的SiC复合基板，由于单晶SiC层与多晶SiC基板邻接的界面是晶格不匹配的不匹配界面，因此在微观上应力作用于特定的方位，两者的附着力倾向于降低，结果多晶SiC基板中的多晶SiC的结晶的最密面以单晶SiC层的表面的法线方向为基准无规地取向，因此使得在单晶SiC层与多晶SiC基板的界面处在所有的方位上拉伸应力与压缩应力均等地产生而相互抵消，作为界面整体，能够减小内部应力，能够实现两者的附着力的提高。另外，由于单晶SiC层与多晶SiC基板的界面为不匹配界面，因此即使在多晶SiC基板内产生了位错，也阻止向单晶SiC层内的传播，进而多晶SiC基板中的多晶SiC的结晶的最密面以单晶SiC层的表面的法线方向为基准无规地取向，因此即使由于局部化的应力而在界面附近的单晶SiC层内产生了位错，它们也各向同性地传播，因此传播的位错、层叠缺陷相互地终结，得到低缺陷密度的单晶SiC表面成为可能。
另外，根据本发明的SiC复合基板的制造方法，制成通过采用机械加工的粗面化成为了与保持基板侧的表面相比具有凹凸、并且构成该凹凸的倾斜面以保持基板侧表面的法线方向为基准在无规的方向上定向的凹凸面的单晶SiC层，在其凹凸面采用化学气相沉积法沉积多晶SiC，形成该多晶SiC的结晶的最密面以单晶SiC层的保持基板侧表面的法线方向为基准无规地取向的多晶SiC基板，因此能够简便地制造本发明的SiC复合基板。
附图说明
图1为表示本发明涉及的SiC复合基板的全体构成的截面图。
图2为表示本发明涉及的SiC复合基板的单晶SiC层与多晶SiC基板的界面处的微观结构的概念图。
图3为表示现有的SiC复合基板的单晶SiC层与多晶SiC基板的界面处的微观结构的概念图。
图4为表示本发明涉及的SiC复合基板的制造方法的实施方式1中的制造工序的图。
图5为表示本发明涉及的SiC复合基板的制造方法的实施方式2中的制造工序的图。
图6为表示本发明涉及的SiC复合基板的制造方法的实施方式3中的制造工序的图。
图7为表示本发明涉及的SiC复合基板的制造方法的实施方式4中的制造工序的图。
图8为实施例1的多晶SiC基板的表面的实体显微镜像。
图9为表示实施例1的SiC复合基板中的多晶SiC基板的采用X射线衍射法(θ-2θ法)得到的测定结果的图。
图10为表示实施例1的SiC复合基板中的多晶SiC基板的X射线摇摆曲线(ω扫描)的图。
图11为表示SiC复合基板的弯曲量的测定方法的概略图。
具体实施方式
[SiC复合基板]
以下对本发明涉及的SiC复合基板进行说明。
本发明涉及的SiC复合基板，是在多晶SiC基板上具有单晶SiC层的SiC复合基板，其特征在于，上述多晶SiC基板与单晶SiC层邻接的界面的整个面或一部分为晶格不匹配的不匹配界面，上述单晶SiC层具有平滑的表面，而且在与多晶SiC基板的界面侧具有与该表面相比具有凹凸的面，上述多晶SiC基板中的多晶SiC的结晶的最密面以单晶SiC层的表面的法线方向为基准无规地取向。
在图1、图2中示出本发明涉及的SiC复合基板的构成。图1为表示SiC复合基板的全体构成(宏观结构)的截面图，图2为表示单晶SiC层与多晶SiC基板的界面处的微观的结构的概念图。
如图1中所示那样，本发明涉及的SiC复合基板10具有：多晶SiC基板11和在多晶SiC基板11上设置的单晶SiC层12。
其中，多晶SiC基板11中的多晶SiC的结晶的最密面以单晶SiC层12的表面的法线方向为基准，无规地取向。
应予说明，所谓无规地取向，是指多晶SiC的结晶的最密面以单晶SiC层12的表面的法线方向为基准、作为多晶SiC基板11整体观看的情况下，并不是偏向于特定的方位，而是在全方位上均等地定向。
如果考虑作为操作基板的强度，多晶SiC基板11的厚度优选为100～650μm，如果也考虑作为纵型器件使用时的串联电阻，更优选为200～350μm。通过使厚度成为100μm以上，从而变得容易确保作为操作基板的功能，通过使其成为650μm以下，从而能够实现成本和电阻的抑制。
多晶SiC基板11优选为采用化学气相沉积法(Chemicla Vapor Deposition、CVD法)将多晶SiC沉积而成的膜、即化学气相沉积膜。即，多晶SiC基板11优选以各个晶粒的最密面在无规的方位上取向、相对于单晶SiC层12表面的起伏斜面变得平行的方式沉积(详细情况将后述)。
另外，构成多晶SiC基板11的结晶的粒径优选0.1μm以上且30μm以下，更优选0.5μm以上且10μm以下。通过使结晶粒径成为30μm以下，从而抑制特定的SiC晶粒与单晶SiC层12的界面的面积，抑制界面处的应力的局部化，乃至变得容易抑制晶格的塑性变形，抑制位错的运动，因此变得容易将单晶SiC层12的品质保持得高。另外，通过使结晶粒径成为0.1μm以上，从而容易使得能够增加使多晶SiC基板11作为操作基板的机械强度，降低电阻率，发挥作为半导体用基板的功能。
另外，多晶SiC基板11的多晶SiC优选为立方晶，更优选其最密面为{111}面。由于立方晶SiC为各向同性的结晶，并且具有等价的4个最密面，因此避免特定的最密面在特定方位上取向，多晶SiC基板11与单晶SiC层12的界面处的应力的减小效果、SiC复合基板10的翘曲的减小效果变得更为可靠。另外，立方晶SiC在多晶SiC中是最低温的相，即使在Si的熔点以下也可形成，因此也具有后述的保持基板的材质选择的自由度增加的优点。
再有，可将杂质引入多晶SiC基板11来调整电阻率。由此适宜作为纵型功率半导体器件的基板使用成为可能。
进而，多晶SiC基板11由与上层的单晶SiC层12相同的SiC构成，由于单晶SiC层12与多晶SiC基板11的热膨胀系数变得相等，因此在任何温度下都使SiC复合基板10的翘曲减小。
单晶SiC层12只要由单晶SiC构成，则其结晶结构可以是4H-SiC、6H-SiC、3C-SiC的任一种。
另外，单晶SiC层12优选为如后述那样从块状的单晶SiC例如结晶结构为4H-SiC、6H-SiC、3C-SiC的单晶SiC基板以薄膜状或层状剥离而形成的单晶SiC层。或者，单晶SiC层12可以是如后述那样采用气相沉积法使其异质外延生长而成的膜。
另外，单晶SiC层12为厚度是1μm以下、优选100nm以上且1μm以下、更优选200nm以上且800nm以下、进一步优选300nm以上且500nm以下的由单晶SiC构成的薄膜。
采用离子注入剥离法形成单晶SiC层12的情况下，其膜厚由注入离子的射程(离子注入深度)决定，1μm左右成为上限。再有，如果要将单晶SiC层12用作功率器件的活性层，有时需要10μm以上的厚度，这种情况下在单晶SiC层12上使SiC外延层12’同质外延生长而形成所期望的膜厚的单晶SiC层为宜。
另外，单晶SiC层12在与多晶SiC基板11的界面侧具有的凹凸面优选构成其凹凸的倾斜面以该单晶SiC层12的表面的法线方向为基准在无规的方向上定向。对于该表面凹凸的状态，将在SiC复合基板的制造方法的实施方式中后述。
图2为表示本发明涉及的SiC复合基板10的单晶SiC层12与多晶SiC基板11的界面处的微观的结构的概念图，11p为构成多晶SiC基板11的结晶的晶格面，11b为其晶界，12p为构成单晶SiC层12的单晶的晶格面。SiC复合基板10具有在多晶SiC基板11上单晶SiC层12邻接的结构，多晶SiC基板11与单晶SiC层12的界面的整个面或一部分成为了晶格不匹配的不匹配界面I12/11。
图2中，构成多晶SiC基板11的结晶呈现出如下结构：在单晶SiC层12中的与多晶SiC基板11的界面侧表面(即，不匹配界面I12/11)的构成凹凸的每个倾斜面，以其最密面(晶格面11p)相对于该倾斜面成为平行的方式沉积。
在以往的多晶SiC基板上单晶SiC层邻接的结构的不匹配界面处，由于晶格间距、晶格面取向方位的不同，产生了晶格的不连续性(图3)。由于在位于该不连续部(不匹配界面)的原子(Si或C)中产生未结合端，因此电中性条件局部地紊乱，斥力、引力起作用，它们产生与界面平行的应力(图中，箭头)。
应力作用的方位由各个晶面的取向方位等决定。因此，在特定的方位上倾斜的不匹配界面处，应力在特定的方位上起作用，因此内部应力残留，附着力降低。
本发明中，由于不使该内部应力残留或者使其减小，因此使得使不匹配界面I12/11处的应力起作用的方向分散，产生相反的应力而抵消。即，本发明中，多晶SiC基板11的晶粒的各个晶格的最密面(晶格面11p)以单晶SiC层12的表面(图2中的上面)的法线方向为基准无规地取向(以单晶SiC层12的最密面的取向方位为中心轴，分散取向)，在所有的方位上拉伸应力与压缩应力均等地产生并相互抵消，作为单晶SiC层12与多晶SiC基板11的界面(不匹配界面I12/11)整体，实现了无应力化或低应力化(0.1GPa以下的内部应力)。
此时，在多晶SiC基板11的晶粒的各个晶格的最密面以单晶SiC层12的表面(基准面)为基准以偏向角θ倾向地取向的情况下(图2)，优选成为θ≤-2度或2度≤θ的晶粒的比例为构成多晶SiC基板11的全部晶粒的32％以上，更优选为50％以上。如果该比例成为不到32％，则成为-2度＜θ＜2度的晶粒的比例成为68％以上，相对于界面面积的匹配界面的比例增加(即，最密面在特定方位(例如，单晶SiC层12的表面(图2中的上面)的法线方向)上取向的SiC结晶的比例增加)，因此损害应力的抵消效果，单晶SiC层12与多晶SiC基板11的界面附近的内部应力升高，有可能发生剥离、变形。应予说明，θ＝0度为取向分布的平均(中心)(即，为相对于单晶SiC层12的表面(基准面)的法线方向取向的情形(相对于基准面，最密面变为平行的情形))。
为了提高与多晶SiC基板11的附着力，优选单晶SiC层12的结晶的最密面相对于与多晶SiC基板11的界面是平行的，为了在单晶SiC层12表面处使阶跃流动外延生长显现，晶面必须微倾斜。如果考虑这点，希望单晶SiC层12的晶格的最密面在与多晶SiC基板11的界面处具有超过0度且10度以内的偏向角。如果单晶SiC层12的晶格的最密面的偏向角超过10度，则不匹配界面的能量升高，有时损害单晶SiC层12与多晶SiC基板11的附着力，界面处的位错的发生频率升高，界面处产生的位错向单晶SiC层12内传播。
再有，由于单晶SiC层12与多晶SiC基板11的界面为不匹配界面I12/11，因此即使在多晶SiC基板11内产生了位错，用该不匹配界面I12/11也阻止向单晶SiC层12内的传播。另外，即使由于局部化的应力而在界面附近的单晶SiC层12内产生了位错，由于它们各向同性地传播，因此传播的位错、层叠缺陷相互地终结，得到低缺陷密度的单晶SiC层12表面成为可能。
由以上可知，根据本发明的SiC复合基板10，(1)由于在单晶SiC层12与多晶SiC基板11之间无热膨胀差，因此将与操作基板的热膨胀差引起的翘曲消除，(2)不会向单晶SiC层12引入损伤、复合缺陷、双晶、层叠缺陷，(3)不会损害单晶SiC层12/多晶SiC基板11界面的机械强度，单晶SiC层12与多晶SiC基板11牢固地附着(接合)，(4)由于多晶SiC基板11与单晶SiC层12之间无金属夹层，因此无金属污染，(5)由于在多晶SiC基板11与单晶SiC层12之间不含绝缘层，因此能够也优选用作在纵向上使电流流动的离散元件用的基板材料、电阻率可变的功率半导体的基板材料。
[SiC复合基板的制造方法]
在制造上述的本发明涉及的SiC复合基板10时，由于在多晶基板上使单晶SiC外延生长是不可能的，因此优选采用如专利文献1(日本专利第5051962号公报)中所示那样在单晶SiC层上沉积多晶SiC作为操作基板的方法。不过，要在单晶SiC层的成为与多晶SiC基板的界面的表面使多晶SiC沉积，以单晶SiC层的沉积多晶SiC的面的相反面即正面的法线方向为基准使其晶格面的取向方位变得无规时(即，使其在以界面的法线轴作为旋转中心的方位上均等地分散时)，必须在单晶SiC层的多晶SiC沉积侧表面处带来在无规的方位上取向的核形成，因此，限定了多晶SiC基板的形成条件。实际上，必须探索在单晶SiC层的多晶SiC沉积侧表面处多晶SiC不在特定方位上取向的结晶生长条件，实现该条件的最优化(取向方位的分散和均一化)，或者探索准稳定的非晶质化条件，因此实现本发明的SiC复合基板10的结构并不容易。这是因为具有在结晶生长时能量最低的面优先地在表面露出的特性，这是因为具有特定的面方位在表面的法线轴方位上取向(优先取向)的倾向。
本发明人获得如下构思：通过有意地损害单晶SiC层中的成为与成为操作基板的多晶SiC基板的界面的表面的平滑性(进行粗面化)，从而可以如上所述地使沉积的多晶SiC的结晶的最密面(晶格面)的取向方位变得无规，进行锐意研究，完成了本发明。
即，本发明涉及的SiC复合基板的制造方法是在上述的多晶SiC基板11上具有单晶SiC层12的本发明的SiC复合基板10的制造方法，其特征在于，在保持基板的主面设置了单晶SiC薄膜后，对于该单晶SiC薄膜，通过机械加工将其表面粗面化，进而将起因于该机械加工的缺陷除去，制成该面成为了与保持基板侧的表面相比具有凹凸、并且构成该凹凸的倾斜面以保持基板侧表面的法线方向为基准在无规的方向上定向的凹凸面的单晶SiC层，接下来，采用化学气相沉积法在该单晶SiC层的凹凸面沉积多晶SiC，形成该多晶SiC的结晶的最密面以单晶SiC层的保持基板侧表面的法线方向为基准无规地取向的多晶SiC基板，然后将上述保持基板以物理方式和/或化学方式除去。
在此，作为对单晶SiC层12中的成为与多晶SiC基板11的界面的表面(多晶SiC沉积侧表面)进行的采用规定的机械加工的粗面化处理，只要是制成构成上述凹凸的倾斜面以保持基板侧表面的法线方向为基准在无规的方向上定向的凹凸面的机械加工，则并无特别限定，优选为例如通过使用金刚石磨粒在无规的方向上对上述单晶SiC薄膜表面进行研磨从而将该单晶SiC薄膜表面粗面化的处理。此时，粗面化的程度(凹凸的大小、倾斜面的定向的方向的无规程度)能够利用金刚石磨粒的粒径、对粗面化加工面的加压力、处理时间等进行调整。
在此，单晶SiC层12的表面凹凸的状态能够用表面粗糙度和构成该表面凹凸的倾斜面的取向状态规定。应予说明，作为这里所说的表面粗糙度，例如可列举出算术平均粗糙度Ra、最大高度粗糙度Rz、均方根粗糙度Rq(表面粗糙度RMS(Root-mean-quare：均方根粗糙度)(JIS B0501-2013)等。
就在单晶SiC层12的多晶SiC沉积侧表面所形成的凹凸而言，优选地，算术平均粗糙度Ra为1nm以上且100nm以下，构成该凹凸的倾斜面的最大斜度在所有的方位上，以单晶SiC层12的保持基板侧表面为基准，都为2度以上且10度以下。再有，构成凹凸的倾斜面为多晶SiC沉积的基底面，多晶SiC的最密面成为与基底面平行。其原因在于，最密面的表面能量极小，具有主导地覆盖结晶表面的倾向。因此，只要单晶SiC表面的凹凸为无规的，就能够有意地无规地改变在单晶SiC层12上多晶SiC基板11的结晶生长的方位。即，如果采用该结构，即使多晶SiC基板的晶粒相对于单晶SiC层12表面优先取向，如图2中所示那样多晶SiC基板11的多晶SiC的结晶的晶格面11p的取向方位也对应于构成单晶SiC层12的界面侧表面凹凸的每个倾斜面的方向分散取向(以单晶SiC层12的保持基板侧表面的法线方向为基准，无规地取向)。此时，构成单晶SiC层12的多晶SiC沉积侧表面凹凸的倾斜面的最大斜度在所有的方位上都为2度以上且10度以下的情况下，使得沉积的多晶SiC基板11的多晶SiC的结晶的晶格面11p的取向方位为2度以上且10度以下地进行分散取向。
特别地，图2中，构成单晶SiC层12中的与多晶SiC基板11邻接的凹凸面的偏向角θ的倾斜面的取向方位在以多晶SiC基板11与单晶SiC层12的界面(或者单晶SiC层12的保持基板侧表面)的法线轴为中心的旋转对称的方位上均等地分布的情况下，对于所有的方位，不匹配界面的微细结构都无规地变化，因此充分地显现应力的抵消效果。再有，构成单晶SiC层12中的与多晶SiC基板11邻接的凹凸面的偏向角θ的倾斜面的取向方位偏集中于特定方位的情况下，成为应力集中于特定方位的结果，在SiC复合基板中发生翘曲，因此不优选。
另外，如果单晶SiC层12的多晶SiC沉积侧表面的算术平均粗糙度Ra低于1nm，则在构成表面凹凸的每个倾斜面不能确保充分的面积，在该倾斜面所沉积的多晶SiC的结晶粒径变小，因此有可能变得不能确保使多晶SiC基板11作为操作基板的机械强度、作为半导体用基板的低电阻率。另外，在算术平均粗糙度Ra超过100nm的情况下，用于使应力的抵消效果显现的单晶SiC层的厚度必须为100nm以上，有时不再指望复合基板产生的成本降低效果。进而，由于必须在单晶SiC层上形成高度超过100nm的起伏(凹凸)，因此引入单晶SiC层的损伤变得巨大，无法确保作为功率半导体器件的基板的结晶品质。如果考虑对单晶SiC层表面的起伏加工的实现性，多晶SiC沉积侧表面的算术平均粗糙度Ra更优选1nm以上且10nm以下，进一步优选1nm以上且5nm以下。
在本发明的SiC复合基板的制造方法中，优选将采用离子注入剥离法从单晶SiC基板剥离的单晶SiC薄膜在上述保持基板上转印而设置。或者，可在上述保持基板上使SiC异质外延生长而设置上述单晶SiC薄膜。由此通过一次的离子注入剥离处理或异质外延生长，得到具有必要最低限度的膜厚、支配SiC复合基板的特性的单晶SiC层12，因此能够制造经济上高特性的SiC复合基板。
另外，作为用于形成多晶SiC基板11的化学气相沉积法，优选使用热CVD法。由于在单晶SiC层12上将多晶SiC沉积而形成，因此能够使得不需要现有技术那样的、难磨削材料的SiC的采用磨削、研磨、CMP等的高平坦化的工序。
另外，上述保持基板优选由采用离子注入剥离法的加工容易进行、以物理方式和/或化学方式除去(即，磨削加工、蚀刻)容易进行、与SiC的热膨胀率系数之差不太大的材料构成，特别优选由多晶或单晶硅构成。采用单晶Si片作为保持基板的情况下，由于可以用低价格获得高品质的大口径基板，因此也能够减少SiC复合基板的制造成本。另外，也可以在单晶Si片上使单晶的立方晶SiC异质外延生长，不需要单晶SiC基板的接合、剥离工序，因此由市售的块状SiC片低价地制造大口径的SiC复合基板成为可能。
块状的单晶SiC的价格高，因此原样地使用单晶SiC基板或者主动地使用单晶SiC基板来制造SiC复合基板在经济上并不优选。因此，本发明中，使其如专利文献1(日本专利第5051962号公报)那样从单晶SiC片将单晶SiC薄膜剥离，将该薄膜转印于保持基板，确保表观上的机械强度后，在单晶SiC薄膜表面设置规定的表面凹凸(各向同性的倾斜部(起伏))后，沉积多晶SiC，形成多晶SiC基板，得到SiC复合基板。
此时，在保持基板与单晶SiC层、多晶SiC基板的热膨胀系数大幅地不同的情况下，由于复合基板制造中的温度变化，在包含保持基板的层叠体中产生翘曲。如果在制造过程中产生这样的翘曲，则尽管在单晶SiC层与多晶SiC基板的界面实现了低应力化或无应力化，SiC复合基板的形状也会反映保持基板的翘曲，因此有可能无法得到平坦的基板。如果SiC复合基板缺乏平坦性，则应用器件制造工序等的光刻工序变得困难，妨碍SiC复合基板的实用化。
因此，优选在该层叠体中的保持基板的两面各自的一侧沉积成为操作基板的多晶SiC基板，以致即使在保持基板与单晶SiC层12、多晶SiC基板12之间在热膨胀系数上存在差异，也不会在包含保持基板的层叠体中产生翘曲。这种情况下，即使在保持基板与多晶SiC基板之间产生了起因于热膨胀系数之差的应力，由于作用于保持基板的表面和背面的应力的方向成为彼此相反的方向，其大小变得相等，因此也能够使得在任何处理温度下在层叠体中都不会发生翘曲，其结果能够得到无翘曲的SiC复合基板。此外，由于保持基板的表观上的刚性增加，因此促进多晶SiC基板内的位错的运动，由于消除残留应力，因此制造热稳定且机械上稳定的SiC复合基板成为可能。
例如，较好地，制作只在上述保持基板的正面设置了上述单晶SiC层的单晶SiC层负载体，在该单晶SiC层的凹凸面和上述保持基板的背面分别形成上述多晶SiC基板，然后将上述保持基板以物理方式和/或化学方式除去。
或者，优选制作在上述保持基板的两面设置了上述单晶SiC层的单晶SiC层负载体，接下来在各个单晶SiC层的凹凸面形成上述多晶SiC基板，然后将上述保持基板以物理方式和/或化学方式除去。由此通过一次的多晶SiC基板的形成处理就能够形成2张SiC复合基板，因此制造成本的减少效果增加。
或者，难以在保持基板的两面设置单晶SiC层的情况下，可以制作2张只在上述保持基板的正面设置了上述单晶SiC层的单晶SiC层负载体，将这些单晶SiC层负载体的保持基板的背面之间接合或粘接后，在该接合或粘接的基板的表面和背面的单晶SiC层的凹凸面分别形成上述多晶SiC基板，接下来，在上述保持基板的背面之间的接合或粘接部分进行分离，然后将各自的保持基板以物理方式和/或化学方式除去。由此能够形成实质上在两面形成了单晶SiC层的1组的保持基板，因此通过一次的多晶SiC基板的形成处理就能够形成2张SiC复合基板，实现成本减少、平坦化、稳定化成为可能。
以下对本发明涉及的SiC复合基板的制造方法的实施方式1～4进行说明。
(实施方式1)
参照图4对本发明的实施方式1进行说明。
(工序1-1)
首先，准备与保持基板21贴合的单晶SiC基板12s。其中，单晶SiC基板12s优选从结晶结构为4H-SiC、6H-SiC、3C-SiC的单晶SiC基板中选择。单晶SiC基板12s和后述的保持基板21的大小从半导体元件的制造、氮化镓、金刚石、纳米碳膜的生长所需的大小、成本等出发进行设定。另外，从操作方面出发，单晶SiC基板12s的厚度优选SEMI标准或JEIDA标准的基板厚度附近。再有，作为单晶SiC基板12s，可使用市售的产品，例如适于功率器件的已市售的单晶SiC片，优选使用其表面通过CMP(Chemical Mechanical Polishing(或Planarization))处理精研磨过的、表面平坦且平滑的单晶SiC基板。在此，作为单晶SiC基板12s，例如使用在4H-SiC(000-1)C面处在[11-20]方位上偏转2度的单晶SiC片。
另外，优选在单晶SiC基板12s的至少与保持基板21贴合的表面形成规定的薄膜22a(图4(a))。其中，薄膜22a可为厚度50nm～600nm左右的氧化硅膜、氮化硅膜或氧氮化硅膜的介电体膜。由此，不仅与保持基板21的贴合变得容易，而且也获得抑制其后进行的离子注入处理的注入离子的开沟道的效果。
作为薄膜22a的形成方法，只要是能够密合性良好地形成于单晶SiC基板12s的成膜方法，则任何方法均可，例如氧化硅膜采用PECVD法或热氧化法形成，氮化硅膜、氧氮化硅膜采用溅射法形成为宜。
(工序1-2)
接下来，准备保持基板21。作为本发明中使用的保持基板21，优选由耐热温度1100℃以上的耐热材料(不过，不包括单晶SiC)构成的保持基板，更优选由多晶或单晶硅构成的基板。在此，例如作为保持基板21，使用面方位(111)面的单晶Si基板。
另外，优选在保持基板21的至少与单晶SiC基板12s贴合的表面形成与上述工序1-1同样的薄膜22a(图4(b))。
(工序1-3)
接下来，将氢离子等注入单晶SiC基板12s的薄膜22a形成面，形成离子注入区域12i(图4(c))。
其中，向单晶SiC基板12s的离子注入时，用能从其表面至所期望的深度形成离子注入区域12i的注入能量将规定的放射剂量的至少氢离子(H+)或氢分子离子(H2 +)注入。作为此时的条件，可以设定离子注入能量以致成为所期望的薄膜的厚度。可同时地注入He离子、B离子等，只要是获得相同效果的离子，则可采用任何离子。不过，从减轻对单晶SiC晶格的损伤的观点出发，优选尽可能为轻元素的离子。
注入单晶SiC基板12s的氢离子(H+)的剂量优选为1.0×1016原子/cm2～9.0×1017原子/cm2。如果不到1.0×1016原子/cm2，有时没有发生界面的脆化，如果超过9.0×1017原子/cm2，有时在贴合后的热处理中成为气泡，成为转印不良。
在使用氢分子离子(H2 +)作为注入离子的情况下，其剂量优选为5.0×1015原子/cm2～4.5×1017原子/cm2。如果不到5.0×1015原子/cm2，有时没有发生界面的脆化，如果超过4.5×1017原子/cm2，有时在贴合后的热处理中成为气泡，成为转印不良。
从离子注入了的基板表面到离子注入区域12i的深度(即，离子打入深度)对应于在保持基板21上设置的单晶SiC薄膜的所期望的厚度，通常为100～2000nm，优选为300～500nm，更优选为400nm左右。另外，离子注入区域12i的厚度(即，离子分布厚度)可为通过机械冲击等能够容易地剥离的厚度，优选为200～400nm，更优选为300nm左右。
(工序1-4)
接着，对单晶SiC基板12s的薄膜22a形成面和保持基板21的薄膜22a形成面实施表面活化处理并贴合。作为表面活化处理，可进行等离子体活化处理、真空离子束处理或在臭氧水中的浸渍处理。
其中，进行等离子体活化处理的情况下，在真空室中载置完成了直至上述工序1-3的处理的单晶SiC基板12s和/或保持基板21，在减压下将等离子体用气体导入后，在100W左右的高频等离子体中暴露5～10秒左右，对表面进行等离子体活化处理。作为等离子体用气体，能够使用氧气、氢气、氮气、氩气或它们的混合气体或氢气与氦气的混合气体。
就真空离子束处理而言，在高真空室内载置单晶SiC基板12s和/或保持基板21，对进行贴合的表面照射Ar等的离子束，进行活化处理。
就在臭氧水中的浸渍处理而言，在使臭氧气体溶解了的臭氧水中浸渍单晶SiC基板12s和/或保持基板21，对其表面进行活化处理。
上述的表面活化处理可只对单晶SiC基板12s或只对保持基板21进行，但更优选对单晶SiC基板12s和保持基板21这两者进行。
另外，表面活化处理可以是上述方法的任一个，也可进行组合的处理。进而，单晶SiC基板12s、保持基板21的进行表面活化处理的面优选为进行贴合的面、即薄膜22a表面。
接下来，将该单晶SiC基板12s和保持基板21的进行了表面活化处理的表面(薄膜22a、22a表面)作为接合面进行贴合。
接下来，在单晶SiC基板12s与保持基板21贴合后，可进行优选150～350℃、更优选150～250℃的热处理，使薄膜22a、22a的贴合面的结合强度提高。此时，由于单晶SiC基板12s与保持基板21之间的热膨胀率差而产生基板的翘曲，可采用与各自的材质适合的温度来抑制翘曲。作为热处理时间，在某种程度上也依赖于温度，但优选2小时～24小时。
由此，薄膜22a、22a密合，成为一个层，即夹层22，同时成为单晶SiC基板12s与保持基板21经由夹层22牢固地密合的贴合基板13(图4(d))。
(工序1-5)
关于贴合基板13，对离子注入了的部分赋予热能或机械能，在离子注入区域12i使单晶SiC基板12s剥离，将单晶SiC薄膜12a转印到保持基板21上，得到单晶SiC薄膜负载体14(图4(e))。
作为剥离方法，例如能够应用下述热剥离法：将贴合基板13加热到高温，通过利用该热使在离子注入区域12i中离子注入了的成分的微小的泡体产生，从而发生剥离，将单晶SiC基板12s分离。或者，能够应用下述机械剥离法：施加未发生热剥离的程度的低温热处理(例如，500～900℃，优选500～700℃)，同时对离子注入区域12i的一端施加物理的冲击，机械地发生剥离，将单晶SiC基板12s分离。机械剥离法与热剥离法相比，单晶SiC薄膜转印后的转印表面的粗糙度比较小，因此更优选。
再有，在剥离处理后，可在加热温度700～1000℃且比剥离处理时高的温度、加热时间1～24小时的条件下将单晶SiC薄膜负载体14加热，进行改善单晶SiC薄膜12a与保持基板21的密合性的热处理。
此时，由于薄膜22a、22a牢固地密合，进而薄膜22a、22a分别与单晶SiC基板12s、保持基板21牢固地密合，因此没有发生在离子注入区域12i中的剥离部分以外的部分的剥离。
再有，对于剥离后的单晶SiC基板12s，通过对表面再次实施研磨、清洗等，从而可以再次作为该单晶SiC薄膜负载体14的制造方法中的贴合用的基板再利用。
(工序1-6)
接下来，对于单晶SiC薄膜负载体14的单晶SiC薄膜12a，通过机械加工将其表面粗面化，进而将起因于该机械加工的缺陷除去，制成单晶SiC层12(图4(f))。
在此，作为采用机械加工的粗面化处理，优选通过使用金刚石磨粒对单晶SiC薄膜12a表面在无规的方向上进行研磨，从而将该单晶SiC薄膜12a表面粗面化。具体地，可将单晶SiC薄膜负载体14的单晶SiC薄膜12a的面压靠渗透有金刚石浆料的进行旋转的研磨布，边以研磨方向变得无规的方式改变单晶SiC薄膜负载体14的方向边进行抛光研磨加工。单晶SiC基板12s的表面原本是平滑的，使单晶SiC基板12s的平滑的表面反映于单晶SiC薄膜12a的保持基板21侧的表面，与保持基板21侧的平滑的表面相比，将单晶SiC薄膜12a的上述抛光研磨加工面粗面化，使得具有微细的表面凹凸。另外，单晶SiC薄膜12a的表面为离子注入剥离面，如果如上述那样采用使研磨方向无规的抛光研磨加工，则将离子注入产生的损伤层除去，同时可以形成整合为构成凹凸的倾斜面以保持基板21侧表面的法线方向为基准在无规的方向上定向的微细的凹凸的表面状态。
再有，单晶SiC层12的粗面化的程度(凹凸的大小、倾斜面的定向的方向的无规程度)可以用金刚石磨粒的粒径、压靠单晶SiC薄膜负载体14的压力、研磨时间进行调整。
接下来，由于在单晶SiC薄膜12a的表面产生了起因于机械加工(抛光研磨加工)的缺陷，因此进行将该缺陷除去的处理。具体地，实施热氧化处理，在加工后的单晶SiC薄膜12a形成薄的热氧化膜。由此，单晶SiC薄膜12a表面的通过机械加工所引入的缺陷区域成为热氧化膜。此时，使得上述离子注入产生的损伤区域也包含在热氧化膜中。接下来，将该单晶SiC薄膜12a的表面浸渍于氟化氢酸(氢氟酸)浴中，将热氧化膜除去，使清洁的单晶SiC表面露出(牺牲氧化法)。通过对于单晶SiC薄膜负载体14的单晶SiC薄膜12a实施以上的处理，从而能够制成该处理面与保持基板21侧的表面相比具有凹凸、并且构成该凹凸的倾斜面成为了以保持基板21侧表面的法线方向为基准在无规的方向上定向的凹凸面的单晶SiC层12。
在此，优选地，使单晶SiC层12的表面凹凸的状态成为算术平均粗糙度Ra为1nm以上且100nm以下的表面凹凸，使构成该凹凸的倾斜面的最大斜度在所有方位上都为2度以上且10度以下。即，作为单晶SiC层12的表面的表面粗糙度，例如单晶SiC层12的表面中某方向(X方向)的表面粗糙度和与该方向正交的方向(Y方向)的表面粗糙度都用算术平均粗糙度Ra表示，优选为1～100nm，更优选为5～30nm。
另外，构成单晶SiC层12的表面凹凸的倾斜面以保持基板21侧表面的法线方向为基准在无规的方向上定向意味着例如单晶SiC层12的表面中某方向(X方向)的表面粗糙度和与该方向正交的方向(Y方向)的表面粗糙度大致相同。两者的表面粗糙度大致相同是指例如两者的算术平均粗糙度Ra之差优选为最大Ra的10％以下，更优选为最大Ra的5％以下。或者，意味着单晶SiC层12的表面中的X方向的表面粗糙度分布和Y方向的表面粗糙度分布显示大致相同的图案。两者的表面粗糙度分布大致相同意味着表面的斜面的取向方位为各向同性的，高低差也同样。
通过本工序能够制作在保持基板21上经由夹层22负载具有上述表面凹凸的单晶SiC层12的单晶SiC层负载体15(图4(f))。
(工序1-7)
接下来，使用得到的单晶SiC层负载体15，采用化学气相沉积法在单晶SiC层12上沉积多晶SiC，形成多晶SiC基板11(图4(g))。
此时，以如下方式形成：多晶SiC的结晶的最密面以单晶SiC层的保持基板21侧表面的法线方向为基准无规地取向。
在此，作为化学气相沉积法，优选使用热CVD法。作为该热CVD条件，可以是沉积多晶SiC进行成膜的一般的条件。
此时，多晶SiC在单晶SiC层12的表面沉积，由于该单晶SiC层12表面具有如上所述的表面凹凸，因此使得在构成该表面凹凸的每个倾斜面，以多晶SiC的结晶的最密面(晶格面)变得与该倾斜面平行的方式取向并生长，在单晶SiC层12上多晶SiC基板11的每个晶粒生长的方位无规地变化。其结果，如图2中所示那样多晶SiC基板11的多晶SiC的结晶的晶格面11p的取向方位对应于构成单晶SiC层12的界面侧表面凹凸的每个倾斜面的方向而分散取向(以单晶SiC层12的保持基板21侧表面的法线方向为基准，无规地取向)。
再有，不是在单晶SiC层负载体15中如上述那样只在保持基板21的设置了单晶SiC层12的面(正面)形成多晶SiC基板11，而是优选在其相反面(背面)也形成多晶SiC基板11’(图4(g))。由此，即使在保持基板21与多晶SiC基板11、11’之间产生了起因于热膨胀系数之差的应力，通过多晶SiC基板11、11’，作用于保持基板21的表面和背面的应力的方向成为彼此相反的方向，其大小变得相等，能够使得在该层叠体中不会发生翘曲，其结果能够得到无翘曲的SiC复合基板。
(工序1-8)
接下来，将工序1-7中得到的层叠体中的保持基板21以物理方式和/或化学方式除去，得到SiC复合基板10(图4(h))。此时，在保持基板21由硅构成的情况下，例如可以利用氟硝酸溶液容易地选择性地蚀刻除去。
(工序1-9)
根据需要，可在SiC复合基板10的单晶SiC层12上形成SiC外延层12’(图4(i))。由此，在单晶SiC层12的厚度薄达0.1μm，作为功率半导体器件的活性层使用时过薄的情况下，通过以SiH2Cl2(流量200sccm)和C2H2(流量50sccm)为原料的1550℃的1小时的气相沉积(同质外延生长)形成厚8μm的SiC外延层12’而得到适于功率半导体的制造的SiC复合基板成为可能。
(实施方式2)
参照图5对本发明的实施方式2进行说明。
(工序2-1)
首先，与实施方式1同样地进行到工序1-6，准备2组单晶SiC层负载体15(图5(a))。
(工序2-2)
接下来，经由粘接层23将2组单晶SiC层负载体15的保持基板21之间贴合(接合)，得到粘接贴合体16(图5(b))。粘接贴合体16成为单晶SiC层12在其表面和背面露出的两面基板。此时，使用对于其后进行的化学气相沉积具有耐热性的粘接剂为宜。
(工序2-3)
接下来，采用与实施方式1同样的化学气相沉积法在粘接贴合体16的表面和背面的单晶SiC层12的凹凸面分别沉积多晶SiC，形成多晶SiC基板11(图5(c))。在此，即使在保持基板21与多晶SiC基板11之间产生了起因于热膨胀系数之差的应力，在将2张保持基板21贴合的产物的表面和背面作用的应力的方向彼此成为相反方向，其大小变得相等，因此能够使得不会在层叠体中发生翘曲，其结果能够得到2组无翘曲的SiC复合基板。
(工序2-4)
接下来，对于工序2-3中得到的层叠体，在保持基板21的背面之间的接合部分(粘接层23)进行分离，同时(或其后)将各自的保持基板21以物理方式和/或化学方式除去，得到2组SiC复合基板10(图5(d))。此时，在保持基板21由硅构成的情况下，例如可采用氟硝酸溶液容易地将粘接层23和保持基板21选择性地蚀刻除去。
(工序2-5)
其后，根据需要与实施方式1同样地在SiC复合基板10的单晶SiC层12上形成SiC外延层12’为宜(图5(e))。
(实施方式3)
参照图6对本发明的实施方式3进行说明。
(工序3-1)
首先，在保持基板21上使SiC异质外延生长，设置单晶SiC薄膜12e，准备2张单晶SiC薄膜负载体14’(图6(a))。例如，将2张具有(001)表面的单晶Si片作为保持基板21、在其上层使以(001)面作为主面方位的3C-SiC层异质外延生长为宜。详细地说，在该异质外延生长之前，将保持基板(单晶Si片)21暴露于20Pa的C2H2气氛中，同时从500℃升温至1340℃，在其表层使单晶的3C-SiC膜生长了厚度15nm后，保持基板温度，同时导入流量200sccm的SiH2Cl2和流量50sccm的C2H2，使压力成为15Pa，从而使厚度20μm的以(001)面作为主面方位的单晶3C-SiC层12外延生长为宜。
(工序3-2)
接下来，对于单晶SiC薄膜负载体14’的单晶SiC薄膜12e，与实施方式1的工序1-6同样地通过机械加工将其表面粗面化，进而将起因于该机械加工的缺陷除去，制成单晶SiC层12(图6(b))。
在此，上述机械加工条件、将缺陷除去的条件可与实施方式1的工序1-6相同。作为其结果，使单晶SiC层12的表面凹凸的状态也与实施方式1相同。
通过本工序能够制作在保持基板21上负载具有上述表面凹凸的单晶SiC层12的单晶SiC层负载体15’(图6(b))。
(工序3-3)
接下来，将2张单晶SiC层负载体15’的保持基板21之间经由粘接层23贴合(接合)，得到一组粘接贴合体16’(图6(c))。粘接贴合体16’成为单晶SiC层12在其表面和背面露出的两面基板。此时，使用对于其后进行的化学气相沉积具有耐热性的粘接剂为宜。
(工序3-4)
接下来，采用与实施方式1同样的化学气相沉积法在粘接贴合体16’的表面和背面的单晶SiC层12的凹凸面分别沉积多晶SiC，形成多晶SiC基板11(图6(d))。在此，即使在保持基板21与多晶SiC基板11之间产生了起因于热膨胀系数之差的应力，作用于2张保持基板21贴合的产物的表面和背面的应力的方向成为彼此相反的方向，其大小变得相等，因此能够使得不会在层叠体中产生翘曲，其结果能够得到2张无翘曲的SiC复合基板。
(工序3-5)
接下来，对于工序3-4中得到的层叠体，在保持基板21的背面之间的接合部分(粘接层23)进行分离，同时(或其后)将各个保持基板21以物理方式和/或化学方式除去，得到2组的SiC复合基板10(图6(e))。此时，在保持基板21由硅构成的情况下，例如可以采用氟硝酸溶液容易地将粘接层23和保持基板21选择性地蚀刻除去。
(实施方式4)
参照图7对本发明的实施方式4进行说明。
(工序4-1)
首先，在保持基板21的两面使SiC异质外延生长，设置单晶SiC薄膜12e，准备单晶SiC薄膜负载体14”(图7(a))。例如，将对两面进行了镜面研磨的具有(111)表面的单晶Si片作为保持基板21，在其两面使3C-SiC层异质外延生长为宜。详细地说，在该异质外延生长之前，将保持基板(单晶Si片)21暴露于20Pa的C2H2气氛中，同时从500℃升温至1340℃，在其表层使单晶的3C-SiC膜生成了厚15nm后，边保持基板温度，边导入流量200sccm的SiH2Cl2和流量50sccm的C2H2，使压力成为3.2Pa，从而使以(111)面作为主面方位的单晶3C-SiC层12外延生长为宜。
此时，与实施方式3不同，避免厚膜的3C-SiC外延生长为宜。原因在于，在以(111)面作为主面方位的3C-SiC层面内，即使产生了层叠缺陷，与具有Si(111)表面的单晶Si片的界面处的应力缓和效果也不显现，因此如果使3C-SiC层厚膜化，则内部应力蓄积，有可能带来3C-SiC层/保持基板(单晶Si片)界面的剥离、在3C-SiC外延生长层内的裂纹产生。因此，调整外延生长时间，停留在以膜厚2μm为上限的3C-SiC外延生长为宜。在3C-SiC层面内产生超过10GPa的拉伸应力，但由于形成于作为保持基板21的单晶Si片的表面和背面，因此内部应力平衡，在保持基板21不会变形的情况下保持平坦性成为可能。
(工序4-2)
接下来，对于单晶SiC薄膜负载体14”的单晶SiC薄膜12e，与实施方式1的工序1-6同样地通过机械加工将其表面粗面化，进而将起因于该机械加工的缺陷除去，制成单晶SiC层12(图7(b))。
在此，上述机械加工条件、将缺陷除去的条件可以与实施方式1的工序1-6相同。作为其结果，使得单晶SiC层12的表面凹凸的状态也与实施方式1相同。
通过本工序能够制作在保持基板21上负载具有上述表面凹凸的单晶SiC层12的单晶SiC层负载体15”(图7(b))。
(工序4-3)
接下来，采用与实施方式1同样的化学气相沉积法在单晶SiC层负载体15”的表面和背面的单晶SiC层12的凹凸面分别沉积多晶SiC，形成多晶SiC基板11(图7(c))。在此，即使在保持基板21与多晶SiC基板11之间产生了起因于热膨胀系数之差的应力，由于作用于保持基板21的表面和背面的应力的方向成为彼此相反的方向，其大小变得相等，因此也能够使得不会在层叠体中产生翘曲，其结果能够得到2组无翘曲的SiC复合基板。
(工序4-4)
接下来，对于工序4-3中得到的层叠体，将保持基板21以物理方式和/或化学方式除去，得到2组SiC复合基板10(图7(d))。此时，在保持基板21由硅构成的情况下，例如可采用氟硝酸溶液容易地将保持基板21选择性地蚀刻除去。
以上在本发明的实施方式1～4中示出了将使用了SiH2Cl2和C2H2的混合气体的气相沉积用于单晶SiC的外延生长的例子，但单晶SiC的形成方法并不限于此，任何采用硅烷系、氯硅烷系、烃的组合的减压或常压气相沉积、或者分子束外延、进而液相沉积都获得同样的效果。
另外，对于单晶SiC层12的表面凹凸形成，未必使用采用金刚石浆料的机械加工，只要构成该凹凸的倾斜面以该单晶SiC层的表面的法线方向为基准能够在无规的方向上取向，则也可使用光刻、纳米压印等手段。
另外，示出了使用了硅基板作为保持基板21的例子，但只要没有必要如实施方式3、4那样使SiC异质外延生长，则不必是单晶Si基板，可使用价格低的多晶Si基板。
在实施方式2、3中，单晶SiC薄膜12a的采用机械加工的粗面化和起因于该机械加工的缺陷的除去的处理未必限定于在保持基板21之间的粘接以前实施，只要是多晶SiC基板11的形成(沉积)前，就可以将保持基板21之间粘接而在制成了贴合体的状态下实施。
另外，在实施方式2、3中，将保持基板21之间经由粘接层23粘接，但只要能够实现充分的附着强度，则可以不经由粘接层23而直接接合。
实施例
以下列举实施例，对本发明更具体地说明，但本发明并不限定于实施例。
[实施例1]
基于本发明的SiC复合基板的制造方法中的实施方式1，按以下的步骤制作了本发明的SiC复合基板10。
(工序1)
首先，作为单晶SiC基板12s，准备了使(000-1)C面在[11-20]方位上倾斜了2度的单晶4H-SiC片，通过在大气压的干燥氧气氛中对其实施90分钟、1100℃的热氧化处理，从而在表面作为薄膜22a形成了厚0.2μm的热氧化膜(图4(a))。
(工序2)
接下来，作为保持基板21，准备具有(001)表面的单晶Si片，通过在大气压的干燥氧气氛中对其实施90分钟、1100℃的热氧化处理，从而在表面作为薄膜22a形成了厚0.6μm的热氧化膜(图4(b))。
(工序3)
接下来，用150keV的能量对工序1的单晶4H-SiC片的热氧化膜形成面照射1×1017原子/cm2的氢离子，形成了离子注入区域12i(图4(c))。
(工序4)
接着，对单晶4H-SiC片的薄膜22a形成面和单晶Si片的薄膜22a形成面实施等离子体活化处理并贴合，得到了贴合基板13(图4(d))。
(工序5)
接下来，对于贴合基板13，对离子注入过的部分赋予机械能，在离子注入区域12i使单晶4H-SiC基板晶片剥离，在单晶Si片上转印厚0.2μm的单晶SiC薄膜12a，得到了4H-SiC(0001)Si面在表面露出的单晶SiC薄膜负载体14(图4(e))。
(工序6)
接下来，用100g/cm2的压力将单晶SiC薄膜负载体14的在表面露出的4H-SiC(0001)Si面压靠于涂布了10μm的粒度的金刚石浆料的研磨布，在无规的方向上使其反复运动。使其反复运动10分钟后，用纯水冲洗单晶SiC薄膜12a表面的金刚石浆料，用过氧化氢水和硫酸的混合溶液清洗。接下来，通过在大气压的干燥氧气氛中实施60分钟、1100℃的热氧化处理，从而在单晶SiC薄膜12a的研磨面形成厚0.1μm的热氧化膜。通过该热氧化处理将通过使用了金刚石浆料的研磨引入了缺陷的单晶SiC薄膜12a表面变换为硅氧化膜。然后，将该表面在5vol％的HF溶液中浸渍5分钟，使清洁的单晶4H-SiC表面露出，制成了单晶SiC层12(图4(f))。该处理后的单晶SiC层12的表面凹凸的算术平均粗糙度Ra为3nm，构成其表面凹凸的倾斜面的最大斜度为3度，成为了该倾斜面以单晶Si片(保持基板21)侧表面的法线方向为基准在无规的方向上定向的凹凸面。
(工序7)
接下来，在单晶SiC层12的凹凸面，采用热CVD法以SiCl4(流量200sccm)和C3H8(流量50sccm)作为原料，在加热温度1320℃下沉积了多晶的3C-SiC。使此时的压力为15Pa，通过8小时的沉积处理在单晶SiC片(保持基板21)的表面和背面、即单晶SiC层12表面和单晶Si片背面分别形成了厚840μm的多晶SiC基板11、11’(图4(g))。
(工序8)
接下来，将工序7中得到的层叠体在HF和HNO3的混合溶液中浸渍了120小时，结果将作为保持基板21的单晶Si片选择性地蚀刻除去，与此同时，背面侧的多晶SiC基板11’剥离，得到了单晶SiC层12(4H-SiC(0001)Si面)/多晶SiC基板11(立方晶SiC(840μm厚))的层叠结构的本发明的SiC复合基板10(图4(h))。
用实体显微镜对得到的SiC复合基板10的多晶SiC基板11、即沉积的多晶膜(多晶SiC基板)的表面进行了观察，结果如图8中所示那样成为粒状，由粒径为0.1μm-1μm的不定形的晶粒的组合形成。
另外，使用X射线衍射装置(株式会社リガク制造、SuperLab、Cu真空管)采用X射线衍射法(θ-2θ扫描)，考察了多晶SiC基板11的结晶性，结果如图9中所示那样，可知3C-SiC的(111)面是构成膜的结晶的主导的晶格间距。
进而，使用上述X射线衍射装置采用X射线摇摆曲线法(ω扫描)，得到以单晶SiC层的表面的法线轴为基准的构成多晶SiC基板11的3C-SiC结晶的(111)面的摇摆曲线，如图10中所示。图10中，将单晶SiC层12的表面的法线轴为基准(ω＝0度)的情况下，成为ω≤-2度或2度≤ω的晶粒的比例成为了构成多晶SiC基板11的全部晶粒的65％以上。即，可以说构成多晶SiC基板11的3C-SiC结晶的(111)面以单晶SiC层12的表面的法线轴为基准无规地取向。
由于这样地多晶SiC基板11的晶粒的取向方位相对于单晶SiC层12的表面的法线轴无规地分散，因此在多晶SiC基板11与单晶SiC层12的不匹配界面处阻碍特定方位上的应力集中，其面内应力成为0.1GPa以下，多晶SiC基板11与单晶SiC层12牢固地附着。该单晶SiC层12的4H-SiC(0001)面内的应力可以根据拉曼散射光谱的峰移来估算。
进而，测定了得到的SiC复合基板10的弯曲量(翘曲)，结果为20μm以下。推测如上述那样在结晶SiC基板11与单晶SiC层12的不匹配界面处实现了低内部应力化所致。
再有，就上述SiC复合基板10的翘曲而言，采用垂直入射方式的Fizeau干涉计(Corning Tropel公司制造、Flat Master)测定了弯曲量。其中，就SiC复合基板10而言，如图11中所示那样，弯曲量b1、b2作为SiC复合基板10的中央部与端部的高低差测定，将基板的中央部如图11(a)中所示那样在下方向凸起的情形规定为负值，将如图11(b)中所示那样在上方向凸起的情形规定为正值。另外，在SiC复合基板10的单晶SiC层12成为上侧(表面侧)的方向上配置，测定了翘曲。上述SiC复合基板10的基板的中央部在上方向凸起。
应予说明，目前为止用附图中所示的实施方式对本发明进行了说明，但本发明并不限定于附图中所示的实施方式，能够通过其他实施方式、追加、变形、删除等在本领域技术人员能够想到的范围内进行变形，在所有的实施方式中，只要发挥本发明的作用效果，则都包含在本发明的范围内。
附图标记的说明
10 SiC复合基板
11、11’ 多晶SiC基板
11b 晶界
11p、12p 晶格面
12 单晶SiC层
12a 单晶SiC薄膜
12e 单晶SiC薄膜(异质外延生长膜)
12i 离子注入区域
12s 单晶SiC基板
12’ SiC外延层
13 贴合基板
14、14’、14” 单晶SiC薄膜负载体
15、15’、15” 单晶SiC层负载体
16、16’ 粘接贴合体
21 保持基板
22 夹层
22a 薄膜
23 粘接层
I12/11 不匹配界面

Claims (12)

1.SiC复合基板，是在多晶SiC基板上具有单晶SiC层的SiC复合基板，其特征在于，上述多晶SiC基板与单晶SiC层邻接的界面的整个面或一部分为晶格不匹配的不匹配界面，上述单晶SiC层具有平滑的表面，而且在与多晶SiC基板的界面侧具有与该表面相比具有凹凸的面，上述多晶SiC基板中的多晶SiC的结晶的最密面以单晶SiC层的表面的法线方向为基准无规地取向。
2.根据权利要求1所述的SiC复合基板，其特征在于，上述单晶SiC层在与多晶SiC基板的界面侧具有的凹凸面的构成其凹凸的倾斜面以该单晶SiC层的表面的法线方向为基准在无规的方向上定向。
3.根据权利要求1或2所述的SiC复合基板，其特征在于，上述多晶SiC基板为化学气相沉积膜。
4.根据权利要求1～3中任一项所述的SiC复合基板，其特征在于，上述多晶SiC基板的多晶SiC为立方晶，其最密面为{111}面。
5.SiC复合基板的制造方法，是在多晶SiC基板上具有单晶SiC层的SiC复合基板的制造方法，其特征在于，在保持基板的主面设置了单晶SiC薄膜后，对于该单晶SiC薄膜，通过机械加工将其表面粗面化，进而将起因于该机械加工的缺陷除去，制成该面成为了与保持基板侧的表面相比具有凹凸、并且构成该凹凸的倾斜面以保持基板侧表面的法线方向为基准在无规的方向上定向的凹凸面的单晶SiC层，接下来，采用化学气相沉积法在该单晶SiC层的凹凸面沉积多晶SiC，形成该多晶SiC的结晶的最密面以单晶SiC层的保持基板侧表面的法线方向为基准无规地取向的多晶SiC基板，然后将上述保持基板以物理方式和/或化学方式除去。
6.根据权利要求5所述的SiC复合基板的制造方法，其特征在于，通过使用金刚石磨粒对上述单晶SiC薄膜表面在无规的方向上进行研磨，从而将该单晶SiC薄膜表面粗面化。
7.根据权利要求5或6所述的SiC复合基板的制造方法，其特征在于，上述保持基板由多晶或单晶硅构成。
8.根据权利要求5～7中任一项所述的SiC复合基板的制造方法，其特征在于，在上述保持基板上转印设置采用离子注入剥离法从单晶SiC基板剥离的单晶SiC薄膜。
9.根据权利要求5～7中任一项所述的SiC复合基板的制造方法，其特征在于，在上述保持基板上使SiC异质外延生长而设置上述单晶SiC薄膜。
10.根据权利要求5～9中任一项所述的SiC复合基板的制造方法，其特征在于，制作在上述保持基板的两面设置了上述单晶SiC层的单晶SiC层负载体，接下来在各个单晶SiC层的凹凸面形成上述多晶SiC基板，然后将上述保持基板以物理方式和/或化学方式除去。
11.根据权利要求5～9中任一项所述的SiC复合基板的制造方法，其特征在于，制作只在上述保持基板的正面设置了上述单晶SiC层的单晶SiC层负载体，在该单晶SiC层的凹凸面和上述保持基板的背面分别形成上述多晶SiC基板，然后将上述保持基板以物理方式和/或化学方式除去。
12.根据权利要求5～9中任一项所述的SiC复合基板的制造方法，其特征在于，制作2张只在上述保持基板的正面设置了上述单晶SiC层的单晶SiC层负载体，将这些单晶SiC层负载体的保持基板的背面之间接合后，在该接合的基板的表面和背面的单晶SiC层的凹凸面分别形成上述多晶SiC基板，接下来，在上述保持基板的背面之间的接合部分进行分离，与此同时或在其后将各自的保持基板以物理方式和/或化学方式除去。
CN201680054539.2A 2015-09-14 2016-09-08 SiC复合基板及其制造方法 Active CN108028183B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-180637 2015-09-14
JP2015180637A JP6544166B2 (ja) 2015-09-14 2015-09-14 ＳｉＣ複合基板の製造方法
PCT/JP2016/076361 WO2017047478A1 (ja) 2015-09-14 2016-09-08 ＳｉＣ複合基板及びその製造方法

Publications (2)

Publication Number Publication Date
CN108028183A true CN108028183A (zh) 2018-05-11
CN108028183B CN108028183B (zh) 2022-09-16

Family

ID=58289110

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680054539.2A Active CN108028183B (zh) 2015-09-14 2016-09-08 SiC复合基板及其制造方法

Country Status (7)

Country Link
US (2) US10711373B2 (zh)
EP (1) EP3352198B1 (zh)
JP (1) JP6544166B2 (zh)
CN (1) CN108028183B (zh)
RU (1) RU2726283C2 (zh)
TW (1) TWI719051B (zh)
WO (1) WO2017047478A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111668353A (zh) * 2020-06-19 2020-09-15 錼创显示科技股份有限公司 发光半导体结构及发光半导体基板
CN113151898A (zh) * 2021-02-18 2021-07-23 北京科技大学 一种嵌入式金刚石基碳化硅复合衬底的制备方法
TWI760145B (zh) * 2021-03-12 2022-04-01 合晶科技股份有限公司 供磊晶成長的複合基板及其製作方法
US11658268B2 (en) 2020-06-19 2023-05-23 PlayNitride Display Co., Ltd. Light-emitting semiconductor structure and light-emitting semiconductor substrate
CN115552630B (zh) * 2020-05-15 2023-05-26 Ｃｕｓｉｃ股份有限公司 SiC层叠体、其制造方法和半导体器件
CN117750868A (zh) * 2024-02-20 2024-03-22 北京青禾晶元半导体科技有限责任公司 一种复合压电衬底及其制备方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10934634B2 (en) * 2016-04-05 2021-03-02 Sicoxs Corporation Polycrystalline SiC substrate and method for manufacturing same
KR101914289B1 (ko) * 2016-08-18 2018-11-01 주식회사 티씨케이 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품 및 그 제조방법
KR20190004678A (ko) * 2017-07-04 2019-01-14 삼성전자주식회사 근적외선 유기 광 센서가 임베디드된 유기 발광 다이오드 패널 및 이를 포함하는 표시 장치
JP6953843B2 (ja) * 2017-07-07 2021-10-27 セイコーエプソン株式会社 単結晶基板および炭化ケイ素基板
WO2019159354A1 (ja) * 2018-02-19 2019-08-22 日本碍子株式会社 光学部品および照明装置
US10879359B2 (en) * 2018-03-02 2020-12-29 National Institute Of Advanced Industrial Science And Technology Silicon carbide epitaxial wafer having a thick silicon carbide layer with small wrapage and manufacturing method thereof
JP7143769B2 (ja) * 2019-01-10 2022-09-29 三菱電機株式会社 炭化珪素半導体基板の製造方法及び炭化珪素半導体装置の製造方法
JP6564151B1 (ja) * 2019-02-28 2019-08-21 株式会社アドマップ ＳｉＣ膜単体構造体
JP7372312B2 (ja) * 2019-03-27 2023-10-31 日本碍子株式会社 ＳｉＣ複合基板及び半導体デバイス用複合基板
JP7177248B2 (ja) * 2019-03-27 2022-11-22 日本碍子株式会社 ＳｉＣ複合基板及び半導体デバイス用複合基板
WO2021020574A1 (ja) * 2019-08-01 2021-02-04 ローム株式会社 半導体基板及び半導体装置並びにそれらの製造方法
CN114556529A (zh) * 2019-10-23 2022-05-27 三菱电机株式会社 半导体晶片及其制造方法
JP7322783B2 (ja) * 2020-03-30 2023-08-08 住友金属鉱山株式会社 成膜用支持基板、成膜用支持基板の製造方法、多結晶膜の成膜方法および多結晶基板の製造方法
TWI745001B (zh) * 2020-07-24 2021-11-01 環球晶圓股份有限公司 接合用晶片結構及其製造方法
CN114318526A (zh) * 2021-09-18 2022-04-12 东莞市中镓半导体科技有限公司 氮化镓单晶上高阻碳化硅薄膜衬底及其制作方法
JP2024025064A (ja) * 2022-08-10 2024-02-26 株式会社サイコックス ＳｉＣ単結晶転写用複合基板、ＳｉＣ単結晶転写用複合基板の製造方法、およびＳｉＣ接合基板の製造方法
CN115595671B (zh) * 2022-12-12 2023-08-15 青禾晶元(天津)半导体材料有限公司 一种复合衬底的制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6053973A (en) * 1997-11-17 2000-04-25 Nippon Pillar Packing Co., Ltd. Single crystal SiC and a method of producing the same
US6153166A (en) * 1997-06-27 2000-11-28 Nippon Pillar Packing Co., Ltd. Single crystal SIC and a method of producing the same
JP2006206377A (ja) * 2005-01-28 2006-08-10 Air Water Inc 単結晶ＳｉＣ基板の製造方法
CN102656297A (zh) * 2009-12-14 2012-09-05 昭和电工株式会社 SiC外延晶片及其制造方法
CN103765559A (zh) * 2011-09-09 2014-04-30 昭和电工株式会社 SiC外延晶片及其制造方法
JP2015015401A (ja) * 2013-07-05 2015-01-22 株式会社豊田自動織機 半導体基板の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10158097A (ja) * 1996-11-28 1998-06-16 Chokoon Zairyo Kenkyusho:Kk 酸化防護皮膜
JPH10223496A (ja) 1997-02-12 1998-08-21 Ion Kogaku Kenkyusho:Kk 単結晶ウエハおよびその製造方法
US6251754B1 (en) 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
JPH10335617A (ja) 1997-05-30 1998-12-18 Denso Corp 半導体基板の製造方法
JP3003027B2 (ja) * 1997-06-25 2000-01-24 日本ピラー工業株式会社 単結晶ＳｉＣおよびその製造方法
JP3043675B2 (ja) * 1997-09-10 2000-05-22 日本ピラー工業株式会社 単結晶ＳｉＣ及びその製造方法
FR2817395B1 (fr) 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2835096B1 (fr) 2002-01-22 2005-02-18 Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin
JP4802380B2 (ja) * 2001-03-19 2011-10-26 株式会社デンソー 半導体基板の製造方法
US9318327B2 (en) * 2006-11-28 2016-04-19 Cree, Inc. Semiconductor devices having low threading dislocations and improved light extraction and methods of making the same
JP2009117533A (ja) * 2007-11-05 2009-05-28 Shin Etsu Chem Co Ltd 炭化珪素基板の製造方法
JP2009218575A (ja) * 2008-02-12 2009-09-24 Toyota Motor Corp 半導体基板の製造方法
JP5363009B2 (ja) * 2008-02-29 2013-12-11 株式会社ジャパンディスプレイ 表示装置およびその製造方法
US20100138240A1 (en) * 2008-11-28 2010-06-03 David Leib Data for Use of Accessible Computer Assisted Detection
JP2010135552A (ja) * 2008-12-04 2010-06-17 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP6098048B2 (ja) 2012-06-29 2017-03-22 株式会社豊田自動織機 半導体装置の製造方法
JP2014022711A (ja) 2012-07-23 2014-02-03 Mtec:Kk 化合物半導体
JP2014216555A (ja) 2013-04-26 2014-11-17 株式会社豊田自動織機 半導体基板の製造方法
WO2015097852A1 (ja) * 2013-12-27 2015-07-02 日新電機株式会社 単結晶ＳｉＣエピタキシャル膜の形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6153166A (en) * 1997-06-27 2000-11-28 Nippon Pillar Packing Co., Ltd. Single crystal SIC and a method of producing the same
US6053973A (en) * 1997-11-17 2000-04-25 Nippon Pillar Packing Co., Ltd. Single crystal SiC and a method of producing the same
JP2006206377A (ja) * 2005-01-28 2006-08-10 Air Water Inc 単結晶ＳｉＣ基板の製造方法
CN102656297A (zh) * 2009-12-14 2012-09-05 昭和电工株式会社 SiC外延晶片及其制造方法
CN103765559A (zh) * 2011-09-09 2014-04-30 昭和电工株式会社 SiC外延晶片及其制造方法
JP2015015401A (ja) * 2013-07-05 2015-01-22 株式会社豊田自動織機 半導体基板の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115552630B (zh) * 2020-05-15 2023-05-26 Ｃｕｓｉｃ股份有限公司 SiC层叠体、其制造方法和半导体器件
CN111668353A (zh) * 2020-06-19 2020-09-15 錼创显示科技股份有限公司 发光半导体结构及发光半导体基板
US11658268B2 (en) 2020-06-19 2023-05-23 PlayNitride Display Co., Ltd. Light-emitting semiconductor structure and light-emitting semiconductor substrate
CN113151898A (zh) * 2021-02-18 2021-07-23 北京科技大学 一种嵌入式金刚石基碳化硅复合衬底的制备方法
CN113151898B (zh) * 2021-02-18 2021-10-15 北京科技大学 一种嵌入式金刚石基碳化硅复合衬底的制备方法
TWI760145B (zh) * 2021-03-12 2022-04-01 合晶科技股份有限公司 供磊晶成長的複合基板及其製作方法
CN117750868A (zh) * 2024-02-20 2024-03-22 北京青禾晶元半导体科技有限责任公司 一种复合压电衬底及其制备方法
CN117750868B (zh) * 2024-02-20 2024-05-10 北京青禾晶元半导体科技有限责任公司 一种复合压电衬底及其制备方法

Also Published As

Publication number Publication date
RU2018113268A (ru) 2019-10-17
JP2017059574A (ja) 2017-03-23
TWI719051B (zh) 2021-02-21
RU2018113268A3 (zh) 2020-02-25
US11208719B2 (en) 2021-12-28
WO2017047478A1 (ja) 2017-03-23
EP3352198B1 (en) 2021-12-08
RU2726283C2 (ru) 2020-07-10
US20200149189A1 (en) 2020-05-14
EP3352198A4 (en) 2019-04-17
JP6544166B2 (ja) 2019-07-17
TW201723212A (zh) 2017-07-01
US10711373B2 (en) 2020-07-14
CN108028183B (zh) 2022-09-16
EP3352198A1 (en) 2018-07-25
US20180251911A1 (en) 2018-09-06

Similar Documents

Publication Publication Date Title
CN108028183A (zh) SiC复合基板及其制造方法
TWI709197B (zh) 製造具有電荷捕捉層之高電阻率絕緣體上半導體晶圓之方法
US10829868B2 (en) Manufacturing method of SiC composite substrate
TWI698908B (zh) ＳｉＣ複合基板之製造方法及半導體基板之製造方法
RU2721306C2 (ru) Способ изготовления составной подложки из sic
JP2022037175A (ja) 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
CN105441902B (zh) 一种外延碳化硅‑石墨烯复合薄膜的制备方法
TW201828364A (zh) 使半導體表面平整之製造方法
Luo et al. Growth of high-quality Ge epitaxial layers on Si (100)
TW202141582A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ＳｉＣ薄層在一ＳｉＣ支撐底材上
Wang et al. Misorientation dependent epilayer tilting and stress distribution in heteroepitaxially grown silicon carbide on silicon (111) substrate
WO2017135401A1 (ja) 半導体基板
JP6737378B2 (ja) ＳｉＣ複合基板
Bantaculo et al. Gas-source molecular beam epitaxy of Si (111) on Si (110) substrates by insertion of 3C-SiC (111) interlayer for hybrid orientation technology
TW202205357A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ｓｉｃ薄層在一ｓｉｃ載體底材上
TW202320128A (zh) 在多晶碳化矽製載體底材上包含單晶碳化矽製工作層之複合結構及其製作方法
Jennings et al. Innovative 3C-SiC on SiC via direct wafer bonding
Anzalone et al. 3C-SiC Heteroepitaxy on (100),(111) and (110) Si using Trichlorosilane (TCS) as the Silicon Precursor.

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant