TW202205357A

TW202205357A - 用於製作複合結構之方法，該複合結構包含一單晶ｓｉｃ薄層在一ｓｉｃ載體底材上

Info

Publication number: TW202205357A
Application number: TW109135222A
Authority: TW
Inventors: 雨果比阿德
Original assignee: 法商索泰克公司
Priority date: 2020-03-27
Filing date: 2020-10-12
Publication date: 2022-02-01

Abstract

本發明涉及一種用於製作複合結構之方法，該複合結構包含一單晶碳化矽薄層設置在一碳化矽載體底材上，該方法包括： a)提供單晶碳化矽製之一初始底材之步驟， b)在該初始底材上磊晶生長單晶碳化矽之一施體層以形成一施體底材之步驟， c)將輕物種離子植入該施體層形成一埋置脆性平面之步驟，以在該埋置脆性平面與該施體層之自由表面之間界定出該薄層， d)在低於1000°C的溫度下進行直接注入液體化學氣相沉積，以直接在該施體層之自由表面上形成一載體層之步驟，該載體層由至少部分非晶的SiC基質形成， e)沿着該埋置脆性平面進行分離之步驟，從而一方面在該載體層上形成包含該薄層之一中間複合結構，另一方面形成該施體底材之剩餘部， f)在1000°C及1800°C之間的溫度下對該中間複合結構施加熱處理的步驟，以使該載體層結晶及形成多晶的該載體底材， g)對該複合結構進行機械及/或化學處理之步驟。

Description

用於製作複合結構之方法，該複合結構包含一單晶ＳｉＣ薄層在一ＳｉＣ載體底材上

本發明與微電子元件用半導體材料之領域有關。詳言之，本發明涉及一種用於製作複合結構之方法，該複合結構包含一單晶碳化矽薄層設置在碳化矽製之載體底材上。

對碳化矽(SiC)的興趣在過去數年中大幅增加，因為這種半導體材料能夠提升處理功率的能力。SiC越來越廣泛地用於製作創新的功率元件，以滿足新興電子領域的需求，例如電動車。

相對於傳統的矽同系物(silicon homologues)，基於單晶碳化矽(monocrystalline silicon carbide)的功率元件和集成供應系統能夠管理高得多的功率密度，並以較小的主動區尺寸做到這一點。為了進一步限制SiC上面的功率元件尺寸，製作垂直組件而非水平組件是有利的。為此，必須讓設置在SiC結構正面的電極與背面的電極二者之間能夠垂直導電。

然而，用於微電子產業之單晶SiC底材目前仍相當昂貴且難以提供大的尺寸。因此，利用薄層移轉方法來製作複合結構是有利的，該複合結構通常包括一單晶SiC薄層設置在較低廉的載體底材上。一種眾所周知的薄層移轉方法為Smart Cut^TM 方法，其以輕離子植入及直接鍵結之接合為基礎。該方法可允許製作包含單晶SIC(以下稱c-SiC)薄層之複合結構，該薄層取自c-SiC施體底材，與多晶SiC(以下稱p-SiC)製載體底材直接接觸，並允許垂直導電。然而，透過c-SiC和p-SiC二底材間的分子黏附實現高品質的直接鍵結仍有困難，因為管理這些底材的表面狀態和粗糙度是相當複雜的。

習知技術中亦有各種源自所述方法之處理方式。舉例而言，F.Mu等人(ECS Transactions, 86 (5) 3-21, 2018)在透過氬轟擊活化待接合表面後進行直接鍵結(SAB為「表面活化鍵合」的簡稱)：這種鍵合前的處理會產生非常高密度的側鍵(side bonds)，這些懸鍵促進共價鍵(covalent bond)在接合界面處形成，從而具有高鍵合能量。然而，此方法的缺點是會在單晶SiC施體底材的表面產生非晶層，其對於c-SiC薄層與p-SiC載體底材之間的垂直導電有負面影響。

此問題之解決方法已多有人提出，尤其文件EP3168862，其採用將摻雜物種(dopant species)植入所述非晶層中以恢復其電特性。此方法的最大缺點為複雜且成本高昂。

文件US8436363揭示一種用於製作複合結構之方法，該複合結構包含一c-SiC薄層設置在一金屬載體底材上，載體底材的熱膨脹係數與薄層的熱膨脹係數匹配。此製作方法包含以下步驟： - 在c-SiC施體底材中形成一埋置脆性平面，從而在埋置脆性平面與施體底材之前表面之間界定出一薄層； - 在施體底材的前表面上沉積一層金屬，例如鎢或鉬，以形成具有足夠厚度的載體底材以發揮強固件(stiffener)的功能； - 沿著埋置脆性平面進行分離，以一方面形成包含金屬載體底材及c-SiC薄層之複合結構，另一方面形成c-SiC施體底材之剩餘部分。

然而，當形成載體底材的材料為p-SiC時，這種製作方法是不相容的，因為p-SiC需要在高於1200°C的溫度下沉積(通常用於製作p-SiC的溫度)。詳言之，在這樣的高溫下，存在於埋置脆性平面中的空腔之生長動力(growth kinetics)比p-SiC層的生長動力快，且無法在起泡(blistering)開始出現前達到強固效果所需的厚度，起泡與垂直於空腔的層發生變形有關。

無論使用何種方式移轉層，皆會產生關於提供包含超高品質c-SiC薄層複合結構的另一個問題，更詳細而言不包含廣延缺陷（或具有非常低密度的廣延缺陷），該缺陷容易對待形成於所述薄層上的功率元件之效能品質及可靠性造成影響。

本發明涉及一種替代現有技術的解決方案，目的為克服前述全部或部分缺點。詳言之，本發明涉及一種用於製作複合結構之方法，該複合結構包含一高品質c-SiC薄層設置在結晶SiC載體底材上。

本發明涉及一種用於製作複合結構之方法，該複合結構包含一單晶碳化矽薄層設置在碳化矽製之一載體底材上。該方法包含： a)提供單晶碳化矽製之一初始底材之步驟， b)在該初始底材上磊晶生長單晶碳化矽之一施體層以形成一施體底材之步驟，該施體層之晶體缺陷密度低於該初始底材之晶體缺陷密度， c) 將輕物種離子植入該施體層形成一埋置脆性平面之步驟，以在該埋置脆性平面與該施體層之自由面之間界定出該薄層， d)在低於1100°C的溫度下進行直接注入液體化學氣相沉積，以直接在該施體層之自由表面上形成一載體層之步驟，該載體層由至少部分非晶的SiC基質(partially amorphous SiC matrix)形成， e)沿着該埋置脆性平面進行分離之步驟，從而一方面在該載體層上形成包含該薄層之一中間複合結構，另一方面形成該施體底材之剩餘部， f)在1000°C及1800°C之間的溫度下對該中間複合結構施加熱處理的步驟，以使該載體層結晶及形成多晶的該載體底材， g)對該複合結構進行機械及/或化學處理之步驟，所述處理係施加在該載體底材的自由面(即該複合結構的背面)及/或該薄層的自由面(即該複合結構的正面)。

根據本發明之其他有利的和非限制性的特徵，其可以單獨實施，或以任何技術上可行的組合來實施： ∙ 所述沉積步驟d)係在100°C及700°C之間的溫度下進行，或甚至最好在200°C及600°C之間的溫度下進行； ∙ 所述沉積步驟d)係在1 Torr及500 Torr之間的壓力下進行； ∙ 所述沉積步驟d)期間使用的前驅物選自聚矽烷基乙烯(polysilylethylene)及二矽雜丁烷(disilabutane)； ∙ 在所述沉積步驟d)結束時，該載體層具有的厚度大於或等於10微米，甚至大於或等於50微米，或甚至大於或等於100微米，或甚至大於或等於200微米； ∙ 化學蝕刻、機械研磨及/或化學機械拋光，係在步驟d)與步驟e)之間施加至該載體層的自由面； ∙ 步驟a)包括在該初始底材上形成一單晶轉換層，以將該初始底材的底面差排(basal plane dislocation)缺陷轉換爲貫穿刃狀差排(threading edge dislocation)缺陷； ∙ 所述磊晶生長步驟b)係在高於1200°C的溫度下進行，最好在1500°C及1650°C之間的溫度下進行； ∙ 所述分離步驟e)係在高於步驟d)的沉積溫度的溫度下進行； ∙ 所述分離步驟e)在所述沈積步驟d)期間發生，優選在步驟d)結束時發生； ∙ 所述分離步驟e)及所述結晶步驟f)係在同一熱處理期間發生； ∙ 步驟g)包括同時化學機械拋光該複合結構的正面和背面； ∙ 該方法更包括基於將其作爲初始底材或施體底材再利用之目的，修整該施體底材之剩餘部的步驟。

在以下說明中，圖式中相同的數字代表同類型元件。為便於說明起見，圖式係不按比例繪製之概要示意。詳言之，沿z軸的層的厚度相對於沿x軸和y軸的橫向尺寸未按比例；此外，各層之間的相對厚度關係在圖式中不一定如實呈現。

本發明涉及一種用於製作複合結構1之方法，該複合結構1包含一單晶碳化矽薄層10設置在碳化矽製之一載體底材20上(圖1)。載體底材20有利者為多晶(多晶SiC在下文將以「p-SiC」稱之)。

該方法首先包含提供單晶碳化矽製之一初始底材11之步驟a) (圖2a)。在以下說明中，單晶碳化矽將以「c-SiC」稱之。

初始底材11優選為一晶圓，其直徑為100 mm、150 mm、200 mm，或甚至300 mm，或甚至450 mm，厚度通常在300微米及800微米之間。該初始底材11具有正面11a及背面11b。正面11a的表面粗糙度可有利地經選定而低於1 nm Ra (平均粗糙度)，其係以原子力顯微鏡(AFM)掃描20微米x 20微米進行測量。

該方法接著包含在初始底材11上磊晶生長單晶碳化矽之一施體層110以形成施體底材111之步驟b)(圖2b)。該磊晶生長步驟之操作使得施體層10之晶體缺陷密度低於初始底材11之晶體缺陷密度。

c-SiC製初始底材11通常為4H或6H多型體(polytype)，其相對於＜11-20＞晶軸(crystallographic axis)表現出小於4.0°±0.5°的偏角(offcut)，以及低於或等於5/cm² 或甚至低於1/cm² 的微管(micropipe)密度。舉例而言，當初始底材11為N型(氮)摻雜，其電阻率優選在0.015 ohm.cm與0.030 ohm.cm之間。經選定之初始底材11可具有低底面差排(basal plane dislocation, BPD)缺陷密度，通常低於或等於3000/cm² 。BPD密度約1500/cm² 的c-SiC底材可合理取得，因此易於供應。

在本發明之方法的最後，複合結構1的c-Si薄層10將由施體層110形成，為了符合待製作於薄層10上的垂直組件所要求的規格，吾人期望施體層110的晶體品質高於初始底材11。c-SiC的層或底材中存在不同類型的廣延缺陷。該些廣延缺陷可能會影響組件的效能及可靠性。尤其，BPD缺陷對於雙極性組件是致命的：因為當電子-電洞對的重組能量(recombination energy)存在時，肖克萊堆疊缺陷(Shockley stacking fault, SFF)將從差排擴展。組件主動區內部的SFF擴展將造成該組件的通過狀態電阻(passing state resistance)增加。

因此，要以使BPD缺陷密度低於或等於1/cm² 的方式來製作c-SiC施體層110。

為此，所述磊晶生長步驟b)係在高於1200°C的溫度下進行，最好在1500°C及1650°C之間的溫度下進行。前驅物為矽烷(SiH4)、丙烷(C3H8)或乙烯(C2H4)；載體氣體可為含氬或不含氬的氫氣。

施體層110中的低BPD缺陷率可透過促進存在於初始底材11中的BPD缺陷轉換成貫穿刃狀差排(TED)而獲得。

根據一特定實施例，步驟a)包含形成一單晶轉換層13，優選爲c-SiC製，以使初始底材11中的BPD缺陷最大程度地轉換成TED缺陷(圖3a)。為此目的，爲c-SiC初始底材11選定具有接近4°的低偏角、增加磊晶生長之前的原位蝕刻、以高生長速率(通常大於5 µm/h)爲目標，以及選定單晶轉換層13的生長條件使得前驅物流中的C/Si比接近1，都是有利的。

步驟b)接著包含在轉換層13上磊晶生長施體層110(圖3b)。根據此特定實施例，亦可能獲得BPD缺陷密度低於或等於1/cm² ，或甚至低於0.1/cm² 之c-SiC施體層110。此外，本發明之方法結束時發生雙極性退化(bipolar degradation)的可能性(電洞到達BPD/TED轉換點下方的可能性)極其微小(＜ 0.1%)，因為單晶轉換層13並不會移轉至複合結構1。以減少雙極性退化爲目標的習知技術涉及將一重組層(以超過1^E 18 at/cm³ 的氮加以摻雜)導入轉換層與主動層之間。以犧牲10 µm的厚度及高於5^E 18/cm³ 的濃度為代價，相較於不包含此重組層之基本結構，該重組層可將電洞出現的可能性降至0.1%。在本發明中，由於單晶轉換層13未被移轉，因此電洞到達雙極性退化成核點(BPD – TED轉換點或任何BPD點)的機率至少小於0.1%或甚至接近0%。

應注意的是，在步驟b)之磊晶生長之前，可進行初始底材11之習知清潔或蝕刻程序，以去除部分或全部的顆粒污染物、金屬污染物或有機污染物，或可能存在於正面11a上的原生氧化層。

根據本發明之製作方法更包含將輕離子物種植入施體層110中至預定深度之步驟c)，該預定深度代表薄層10之理想厚度，且該植入在任何情況下都不會觸及初始底材11(及/或轉換層13，若有的話)。該植入會在施體層110中形成一埋置脆性平面12，其在該埋置脆性平面12與該施體層110之自由面11a之間界定出一薄層10(圖2c)。

植入之輕質物種優選為氫、氦，或氫與氦共同植入。如參考Smart Cut^TM 方法所周知，所述輕質物種將在給定深度附近形成微空腔，分布在平行於施體層110自由面11a之一薄層中，即平行於圖式中的平面(x,y)。為簡潔起見，該薄層稱為埋置脆性平面12。

輕質物種之植入能量係經過選定，以抵達施體層110中的預定深度處。

氫離子通常以10 keV及250 keV之間的能量，以及5^E 16/cm² 及1^E 17/cm² 之間的劑量被植入，以界定出厚度約100 nm至1500 nm之薄層10。

應注意的是，在離子植入步驟前，可於施體層110的自由面上沉積一保護層。此保護層可由諸如矽氧化物或矽氮化物的材料組成。

本發明之方法接著包含在低於1000°C，較佳者為低於900°C，的溫度下進行直接注入液體化學氣相沉積(DLI-CVD)，以直接在施體層110之自由表面上形成載體層20'之步驟d)(圖 2d)。所述沉積步驟d)可在100°C及800°C之間的溫度下進行、在100°C及700°C之間的溫度下進行，或甚至有利地在200°C及600°C之間的溫度下進行。沉積室中的壓力優選限定在1 Torr及500 Torr之間。

該DLI-CVD沉積技術可在不需使用氯化前驅物的情況下，於所提供的材料(前驅物)及所達到的沉積厚度之間提供良好產量，從而限制成本及環境限制(environmental constraint)。

DLI-CVD沉積較佳者為採用純粹或稀釋過的二矽雜丁烷(disilanebutane)前驅物或聚矽烷基乙烯(polysilylethylene)前驅物。亦可視需要選擇使用其他前驅物，例如甲基三氯矽烷(methyltrichlorosilane)、乙基三氯甲矽烷(ethylenetrichlorosilane)、甲基乙烯基二氯矽烷(dichloromethylvinylsilane)、四乙矽烷(tetraethylsilane)、四甲基矽烷(tetramethylsilane)、甲基二乙氧基矽烷(diethylmethylsilane)、雙三甲基矽甲烷(bistrimethylsilylmethane)或六甲基二矽氮烷(hexamethyldisilane)。

該技術由Guilhaume Boisselier之論文所闡述(2013, “Dépôt chimique en phase vapeur de carbures de chrome, de silicium et d'hafnium assisté par injection liquide pulsée [Pulsed liquid injection-chemical vapour deposition of chromium, silicon and hafnium carbides]”)，應用於在零件(例如鋼或合金製成的金屬零件)上沉積陶瓷塗層，以在非常高溫的處理過程中保護該些零件。

本案申請人以DLI-CVD為基礎提出可用於完全不同應用之一沉積步驟d)，即於c-SiC施體層110上形成載體層20'，以在製作方法結束時獲得用於微電子領域之複合結構1。

沉積的載體層20'形成SiC基質(matrix)，其包含非晶SiC，以及由沉積過程中使用的前驅物衍生並由碳鏈(carbon chains)形成的反應副產物。此外，所述SiC基質可視需要地包含結晶SiC晶粒。

所述DLI-CVD技術可提供大於或等於10微米/小時，或甚至大於50微米/小時，或甚至大於100微米/小時之沉積速率。在給定的平均沉積溫度下，沉積速率不需要很高(除了明顯的經濟原因之外)，因為在所述溫度範圍內，因埋置脆性平面12的空腔的熱活化生長維持緩慢速率，因此能夠容易地使載體層20'之厚度達到能夠確保相對於埋置脆性平面12之強固效果。

在步驟d)結束時，載體層20'具有的厚度可大於或等於10微米、大於或等於50微米、100微米，甚至大於或等於200微米。步驟d)所產生的堆疊211包含設置在施體層110上的載體層20'，及設置在初始底材11上的施體層110。

本發明之方法接著包含沿着埋置脆性平面12進行分離之步驟e)，以一方面形成中間複合結構1'，另一方面形成施體底材之剩餘部111'(圖2e)。

根據一有利實施例，分離步驟e)係在高於步驟d)的沉積溫度之分離溫度下，向堆疊211施加熱處理。詳言之，存在於埋置脆性平面12中的微空腔遵守生長動力學直到斷裂波引發，斷裂波將在埋置脆性平面12的整個範圍中傳播，並造成中間複合結構1'與初始底材之剩餘部111'分離。在操作時，該溫度可介於950°C及1200°C之間，較佳者為介於1000°C及1200°C之間，取決於步驟c)的植入條件。

根據一替代實施例，分離步驟e)係透過對堆疊211施加機械壓力而進行，接著可視需要以熱處理使埋置脆性平面12脆化。該壓力可透過，舉例而言，在靠近埋置脆性平面12處***工具(例如刀刃)而施加。舉例而言，該分離壓力可為大約數GPa，優選為大於2 GPa。

根據又另一實施例，沿著埋置脆性平面12進行之分離步驟e)係在DLI-CVD沉積步驟d)期間或剛結束時發生，更詳細而言在沉積溫度達到900°C至1000°C的範圍時發生。

本發明之製作方法接著包含在1000°C及1800°C之間的溫度下，對中間複合結構1’施加熱處理之步驟f)，以使載體層20’結晶及形成多晶的載體底材20。

所述回火氣氛可特別包含諸如氬、氮、氫、氦或這些氣體的混合物。

所述回火具有從載體層20'中去除氫的作用，並使SiC基質以多晶SiC形式結晶。

所述結晶熱處理可使用同時處理多個結構(批量回火)之習知爐具進行。所述結晶熱處理之常規持續時間在數分鐘至數小時之間。

可視需要選擇在DLI沉積室中原位(in situ) 進行結晶熱處理，其常規持續時間約為數分鐘。

本發明有利的是，溫度升降之梯度(ramp)受到限制，例如小於20°/分鐘、小於5°/分鐘或甚至小於1°/分鐘，以限制裂痕或結構缺陷在該結晶層中出現。

在步驟f)之後可獲得複合結構1，該複合結構1包含單晶碳化矽之薄層10設置在多晶碳化矽製之載體底材20上。

沉積參數(步驟d)及結晶回火參數(步驟f)係經過確定，以使該載體底材20具有： -良好導電性，即低於或等於0.03 ohm.cm，或甚至低於或等於0.01 ohm.cm， -高熱傳導性，即大於或等於150 W.m^-1 .K^-1 ，或甚至大於或等於200 W.m^-1 .K⁻¹ ， -及與薄層10熱膨脹係數相似之熱膨脹係數，即室溫下在3.8^E -6/K與4.2^E -6/K之間。

為獲得這些特性，載體底材20最好具有諸如以下的結構特徵：多晶結構、3C SiC晶粒、[111]定向、在底材主平面中的平均尺寸爲1至50 μm，以及N型摻雜，以使最終電阻率低於或等於0.03 ohm.cm，或甚至低於或等於0.01 ohm.cm。

此外，最好在施體層110及載體底材20之間定義出一非絕緣交界面。該非絕緣交界面之電阻率通常預期為低於1 mohm.cm² 。為了確保該交界面之導電性，存在於施體層110之自由面上的原生氧化物可在沉積步驟d)之前透過濕式或乾式方法以HF(氫氟酸)脫氧去除。作為替代方案，可透過在DLI-CVD沉積步驟d)期間引入摻雜物種，過量摻雜沉積在載體層20'上的前幾奈米。應注意的是，一般而言，在沉積步驟d)期間，可根據摻雜程度與載體底材20的目標導電性，以不同劑量引入摻雜物種，所述導電性將在步驟f)的結晶回火結束時生效。

本發明同樣有利的是，在所述脫氧及/或載體層20’形成之前，可將清潔程序施加到施體底材111，以去除部分或全部可能存在於該底材自由面上的顆粒污染物、金屬污染物或有機污染物。

眾所皆知，在分離步驟e)完成時，複合結構1之薄層10之自由面10a之表面粗糙度在5與100 nm RMS之間(其係以原子力顯微鏡(AFM)掃描20微米x 20微米進行測量)。

接著進行對該複合結構1進行機械及/或化學處理之步驟g)，以使該薄層10的自由表面10a變得平滑，並修正該複合結構1的厚度均勻性(圖2f)。

步驟g)可包含薄層10的自由表面10a的化學機械研磨(MCP)，其通常可去除約50至1000奈米之材料，以獲得小於0.5 nm RMS(以AFM掃描20 x 20 µm)或甚至小於0.3 nm之最終粗糙度。步驟g)亦可包含化學或電漿處理(清潔或蝕刻)，例如SC1/SC2清潔(標準清潔1、標準清潔2)及/或HF(氫氟酸)清潔，及/或N2、Ar、 CF4等電漿，以進一步提高薄層10的自由面10a之品質。

應注意的是，載體層20'之結晶常會在(形成載體底材20之)結晶層中造成裂痕或結構缺陷，從而影響其機械與電氣品質。

因此，步驟g)可包含載體底材20之背面20b的化學機械拋光(MCP)及/或化學處理(蝕刻或清潔)及/或機械處理(修整)，以去除全部或部分前述之裂痕與結構缺陷，從而改進載體底材20之厚度均勻性及其背面20b之粗糙度。從背面去除之厚度可在約100微米至數微米之間。

理想的粗糙度為低於0.5 nm RMS(以原子力顯微鏡(AFM)掃描20微米x 20微米的區域進行測量)，以便製作在複合底材1背面20b上將存在至少一個金屬電極的垂直組件。

在步驟g)期間，亦可研磨或修整複合結構1的邊緣，以使其圓形輪廓的形狀和邊角損耗(cutting edge waste)相容於微電子製程的要求。

應注意的是，施加至載體底材20背面20b之處理，可在分離步驟e)之前，即在複合結構1的正面10a露出之前，視需要地施加至載體層20'的自由面，以限制其污染程度，尤其是在污染性或限制性處理的過程中，例如化學蝕刻或機械研磨(修整)。

根據一有利實施例，該化學機械處理步驟g)包含同時研磨(MCP)複合結構1的正面10a及背面20b，以平滑並提升該複合結構1的厚度均勻性。正面及背面的研磨參數可有所不同，因為c-SiC表面與p-SiC表面的平滑處理通常需要使用不同的耗材。當載體底材20為p-SiC製時，重點尤其放在背面20b的機械研磨部分，以限制化學研磨部分對晶界的優先侵蝕(preferential attack)。舉例而言，可調整研磨參數，例如(研磨頭與研磨盤的)旋轉速度、壓力、研磨劑的濃度及物理特性(即鑽石奈米粒子的直徑約在10 nm與1 µm之間)等，以強化機械研磨部分。

在步驟g)之後，可視需要地在1000°C及1800°C之間的溫度下進行約一小時至最多數小時之熱處理步驟g')。該步驟的目的為透過確保結構或組織缺陷仍存在於薄層10之內部及/或上方，並在適當情況下透過使載體底材20之結晶組構顯著發展而使複合結構1安定，從而使複合結構1相容於後續在薄層10上製作組件所需的高溫熱處理。

本發明之方法可包含在複合結構1之薄層10上磊晶生長單晶碳化矽額外層10'之第二步驟h)(圖2g)。當需要相對較厚(通常約為5至50微米)的有用層100以供製作組件時，可實施這類步驟。

在步驟h)中所施加的溫度可經過選定，以限制因複合結構1而在有用層100(其對應於薄層10與額外層10'之組合)中引起的應力。

最後，該製作方法可包括基於將其作爲初始底材1或施體底材111再利用之目的，修整該施體底材之剩餘部111’的步驟。這類修整步驟係基於對表面110'a(圖2e)的一個或多個處理，例如表面或邊緣化學機械拋光，及/或機械修整，及/或乾式或濕式化學蝕刻。

於步驟b)形成的施體層110之厚度優選為經過界定，以使施體底材111的剩餘部111'可至少被再利用作爲施體底材111兩次。

當轉換層13存在時，要小心使該層保持完整，換言之總是使施體層110有一部分保留在施體底材的剩餘部111'上。這樣一來，當施體層110之該部分不足以用於製作複合結構1時，只需要磊晶生長施體層110的步驟，不需要前面生長轉換層13之步驟。

示例：根據一非限制性且示例性之實施方式，在製作方法之步驟a)中提供的初始底材11為4H多型體c-SiC製晶圓，其相對於＜11-20＞軸的方向為4.0˚±0.5˚、直徑為150 mm，且厚度為350 µm。

在磊晶生長c-SiC施體層110的步驟b)之前，可在初始底材11上進行常規RCA清潔程序(標準清潔1 +標準清潔2)，接著進行過氧硫酸(硫酸及過氧化氫的混合物)，然後是HF(氫氟酸)。

所述磊晶生長係在磊晶腔室中於1650°C的溫度下進行，其前驅物可為，舉例而言，矽烷(SiH4)、丙烷(C3H8)或乙烯(C2H4)，生長出之c-SiC施體層110厚度為30微米(生長速率：10微米/小時)。該施體層具有約1/cm² 的BPD缺陷密度。

氫離子以150 keV之能量及6^E 16 H+/cm² 之劑量穿過施體層110之自由表面而植入。從而在初始底材11中約800 nm的深度處形成埋置脆性平面12。

在施體底材111上進行RCA清潔程序 +過氧硫酸，以從施體層110的自由面去除潛在污染物。

在施體層110上於800°C的溫度下，以二矽雜丁烷(DSB)前驅物在50 Torr的壓力下進行DLI-CVD沉積60分鐘，以使載體層20'的厚度達到至少150微米。在所述條件下，載體層20'係以非晶SiC基質的形式沉積，並包含來自沉積前驅物的反應副產物。

接著在1000°C的溫度下對該堆疊211施加回火50分鐘，分離在所述回火期間於埋置脆性平面處發生。在此分離步驟e)完成時，由薄層10與載體層20’形成之中間複合結構1’會從施體底材111’的剩餘部分離。

接著在氬氣氛下於1200°C的溫度下對該中間複合結構1'進行1小時的結晶熱處理，以形成複合結構1的p-SiC載體底材20。

作為替代方案，所述分離步驟和結晶步驟可在同一熱處理期間進行，例如在中性氣氛中於1200°C的溫度下進行。

對載體底材20的背面進行機械修整，以移除約15至30微米，可去除因SiC基質結晶所產生的裂痕及結構缺陷。

接著進行一個或多個化學機械拋光操作，以恢復薄層10之表面粗糙度及載體底材20背面之表面粗糙度，然後進行常規清潔程序。

當然，本發明不限於所述之實施方式與示例，且對於實施例所為之各種變化，均落入本案申請專利範圍所界定之範疇。

1:複合結構 1’:中間複合結構 10:薄層 10’:額外層 10a:自由面 11:初始底材 11’:初始底材剩餘部分 11a:正面 11b:背面 12:埋置脆性平面 13:單晶轉換層 20:載體底材 20’:載體層 20b:背面 21:中間層 22:額外層 100:有用層 110:施體層 110'a:表面 111:施體底材 111’:剩餘部 211:堆疊

下文關於本發明之實施方式一節，將更清楚說明本發明其他特徵和優點，實施方式係參照所附圖式提供，其中：圖1繪示根據本發明之製作方法所製作之一複合結構；圖2a至圖2g繪示根據本發明之一製作方法之步驟；圖3a及圖3b繪示根據本發明之一製作方法之步驟。

Claims

一種用於製作一複合結構(1)之方法，該複合結構(1)包含單晶碳化矽之一薄層(10)設置在碳化矽之一載體底材(20)上，該方法包括： a) 提供單晶碳化矽之一初始底材(11)之步驟， b)在該初始底材(11)上磊晶生長單晶碳化矽之一施體層(110)以形成一施體底材(111)之步驟，該施體層(110)之晶體缺陷密度低於該初始底材(11)之晶體缺陷密度， c)將輕物種離子植入該施體層(110)以形成一埋置脆性平面(12)之步驟，該埋置脆性平面(12)在其與該施體層(110)之自由表面之間界定出該薄層(10)， d)在低於1100°C的溫度下進行直接注入液體化學氣相沉積，以直接在該施體層(110)之自由表面上形成一載體層(20’)之步驟，該載體層(20’)由至少部分非晶的SiC基質形成， e)沿着該埋置脆性平面(12)進行分離之步驟，從而一方面在該載體層(20’)上形成包含該薄層(10)之一中間複合結構(1’)，另一方面形成該施體底材之剩餘部(111')， f) 在1000°C及1800°C之間的溫度下對該中間複合結構(1’)施加熱處理的步驟，以使該載體層(20’)結晶及形成多晶的該載體底材(20)， g) 對該複合結構(1)進行機械及/或化學處理之步驟，所述處理係施加在該載體底材(20)的自由面，即該複合結構(1)的背面，及/或該薄層(10)的自由面，即該複合結構(1)的正面。
如請求項1之方法，其中所述沉積步驟d)係在100°C及700°C之間的溫度下進行，或甚至最好在200°C及600°C之間的溫度下進行。
如請求項1或2之方法，其中所述沉積步驟d)係在1 Torr及500 Torr之間的壓力下進行。
如請求項1至3中任一項之方法，其中在所述沉積步驟d)期間使用的前驅物選自聚矽烷基乙烯(polysilylethylene)及二矽雜丁烷(disilabutane)。
如請求項1至4中任一項之方法，其中，在所述沉積步驟d)結束時，該載體層(20’)具有的厚度大於或等於10微米，甚至大於或等於50微米，或甚至大於或等於100微米，或甚至大於或等於200微米。
如請求項1至5中任一項之方法，其中化學蝕刻、機械研磨及/或化學機械拋光，係在步驟d)與步驟e)之間施加至該載體層(20’)的自由面。
如請求項1至6中任一項之方法，其中步驟a)包括在該初始底材(11)上形成一單晶轉換層(13)，以將該初始底材(11)的底面差排(basal plane dislocation)缺陷轉換爲貫穿刃狀差排(threading edge dislocation)缺陷。
如請求項1至7中任一項之方法，其中所述磊晶生長步驟b)係在高於1200°C的溫度下進行，最好在1500°C及1650°C之間的溫度下進行。
如請求項1至8中任一項之方法，其中所述分離步驟e)係在高於步驟d)的沉積溫度的溫度下進行。
如請求項1至8中任一項之方法，其中所述分離步驟e)在所述沈積步驟d)期間發生，優選在步驟d)結束時發生。
如請求項1至9中任一項之方法，其中所述分離步驟e)及所述結晶步驟f)係在同一熱處理期間進行。
如請求項1至11中任一項之方法，其中步驟g)包括同時化學機械拋光該複合結構(1)的正面和背面。
如請求項1至12中任一項之方法，其更包括基於將其作爲初始底材或施體底材再利用之目的，修整該施體底材之剩餘部(111')的步驟。