CN110968148A - 一种定时校准方法、装置及定时器 - Google Patents

一种定时校准方法、装置及定时器 Download PDF

Info

Publication number
CN110968148A
CN110968148A CN201811142820.9A CN201811142820A CN110968148A CN 110968148 A CN110968148 A CN 110968148A CN 201811142820 A CN201811142820 A CN 201811142820A CN 110968148 A CN110968148 A CN 110968148A
Authority
CN
China
Prior art keywords
clock signal
frequency clock
sampling
timer
actual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811142820.9A
Other languages
English (en)
Inventor
彭小卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gree Electric Appliances Inc of Zhuhai
Original Assignee
Gree Electric Appliances Inc of Zhuhai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gree Electric Appliances Inc of Zhuhai filed Critical Gree Electric Appliances Inc of Zhuhai
Priority to CN201811142820.9A priority Critical patent/CN110968148A/zh
Publication of CN110968148A publication Critical patent/CN110968148A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14Time supervision arrangements, e.g. real time clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Clocks (AREA)

Abstract

本发明涉及一种定时校准方法、装置及定时器,该方法包括:利用高频时钟信号采样定时器的内部低频时钟信号;根据采样结果,对定时器进行校准。本发明提供的技术方案,利用高频时钟信号采样定时器的内部低频时钟信号,根据采样结果,对定时器进行校准,解决了定时器内部低频时钟信号触发定时器计时时,定时不准的问题,满足用户低成本和低功耗的要求。

Description

一种定时校准方法、装置及定时器
技术领域
本发明涉及芯片时钟校准技术领域,具体涉及一种定时校准方法、装置及定时器。
背景技术
目前IC(Integrated Circuit,集成电路)芯片的时钟来源包括:内部的RC振荡器和外部的晶体振荡器。其中,内部的RC振荡器包括:HIRC高频振荡器和LIRC低频振荡器;外部的晶体振荡器包括:HOSC高频振荡器和LOSC低频振荡器;外部的晶体振荡器,晶振精度高,且受温度影响小;而内部的内部的RC振荡器的时钟精度低,且受温度影响大。
IC芯片内部的HIRC和LIRC,在CP/FT(Chip Probing/Final Test,晶圆测试/功能测试)时会在常温下进行校准一次,使得输出的时钟频率接近理论值,并把校准值写入OTP(One-time Password,也称动态口令)中,以后IC芯片会使用这个值。但这个校准值不可修改,即只是一种温度下的校准值。
实际应用中,RTC(Real_Time Clock,驱动程序)定时器使用外部的低频时钟时,定时确实比较准确,但是有时候,为了节省一个外部的低频晶振,或者在低功耗休眠模式下,外部的晶振以及内部的HIRC都需要关闭,只能使用内部的LIRC。而使用内部的LIRC作为定时时钟时,由于温度影响,时钟频率会有2%左右的误差,这样必然导致定时不准。
发明内容
为至少在一定程度上克服相关技术中存在的问题,本发明提供一种定时校准方法、装置及定时器,以解决现有技术中定时器内部低频时钟信号触发定时器计时时,定时不准的问题。
根据本发明实施例的第一方面,提供一种定时校准方法,包括:
利用高频时钟信号采样定时器的内部低频时钟信号;
根据采样结果,对定时器进行校准。
优选地,所述根据采样结果,对定时器进行校准,包括:
根据采样结果计算补偿值;
读取定时器的当前时间,并在当前时间上补偿所述补偿值,得到校准后的时间。
优选地,所述根据采样结果计算补偿值,包括:
获取预设采样时长内,所述高频时钟信号的实际采样次数;
计算预设采样时长内,所述高频时钟信号的理论采样次数;
根据所述实际采样次数与理论采样次数的差值,计算补偿值。
优选地,所述在当前时间上补偿所述补偿值,包括:
如果所述实际采样次数大于所述理论采样次数,则在当前时间上增加所述补偿值的绝对值;或者,
如果所述实际采样次数小于所述理论采样次数,则在当前时间上减小所述补偿值的绝对值。
优选地,所述高频时钟信号的频率与所述内部低频时钟信号的频率的比值大于预设数值。
优选地,所述高频时钟信号包括:定时器的外部高频时钟信号。
优选地,所述利用高频时钟信号采样定时器的内部低频时钟信号,包括:
在定时器正常运行后,或者,定时器休眠唤醒后,利用高频时钟信号采样定时器的内部低频时钟信号。
优选地,所述内部低频时钟信号为LIRC时钟信号。
优选地,所述高频时钟信号为HOSC时钟信号。
根据本发明实施例的第二方面,提供一种定时校准装置,包括:
采样模块,用于利用高频时钟信号采样定时器的内部低频时钟信号;
校准模块,用于根据采样结果,对定时器进行校准。
优选地,所述校准模块,包括:
计算模块,用于根据采样结果计算补偿值;
补偿模块,用于读取定时器的当前时间,并在当前时间上补偿所述补偿值,得到校准后的时间。
优选地,所述计算模块,具体用于:
获取预设采样时长内,所述高频时钟信号的实际采样次数;
计算预设采样时长内,所述高频时钟信号的理论采样次数;
根据所述实际采样次数与理论采样次数的差值,计算补偿值。
优选地,所述获取预设采样时长内,所述高频时钟信号的实际采样次数,包括:
响应所述采样模块的中断,根据所述中断次数,得到实际采样次数;
或者,
读取所述采样模块的状态寄存器的数值,根据所述数值,得到实际采样次数。
优选地,所述获取预设采样时长内,所述高频时钟信号的实际采样次数,具体为:
通过计数寄存器,获取获取预设采样时长内,所述高频时钟信号的实际采样次数。
根据本发明实施例的第三方面,提供一种定时器,包括:如上述的定时校准装置。
本发明的实施例提供的技术方案可以包括以下有益效果:
利用高频时钟信号采样定时器的内部低频时钟信号,根据采样结果,对定时器进行校准,解决了定时器内部低频时钟信号触发定时器计时时,定时不准的问题,满足用户低成本和低功耗的要求。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本发明。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本发明的实施例,并与说明书一起用于解释本发明的原理。
图1是根据一示例性实施例示出的一种定时校准方法的流程图;
图2是根据一示例性实施例示出的LIRC时钟信号的波形示意图;
图3是根据一示例性实施例示出的LIRC时钟信号被采样的波形示意图;
图4是根据另一示例性实施例示出的一种定时校准方法的流程图;
图5是根据一示例性实施例示出的一种定时校准装置的示意框图;
图6是根据另一示例性实施例示出的一种定时校准装置的示意框图。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。
图1是根据一示例性实施例示出的一种定时校准方法的流程图,如图1所示,该方法包括:
步骤S11、利用高频时钟信号采样定时器的内部低频时钟信号;
步骤S12、根据采样结果,对定时器进行校准。
需要说明的是,本实施例提供的这种定时校准方法,适用于集成芯片中。
本实施例提供的技术方案,利用高频时钟信号采样定时器的内部低频时钟信号,根据采样结果,对定时器进行校准,解决了定时器内部低频时钟信号触发定时器计时时,定时不准的问题,满足用户低成本和低功耗的要求。
优选地,所述根据采样结果,对定时器进行校准,包括:
根据采样结果计算补偿值;
读取定时器的当前时间,并在当前时间上补偿所述补偿值,得到校准后的时间。
可以理解的是,本实施例提供的技术方案,定时器计时校准方法简单,便于操作易实施,成本低,用户体验度高。
优选地,所述根据采样结果计算补偿值,包括:
获取预设采样时长内,所述高频时钟信号的实际采样次数;
计算预设采样时长内,所述高频时钟信号的理论采样次数;
根据所述实际采样次数与理论采样次数的差值,计算补偿值。
优选地,所述根据所述实际采样次数与理论采样次数的差值,计算补偿值,具体为:根据公式:补偿值=(实际采样次数-理论采样次数)/理论采样次数,或者,补偿值=(理论采样次数-实际采样次数)/理论采样次数。
需要说明的是,所述预设采样时长,根据用户需要进行配置。
需要说明的是,所述获取预设采样时长内,所述高频时钟信号的实际采样次数,可以通过计数寄存器实现;所述计算预设采样时长内,所述高频时钟信号的理论采样次数,可以通过软件实现。本实施例提供的技术方案,软硬件结合,便于操作易实施,成本低,用户体验度高。
优选地,所述在当前时间上补偿所述补偿值,包括:
如果所述实际采样次数大于所述理论采样次数,则在当前时间上增加所述补偿值的绝对值;或者,
如果所述实际采样次数小于所述理论采样次数,则在当前时间上减小所述补偿值的绝对值。
为了便于理解,现举例说明如下:
假设高频时钟信号的频率为8MHz,定时器的内部低频时钟信号的频率为10KHz,预设采样时长为1s。
在预设采样时长1s内,高频时钟信号理论上应该采样8000000次,如果采样模块的计数寄存器显示的实际采样次数大于8000000,说明高频时钟信号采样时间多了,也就是低频时钟信号慢了,那么当前时间上需要增加这个误差值(即,所述补偿值的绝对值),当前时间=定时器当前显示的时间(单位为秒)(1+(实际采样次数-8000000)/8000000)。
反之,如果采样模块的计数寄存器显示的实际采样次数小于8000000,说明低频时钟信号快了,那么当前时间上需要减去这个误差值(即,所述补偿值的绝对值),当前时间=定时器当前显示的时间(单位为秒)(1-(8000000-实际采样次数)/8000000)。
优选地,所述高频时钟信号的频率与所述内部低频时钟信号的频率的比值大于预设数值。
可以理解的是,定时校准校的核心是使用高精度的高频时钟信号采样定时器内部的低频时钟信号,得到采样值,然后通过软件计算的方式得到补偿值,根据补偿值,得到校准后的定时数据。因为定时器内部的低频时钟信号一般都是几KHz到几百KHz的信号,所以高频时钟信号尽量选择MHz量级的时钟。如果高频时钟信号和低频时钟信号的频率相差不大,会大大影响定时器的定时校准效果。
可以理解的是,根据采样定律,所述高频时钟信号的频率至少应该是低频时钟信号的频率的2倍。
优选地,所述高频时钟信号包括:定时器的外部高频时钟信号。
优选地,所述利用高频时钟信号采样定时器的内部低频时钟信号,包括:
在定时器正常运行后,或者,定时器休眠唤醒后,利用高频时钟信号采样定时器的内部低频时钟信号。
可以理解的是,若采用定时器的外部高频时钟信号对定时器内部的低频时钟信号进行采样,需要等到存在高频时钟信号时,才能实现对定时器的定时校准。所以,在定时器正常运行后,或者,定时器休眠唤醒后,利用高频时钟信号采样定时器的内部低频时钟信号。
优选地,所述内部低频时钟信号为LIRC时钟信号。
优选地,所述高频时钟信号为HOSC时钟信号。
图2给出了低频时钟信号为LIRC时钟信号时的波形示意图。参见图2,LIRC时钟信号的每个上升沿到来时,定时器的计数加1。图2中示意的LIRC时钟信号的频率为10KHz。
图3给出了利用HOSC时钟信号去采样有偏差的LIRC时钟信号时的波形示意图。参见图3,在预设的采样时长1秒内,HOSC时钟信号去采样LIRC时钟信号,采样模块的计数寄存器对实际采样次数进行计时。
可以理解的是,在外部的晶振以及内部的HIRC都需要关闭,只能使用内部的LIRC时钟信号进行定时时,采用高精度的HOSC时钟信号去采样有偏差的LIRC时钟信号,无需另外去引入高频时钟信号,通过校准补偿,提高定时精度,成本低,功耗少,用户体验度高。
图4是根据一示例性实施例示出的一种定时校准方法的流程图,如图4所示,该方法包括:
步骤S21、利用高频时钟信号采样定时器的内部低频时钟信号;
步骤S22、获取预设采样时长内,所述高频时钟信号的实际采样次数;
步骤S23、计算预设采样时长内,所述高频时钟信号的理论采样次数;
步骤S24、根据所述实际采样次数与理论采样次数的差值,计算补偿值;
步骤S25、读取定时器的当前时间;
步骤S26、如果所述实际采样次数大于所述理论采样次数,则在当前时间上增加所述补偿值的绝对值;
步骤S27、如果所述实际采样次数小于所述理论采样次数,则在当前时间上减小所述补偿值的绝对值;
步骤S28、输出校准后的时间。
优选地,所述高频时钟信号的频率与所述内部低频时钟信号的频率的比值大于预设数值。
优选地,所述高频时钟信号包括:定时器的外部高频时钟信号。
优选地,所述利用高频时钟信号采样定时器的内部低频时钟信号,包括:
在定时器正常运行后,或者,定时器休眠唤醒后,利用高频时钟信号采样定时器的内部低频时钟信号。
优选地,所述内部低频时钟信号为LIRC时钟信号。
优选地,所述高频时钟信号为HOSC时钟信号。
本实施例提供的技术方案,利用高频时钟信号采样定时器的内部低频时钟信号,根据采样结果,对定时器进行校准,解决了定时器内部低频时钟信号触发定时器计时时,定时不准的问题,满足用户低成本和低功耗的要求。
图5是根据一示例性实施例示出的一种定时校准装置100的示意框图,如图5所示,该装置100包括:
采样模块101,用于利用高频时钟信号采样定时器的内部低频时钟信号;
校准模块102,用于根据采样结果,对定时器进行校准。
本实施例提供的技术方案,利用高频时钟信号采样定时器的内部低频时钟信号,根据采样结果,对定时器进行校准,解决了定时器内部低频时钟信号触发定时器计时时,定时不准的问题,满足用户低成本和低功耗的要求。
参见图6,优选地,所述校准模块102,包括:
计算模块1021,用于根据采样结果计算补偿值;
补偿模块1022,用于读取定时器的当前时间,并在当前时间上补偿所述补偿值,得到校准后的时间。
可以理解的是,本实施例提供的技术方案,定时器计时校准方法简单,便于操作易实施,成本低,用户体验度高。
优选地,所述计算模块1021,具体用于:
获取预设采样时长内,所述高频时钟信号的实际采样次数;
计算预设采样时长内,所述高频时钟信号的理论采样次数;
根据所述实际采样次数与理论采样次数的差值,计算补偿值。
优选地,所述根据所述实际采样次数与理论采样次数的差值,计算补偿值,具体为:根据公式:补偿值=(实际采样次数-理论采样次数)/理论采样次数,或者,补偿值=(理论采样次数-实际采样次数)/理论采样次数。
需要说明的是,所述预设采样时长,根据用户需要进行配置。
优选地,所述获取预设采样时长内,所述高频时钟信号的实际采样次数,包括:
响应所述采样模块的中断,根据所述中断次数,得到实际采样次数;
或者,
读取所述采样模块的状态寄存器的数值,根据所述数值,得到实际采样次数。
优选地,所述获取预设采样时长内,所述高频时钟信号的实际采样次数,具体为:
通过计数寄存器,获取获取预设采样时长内,所述高频时钟信号的实际采样次数。
需要说明的是,所述获取预设采样时长内,所述高频时钟信号的实际采样次数,可以通过计数寄存器实现;所述计算预设采样时长内,所述高频时钟信号的理论采样次数,可以通过软件实现。本实施例提供的技术方案,软硬件结合,便于操作易实施,成本低,用户体验度高。
本实施例提供的技术方案,利用高频时钟信号采样定时器的内部低频时钟信号,根据采样结果,对定时器进行校准,解决了定时器内部低频时钟信号触发定时器计时时,定时不准的问题,满足用户低成本和低功耗的要求。
优选地,所述在当前时间上补偿所述补偿值,包括:
如果所述实际采样次数大于所述理论采样次数,则在当前时间上增加所述补偿值的绝对值;或者,
如果所述实际采样次数小于所述理论采样次数,则在当前时间上减小所述补偿值的绝对值。
为了便于理解,现举例说明如下:
假设高频时钟信号的频率为8MHz,定时器的内部低频时钟信号的频率为10KHz,预设采样时长为1s。
在预设采样时长1s内,高频时钟信号理论上应该采样8000000次,如果采样模块的计数寄存器显示的实际采样次数大于8000000,说明高频时钟信号采样时间多了,也就是低频时钟信号慢了,那么当前时间上需要增加这个误差值(即,所述补偿值的绝对值),当前时间=定时器当前显示的时间(单位为秒)(1+(实际采样次数-8000000)/8000000)。
反之,如果采样模块的计数寄存器显示的实际采样次数小于8000000,说明低频时钟信号快了,那么当前时间上需要减去这个误差值(即,所述补偿值的绝对值),当前时间=定时器当前显示的时间(单位为秒)(1-(8000000-实际采样次数)/8000000)。
优选地,所述高频时钟信号的频率与所述内部低频时钟信号的频率的比值大于预设数值。
可以理解的是,定时校准校的核心是使用高精度的高频时钟信号采样定时器内部的低频时钟信号,得到采样值,然后通过软件计算的方式得到补偿值,根据补偿值,得到校准后的定时数据。因为定时器内部的低频时钟信号一般都是几KHz到几百KHz的信号,所以高频时钟信号尽量选择MHz量级的时钟。如果高频时钟信号和低频时钟信号的频率相差不大,会大大影响定时器的定时校准效果。
可以理解的是,根据采样定律,所述高频时钟信号的频率至少应该是低频时钟信号的频率的2倍。
优选地,所述高频时钟信号包括:定时器的外部高频时钟信号。
优选地,所述利用高频时钟信号采样定时器的内部低频时钟信号,包括:
在定时器正常运行后,或者,定时器休眠唤醒后,利用高频时钟信号采样定时器的内部低频时钟信号。
可以理解的是,若采用定时器的外部高频时钟信号对定时器内部的低频时钟信号进行采样,需要等到存在高频时钟信号时,才能实现对定时器的定时校准。所以,在定时器正常运行后,或者,定时器休眠唤醒后,利用高频时钟信号采样定时器的内部低频时钟信号。
优选地,所述内部低频时钟信号为LIRC时钟信号。
优选地,所述高频时钟信号为HOSC时钟信号。
根据一示例性实施例示出的一种定时器,包括:如上述的定时校准装置。
本实施例提供的技术方案,利用高频时钟信号采样定时器的内部低频时钟信号,根据采样结果,对定时器进行校准,解决了定时器内部低频时钟信号触发定时器计时时,定时不准的问题,满足用户低成本和低功耗的要求。
可以理解的是,上述各实施例中相同或相似部分可以相互参考,在一些实施例中未详细说明的内容可以参见其他实施例中相同或相似的内容。
需要说明的是,在本发明的描述中,术语“第一”、“第二”等仅用于描述目的,而不能理解为指示或暗示相对重要性。此外,在本发明的描述中,除非另有说明,“多个”的含义是指至少两个。
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为,表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分,并且本发明的优选实施方式的范围包括另外的实现,其中可以不按所示出或讨论的顺序,包括根据所涉及的功能按基本同时的方式或按相反的顺序,来执行功能,这应被本发明的实施例所属技术领域的技术人员所理解。
应当理解,本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中,多个步骤或方法可以用存储在存储器中且由合适的指令执行***执行的软件或固件来实现。例如,如果用硬件来实现,和在另一实施方式中一样,可用本领域公知的下列技术中的任一项或他们的组合来实现:具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路,具有合适的组合逻辑门电路的专用集成电路,可编程门阵列(PGA),现场可编程门阵列(FPGA)等。
本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成,所述的程序可以存储于一种计算机可读存储介质中,该程序在执行时,包括方法实施例的步骤之一或其组合。
此外,在本发明各个实施例中的各功能单元可以集成在一个处理模块中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现,也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时,也可以存储在一个计算机可读取存储介质中。
上述提到的存储介质可以是只读存储器,磁盘或光盘等。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (15)

1.一种定时校准方法,其特征在于,包括:
利用高频时钟信号采样定时器的内部低频时钟信号;
根据采样结果,对定时器进行校准。
2.根据权利要求1所述的方法,其特征在于,所述根据采样结果,对定时器进行校准,包括:
根据采样结果计算补偿值;
读取定时器的当前时间,并在当前时间上补偿所述补偿值,得到校准后的时间。
3.根据权利要求2所述的方法,其特征在于,所述根据采样结果计算补偿值,包括:
获取预设采样时长内,所述高频时钟信号的实际采样次数;
计算预设采样时长内,所述高频时钟信号的理论采样次数;
根据所述实际采样次数与理论采样次数的差值,计算补偿值。
4.根据权利要求3所述的方法,其特征在于,所述在当前时间上补偿所述补偿值,包括:
如果所述实际采样次数大于所述理论采样次数,则在当前时间上增加所述补偿值的绝对值;或者,
如果所述实际采样次数小于所述理论采样次数,则在当前时间上减小所述补偿值的绝对值。
5.根据权利要求1所述的方法,其特征在于,所述高频时钟信号的频率与所述内部低频时钟信号的频率的比值大于预设数值。
6.根据权利要求1所述的方法,其特征在于,
所述高频时钟信号包括:定时器的外部高频时钟信号。
7.根据权利要求1所述的方法,其特征在于,所述利用高频时钟信号采样定时器的内部低频时钟信号,包括:
在定时器正常运行后,或者,定时器休眠唤醒后,利用高频时钟信号采样定时器的内部低频时钟信号。
8.根据权利要求1~7任一项所述的方法,其特征在于,所述内部低频时钟信号为LIRC时钟信号。
9.根据权利要求1~7任一项所述的方法,其特征在于,所述高频时钟信号为HOSC时钟信号。
10.一种定时校准装置,其特征在于,包括:
采样模块,用于利用高频时钟信号采样定时器的内部低频时钟信号;
校准模块,用于根据采样结果,对定时器进行校准。
11.根据权利要求10所述的装置,其特征在于,所述校准模块,包括:
计算模块,用于根据采样结果计算补偿值;
补偿模块,用于读取定时器的当前时间,并在当前时间上补偿所述补偿值,得到校准后的时间。
12.根据权利要求11所述的装置,其特征在于,所述计算模块,具体用于:
获取预设采样时长内,所述高频时钟信号的实际采样次数;
计算预设采样时长内,所述高频时钟信号的理论采样次数;
根据所述实际采样次数与理论采样次数的差值,计算补偿值。
13.根据权利要求12所述的装置,其特征在于,所述获取预设采样时长内,所述高频时钟信号的实际采样次数,包括:
响应所述采样模块的中断,根据所述中断次数,得到实际采样次数;
或者,
读取所述采样模块的状态寄存器的数值,根据所述数值,得到实际采样次数。
14.根据权利要求12或13所述的装置,其特征在于,所述获取预设采样时长内,所述高频时钟信号的实际采样次数,具体为:
通过计数寄存器,获取获取预设采样时长内,所述高频时钟信号的实际采样次数。
15.一种定时器,其特征在于,包括:如权利要求10~14任一项所述的定时校准装置。
CN201811142820.9A 2018-09-28 2018-09-28 一种定时校准方法、装置及定时器 Pending CN110968148A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811142820.9A CN110968148A (zh) 2018-09-28 2018-09-28 一种定时校准方法、装置及定时器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811142820.9A CN110968148A (zh) 2018-09-28 2018-09-28 一种定时校准方法、装置及定时器

Publications (1)

Publication Number Publication Date
CN110968148A true CN110968148A (zh) 2020-04-07

Family

ID=70027144

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811142820.9A Pending CN110968148A (zh) 2018-09-28 2018-09-28 一种定时校准方法、装置及定时器

Country Status (1)

Country Link
CN (1) CN110968148A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112419628A (zh) * 2020-11-20 2021-02-26 深圳市捷诚技术服务有限公司 Rtc校准方法、装置、计算机可读介质及pos机
CN113805463A (zh) * 2021-09-08 2021-12-17 珠海格力电器股份有限公司 一种空调定时时间校准的方法
CN114138056A (zh) * 2021-11-04 2022-03-04 珠海格力节能环保制冷技术研究中心有限公司 显示终端时钟校准方法、装置及显示终端
CN114860323A (zh) * 2022-05-20 2022-08-05 重庆御芯微信息技术有限公司 一种低功耗精确定时唤醒方法和装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106130547A (zh) * 2016-06-20 2016-11-16 大唐微电子技术有限公司 一种时钟频率校准方法和装置
CN106774638A (zh) * 2017-01-25 2017-05-31 深圳贝特莱电子科技股份有限公司 一种定时器校准方法
CN108063617A (zh) * 2017-11-20 2018-05-22 珠海慧联科技有限公司 一种低频rc振荡器的时钟频率校准方法和***

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106130547A (zh) * 2016-06-20 2016-11-16 大唐微电子技术有限公司 一种时钟频率校准方法和装置
CN106774638A (zh) * 2017-01-25 2017-05-31 深圳贝特莱电子科技股份有限公司 一种定时器校准方法
CN106774638B (zh) * 2017-01-25 2019-09-10 深圳贝特莱电子科技股份有限公司 一种定时器校准方法
CN108063617A (zh) * 2017-11-20 2018-05-22 珠海慧联科技有限公司 一种低频rc振荡器的时钟频率校准方法和***

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112419628A (zh) * 2020-11-20 2021-02-26 深圳市捷诚技术服务有限公司 Rtc校准方法、装置、计算机可读介质及pos机
CN113805463A (zh) * 2021-09-08 2021-12-17 珠海格力电器股份有限公司 一种空调定时时间校准的方法
CN114138056A (zh) * 2021-11-04 2022-03-04 珠海格力节能环保制冷技术研究中心有限公司 显示终端时钟校准方法、装置及显示终端
CN114138056B (zh) * 2021-11-04 2024-05-17 珠海格力节能环保制冷技术研究中心有限公司 显示终端时钟校准方法、装置及显示终端
CN114860323A (zh) * 2022-05-20 2022-08-05 重庆御芯微信息技术有限公司 一种低功耗精确定时唤醒方法和装置

Similar Documents

Publication Publication Date Title
CN110968148A (zh) 一种定时校准方法、装置及定时器
CN110380724B (zh) Rtc时钟频率温度补偿芯片
US7852099B1 (en) Frequency trimming for internal oscillator for test-time reduction
US20050270108A1 (en) Method and apparatus for calibration of a low frequency oscillator in a processor based system
CN101452307B (zh) 实时时钟校准***及其方法
CN103176400A (zh) 智能电表时钟校准方法
CN112506266A (zh) 芯片时钟源的计时校准方法、装置及带有时钟源的芯片
US11356105B2 (en) Method for calibrating crystal frequency offset through internal loop of central processing unit
CN114924119B (zh) 时钟芯片及频率测量方法
CN101995816B (zh) 一种钟表自动校准方法和钟表自动校准装置
CN115184759A (zh) 一种识别晶振激发性跳变的频率/温度特性测试方法及***
CN113970698A (zh) 一种校准片外晶振的方法与***
CN101030777B (zh) 实时时钟源及其校准装置与方法
US7567135B2 (en) Power monitoring device and methods thereof
US20190033956A1 (en) Method for determining voltage of processor of terminal, and terminal
CN108418580B (zh) 一种通过频率计测量中央处理器内部锁相环稳定性的方法
CN116483161A (zh) 芯片内部时钟源调节方法、装置、设备及存储介质
CN114167942B (zh) 芯片内部时钟频率校准方法,计算机设备及可读存储介质
CN115268564A (zh) 用于校准芯片电路的方法、***、设备和介质
CN115549645A (zh) 一种基于机器学习的时钟校准方法、***及设备
CN212364801U (zh) 烟感探测器mcu的rtc校准电路
CN112737574A (zh) 一种芯片内部时钟源的计时校准方法及相关装置
CN101136627B (zh) 一种能够自动设置高稳恒温晶体振荡器参数的方法
TWI529710B (zh) 用於記憶體裝置之電力管理技術
CN101464822A (zh) 一种cpu定时器准确性的测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200407