CN107959492B - 用于驱动电子开关的方法和驱动电路及电子保险丝电路 - Google Patents

用于驱动电子开关的方法和驱动电路及电子保险丝电路 Download PDF

Info

Publication number
CN107959492B
CN107959492B CN201710977458.6A CN201710977458A CN107959492B CN 107959492 B CN107959492 B CN 107959492B CN 201710977458 A CN201710977458 A CN 201710977458A CN 107959492 B CN107959492 B CN 107959492B
Authority
CN
China
Prior art keywords
circuit
pull
input
node
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710977458.6A
Other languages
English (en)
Other versions
CN107959492A (zh
Inventor
克里斯蒂安·杰拉西
奥克塔维安·巴尔布
马库斯·拉杜尔纳
卢卡·彼得鲁齐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107959492A publication Critical patent/CN107959492A/zh
Application granted granted Critical
Publication of CN107959492B publication Critical patent/CN107959492B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08104—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3565—Bistables with hysteresis, e.g. Schmitt trigger
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356182—Bistable circuits using complementary field-effect transistors with additional means for controlling the main nodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)

Abstract

本文描述了一种用于驱动电子开关的方法和驱动电路及电子保险丝电路。根据一个实施例，驱动电路包括具有用于接收缓冲器输入信号的输入节点的输入缓冲器、耦接至输入节点和接地节点的下拉电路以及耦接至输入节点和电源节点的上拉电路。驱动电路还包括被配置成激活下拉电路或上拉电路的控制电路。当缓冲器输入信号的电压电平高于第一阈值时，上拉电路被激活，并且当缓冲器输入信号的电压电平低于第二阈值时，下拉电路被激活。

Description

用于驱动电子开关的方法和驱动电路及电子保险丝电路
技术领域
本公开总体上涉及电子开关和保护电路的方面，更具体地涉及用于电子开关的驱动电路。
背景技术
几乎每个电气设备(例如，在机动车辆中，在房屋中，较大设备的电气子***)包括提供过电流保护的一个或更多个保险丝。标准保险丝包括一根电线，其在通过保险丝的电流低于标称电流的情况下提供低欧姆电流路径。然而，该根电线被设计成在通过保险丝的电流超过标称电流达特定时间时发热并熔化或蒸发。一旦被触发，保险丝就必须被新的保险丝替代。
保险丝越来越多地被断路器替代。断路器是一种自动操作的电气开关，其被设计成保护电路免于过电流或过载或短路造成的损坏。断路器可以包括机电继电器，当检测到过电流(即，超过标称电流的电流)时，机电继电器被触发以将受保护的电路与电源断开。在许多应用中(例如，在机动车辆的车载电源中)，可以使用电子开关(例如，MOS晶体管、IGBT等)来实现断路器，以在过电流的情况下将受保护的电路与电源断开。这样的电子断路器也可以被称为电子保险丝(e-fuse或智能保险丝)。除了其作为断路器的功能以外，电子保险丝还可以用于定期地接通和关断负载。通常，使用所谓的驱动电路或简称为驱动器(在MOS晶体管的情况下为栅极驱动器)来控制诸如MOS晶体管的电子开关的开关状态(接通/关断)。
然而，至少在一些电子断路器(e-fuse)中，共同的驱动电路在容错和功能安全方面可能是不足够的，这特别是在机动车辆应用中可能是一个问题，在机动车辆应用中，必须符合关于功能安全的标准(例如ISO26262)。
发明内容
本文描述了一种用于电子开关的驱动电路。根据一个实施例，驱动电路包括具有用于接收缓冲器输入信号的输入节点的输入缓冲器、耦接至输入节点和接地节点的下拉电路以及耦接至输入节点和电源节点的上拉电路。驱动电路还包括被配置成激活下拉电路或上拉电路的控制电路。当缓冲器输入信号的电压电平高于第一阈值时，上拉电路被激活，并且当缓冲器输入信号的电压电平低于第二阈值时，下拉电路被激活。
此外，描述了一种用于驱动电子开关的方法。根据一个实施例，该方法包括在输入缓冲器的输入节点处接收缓冲器输入信号。当缓冲器输入信号的电压电平高于第一阈值时，通过激活上拉电路来上拉输入缓冲器的输出节点处的电压电平，或者当缓冲器输入信号的电压电平低于第二阈值时，通过激活下拉电路来下拉输入缓冲器的输出节点处的电压电平。
此外，本文描述了一种电子保险丝电路。根据一个实施例，电子保险丝电路包括可操作地耦接至负载并且被配置成将负载与电源连接和断开的电子开关。此外，电子保险丝电路包括耦接至电子开关的控制电极的驱动电路。驱动电路包括：输入缓冲器，其包括用于接收缓冲器输入信号的输入节点；耦接至输入节点和接地节点的下拉电路；以及耦接至输入节点和电源节点的上拉电路。此外，驱动电路包括被配置成激活下拉电路或上拉电路的控制电路。当缓冲器输入信号的电压电平高于第一阈值时，上拉电路被激活，并且当缓冲器输入信号的电压电平低于第二阈值时，下拉电路被激活。
附图说明
参考以下描述和附图可以更好地理解本发明。附图中的部件不一定按比例绘制，而是将重点放在说明本发明的原理上。此外，在附图中，相似的附图标记表示相应的部分。在附图中：
图1示意性地示出了具有电子开关和被配置成驱动电子开关的控制电路的电子电路的一个示例性应用。
图2示出了控制电路的一个示例性实现。
图3是示出包括在图2所示的控制电路中的逻辑电路的操作的一个示例的时序图。
图4示出了逻辑电路的一个示例性实现。
图5更详细地示出了包括在用于驱动电子开关的控制电路中的驱动电路，驱动电路具有输入缓冲器和电平移位器。
图6示出了图5的驱动电路的一个常见实现。
图7示出了根据一个实施例的输入缓冲器的一个示例性实现。
图8更详细地示出了图7的示例。
图9示出了根据一个实施例的电平移位器的一个示例性实现。
具体实施方式
在下面的详细描述中参考了附图。附图构成说明书的一部分，并且通过说明的方式示出了可以实践本发明的特定示例性实施例。应当理解，除非另有特别说明，否则本文所描述的各种实施例的特征可以彼此组合。
图1示出了可以作为电子保险丝F工作的电子电路的一个示例。电子电路包括具有控制节点21的电子开关2以及第一负载节点22与第二负载节点23之间的负载电流路径。电子电路还包括耦接至电子开关2的控制节点21并且被配置成驱动电子开关2的控制电路1。具有电子开关2和控制电路1的电子电路可以整体地集成在一个半导体管芯(芯片)上，或者可以被集成在布置在一个集成电路封装中的两个半导体管芯中。电子电路被配置成驱动可以与电子开关2的负载电流路径串联连接的负载Z(图1中虚线所示)。由此，电子开关2和负载Z的串联电路可以连接在电源节点之间，在电源节点处可以提供正电源电位和负电源电位或接地电位GND(零伏特)。在下文中，将两个电源节点之间的电压称为电源电压VB。负载Z可以根据例如由微控制器8提供给控制电路1的输入信号SIN而被接通和关断。然而，取决于应用，输入信号SIN可以由任何其它电路而不是微控制器来生成。
在一个示例性应用中，电子电路可以用于驱动机动车辆中的负载Z。在这种情况下，提供电源电压VB的电源是机动车辆的电池。“驱动负载”可以包括通过接通或关断电子开关2来接通或关断负载。负载可以是机动车辆中使用的任意负载。负载Z的示例尤其包括不同类型的灯、不同类型的电动机、继电器、加热***等。在图1所示的示例中，电子开关2和负载Z以高边配置连接。也就是说，负载Z连接在电子开关2与接地节点GND之间。然而，这仅是一个示例。电子开关2和负载Z也可以以低边配置或以任何其它配置连接。例如，在低边配置中，电子开关连接在负载Z与接地节点GND之间。
根据图1的示例，负载Z可以经由导电线连接至电子开关2。取决于电子电路和相应的负载Z位于机动车辆的电气设备中的位置，电线可以具有几十厘米或甚至更长(例如长达10米)的相当长的长度。现代的机动车辆包括多个电气负载，使得需要多条电线将各个负载连接至其相应的电子开关。为了节省成本和资源，期望对各个电线进行尺寸设计，使得它们能长期承受与相应负载的标称电流对应的电流。然而，如果电流升高到标称电流以上，则电线可能会由于过热而被损坏或甚至被破坏。根据一个示例性实施例，控制电路1因此具有监测通过电子开关2的负载电流IL并且在检测到过载情况时关断电子开关2以保护电线(和负载Z)的功能。“过载情况”是下述情况：如果电子开关2不会被关断以将电线和负载与提供电源电压VB的电源(例如，机动车辆的电池)断开，则可能导致电线或负载被损坏或破坏。这在下文中进一步详细说明。由于电子电路被配置成接通和关断负载Z并且保护电线，所以在下文中其也被称为开关和保护电路。
根据图1的示例，电子开关2被示意性地绘制为包括开关的电路块。在下文中，术语“电子开关”意在包括下述任何类型的电子开关或电子电路：具有控制节点21以及第一负载节点22与第二负载节点23之间的负载电流路径，并且被配置成取决于在控制节点21处接收的驱动信号而被接通和关断。“接通”意味着电子开关2在接通状态下工作，在接通状态下，电子开关2能够在第一负载节点22与第二负载节点23之间传导电流。“关断”意味着电子开关2在关断状态下工作，在关断状态下电子开关2能够防止第一负载节点22与第二负载节点23之间的电流流动。根据一个示例，电子开关2包括至少一个晶体管。至少一个晶体管是例如MOSFET(金属氧化物半导体场效应晶体管)、IGBT(绝缘栅双极晶体管)、JFET(结型场效应晶体管)、BJT(双极结晶体管)或HEMT(高电子迁移率晶体管)。
在下文中，参考附图来说明控制电路1及其功能的示例。特别地，参考附图中描绘的功能块来说明控制电路1的功能。应当注意，这些功能块表示控制电路1的功能，而不是其具体实现。这些功能块可以是被配置成执行下面说明的相应功能的专用电路块。然而，也可以通过被配置成执行存储在存储器中的软件的可编程电路(处理器)来执行各个功能块的功能。
图2示出了控制电路1的一个示例性实现。在该示例中，控制电路1包括监测电路4，其被配置成基于负载电流IL的电流-时间特性来生成第一保护信号OC。“基于负载电流IL的电流-时间特性来生成第一保护信号OC”可以包括监测电路4考虑负载电流IL的电流电平以及先前的电流电平以生成第一保护信号OC。也就是说，监测电路4评估某时间段内的负载电流IL，以生成第一保护信号OC。为了能够评估负载电流IL，监测电路4接收电流测量信号CS，并且基于电流测量信号CS来生成第一保护信号OC。电流测量信号CS表示负载电流IL，并且根据一个示例，电流测量信号CS可以与负载电流IL成比例。在图2的示例中，电流测量信号CS(其也可以被称为电流感测信号)可以在电子开关2的感测输出端24处获得。在这种情况下，被配置成测量负载电流IL并提供电流测量信号CS的电流测量电路可以集成在电子开关2中。然而，这仅是一个示例。也可以使用与电子开关2分离的电流测量电路。
图2所示的控制电路1被配置成基于第一保护信号OC和在电子电路的第一输入节点(输入引脚)PIN处接收的输入信号SIN来驱动电子开关2。第一保护信号OC以及输入信号SIN被提供给逻辑电路3，逻辑电路3基于第一保护信号OC和输入信号SIN来生成驱动信号SON。驱动信号SON被提供给电子开关2的控制节点21，以便接通或关断电子开关2。根据一个示例，驱动信号SON可以是具有接通电平和关断电平的逻辑信号，接通电平指示期望接通电子开关2或关断电平指示期望关断电子开关2。驱动电路51(或简称为驱动器)被配置成基于驱动信号SON的相应信号电平来驱动电子开关2。电子开关2例如包括诸如MOSFET等晶体管(如图2中示意性所示的)。MOSFET是电压控制型半导体器件，其取决于施加在栅极节点与源极节点之间的驱动电压而接通或关断。在该示例中，驱动器51被配置成基于驱动信号SON来产生驱动电压(栅极电压)，以便根据驱动信号SON接通或关断MOSFET。
参考图3来说明控制电路1特别是逻辑电路3的一种操作方式。图3包括输入信号SIN、第一保护信号OC和驱动信号SON的示例性时序图。在所描绘的示例中，输入信号SIN是具有接通电平或关断电平的逻辑信号。如所提及的，输入信号SIN的接通电平指示期望接通电子开关2，并且关断电平指示期望关断电子开关2。仅出于说明的目的，在该示例中，接通电平可以是高逻辑电平，并且关断电平可以是低逻辑电平。同样地，在图3的示例中，驱动信号SON的接通电平被示为高电平，而关断电平被示为低电平。在该示例中，第一保护信号OC也是具有两个不同的信号电平的逻辑信号。在下文中，第一保护信号OC的指示期望关断电子开关2的信号电平被称为保护电平或禁用电平(因为其禁用逻辑电路3或关断电子开关2)。根据图3所示的示例，保护电平可以是高逻辑电平。在下文中，第一保护信号OC的另一信号电平被称为使能电平(因为其使得逻辑电路3能够基于输入信号SIN来驱动电子开关2)。根据本示例，使能电平可以是低信号电平。
如图3所示，逻辑电路3被配置成在第一保护信号OC具有使能电平的情况下根据输入信号SIN来驱动电子开关2。也就是说，当输入信号SIN的信号电平从关断电平变为接通电平时，逻辑电路3通过生成具有接通电平的驱动信号SON来接通电子开关2，并且当输入信号SIN的信号电平从接通电平变为关断电平时，逻辑电路3通过生成具有关断电平的驱动信号SON来关断电子开关2。该方案示出在图3中的时刻t0与t1之间。当第一保护信号OC指示期望关断电子开关2时，逻辑电路3通过将驱动信号SON的信号电平从接通电平改变为关断电平来关断电子开关2。这在图3中的第一保护信号OC的信号电平变为保护电平时的时刻t1处示出。
根据一个示例，即使第一保护信号OC变为使能电平并且输入信号SIN在时刻t1之后具有接通电平，逻辑电路3也将电子开关2保持在关断状态。也就是说，逻辑电路3被锁定在保持电子开关2处于关断状态的工作状态，直到其被复位为止。根据一个示例，逻辑电路3被配置成仅在输入信号SIN的信号电平已经从接通电平变为关断电平并且从关断电平回到接通电平之后再次接通电子开关2，即复位逻辑电路3。在所示的示例中，输入信号SIN的信号电平在时刻t2处变为关断电平，并且在时刻t3处回到接通电平，其中，电子开关2在时刻t3处被再次接通。根据一个示例，仅当输入信号SIN的关断电平在输入信号SIN变为接通电平之前维持超过预定时间段时，逻辑电路3才被复位。也就是说，在图3所示的示例中，仅当时刻t2与t3之间存在预定时间段时才复位驱动电路。
图4示出了被配置成根据图3所示的时序图来驱动电子开关2的逻辑电路3的一个示例。在该示例中，逻辑电路3包括锁存器31例如SR触发器和逻辑门32例如与(AND)门。SR触发器在置位输入端S处接收第一保护信号OC，并且逻辑门接收输入信号SIN和来自触发器31的反相输出端Q'的输出信号。输入信号SIN由触发器31的复位输入端R接收。当保护信号S4从使能电平变为禁用电平(保护电平)时，触发器31被置位并且不被复位，直到输入信号SIN从关断电平变为接通电平为止。当触发器31被置位时，其经由逻辑门32将驱动信号SON的信号电平变为关断电平，直到触发器被复位为止。在触发器31已经被复位之后，驱动信号SON再次由输入信号SIN控制，直到触发器31被再次置位为止。
由逻辑电路输出的信号SON是单端二进制(布尔)信号，其指示电子开关2的期望的开关状态(接通或关断)。然而，当开关作为电子保险丝工作时，其通常将被连接在电源VB与负载Z之间(参见图1)，因此电子开关通常将是高边开关。因此，如图5所示，驱动电路5(参见图2)由输入缓冲器51和电平移位器52组成。输入缓冲器51可以包括某过电压保护电路，并且被配置成向电平移位器52提供具有定义的高电平和低电平的信号SON'。电平移位器52被配置成将信号SON'转换成用于电子开关2的驱动电压VG，其中，信号SON'具有接地作为参考，而驱动电压具有浮动参考(例如，在MOS晶体管的情况下电子开关2的源极电位)。
图6示出了由输入缓冲器51和电平移位器52组成的驱动电路的一个示例性实现。信号SON(例如，具有输入电压电平VIN)在输入节点IN处被提供给输入缓冲器。为了保护驱动电路免受过电压(例如，由于静电放电，ESD)的影响，输入缓冲器可以包括耦接在输入节点IN与接地之间的保护电路510。为了排出由于静电放电(ESD)引起的高电流(所谓的ESD脉冲)，保护电路510可以包括连接在输入节点IN与接地GND之间的齐纳二极管DESD。为了限制输入电流，保护电路510可以包括电阻器RIN，其连接在输入缓冲器51的输入节点IN与输出节点BUF之间。另一齐纳二极管DIN可以连接在输出节点BUF与接地之间以限制在输出节点BUF处提供的输出电压VBUF的电平，其作为输入信号被提供给电平移位器52。因此，输出电压VBUF被限制为齐纳二极管DIN的齐纳电压(例如3.3V)。诸如电流源QL的下拉电路也耦接在输出节点BUF与接地GND之间，使得输出电压VBUF被拉向接地电位，除非输入电压VIN的电平被主动地设置为高逻辑电平。可以使用简单的电阻器代替电流源作为下拉电路元件。
在图6的示例中，电平移位器52包括连接在接地GND与由晶体管P1和P2组成的电流镜的输入电流路径(即，p沟道晶体管P1的负载电流路径)之间的电流源QDC，其中可以被实现为n沟道MOS晶体管N1的电子开关连接在电流源QDC与电流镜之间。取决于晶体管N1的开关状态(接通或关断)，电流镜的输入电流等于由电流源QDC生成的电流iDC或为零，其中晶体管N1根据输入缓冲器51的输出电压VBUF而被接通和关断。当晶体管N1接通时，p沟道晶体管P1“看见”负载电流iDC，因此(电流镜的输出电流路径中的)p沟道晶体管P2作为试图生成恒定电流iDC的电流源工作。当晶体管N1关断时，p沟道晶体管P1“看见”为零的负载电流，因此，p沟道晶体管P1和P2呈现关断状态，并且因此表现得类似于很高的电阻器。
另一电流源QHS连接在电流镜的输出电流路径(即p沟道晶体管P2的负载电流路径)与高边参考节点HSREF之间，高边参考节点HSREF处于高边信号的浮动参考电位处(例如，在MOSFET的情况下电子开关2的源极电位，参见图5)。电流源QHS被配置成生成低于电流iDC的电流iDC。p沟道晶体管P2和电流源QHS的公共电路节点被标记为OUT'。电平移位器的输出节点OUT经由反相器XHS耦接至节点OUT'，使得输出节点OUT处的信号电平与节点OUT'处的信号电平反相。当晶体管N1关断并且p沟道晶体管P1“看见”为零的负载电流时，节点OUT'处的信号电平将被拉向(大约)电源电压VSUP，从而在节点OUT'处产生高电平，并且在输出节点OUT处产生低电平。当晶体管N1接通并且p沟道晶体管P1“看见”作为负载电流的电流iDC时，节点OUT'处的信号电平将被拉向(大约)参考节点HSREF处的参考电位，从而在节点OUT'处产生低电平，并且在输出节点OUT处产生高电平。换句话说，在本示例中，由晶体管P1和P2组成的电流镜***作为电流比较器，其被配置成将电流镜的输入电流路径中的电流(iDC或零)与参考电流iHS进行比较。实质上，以地为参考点的输入缓冲器的输出电压VBUF被转换为以浮动节点HSREF为参考点的电压VG。
从图6可以看出，输入缓冲器将从输入节点IN永久地汲取输入电流iIN(由于电流源QL)，同时被提供有高输入电压电平VIN。此外，电平移位器将永久地汲取负载电流2·iDC，同时被提供有高电压电平VSUP。该电流消耗是不期望的。即使用于单个电子保险丝的单个驱动电路的电流消耗可能小，但是在机动车辆中可能使用的大量电子保险丝的总电流消耗可能对机动车辆电池造成显著的负担。此外，如果输入信号SON(电压VIN)未被主动地保持在高电平，则当电子开关2接通时，电流源QL将会将输入缓冲器输出电压VBUF的电平拉向低电平，从而关断电子开关2。未被主动地保持在高电平的输入信号SON(电压VIN)可能由电路中的故障(例如，中断的线路L，也被称为“引脚损耗”，参见图1)或由变成睡眠模式的微控制器引起。然而，在许多应用中，期望当电子开关2作为电子保险丝工作时，即使当微控制器变成睡眠模式时，电子开关2也保持接通。
图7示出了要在驱动电路5(参见图5)中使用的改进的输入缓冲器51的一个示例性实施例。如先前的示例，输入缓冲器可以包括保护电路510，其已经参考图6进行了说明。然而，取决于应用，可以使用不同的(例如更复杂的)保护电路或可以完全省略保护电路。注意，如果输入电压电平在指定的限制内(例如在0V与3.3V之间)，则保护电路不影响输入信号SON的电平(即本示例中的电压VIN)。然而，在图6的先前示例中使用的下拉电路(电流源QL)被补充有上拉电路，其中下拉电路和上拉电路两者可以分别使用电子可控开关SWL和SWH来激活和禁用。
在本实施例中，下拉电路和上拉电路分别由电流源QL和QH表示。电流源QL连接在接地节点GND与输入缓冲器输出节点BUF之间，并且电流源QH连接在输入缓冲器输出节点BUF与提供电源电压VSUP的电源节点之间。因此，电源电压VSUP的电压电平确定了输入缓冲器输出电压VBUF的高电平。注意，虽然电流源QH、QL在将电压VBUF拉向电源电压VSUP或接地的同时提供基本恒定的电流iH、iL，但是一旦电压VBUF达到期望的高电平或低电平，电流iH、iL将分别降至几乎为零，这是因为电流源两端的电压降将达到大约为零。取决于电压VBUF的实际电平，下拉电路和上拉电路(电流源QH、QL)分别通过开关SWH和SWL来激活和禁用。因此，只要电压VBUF低于阈值VTH(VBUF<VTH)，下拉电路(电流源QL)就有效并且上拉电路(电流源QH)无效。相反，一旦电压VBUF达到或超过阈值VTH(VBUF≥VTH)，下拉电路(电流源QL)就无效并且上拉电路(电流源QH)有效。在图7的示例中，即使输入节点IN与提供输入信号SIN的外部电路之间的信号路径(参见图1，电线/线路L)被破坏或者输入信号SIN由于任何其它原因(例如，因为生成输入信号SIN的微控制器变成睡眠模式，参见图1)而消失，驱动器5也将保持高电平输出信号(电压VG)。因此，除非电子开关2被主动关断，例如通过微控制器将输入信号SIN(参见图1)主动地设置为低电平，否则电子保险丝F即电子开关将不会将负载与电源断开。
图8的示例示出了图7的一般示例的一个示例性实现。在本实施例中，下拉电路(电流源QL)和上拉电路(电流源QH)分别使用n沟道耗尽型MOS晶体管ML和MH来实现。可以向MOS晶体管ML和MH的栅电极提供恒定的偏置电压VX。取决于用于制造集成电路的半导体技术，偏置电压VX可以为零。也就是说，MOS晶体管ML和MH的栅电极以及体接触件可以连接至地。在这种情况下，栅极与体接触件之间的电压恒为零，因此只要漏极-源极电压足够高以使MOS晶体管ML和MH在饱和区域工作，MOS晶体管ML和MH的漏极电流iH和iL也就基本上恒定。然而，如果电压VBUF接近零(当下拉电路有效时)或电源电压VSUP(当上拉电路有效时)，漏极-源极电压将减小，直到MOS晶体管ML和MH分别在线性区域工作。漏极电流iL和iH将相应地减小并接近零。因此，在两个开关阶段(接通或关断)中将(几乎)不消耗电流。电流源QL和QH(当分别被实现为MOS晶体管ML和MH时)将仅在VBUF＝0V(关断)与VBUS＝VSUP(接通)之间的转换阶段中有效。
根据图8的示例，开关SWH和SWL可以使用p沟道和n沟道增强型MOS晶体管来实现，其中上拉电路中的开关SWH被实现为p沟道增强型MOS晶体管，并且下拉电路中的开关SWL被实现为n沟道增强型MOS晶体管。开关的栅电极连接至反相器X1的输出端，该反相器X1生成表示VSUP的信号电平的反相电平的电压电平。因此，当电压VSUP的电平低于阈值VTHL并因此被分类为“低电平”时，下拉电路有效(开关SWL接通并且开关SWH关断)。类似地，当电压VSUP的电平低于阈值VTHH并因此被分类为“高电平”时，上拉电路有效(开关SWL关断并且开关SWH接通)。取决于实现，阈值VTHL和VTHH可以相同。在反相器X1具有滞后的情况下，阈值电平VTHH大于VTHL。滞后可以有助于防止开关SWH和SWL的不期望的触发。
图9示出了输入缓冲器51的另一示例性实现以及电平移位器52的示例性实现，电平移位器52还被设计成将电流消耗限制于转换阶段，同时将输入缓冲器输出电压VBUF从高电平切换到低电平以及从低电平切换到高电平。除了漏极-源极电流路径耦接在输入节点IN与上拉和下拉电路之间的附加n沟道耗尽型MOS晶体管MIN以外，包括在输入缓冲器51中的保护电路510与先前示例中的保护电路本质上相同。晶体管MIN的体接触件(块接触件)可以连接至源电极或提供有可被设置为零的参考电压VB(即，体接触件可以连接至地)。可以向晶体管MIN的栅电极提供偏置电压VX，其也可以为零(即接地电位)。VX和VB的值取决于用于实现集成电路的半导体技术。在一个实施例中，体接触件和栅电极两者都连接至接地电位。
当在线性区域中工作时，除了输入电阻器RIN之外，MOS晶体管MIN也充当附加电阻器。当输入信号SON的电压电平太高时，MOS晶体管MIN将在其饱和区域中工作，从而有效地将电压信号VBUF'的高电平限制为取决于偏置电压VX的值。保护电路510的输出电压被表示为VBUF'(节点BUF'与接地之间的电压)。在正常工作期间，电压VBUF'跟随电压VIN。然而，电压VIN可以具有高于电压VBUF'的高电平的高电平(由于由晶体管MIN实现的限制)。
在图9的示例中，上拉电路和下拉电路以与图8的先前示例相同的方式实现。因此，上拉电路可以由n沟道耗尽型MOS晶体管MH和被配置成激活和禁用上拉电路的半导体开关SWH组成，其中晶体管MH和开关SWH串联连接在电路节点BUF'与提供电源电压VSUP的电源节点之间。类似地，下拉电路可以由n沟道耗尽型MOS晶体管ML和被配置成激活和禁用上拉电路的半导体开关SWL组成，其中晶体管ML和开关SWL串联连接在电路节点BUF'与接地之间。类似于先前的示例，开关SWL和SWH取决于电压VBUF是处于高电平还是处于低电平来激活下拉电路或上拉电路。可以以与晶体管MIN的体接触件和栅电极相同的方式分别向体接触件和栅电极提供参考电压VB和偏置电压VX。应当理解，施加于n沟道耗尽型MOS晶体管MH的体区域的参考电压VB必须低于晶体管MH的源电极处的电压电平VE。因此，电压VB可以例如被设置为0V(例如通过将晶体管MH的栅电极和体区域连接至地)。
如图9所示，三个反相器X1、X2、X3连接至下游的节点BUF'，其中第二反相器X2的输出端处的电路节点被表示为BUF”，并且第三反相器X3的输出端处的电路节点被表示为BUF。对第一反相器X1进行更详细地说明。相应地，第一反相器X1是CMOS反相器，其中另一n沟道耗尽型MOS晶体管MH'连接在提供电源电压VSUP的电源节点与CMOS反相器之间。晶体管MH'用于向CMOS反相器X1提供基本恒定的电压(作为电源电压)。可以以与晶体管MH和MIN的体接触件和栅电极相同的方式分别向晶体管MH'的体区域和栅电极提供参考电压VB和偏置电压VX。基本上，当电压VBUF'超过电压阈值VTHH(高阈值)时，反相器X1和X2形成提供定义的高电平(节点BUF'处的电压VBUF”)的缓冲器，并且当电压VBUF'降至低于电压阈值VTHL(低阈值)时，反相器X1和X2形成提供定义的低电平的缓冲器。第三反相器对VBUF的电压电平进行反相，并且在节点BUF处提供反相电压信号VBUF。电压VBUF被提供给半导体开关SWH和SWL的控制电极(栅电极)，使得：当由保护电路510提供的电压VBUF'超过高阈值时，开关SWH接通(并且开关SWL关断)，并且当电压VBUF'降至低于低阈值时，开关SWL接通(并且开关SWH关断)。电压VBUF可以被认为是输入缓冲器51的输出信号，其被提供给电平移位器52。
根据图9的示例，电平移位器52包括触发器电路521，其被配置成存储电平移位器输入信号VBUF(输入缓冲器输出信号)的信号电平(高或低)并输出用于驱动电子开关2(参见图5)的输出电压VG(相对于高边参考节点HSREF处的电位)。触发器电路521连接至提供电源电压VSUP的电路节点，并且包括输入节点S(置位)和R(复位)。电平移位器输入信号VBUF耦接至输入节点S以响应于输入电压VSUP的高电平而置位触发器，反相电平移位器输入信号VBUF”耦接至输入节点R以响应于反相输入电压VBUF”的高电平(即输入电压VBUF的低电平)而复位触发器。
触发器电路521可以由两个p沟道MOS晶体管P1和P2组成，其中p沟道MOS晶体管P1连接在电源节点(电源电位VSUP)与输入节点S之间，并且p沟道MOS晶体管P2连接在电源节点(电源电位VSUP)与输入节点R之间。p沟道MOS晶体管P1和P2的源电极连接至电源节点，并且漏电极分别连接至输入节点S和R。p沟道MOS晶体管P2的栅电极连接至p沟道MOS晶体管P1的源电极，反之亦然。输入节点S和R中的每一个经由下拉电路耦接至地，该下拉电路包括输入晶体管和另一晶体管。输入晶体管可以是n沟道MOS晶体管(参见图9，晶体管M1和M3)，并且另一晶体管可以是p沟道MOS晶体管(参见图9，晶体管M2和M4)。也就是说，晶体管M1和M2的负载电流路径(漏极-源极电流路径)串联连接在接地与触发器521的输入节点S之间，并且晶体管M3和M4的负载电流路径串联连接在接地与触发器521的输入节点R之间。晶体管M2和M4的源电极分别连接至触发器521的输入节点S和R。晶体管M2和M4的栅电极连接至高边参考节点HSREF，高边参考节点HSREF接收高边信号的参考电位(例如，在MOSFET的情况下为电子开关2的源极电位)。基本上，晶体管M2和M4***作为源极跟随器，并且因此它们确保触发器的输入节点S和R处的电位不会降至低于节点HSREF处的高边参考电位。输入晶体管M1和M3的源极连接至地，并且它们的栅电极分别被提供有电平移位器输入电压VBUF及其反相电压VBUF”。输出节点OUT经由反相器X4连接至触发器电路521的节点S。然而，输出信号也可以在节点R处被抽出(tap)，而没有随后的电平反相。
为了进一步的说明，假设电子开关2(参见图5)被关断。在这种情况下，电平移位器输入电压VBUF具有低电平，而反相电压信号VBUF”具有高电平。因此，晶体管M1关断并且晶体管M3接通，从而将触发器521的复位节点R处的电压下拉至高边参考节点HSREF处的电位(例如，电子开关2的源极电位VS)。因此，触发器521的晶体管P1被接通，这导致晶体管P2的关断。触发器521处于复位状态。当电平移位器输入电压VBUF变为高电平(并且因此VBUS”变为低电平)时，触发器521被置位。因此，晶体管M3被关断并且晶体管M1被接通，从而将触发器521的置位节点S处的电压下拉至高边参考节点HSREF处的电位(例如，电子开关2的源极电位VS)。因此，触发器521的晶体管P2被接通，这导致晶体管P1的关断。触发器521处于置位状态，在置位状态下，输出信号(栅极电压VG)处于高电平以接通电子开关2(参见图5)。
注意，电平移位器52的电流消耗在稳定状态下几乎为零(除了漏电流以外)，在稳定状态下，两个电流路径(即通过晶体管P1、M4和M3的电流路径以及通过晶体管P2、M3和M1的电流路径)被一个晶体管阻断。也就是说，当晶体管P2接通时，晶体管M3将关断；当晶体管M3接通时，晶体管P2将关断。类似地，当晶体管P1接通时，晶体管M1将关断；当晶体管M1接通时，晶体管P1将关断。因此，电流仅在转换阶段(即电压VSUP从低电平变为高电平以及从高电平变为低电平时)被消耗。
根据图6至图9所示的实施例，输入缓冲器51和电平移位器52可以被设计成使得电流消耗基本上被限制到转换时间，即电子开关被接通和关断的时间段。此外，由于引脚损耗或控制器电路变成休眠模式将不会导致电子开关的关断，所以输入缓冲器51更加鲁棒。
下面对示例性实施例进行概述。然而，要强调的是，以下并不是示例的详尽列举，而是示例性概述。实施例的各种特征可以以任何方式进行组合，除非另有明确说明。第一示例涉及一种用于电子开关的驱动电路。相应地，驱动电路包括具有用于接收缓冲器输入信号的输入节点的输入缓冲器、耦接至输入节点和接地节点的下拉电路以及耦接至输入节点和电源节点的上拉电路。驱动电路还包括被配置成激活下拉电路或上拉电路的控制电路。当缓冲器输入信号的电压电平高于第一阈值时，上拉电路被激活，并且当缓冲器输入信号的电压电平低于第二阈值时，下拉电路被激活。
根据第二示例，根据第一示例的驱动电路还可以包括耦接在输入节点与上拉电路和下拉电路的公共节点之间的保护电路。保护电路被配置成保护其下游的电路部件免受过电流或过电压或两者的影响。
驱动电路的第三示例基本上对应于第一示例或第二示例，其中下拉电路包括串联连接的第一晶体管和第一电子开关，以及其中上拉电路包括串联连接的第二晶体管和第二电子开关。驱动电路的第四示例基本上对应于第三示例，其中第一电子开关被接通以激活下拉电路，以及其中第二电子开关被接通以激活上拉电路。驱动电路的第五示例基本上对应于第三示例或第四示例，其中第一晶体管是第一耗尽型MOS晶体管，以及其中第二晶体管是第二耗尽型MOS晶体管。驱动电路的第六示例基本上对应于第五示例，其中第一耗尽型MOS晶体管和第二耗尽型MOS晶体管的栅电极被提供有恒定电位或接地。
根据第七示例，根据前述示例中的任一个的驱动电路还可以包括耦接至上拉电路和下拉电路的公共电路节点的至少一个反相器，其中上拉电路和下拉电路根据至少一个反相器的输出信号以相互排斥的方式被激活和禁用。第八示例基本上对应于第七示例，其中至少一个反相器中的第一反相器具有滞后。第九示例基本对应于前述示例中的任一个，其中上拉电路和下拉电路被配置成在稳定状态下基本上不消耗电流。
根据第十示例，根据前述示例中的任一个的驱动电路还可以包括电平移位器，其被提供有表示上拉电路和下拉电路的公共电路节点处的信号电平的输入信号。电平移位器包括：接收输入信号的第一输入晶体管和接收输入信号的反相版本的第二输入晶体管，其中第一输入晶体管和第二输入晶体管两者都耦接在接地与触发器电路之间。
第十一示例基本上对应于第十示例，其中第三晶体管耦接在第一输入晶体管与触发器电路的置位输入端之间，以及其中第四晶体管耦接在第一输入晶体管(M3)与触发器电路的复位输入端之间，以及其中第三晶体管和第四晶体管具有连接至施加有高边参考电位的高边参考节点的控制电极。第十二示例基本上对应于第十一示例，其中电平移位器被配置成提供关于高边参考电位的输出信号；输出信号具有根据触发器电路的置位输入端或复位输入端的信号电平的信号电平。
第十三示例涉及一种用于驱动电子开关的方法。相应地，该方法包括在输入缓冲器的输入节点处接收缓冲器输入信号。该方法还包括：当缓冲器输入信号的电压电平高于第一阈值时，通过激活上拉电路来上拉输入缓冲器的输出节点处的电压电平，或者当缓冲器输入信号的电压电平低于第二阈值时，通过激活下拉电路来下拉输入缓冲器的输出节点处的电压电平。
第十四示例涉及一种电子保险丝电路。相应地，电子保险丝电路包括可操作地耦接至负载并被配置成将负载与电源连接和断开的电子开关。电子保险丝电路还包括耦接至电子开关的控制电极的驱动电路。驱动电路可以根据前述示例中的任一个来实现。
虽然已经关于一个或更多个实现示出并描述了本发明，但是可以在不脱离所附权利要求的精神和范围的情况下对所示示例进行改变和/或修改。除非另有说明，特别是关于由上述部件或结构(单元、组件、装置、电路、***等)执行的各种功能，用于描述这样的部件的术语(包括对“手段”的引用)旨在对应于执行所述部件的指定功能的(例如，在功能上等效的)任何部件或结构，即使在结构上不等同于执行本文所示的本发明的示例性实现中的功能的公开结构也是如此。
另外，虽然本发明的特定特征可能仅针对若干实现中的一个而被公开，但是当对任何给定的或特定的应用可能是期望的和有利的时，这样的特征可以与其它实现的一个或更多个其它特征进行组合。此外，就在具体实施方式和权利要求书中使用术语“包括(including)”、“包含(includes)”、“具有(having)”、“具有(has)”、“有(with)”或其变型而言，这些术语旨在以与术语“包括(comprizing)”类似的方式是包括性的。

Claims (19)

1.一种用于电子开关的驱动电路，所述驱动电路包括：
输入缓冲器，所述输入缓冲器包括用于接收缓冲器输入信号的输入节点；
下拉电路，所述下拉电路耦接至所述输入节点和接地节点；
上拉电路，所述上拉电路耦接至所述输入节点和电源节点；
至少一个反相器，所述至少一个反相器耦接至所述上拉电路和所述下拉电路的公共电路节点，其中，所述上拉电路和所述下拉电路根据所述至少一个反相器的输出信号、以相互排斥的方式被激活和禁用；以及
控制电路，所述控制电路被配置成激活所述下拉电路或所述上拉电路，其中，当所述缓冲器输入信号的电压电平高于第一阈值时，所述上拉电路被激活，其中，当所述缓冲器输入信号的电压电平低于第二阈值时，所述下拉电路被激活。
2.根据权利要求1所述的驱动电路，还包括：
耦接在所述输入节点与所述上拉电路和所述下拉电路的所述公共电路节点之间的保护电路，所述保护电路被配置成保护其下游的电路部件免受过电流或过电压或两者的影响。
3.根据权利要求1所述的驱动电路，
其中，所述下拉电路包括串联连接的第一晶体管和第一电子开关；以及
其中，所述上拉电路包括串联连接的第二晶体管和第二电子开关。
4.根据权利要求3所述的驱动电路，
其中，所述第一电子开关被接通以激活所述下拉电路，以及其中，所述第二电子开关被接通以激活所述上拉电路。
5.根据权利要求3所述的驱动电路，
其中，所述第一晶体管是第一耗尽型MOS晶体管，以及其中，所述第二晶体管是第二耗尽型MOS晶体管。
6.根据权利要求5所述的驱动电路，
其中，所述第一耗尽型MOS晶体管和所述第二耗尽型MOS晶体管的栅电极被提供有恒定电位或被接地。
7.根据权利要求1所述的驱动电路，
其中，所述至少一个反相器中的第一个反相器具有滞后。
8.根据权利要求1所述的驱动电路，
其中，所述上拉电路和所述下拉电路被配置成在稳定状态下不消耗电流。
9.根据权利要求1所述的驱动电路，还包括：
电平移位器，所述电平移位器被提供有表示所述上拉电路和所述下拉电路的所述公共电路节点处的信号电平的输入信号，其中，所述电平移位器包括：
接收所述输入信号的第一输入晶体管，以及
接收所述输入信号的反相版本的第二输入晶体管，
其中，所述第一输入晶体管和所述第二输入晶体管耦接在接地与触发器电路之间。
10.根据权利要求9所述的驱动电路，
其中，第三晶体管耦接在所述第二输入晶体管与所述触发器电路的置位输入端之间，以及
其中，第四晶体管耦接在所述第一输入晶体管与所述触发器电路的复位输入端之间，以及
其中，所述第三晶体管和所述第四晶体管具有连接至施加有高边参考电位的高边参考节点的控制电极。
11.根据权利要求10所述的驱动电路，
其中，所述电平移位器被配置成提供关于所述高边参考电位的输出信号，所述输出信号具有根据所述触发器电路的置位输入端或复位输入端处的信号电平的信号电平。
12.一种用于驱动电子开关的方法，所述方法包括：
在输入缓冲器的输入节点处接收缓冲器输入信号；以及
当所述缓冲器输入信号的电压电平高于第一阈值时，通过激活耦接至所述输入节点和电源节点的上拉电路来上拉所述输入缓冲器的输出节点处的电压电平，或者当所述缓冲器输入信号的电压电平低于第二阈值时，通过激活耦接至所述输入节点和接地节点的下拉电路来下拉所述输入缓冲器的输出节点处的电压电平；和
根据耦接至所述上拉电路和所述下拉电路的公共电路节点的至少一个反相器的输出信号，以相互排斥的方式激活和禁用所述上拉电路和所述下拉电路。
13.一种电子保险丝电路，包括：
电子开关，所述电子开关可操作地耦接至负载并且被配置成将负载与电源连接和断开；以及
驱动电路，所述驱动电路耦接至所述电子开关的控制电极并且包括：
输入缓冲器，所述输入缓冲器包括用于接收缓冲器输入信号的输入节点；
下拉电路，所述下拉电路耦接至所述输入节点和接地节点；
上拉电路，所述上拉电路耦接至所述输入节点和电源节点；
至少一个反相器，所述至少一个反相器耦接至所述上拉电路和所述下拉电路的公共电路节点，其中，所述上拉电路和所述下拉电路根据所述至少一个反相器的输出信号、以相互排斥的方式被激活和禁用；以及
控制电路，所述控制电路被配置成激活所述下拉电路或所述上拉电路，其中，当所述缓冲器输入信号的电压电平高于第一阈值时，所述上拉电路被激活，其中，当所述缓冲器输入信号的电压电平低于第二阈值时，所述下拉电路被激活。
14.根据权利要求13所述的电子保险丝电路，还包括：
耦接在所述输入节点与所述上拉电路和所述下拉电路的所述公共电路节点之间的保护电路，所述保护电路被配置成保护其下游的电路部件免受过电流或过电压或两者的影响。
15.根据权利要求13所述的电子保险丝电路，
其中，所述下拉电路包括串联连接的第一晶体管和第一电子开关；以及
其中，所述上拉电路包括串联连接的第二晶体管和第二电子开关。
16.根据权利要求15所述的电子保险丝电路，
其中，所述第一电子开关被接通以激活所述下拉电路，以及其中，所述第二电子开关被接通以激活所述上拉电路。
17.根据权利要求15所述的电子保险丝电路，
其中，所述第一晶体管是第一耗尽型MOS晶体管，以及其中，所述第二晶体管是第二耗尽型MOS晶体管。
18.根据权利要求17所述的电子保险丝电路，
其中，所述第一耗尽型MOS晶体管和所述第二耗尽型MOS晶体管的栅电极被提供有恒定电位或被接地。
19.根据权利要求13所述的电子保险丝电路，
其中，所述至少一个反相器中的第一反相器具有滞后。
CN201710977458.6A 2016-10-17 2017-10-17 用于驱动电子开关的方法和驱动电路及电子保险丝电路 Active CN107959492B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/295,903 US10756720B2 (en) 2016-10-17 2016-10-17 Driver circuit for electronic switch
US15/295,903 2016-10-17

Publications (2)

Publication Number Publication Date
CN107959492A CN107959492A (zh) 2018-04-24
CN107959492B true CN107959492B (zh) 2021-03-05

Family

ID=61764999

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710977458.6A Active CN107959492B (zh) 2016-10-17 2017-10-17 用于驱动电子开关的方法和驱动电路及电子保险丝电路

Country Status (3)

Country Link
US (1) US10756720B2 (zh)
CN (1) CN107959492B (zh)
DE (1) DE102017124120A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6415265B2 (ja) * 2014-11-19 2018-10-31 キヤノン株式会社 保護回路
US10698238B2 (en) * 2017-09-30 2020-06-30 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Liquid crystal display panel and controlling circuit
US10283462B1 (en) * 2017-11-13 2019-05-07 Micron Technology, Inc. Semiconductor devices with post-probe configurability
US10128229B1 (en) * 2017-11-13 2018-11-13 Micron Technology, Inc. Semiconductor devices with package-level configurability
US10483241B1 (en) 2018-06-27 2019-11-19 Micron Technology, Inc. Semiconductor devices with through silicon vias and package-level configurability
DE102018122649A1 (de) * 2018-09-17 2020-03-19 Infineon Technologies Ag Elektronische Schaltung mit einem Led-Modul
FR3089078B1 (fr) * 2018-11-23 2020-12-11 Commissariat Energie Atomique Circuit de commande de transistors de puissance
US10867991B2 (en) 2018-12-27 2020-12-15 Micron Technology, Inc. Semiconductor devices with package-level configurability
US11088681B2 (en) * 2019-03-19 2021-08-10 Micron Technology, Inc. High speed signal adjustment circuit
US11212467B2 (en) * 2019-07-18 2021-12-28 Omnivision Technologies, Inc. Sample and hold switch driver circuitry with slope control
WO2021253336A1 (zh) * 2020-06-18 2021-12-23 华为技术有限公司 车载驱动电路、车载驱动芯片、车载驱动器件及电子设备
US11444611B2 (en) * 2020-10-06 2022-09-13 Mediatek Inc. Chip having a receiver including a hysteresis circuit
US11810873B2 (en) * 2021-04-07 2023-11-07 GM Global Technology Operations LLC Solid-state fuse having multiple control circuits

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1728032A (zh) * 2004-07-21 2006-02-01 三星电子株式会社 降低基片噪音的电流驱动器电路及其操作方法
CN1941195A (zh) * 2005-09-29 2007-04-04 海力士半导体有限公司 输出驱动装置
CN101902122A (zh) * 2010-07-29 2010-12-01 中兴通讯股份有限公司 一种vienna整流器逐波限流保护的方法和装置
CN102208864A (zh) * 2010-03-30 2011-10-05 松下电器产业株式会社 开关设备驱动装置和半导体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5021687A (en) * 1990-02-01 1991-06-04 National Semiconductor Corporation High speed inverting hysteresis TTL buffer circuit
DE4321252C2 (de) * 1993-06-25 1996-09-12 Siemens Ag Schaltungsanordnung zur Ansteuerung eines Schützes
US6031389A (en) * 1997-10-16 2000-02-29 Exar Corporation Slew rate limited output driver
DE19855604C5 (de) * 1998-12-02 2004-04-15 Siemens Ag Verfahren und Vorrichtung zum Ansteuern einer Leistungsendstufe
US6529050B1 (en) * 2001-08-20 2003-03-04 National Semiconductor Corporation High-speed clock buffer that has a substantially reduced crowbar current
KR100853720B1 (ko) * 2002-06-15 2008-08-25 삼성전자주식회사 비정질-실리콘 박막 트랜지스터 게이트 구동 쉬프트레지스터 및 이를 가지는 액정 표시 장치
US20050218933A1 (en) * 2004-04-02 2005-10-06 Agilent Technologies, Inc. CMOS buffer with hysteresis
JP2006080145A (ja) * 2004-09-07 2006-03-23 Nec Electronics Corp チップオンチップ型半導体集積回路装置
US7236041B2 (en) * 2005-08-01 2007-06-26 Monolithic Power Systems, Inc. Isolated gate driver circuit for power switching devices
JP5128805B2 (ja) * 2006-11-20 2013-01-23 富士電機株式会社 表示駆動装置
JP5138287B2 (ja) * 2007-06-27 2013-02-06 三菱電機株式会社 ゲート駆動装置
JP4624400B2 (ja) 2007-11-19 2011-02-02 株式会社オートネットワーク技術研究所 車両用の電線保護方法および電線保護装置
US8710853B2 (en) * 2010-08-31 2014-04-29 Infineon Technologies Ag Capacitance sensing
CN102522982B (zh) * 2011-12-30 2014-04-16 无锡新硅微电子有限公司 具有过压、欠压和过流保护功能的总线接口输出级驱动电路
US20140103962A1 (en) * 2012-10-11 2014-04-17 Sl3J Systems S.A.R.L. High-speed gate driver for power switches with reduced voltage ringing
US9590609B1 (en) * 2015-11-11 2017-03-07 Delphi Technologies Inc. Gate driver with short circuit protection

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1728032A (zh) * 2004-07-21 2006-02-01 三星电子株式会社 降低基片噪音的电流驱动器电路及其操作方法
CN1941195A (zh) * 2005-09-29 2007-04-04 海力士半导体有限公司 输出驱动装置
CN102208864A (zh) * 2010-03-30 2011-10-05 松下电器产业株式会社 开关设备驱动装置和半导体装置
CN101902122A (zh) * 2010-07-29 2010-12-01 中兴通讯股份有限公司 一种vienna整流器逐波限流保护的方法和装置

Also Published As

Publication number Publication date
US20180109251A1 (en) 2018-04-19
DE102017124120A1 (de) 2018-04-19
CN107959492A (zh) 2018-04-24
US10756720B2 (en) 2020-08-25

Similar Documents

Publication Publication Date Title
CN107959492B (zh) 用于驱动电子开关的方法和驱动电路及电子保险丝电路
EP2584701B1 (en) Control apparatus for switching device
JP2010130822A (ja) 半導体装置
CN107005234B (zh) 半导体装置
JP7443679B2 (ja) 半導体装置
CN107979360B (zh) 可配置电路及其操作方法和集成电路
US20110002073A1 (en) Output buffer circuit and output buffer system
US10944392B2 (en) Switch circuit and power supply system
US11177644B2 (en) Smart electronic switch
JP2009165113A (ja) 負荷駆動装置
US11539357B2 (en) Smart electronic switch
CN109285726B (zh) 具有温度保护的用于对电感器进行放电的放电电路
CN112531634A (zh) 智能电子开关
JP2010278124A (ja) 電気ヒューズ回路及び電気ヒューズ回路の動作方法
US6917227B1 (en) Efficient gate driver for power device
CN112311368A (zh) 智能电子开关
JP6648895B2 (ja) 出力回路
JP2013127864A (ja) 車両用電源リレー回路
CN112448363B (zh) 提供车辆中的电路的过电流保护的电气安全***
US11329643B2 (en) Driver circuit and semiconductor device
CN114765362A (zh) 用于过电流保护的装置以及用于操作功率晶体管的方法
CN114123096A (zh) 智能电子开关
US20110102055A1 (en) Low-side driver high-voltage transient protection circuit
JP2021044612A (ja) ドライバ回路および半導体装置
CN113708747B (zh) 受控开关切换电路和开关装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant