JP2006080145A - チップオンチップ型半導体集積回路装置 - Google Patents

チップオンチップ型半導体集積回路装置 Download PDF

Info

Publication number
JP2006080145A
JP2006080145A JP2004259795A JP2004259795A JP2006080145A JP 2006080145 A JP2006080145 A JP 2006080145A JP 2004259795 A JP2004259795 A JP 2004259795A JP 2004259795 A JP2004259795 A JP 2004259795A JP 2006080145 A JP2006080145 A JP 2006080145A
Authority
JP
Japan
Prior art keywords
chip
power supply
esd protection
semiconductor integrated
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004259795A
Other languages
English (en)
Inventor
Kazuhiro Kamidate
一弘 神立
Tomoaki Isozaki
智明 磯崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2004259795A priority Critical patent/JP2006080145A/ja
Priority to US11/218,584 priority patent/US20060050454A1/en
Publication of JP2006080145A publication Critical patent/JP2006080145A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 搭載されるチップの電源電圧が異なるＳｉＰを採用する半導体集積回路装置について，当該チップ間の信号の伝送速度の低下の抑制と当該チップの面積の縮小との両方を実現する。
【解決手段】 本発明によるＣＯＣ型半導体集積回路装置１０は，電源電圧ＶＤＤ１で動作するチップ１と，チップ間接続バンプ３によってチップ１に接続され，電源電圧ＶＤＤ１より高い電源電圧ＶＤＤ２で動作するチップ２とを備えている。チップ２は，信号レベルが電源電圧ＶＤＤ２に一致する送信信号Ｓ２→１をチップ間接続バンプ３のうちの一のバンプを介してチップ１に送信する出力バッファ２４を含む。一方，チップ１は，送信信号Ｓ２→１の信号レベルを変換し，変換後の信号Ｓ２→１’をその内部回路１１に入力するように構成されている。
【選択図】 図２

Description

本発明は，チップオンチップ型半導体集積回路装置に関し，特に，異なる電源電圧で動作する２つのチップが一つのパッケージに集積化されたチップオンチップ型半導体集積回路装置に関する。
複数のチップを一つのパッケージに搭載するＳｉＰ（system in package）は，高機能な半導体デバイスを安価に提供するための有力な手法の一つである。ＳｉＰと同等な機能を提供する技術としてはＳｏＣ（system on Chip）があるが，ＳｉＰは，ＳｏＣに対して開発期間や開発費用の面で有利である。積層された，又は同一基板の上に並べられたチップをワイヤを介して接続するＭＣＰ（Multi Chip Package），及び，チップをバンプを介してフリップチップ接続するＣＯＣ（Chip On Chip）は，典型的なＳｉＰ技術である。
ＳｉＰを採用する半導体デバイスでは，チップ間のインターフェースを適切に設計することが重要である。不適切なチップ間インターフェースは，チップ間の信号の伝送速度を不所望に低下させ得る。特開平５−２６７５６０号公報に開示されているように，レベル変換回路チップを別途に設けるというアプローチも提案されているが，これは，コストの増大を招くため好ましくない。
特開平５−２６７５６０号公報
より具体的には，チップ間のインターフェースの設計における一つの問題は，チップの外部で信号を伝送する必要がある，即ち，容量が大きい配線を介して信号を伝送する必要があることである。もう一つの問題は，チップの電源電圧が異なる場合があることである。
前者の問題は，一般的には，チップ間の信号の入出力に，大きな駆動能力を有するバッファ，具体的には，パッケージの外部と信号を入出力するために使用されるＩ／Ｏバッファと同一のバッファを使用することによって対処される。後者の問題に対しては，一般的には，電源電圧が高いチップから電源電圧が低いチップに送信される送信信号の信号レベルを，電源電圧が低いチップが受信可能な信号レベルに低下させることによって対処される。
本発明の発明者は，上述の一般的な手法が，不必要に信号の伝送速度を低下させ，又は，チップの面積を増大させていることを見出した。より具体的にいえば，電源電圧が高いチップから，その電源電圧よりも低い信号レベルの送信信号を出力することは，信号の伝送速度を低下させる。なぜなら，各チップに含まれるトランジスタは，通常，それぞれの電源電圧で駆動されるときに最適に動作するように設計されており，電源電圧よりも低い信号レベルの送信信号を出力すると，送信信号の出力波形鈍りが大きくなるからである。例えば，電源電圧が２Ｖであるように設計されたチップのＭＯＳトランジスタを１Ｖの電圧で駆動すると，駆動能力の不足によって出力信号の出力波形鈍りが大きくなる。出力波形鈍りの増大を抑えるためには，大きな駆動能力のバッファを使用することが必要になり，チップの面積を不所望に増大させる。
このように，ＳｉＰを採用する半導体集積回路装置に搭載されるチップの電源電圧が異なる場合に，当該チップ間の信号の伝送速度の低下を抑制しつつ，当該チップの面積を小さくすることは互いに相反する課題である。
本発明は，「ＣＯＣを採用する半導体集積回路装置では，チップ間のインターフェースで使用される出力バッファに最適な電源電圧が供給されていれば，パッケージの外部に信号を出力するＩ／Ｏバッファほどの大きなサイズ（即ち，ゲート幅）のＭＯＳトランジスタを当該出力バッファに使用する必要がない」という知見に基づいたものである。これは，ＣＯＣを採用する半導体集積回路装置のチップ間で信号の入出力する経路となるバンプ及びパッドの容量は，外部に信号を入出力する配線の容量ほどは大きくないからである。
より具体的には，電源電圧が高いチップが送信側である場合，送信側の出力バッファを当該高い電源電圧で駆動すれば，送信側の出力バッファのサイズが小さくても充分に高速に送信信号を伝送可能である。信号レベルの相違は，受信側のチップ（電源電圧の低いチップ）で信号レベルの変換を行うことによって克服可能である。
電源電圧が低いチップが送信側である場合も同様である。送信側の出力バッファを当該低い電源電圧で駆動しても，電源電圧が低いチップは当該低い電源電圧に最適に設計されているから，送信側の出力バッファは，そのサイズが小さくても充分に高速に送信信号を伝送可能である。
具体的には，本発明は，下記のような手段を採用している。当該手段に含まれている技術的事項には，［特許請求の範囲］の記載と［発明を実施するための最良の形態］の記載との対応関係を明らかにするために，［発明を実施するための最良の形態］で使用される番号・符号が付加されている。但し，付加された番号・符号は，［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明によるチップオンチップ型半導体集積回路装置（１０）は，第１電源電圧（ＶＤＤ１）で動作する第１チップ（１）と，複数のチップ間接続用バンプ（３）によって第１チップ（１）に接続され，第１電源電圧（ＶＤＤ１）より高い第２電源電圧（ＶＤＤ２）で動作する第２チップ（２）とを備えている。第２チップ（２）は，信号レベルが第２電源電圧（ＶＤＤ２）に一致する第１送信信号（Ｓ２→１）をチップ間接続用バンプ（３）のうちの一のバンプを介して第１チップ（１）に送信する出力バッファ（２４）を含む。一方，第１チップ（１）は，第１送信信号（Ｓ２→１）の信号レベルを変換し，変換後の信号（Ｓ２→１’）をその内部回路（１１）に入力するように構成されている。
このような構成のＣＯＣ型半導体集積回路装置（１０）は，第１送信信号（Ｓ２→１）の伝送速度の低下を抑制しながら，より小さなサイズのトランジスタで出力バッファ（２４）を構成することが可能である。より具体的には，当該ＣＯＣ型半導体集積回路装置の構成は，出力バッファ（２４）を，当該チップオンチップ型半導体集積回路装置の外部に信号を出力するための外部出力バッファ（１２）を構成するトランジスタよりも小さなサイズのトランジスタによって構成することを可能にする。
当該出力バッファ（２４）が，第１送信信号（Ｓ２→１）を出力する出力端子（４）に接続されている第１ＥＳＤ保護素子（４２ａ，４２ｂ）を具備しているときには，当該第１ＥＳＤ保護素子（４２ａ，４２ｂ）のサイズは，当該外部出力バッファ（１２）の出力端子に接続されている第２ＥＳＤ保護素子（５２ａ，５２ｂ）のサイズよりも小さいことが好ましい。これは，チップ面積を縮小すると共に，第１送信信号（Ｓ２→１）の伝送速度を向上させる。
第１チップ（１）において第１送信信号（Ｓ２→１）の信号レベルを変換するために使用される電圧変換回路（１５）は，第１送信信号（Ｓ２→１）を受け取る入力端子（５）に接続されている第３ＥＳＤ保護素子（３２ａ，３２ｂ）を具備することがある。この場合，第３ＥＳＤ保護素子（３２ａ，３２ｂ）のサイズは，当該チップオンチップ型半導体集積回路装置の外部から信号を受け取る外部入力バッファ（１３）の入力端子（７）に接続される第４ＥＳＤ保護素子（５４ａ，５４ｂ）のサイズよりも小さいことが好ましい。
第２チップ（２）は，チップ間接続用バンプ（３）のうちの他のバンプを介して第１チップ（１）から第２送信信号（Ｓ１→２）を受け取るように構成され得る。この場合，ＣＯＣ型半導体集積回路装置（１０）は，第１送信信号（Ｓ２→１）の信号レベルが，第２送信信号（Ｓ１→２）の信号レベルとは異なるように構成される。より具体的には，第２チップ（２）は，第２送信信号（Ｓ１→２）の信号レベルを変換し，変換後の信号をその内部回路（２１）に入力するように構成される。この場合，第２送信信号（Ｓ１→２）の信号レベルは，第１電源電圧（ＶＤＤ１）に一致されることが好ましい。
本発明によれば，ＳｉＰを採用する半導体集積回路装置に搭載されるチップの電源電圧が異なる場合に，当該チップ間の信号の伝送速度の低下の抑制と当該チップの面積の縮小との両方を実現することができる。
第１ 全体構成
図１は，本発明の実施の一形態のＣＯＣ型半導体集積回路装置１０の構成を示す側面断面図である。本実施の形態のＣＯＣ型半導体集積回路装置１０は，チップ間接続バンプ３によってフリップチップ接続された２つのチップ１，２を備えている。チップ１には，チップ２との間で信号を入出力するためのパッド４が設けられ，チップ２には，チップ１との間で信号を入出力するためのパッド５が設けられている。チップ間接続バンプ３は，チップ１，２とを機械的に結合するとともに，チップ１，２のパッド４，５を電気的に接続している。
チップ１には，更に，パッケージの外部の装置から信号を入出力するための外部接続パッド６，７が設けられている。外部接続パッド６，７にはそれぞれ，ワイヤ８，９が接続されている。ＣＯＣ型半導体集積回路装置１０と外部の装置との信号の入出力は，ワイヤ８，９を介して行われる。
チップ１とチップ２は，その電源電圧が異なっており，チップ２の電源電圧ＶＤＤ２は，チップ１の電源電圧ＶＤＤ１よりも高い。上述のように，チップ１，２の電源電圧が相違することは，それらの間のインターフェースの設計の最適化が重要であることを意味している。本発明は，チップ１，２の間のインターフェースの最適化に関連している。
図２は，チップ１，２の具体的な構成，特に，チップ１，２との間のインターフェースの具体的な構成を示す回路図である。チップ１は，内部回路１１と，Ｉ／Ｏバッファ１２，１３と，出力バッファ１４と，電圧変換回路１５とを備えており，チップ２は，内部回路２１と，出力バッファ２４と，電圧変換回路２５とを備えている。
内部回路１１，２１は，チップ１，２の機能を司る主たる回路である。内部回路１１，２１が動作する電源電圧は，互いに異なっている。具体的には，チップ１に内蔵されている内部回路１１は，電源電圧ＶＤＤ１で動作し，チップ２に内蔵されている内部回路２１は，電源電圧ＶＤＤ１より高い電源電圧ＶＤＤ２で動作する。電源電圧の違いから，内部回路１１，２１を構成するＭＯＳトランジスタは，異なるプロセスで形成されている。内部回路１１を構成するＭＯＳトランジスタは，電源電圧ＶＤＤ１で動作するために最適に設計され，内部回路２１を構成するＭＯＳトランジスタは，電源電圧ＶＤＤ２で動作するために最適に設計されている。より具体的には，電源電圧ＶＤＤ１で動作する内部回路１１を構成するＭＯＳトランジスタのゲート酸化膜の厚さは，電源電圧ＶＤＤ２で動作する内部回路２１を構成するＭＯＳトランジスタのゲート酸化膜の厚さよりも薄い。
Ｉ／Ｏバッファ１２は，ＣＯＣ型半導体集積回路装置１０の外部の装置に外部出力信号を出力するためのものである。Ｉ／Ｏバッファ１２は，その入力が内部回路１１に，その出力が外部接続パッド６に接続されており，内部回路１１からの信号に応答して外部出力信号を外部の装置に出力する。Ｉ／Ｏバッファ１２は，寄生容量が大きいワイヤ８を介して外部出力信号を外部に出力することが要求されることから，大きなサイズのＭＯＳトランジスタ，より詳細には，ゲート幅が大きいＭＯＳトランジスタで構成される必要がある。
加えて，外部接続パッド６に比較的に大きなサージが印加され得ることから，Ｉ／Ｏバッファ１２の出力には，比較的に大きなサイズのＥＳＤ（electrostatic discharge）保護素子が接続される必要がある。ＥＳＤ保護素子としては，オフトランジスタ（ドレインがソースに接続されたＰＭＯＳトランジスタ，及びＮＭＯＳトランジスタ）が使用可能であり，また，保護ダイオードが使用可能である。大きなサイズのＥＳＤ保護素子を使用することは，外部接続パッド６に印加されるサージによるチップ１の破壊を防止するために重要である。
Ｉ／Ｏバッファ１３は，外部の装置からの信号を内部回路１１に入力するためのものである。Ｉ／Ｏバッファ１３は，入力が外部接続パッド７に，出力が内部回路１１に接続されており，外部の装置から供給される信号に対応する信号を内部回路１１に出力する。Ｉ／Ｏバッファ１２と同様に，Ｉ／Ｏバッファ１３は，比較的にサイズが大きいＭＯＳトランジスタで構成される。これは，レイアウトの制約からＩ／Ｏバッファ１３から内部回路１１への距離は大きくならざるを得ず，したがって，Ｉ／Ｏバッファ１３の出力と内部回路１１とを接続する配線の容量は，大きくなる傾向があるためである。
Ｉ／Ｏバッファ１２と同様に，Ｉ／Ｏバッファ１３の入力には，比較的に大きなサイズのＥＳＤ保護素子が接続される必要がある。大きなサイズのＥＳＤ保護素子を使用することは，外部接続パッド７に印加されるサージによるチップ１の破壊を防止するために重要である。
チップ１の出力バッファ１４，電圧変換回路１５，及び，チップ２の出力バッファ２４，電圧変換回路２５は，チップ１，２の間で信号を交換するためのインターフェースである；以下では，チップ１からチップ２に送信される信号は，送信信号Ｓ１→２と記載され，チップ２からチップ１に送信される信号は，送信信号Ｓ２→１と記載される。
出力バッファ１４を構成するＭＯＳトランジスタは，内部回路１１を構成するＭＯＳトランジスタと同一のプロセスで構成され，出力バッファ２４を構成するＭＯＳトランジスタは，内部回路２１を構成するＭＯＳトランジスタと同一のプロセスで構成される。言い換えれば，出力バッファ１４を構成するＭＯＳトランジスタは，電源電圧ＶＤＤ１で動作するために最適に設計され，出力バッファ２４を構成するＭＯＳトランジスタは，電源電圧ＶＤＤ２で動作するために最適に設計されている。
チップ１，２の間で交換される送信信号Ｓ１→２，Ｓ２→１の信号レベルは，送信側のチップの電源電圧に一致される；送信信号の信号レベルは，受信側のチップに設けられた電圧変換回路によって，受信側のチップの内部回路に対応する信号レベルに変換される。より具体的には，チップ２の出力バッファ２４には電源電圧ＶＤＤ２が供給され，出力バッファ２４は，信号レベルが電源電圧ＶＤＤ２である送信信号Ｓ２→１をチップ１に出力する。チップ１の電圧変換回路１５は，送信信号Ｓ２→１を，信号レベルが電源電圧ＶＤＤ１に一致する受信信号Ｓ２→１’に変換し，電源電圧ＶＤＤ１で動作する内部回路１１に供給する。同様に，チップ１の出力バッファ１４には電源電圧ＶＤＤ１が供給され，信号レベルが電源電圧ＶＤＤ１である送信信号Ｓ１→２をチップ２に出力する。チップ２の電圧変換回路２５は，送信信号Ｓ１→２を，信号レベルが電源電圧ＶＤＤ２に一致する受信信号Ｓ１→２’に変換し，電源電圧ＶＤＤ２で動作する内部回路２１に供給する。
このようなアーキテクチャは，チップ１，２の間で入出力される送信信号Ｓ１→２，Ｓ２→１の伝送速度の低下を抑制しながら，サイズが小さな出力バッファ１４，２４を使用することを可能にする。たとえば，チップ２に搭載されている出力バッファ２４について記載すれば，上述のアーキテクチャでは，出力バッファ２４に供給される駆動電圧は，受信側のチップ１の電源電圧ＶＤＤ１ではなく，それが搭載されているチップ２の電源電圧ＶＤＤ２（＞ＶＤＤ１）である。したがって，出力バッファ２４は，その駆動能力を充分に発揮できる；仮に，出力バッファ２４が受信側のチップ１の電源電圧ＶＤＤ１と同一の駆動電圧が供給されていたなら，出力バッファ２４は，その駆動能力を充分に発揮できない。出力バッファ２４の駆動能力が充分に活用されるため，出力バッファ２４を構成するＭＯＳトランジスタのサイズは，内部回路２１を構成するＭＯＳトランジスタのサイズと同程度で充分であり，伝送速度を確保するためにＩ／Ｏバッファ１２のように大きなサイズのＭＯＳトランジスタで出力バッファ２４を構成する必要はない。ＣＯＣ型半導体集積回路装置１０では，送信信号Ｓ１→２を伝送する経路であるチップ間接続バンプ３，パッド４，５の寄生容量はそれほど大きくないため，ＭＯＳトランジスタの駆動能力を充分に発揮できれば，大きなＭＯＳトランジスタを出力バッファ２４に使用する必要はない。
チップ１に搭載されている出力バッファ１４についても同様である。上述のアーキテクチャでは，電源電圧ＶＤＤ１で最適に動作するように設計されている出力バッファ１４には，電源電圧ＶＤＤ１と同一の駆動電圧が供給される。したがって，出力バッファ１４は，その駆動能力を充分に発揮でき，従って，Ｉ／Ｏバッファ１２のように大きなサイズのＭＯＳトランジスタで構成される必要はない。
出力バッファ１４，２４の出力（即ち，パッド４，５）にＥＳＤ保護素子が接続される場合には，そのＥＳＤ保護素子のサイズは，Ｉ／Ｏバッファ１２のＥＳＤ保護素子のサイズよりも小さくされる。これは，一つには，チップ面積を小さくするためである。ＥＳＤ保護素子のサイズが小さいことは，チップ面積の縮小に好適である。その一方で，出力バッファ１４，２４のＥＳＤ保護素子のサイズが小さいことは，ＥＳＤ保護の上で問題にならない。なぜなら，出力バッファ１４，２４の出力には，ＣＯＣ構造を形成する際に比較的に小さなサージが印加され得るものの，パッケージの外部からの大きなサージが印加されることはないからである。ＥＳＤ保護素子のサイズが小さいことは，送信信号Ｓ１→２，Ｓ１→２の伝送速度の低下を防ぐためにも有効である。ＥＳＤ保護素子のサイズの縮小は，出力バッファ１４，２４の負荷容量を低減させ，これによって送信信号Ｓ１→２，Ｓ１→２の伝送速度を向上させる。
また，電圧変換回路１５，２５の入力（即ち，パッド４，５）にＥＳＤ保護素子が接続される場合には，そのＥＳＤ保護素子のサイズは，Ｉ／Ｏバッファ１３のＥＳＤ保護素子のサイズよりも小さくされる。電圧変換回路１５，２５の入力に接続されるＥＳＤ保護素子のサイズが小さいことは，ＥＳＤ保護の上で問題にはならない。むしろ，チップ面積を縮小させ，更に，送信信号Ｓ１→２，Ｓ１→２の伝送速度を向上させる。
以上に説明されたアーキテクチャを具体的に実現するＩ／Ｏバッファ１２，１３，出力バッファ１４，２４，及び，電圧変換回路１５，２５の構成が詳細に説明される。
第２ Ｉ／Ｏバッファの構成
図３は，外部出力信号を外部の装置に出力するためのＩ／Ｏバッファ１２の構成を示す回路図である。本実施の形態では，Ｉ／Ｏバッファ１２としては，当業者に広く知られているＩ／Ｏバッファが採用されている。より具体的には，Ｉ／Ｏバッファ１２は，入力が内部回路１１に接続され，出力が外部接続パッド６に接続されたインバータ５１と，ＥＳＤ（electrostatic discharge）保護回路５２とを備えている。インバータ５１としては，イネーブル端子付のインバータが使用されており，インバータ５１は，４つのＭＯＳトランジスタ：ＰＭＯＳトランジスタ５１ａ，５１ｂと，ＮＭＯＳトランジスタ５１ｃ，５１ｄから構成されている。ＥＳＤ保護回路５２は，外部接続パッド６と電源端子５２ｃの間に接続されているＥＳＤ保護素子５２ａと，外部接続パッド６と接地端子５２ｄの間に接続されているＥＳＤ保護素子５２ｂとから構成されている。ＥＳＤ保護素子５２ａとしては，ゲートがドレインに接続されたＰＭＯＳトランジスタが使用され，ＥＳＤ保護素子５２ｂとしては，ゲートがドレインに接続されたＮＭＯＳトランジスタが使用される。
容量が大きいワイヤ８を介して外部出力信号を外部に出力するために，インバータ５１のＰＭＯＳトランジスタ５１ａ，５１ｂ，ＮＭＯＳトランジスタ５１ｃ，５１ｄとしては，大きなサイズのＭＯＳトランジスタ，より詳細には，大きなゲート幅のＭＯＳトランジスタが使用される。具体的には，ＰＭＯＳトランジスタ５１ａ，５１ｂ，ＮＭＯＳトランジスタ５１ｃ，５１ｄのゲート幅は，数十μｍ程度である。
加えて，ワイヤ８に比較的に大きなサージが印加され得ることから，ＥＳＤ保護素子５２ａ，５２ｂとしても，比較的に大きなサイズのＭＯＳトランジスタが使用される。大きなサイズのＥＳＤ保護素子５２ａ，５２ｂを使用することは，ワイヤ８に印加されるサージによるチップ１の破壊を防止するために重要である。
図４は，外部の装置からの信号を内部回路１１に入力するために使用されるＩ／Ｏバッファ１３の構成を示す回路図である。Ｉ／Ｏバッファ１３としても，当業者に広く知られているＩ／Ｏバッファが採用されている。Ｉ／Ｏバッファ１３は，入力が外部接続パッド７に接続され，出力が内部回路１１に接続されたインバータ５３と，ＥＳＤ保護回路５４とを備えている。Ｉ／Ｏバッファ１３のインバータ５３とＥＳＤ保護回路５４の構成は，Ｉ／Ｏバッファ１２に使用されているインバータ５１とＥＳＤ保護回路５２と同様である。インバータ５３は，４つのＭＯＳトランジスタ：ＰＭＯＳトランジスタ５３ａ，５３ｂと，ＮＭＯＳトランジスタ５３ｃ，５３ｄから構成されている。ＥＳＤ保護回路５４は，外部接続パッド７と電源端子５４ｃの間に接続されているＥＳＤ保護素子５４ａと，外部接続パッド７と接地端子５４ｄの間に接続されているＥＳＤ保護素子５４ｂとから構成されている。ＥＳＤ保護素子５４ａとしては，ゲートがドレインに接続されたＰＭＯＳトランジスタが使用され，ＥＳＤ保護素子５４ｂとしては，ゲートがドレインに接続されたＮＭＯＳトランジスタが使用される。
Ｉ／Ｏバッファ１２と同様に，Ｉ／Ｏバッファ１３に含まれるインバータ５３のＰＭＯＳトランジスタ５３ａ，５３ｂ，ＮＭＯＳトランジスタ５３ｃ，５３ｄも，比較的に大きなサイズのＭＯＳトランジスタ，より詳細には，大きなゲート幅のＭＯＳトランジスタが使用される。これは，レイアウトの制約からＩ／Ｏバッファ１３から内部回路１１への距離は大きくならざるを得ず，したがって，インバータ５３の出力に接続される配線の容量は，大きくなる傾向があるためである。
加えて，ワイヤ９には比較的に大きなサージが印加され得ることから，ＥＳＤ保護素子５４ａ，５４ｂとしても，比較的に大きなサイズのＭＯＳトランジスタが使用される。
第３ 出力バッファの構成
図５は，チップ２に搭載される出力バッファ２４の構成を示す回路図である。本実施の形態では，出力バッファ２４の回路トポロジーは，図３のＩ／Ｏバッファ１２と同一である。詳細には，出力バッファ２４は，イネーブル端子付のインバータ４１とＥＳＤ保護回路４２とを備えている。インバータ４１は，ＰＭＯＳトランジスタ４１ａ，４１ｂ，ＮＭＯＳトランジスタ４１ｃ，４１ｄで構成され，ＥＳＤ保護回路４２は，パッド５と電源端子４２ｃの間に接続されたＥＳＤ保護素子４２ａと，パッド５と接地端子４２ｄとの間に接続されたＥＳＤ保護素子４２ｂで構成されている。インバータ４１の出力（即ち，パッド５）から，送信信号Ｓ２→１がチップ１に送信される。
出力バッファ２４とＩ／Ｏバッファ１２との相違点は，それらを構成するＭＯＳトランジスタのサイズである。出力バッファ２４を構成するＰＭＯＳトランジスタ４１ａ，４１ｂ，ＮＭＯＳトランジスタ４１ｃ，４１ｄのサイズは，Ｉ／Ｏバッファ１２を構成するＰＭＯＳトランジスタ５１ａ，５１ｂ，ＮＭＯＳトランジスタ５１ｃ，５１ｄのサイズと異なっている。詳細には，出力バッファ２４のＰＭＯＳトランジスタ４１ａ，４１ｂ，ＮＭＯＳトランジスタ４１ｃ，４１ｄのゲート幅は，ＰＭＯＳトランジスタ５１ａ，５１ｂ，ＮＭＯＳトランジスタ５１ｃ，５１ｄのゲート幅よりも狭い。上述されているように，出力バッファ２４のＰＭＯＳトランジスタ４１ａ，４１ｂ，ＮＭＯＳトランジスタ４１ｃ，４１ｄのサイズが相対的に小さいこと（ゲート幅が狭いこと）は，送信信号Ｓ２→１の伝送速度の点で問題にはならない。ＰＭＯＳトランジスタ４１ａ，４１ｂ，ＮＭＯＳトランジスタ４１ｃ，４１ｄのサイズが小さいことは，むしろ，チップ面積の縮小のために有効である。
もう一つの相違点は，ＥＳＤ保護素子のサイズである；出力バッファ２４に含まれるＥＳＤ保護素子４２ａ，４２ｂのサイズは，Ｉ／Ｏバッファ１２に含まれるＥＳＤ保護素子５２ａ，５２ｂのサイズよりも小さい。サイズが小さいＥＳＤ保護素子を出力バッファに使用することは，チップ面積を縮小させるために好適である。既述の通り，出力バッファ２４の出力にはパッケージの外部からサージが印加されないから，ＥＳＤ保護素子４２ａ，４２ｂのサイズが小さいことは，ＥＳＤ保護の観点からは問題にならない
チップ１に搭載される出力バッファ１４についても同様である。図６に示されているように，出力バッファ１４の回路トポロジーは，図３のＩ／Ｏバッファ１２と同一である。出力バッファ１４は，イネーブル端子付のインバータ４３とＥＳＤ保護回路４４とを備えている。インバータ４３は，ＰＭＯＳトランジスタ４３ａ，４３ｂ，ＮＭＯＳトランジスタ４３ｃ，４３ｄで構成され，ＥＳＤ保護回路４４は，パッド４と電源端子４４ｃとの間に接続されたＥＳＤ保護素子４４ａと，パッド４と接地端子４４ｄとの間に接続されたＥＳＤ保護素子４４ｂで構成されている。インバータ４３の出力から，送信信号Ｓ１→２がチップ２に送信される。
出力バッファ１４を構成するＰＭＯＳトランジスタ４３ａ，４３ｂ，ＮＭＯＳトランジスタ４３ｃ，４３ｄのサイズは，Ｉ／Ｏバッファ１２を構成するＰＭＯＳトランジスタ５１ａ，５１ｂ，ＮＭＯＳトランジスタ５１ｃ，５１ｄのサイズよりも小さい。ＰＭＯＳトランジスタ４１ａ，４１ｂ，ＮＭＯＳトランジスタ４１ｃ，４１ｄのサイズが相対的に小さいことは，送信信号Ｓ２→１の伝送速度の点で問題にはならず，むしろ，チップ面積の縮小のために有効である。加えて，出力バッファ１４に含まれるＥＳＤ保護素子４４ａ，４４ｂのサイズは，Ｉ／Ｏバッファ１２に含まれるＥＳＤ保護素子５２ａ，５２ｂのサイズよりも小さい。これは，ＥＳＤ保護の観点からは問題にならない一方で，チップ面積を有効に縮小させる。
第４ 電圧変換回路の構成
図７は，チップ１に搭載される電圧変換回路１５の構成を示している。図７に示されているように，電圧変換回路１５は，インバータ３１とＥＳＤ保護回路３２とを備えている。
インバータ３１は，電源端子３１ｃと接地端子３１ｄとの間に直列に接続された，ＰＭＯＳトランジスタ３１ａとＮＭＯＳトランジスタ３１ｂとで構成されている。ＰＭＯＳトランジスタ３１ａ，ＮＭＯＳトランジスタ３１ｂのゲートは共通に接続され，ドレインは共通に接続されている。ＰＭＯＳトランジスタ３１ａとＮＭＯＳトランジスタ３１ｂのゲートには，チップ２から送信される送信信号Ｓ２→１が入力され，ＰＭＯＳトランジスタ３１ａとＮＭＯＳトランジスタ３１ｂとの共通接続されたドレインから，内部回路１１に供給すべき受信信号Ｓ２→１’が出力される。受信信号Ｓ２→１’は，その論理が送信信号Ｓ２→１と相補である信号である。
ＰＭＯＳトランジスタ３１ａとＮＭＯＳトランジスタ３１ｂとしては，電源電圧ＶＤＤ１で動作するチップ１の内部回路１１を構成するＭＯＳトランジスタよりもゲート酸化膜が厚いＭＯＳトランジスタが使用される。これは，ＰＭＯＳトランジスタ３１ａとＮＭＯＳトランジスタ３１ｂのゲートには，内部回路１１の電源電圧ＶＤＤ１よりも高い電圧が印加されるためである。ゲート酸化膜が厚いＭＯＳトランジスタを使用することは，電圧変換回路１５を保護するために重要である。
インバータ３１の電源端子３１ｃには電源電圧ＶＤＤ１が供給されているから，電圧変換回路１５が出力する受信信号Ｓ２→１’の信号レベルは，電源電圧ＶＤＤ１と同一である。言い換えれば，電圧変換回路１５は，信号レベルが電源電圧ＶＤＤ２である送信信号Ｓ２→１を，信号レベルが電源電圧ＶＤＤ１である送信信号Ｓ２→１’に変換する機能を有している。
ＥＳＤ保護回路３２は，パッド５と電源端子３２ｃとの間に介設されたＥＳＤ保護素子３２ａと，パッド５と接地端子３２ｄとの間に介設されたＥＳＤ保護素子３２ｂとで構成されている。本実施の形態では，ＥＳＤ保護素子３２ａとしては，ゲートがドレインに接続されたＰＭＯＳトランジスタが使用され，ＥＳＤ保護素子３２ｂとしては，ゲートがドレインに接続されたＮＭＯＳトランジスタが使用される。
電圧変換回路１５のＥＳＤ保護素子３２ａ，３２ｂのサイズは，Ｉ／Ｏバッファ１３に含まれるＥＳＤ保護素子５４ａ，５４ｂのサイズよりも小さい。これは，チップ面積を有効に縮小させる。既述の通り，電圧変換回路１５の入力にはパッケージの外部からサージが印加されないから，ＥＳＤ保護素子３２ａ，３２ｂのサイズが小さいことは，ＥＳＤ保護の観点からは問題にならない；むしろ，送信信号Ｓ２→１の伝送速度を向上するために有効である。
図８は，チップ２に搭載される電圧変換回路２５の構成を示す回路図である。電圧変換回路２５は，インバータ３３と，ＰＭＯＳトランジスタ３４ａ，３４ｂと，ＮＭＯＳトランジスタ３５ａ，３５ｂとを備えている。
インバータ３３は，電源端子３３ｃと接地端子３３ｄとの間に直列に接続されているＰＭＯＳトランジスタ３３ａとＮＭＯＳトランジスタ３３ｂとから構成されている。電源端子３３ｃには，電源電圧ＶＤＤ１が供給されている；電源端子３３ｃに供給される駆動電圧は，チップ２の電源電圧ＶＤＤ２ではないことに留意されたい。電源端子３３ｃに電源電圧ＶＤＤ１が供給されるから，インバータ３３から出力される信号の信号レベルは，電源電圧ＶＤＤ１に一致する。電源端子３３ｃに供給される電源電圧ＶＤＤ１は，チップ２の内部に搭載される降圧電源によって生成されることが可能であり，また，チップ１からチップ間接続バンプ３を介して供給されることも可能である。ＰＭＯＳトランジスタ３３ａとＮＭＯＳトランジスタ３３ｂのゲート酸化膜は，チップ２の内部回路２１に使用されるＭＯＳトランジスタのゲート酸化膜と同じ厚さのものである。電源電圧ＶＤＤ２に最適化されたトランジスタ３３ａ，３３ｂを，電源電圧ＶＤＤ２より低い電源電圧ＶＤＤ１で動作させるためインバータ３３からの出力波形は鈍ってしまうが，インバータ３３の出力はＮＭＯＳトランジスタ３５ｂのゲートに直接入力され，バンプのような大きな負荷容量を駆動することはないので，電圧変換回路２５での遅延は小さなものである。
当業者には容易に理解されるように，インバータ３３，ＰＭＯＳトランジスタ３４ａ，３４ｂと，ＮＭＯＳトランジスタ３５ａ，３５ｂとは，一般的なレベルシフタを構成している。ＰＭＯＳトランジスタ３４ａとＮＭＯＳトランジスタ３５ａとは，電源端子３６と接地端子３７ａとの間に直列に接続され，ＰＭＯＳトランジスタ３４ｂとＮＭＯＳトランジスタ３５ｂとは，電源端子３６と接地端子３７ｂとの間に直列に接続されている。電源端子３６には，チップ２の電源電圧ＶＤＤ２が供給されている。ＰＭＯＳトランジスタ３４ａ及びＮＭＯＳトランジスタ３５ａのドレインは，ＰＭＯＳトランジスタ３４ｂのゲートに接続され，ＰＭＯＳトランジスタ３４ｂ及びＮＭＯＳトランジスタ３５ｂのドレインは，ＰＭＯＳトランジスタ３４ａのゲートに接続されている。ＰＭＯＳトランジスタ３４ｂ及びＮＭＯＳトランジスタ３５ｂのドレインは，電圧変換回路２５が受信信号Ｓ１→２’を出力する出力端子としても機能する。ＮＭＯＳトランジスタ３５ａのゲートには，チップ１からの送信信号Ｓ１→２が供給され，ＮＭＯＳトランジスタ３５ｂのゲートには，インバータ３３を介してチップ１からの送信信号Ｓ１→２が供給される。
ＰＭＯＳトランジスタ３４ａ，３４ｂと，ＮＭＯＳトランジスタ３５ａ，３５ｂのゲート酸化膜の厚さは，電源電圧ＶＤＤ２で動作する内部回路２１を構成するＭＯＳトランジスタよりもゲート酸化膜が厚いＭＯＳトランジスタが使用される。ゲートには内部回路２１の電源電圧ＶＤＤ２よりも低い電圧ＶＤＤ１が印加されるためである。ゲート酸化膜が厚いＭＯＳトランジスタを使用することは，トランジスタ３４ａ，３４ｂ，３５ａ，３５ｂを保護するために重要である。
このような電圧変換回路２５では，電源端子３６に電源電圧ＶＤＤ２が供給されているから，電圧変換回路２５から出力される受信信号Ｓ１→２’の信号レベルは，電源電圧ＶＤＤ２と同一である。言い換えれば，電圧変換回路２５は，信号レベルが電源電圧ＶＤＤ１である送信信号Ｓ１→２を，信号レベルが電源電圧ＶＤＤ２である送信信号Ｓ１→２’に変換する機能を有している。
電圧変換回路２５は，更に，パッド５に接続されているＥＳＤ保護回路３８を備えている。ＥＳＤ保護回路３８は，パッド５と電源端子３８ｃとの間に介設されたＥＳＤ保護素子３８ａと，パッド５と接地端子３８ｄとの間に介設されたＥＳＤ保護素子３８ｂとで構成されている。本実施の形態では，ＥＳＤ保護素子３８ａとしては，ゲートがドレインに接続されたＰＭＯＳトランジスタが使用され，ＥＳＤ保護素子３８ｂとしては，ゲートがドレインに接続されたＮＭＯＳトランジスタが使用される。
電圧変換回路１５と同様に，電圧変換回路２５のＥＳＤ保護素子３８ａ，３８ｂのサイズは，Ｉ／Ｏバッファ１３に含まれるＥＳＤ保護素子５４ａ，５４ｂのサイズよりも小さい。これは，チップ面積を縮小するために好適である。既述の通り，電圧変換回路１５の入力にはパッケージの外部からサージが印加されないから，ＥＳＤ保護素子３８ａ，３８ｂのサイズが小さいことは，ＥＳＤ保護の観点からは問題にならない；ＥＳＤ保護素子３８ａ，３８ｂのサイズが小さいことは，むしろ，送信信号Ｓ１→２の伝送速度を向上するために有効である。
第５ まとめと補足
以上に説明されているように，本実施の形態のＣＯＣ型半導体集積回路装置１０では，チップ１，２の間で交換される送信信号Ｓ１→２，Ｓ２→１の信号レベルが，送信側のチップの電源電圧に一致される；送信信号の信号レベルは，受信側のチップに設けられた電圧変換回路によって，受信側のチップの内部回路に対応する信号レベルに変換される。このようなアーキテクチャは，チップ１，２の間で入出力される送信信号Ｓ１→２，Ｓ２→１の伝送速度を維持しながら，サイズが小さな出力バッファ１４，２４を使用することを可能にする。より具体的には，出力バッファ１４，２４を構成するＭＯＳトランジスタのサイズは，パッケージの外部に外部出力信号を出力するＩ／Ｏバッファ１２を構成するＭＯＳトランジスタのサイズよりも小さくされる。
加えて，本実施の形態では，出力バッファ１４，２４に含まれるＥＳＤ保護素子４２ａ，４２ｂ，４４ａ，４４ｂとして，Ｉ／Ｏバッファ１２に含まれるＥＳＤ保護素子５２ａ，５２ｂよりもサイズが小さいＥＳＤ保護素子が使用される。これは，チップ面積の縮小と共に，送信信号Ｓ１→２，Ｓ２→１の伝送速度の向上に有効である。
本発明は，その趣旨に反しない限り，本実施の構成に限定されない。特に，ＥＳＤ保護素子としては，ゲートがドレインに接続されたＰＭＯＳトランジスタ，ＮＭＯＳトランジスタ（オフトランジスタ）のみならず，保護ダイオードも使用され得ることに留意されるべきである。ＥＳＤ保護素子のサイズとは，オフトランジスタが使用されるときには，当該オフトランジスタのゲート幅をいい，保護ダイオードが使用されるときには，当該保護ダイオードのＰＮ接合の面積をいうことに留意されたい。
図１は，本発明のＣＯＣ半導体集積回路装置の実施の一形態の構成を示す断面図である。 図２は，本実施の形態において，チップに搭載される回路の構成を示す回路図である。 図３は，外部出力信号を出力するＩ／Ｏバッファの構成を示す回路図である。 図４は，外部から信号を受け取るＩ／Ｏバッファの構成を示す回路図である。 図５は，一のチップに搭載される出力バッファの構成を示す回路図である。 図６は，他のチップに搭載される出力バッファの構成を示す回路図である。 図７は，上記他のチップに搭載される電圧変換回路の構成を示す回路図である。 図８は，上記一のチップに搭載される電圧変換回路の構成を示す回路図である。
符号の説明
１，２：チップ
３：チップ間接続バンプ
４，５：パッド
６，７：外部接続パッド
８，９：ワイヤ
１０：ＣＯＣ型半導体集積回路装置
１１：内部回路
１２，１３：Ｉ／Ｏバッファ
１４：出力バッファ
１５：電圧変換回路
２１：内部回路
２４：出力バッファ
２５：電圧変換回路
３１：インバータ
３１ａ：ＰＭＯＳトランジスタ
３１ｂ：ＮＭＯＳトランジスタ
３１ｃ：電源端子
３１ｄ：接地端子
３２：ＥＳＤ保護回路
３２ａ，３２ｂ：ＥＳＤ保護素子
３２ｃ：電源端子
３２ｄ：接地端子
３３：インバータ
３３ａ：ＰＭＯＳトランジスタ
３３ｂ：ＮＭＯＳトランジスタ
３３ｃ：電源端子
３３ｄ：接地端子
３４ａ，３４ｂ：ＰＭＯＳトランジスタ
３５ａ，３５ｂ：ＮＭＯＳトランジスタ
３６：電源端子
３７ａ，３７ｂ：接地端子
３８：ＥＳＤ保護回路
３８ａ，３８ｂ：ＥＳＤ保護素子
３８ｃ：電源端子
３８ｄ：接地端子
４１：インバータ
４１ａ，４１ｂ：ＰＭＯＳトランジスタ
４１ｃ，４１ｄ：ＮＭＯＳトランジスタ
４２：ＥＳＤ保護回路
４２ａ，４２ｂ：ＥＳＤ保護素子
４２ｃ：電源端子
４２ｄ：接地端子
４３：インバータ
４３ａ，４３ｂ：ＰＭＯＳトランジスタ
４３ｃ，４３ｄ：ＮＭＯＳトランジスタ
４４：ＥＳＤ保護回路
４４ａ，４４ｂ：ＥＳＤ保護素子
４４ｃ：電源端子
４４ｄ：接地端子
５１：インバータ
５１ａ，５１ｂ：ＰＭＯＳトランジスタ
５１ｃ，５１ｄ：ＮＭＯＳトランジスタ
５２：ＥＳＤ保護回路
５２ａ，５２ｂ：ＥＳＤ保護素子
５２ｃ：電源端子
５２ｄ：接地端子
５３：インバータ
５３ａ，５３ｂ：ＰＭＯＳトランジスタ
５３ｃ，５３ｄ：ＮＭＯＳトランジスタ
５４：ＥＳＤ保護回路
５４ａ，５４ｂ：ＥＳＤ保護素子
５４ｃ：電源端子
５４ｄ：接地端子

Claims (6)

  1. 電源電圧の異なるチップ間でチップ間接続バンプを介して信号を入出力するチップオンチップ型半導体集積回路装置であって，
    電源電圧の低い側のチップは，電源電圧の高い側のチップから出力された信号の電位を変換して入力することを特徴とする
    チップオンチップ型半導体集積回路装置。
  2. 請求項１に記載のチップオンチップ型半導体集積回路装置であって，
    前記両チップのうちの一方のチップは，当該チップオンチップ型半導体集積回路装置の外部に信号を出力するための外部出力バッファと，他方のチップへ信号を出力する出力バッファを含み，
    前記出力バッファを構成するトランジスタのサイズは，前記外部出力バッファを構成するトランジスタのサイズよりも小さいことを特徴とする
    チップオンチップ型半導体集積回路装置。
  3. 請求項２に記載のチップオンチップ型半導体集積回路装置であって，
    前記出力バッファを構成する前記トランジスタのゲート幅は，前記外部出力バッファを構成する前記トランジスタのゲート幅よりも狭い
    チップオンチップ型半導体集積回路装置。
  4. 請求項２に記載のチップオンチップ型半導体集積回路装置であって，
    前記出力バッファは，第１ＥＳＤ保護素子を具備し，
    前記外部出力バッファは，第２ＥＳＤ保護素子を具備し，
    前記第１ＥＳＤ保護素子のサイズは，前記第２ＥＳＤ保護素子のサイズよりも小さい
    チップオンチップ型半導体集積回路装置。
  5. 請求項１に記載のチップオンチップ型半導体集積回路装置であって，
    前記両チップの各々は，前記両チップ間において互いに異なる信号電位のハイレベルを他方のチップへ出力しあうことを特徴とする
    チップオンチップ型半導体集積回路装置。
  6. 請求項１に記載のチップオンチップ型半導体集積回路装置であって，
    前記両チップの各々は，他方のチップから出力された信号の信号電位を変換して入力する電圧変換回路を備えることを特徴とする
    チップオンチップ型半導体集積回路装置。
JP2004259795A 2004-09-07 2004-09-07 チップオンチップ型半導体集積回路装置 Pending JP2006080145A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004259795A JP2006080145A (ja) 2004-09-07 2004-09-07 チップオンチップ型半導体集積回路装置
US11/218,584 US20060050454A1 (en) 2004-09-07 2005-09-06 Chip-on-chip type semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004259795A JP2006080145A (ja) 2004-09-07 2004-09-07 チップオンチップ型半導体集積回路装置

Publications (1)

Publication Number Publication Date
JP2006080145A true JP2006080145A (ja) 2006-03-23

Family

ID=35995965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004259795A Pending JP2006080145A (ja) 2004-09-07 2004-09-07 チップオンチップ型半導体集積回路装置

Country Status (2)

Country Link
US (1) US20060050454A1 (ja)
JP (1) JP2006080145A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173443A (ja) * 2005-12-21 2007-07-05 Oki Electric Ind Co Ltd 半導体装置
JP2010109264A (ja) * 2008-10-31 2010-05-13 Hitachi Ltd 半導体集積回路装置
JP2011086829A (ja) * 2009-10-16 2011-04-28 Renesas Electronics Corp 半導体パッケージ及びその製造方法
US7960823B2 (en) 2007-03-27 2011-06-14 Kabushiki Kaisha Toshiba Semiconductor device with different sized ESD protection elements
JP2011210954A (ja) * 2010-03-30 2011-10-20 Renesas Electronics Corp 半導体装置
US8338955B2 (en) * 2005-05-11 2012-12-25 Maxim Integrated Products, Inc. Single-sided, flat, no lead, integrated circuit package
WO2015022795A1 (ja) * 2013-08-13 2015-02-19 オリンパス株式会社 固体撮像装置およびその製造方法、ならびに撮像装置
WO2017038403A1 (ja) * 2015-09-01 2017-03-09 ソニー株式会社 積層体
US9917066B2 (en) 2012-02-09 2018-03-13 Panasonic Corporation Semiconductor device having stacked chips, a re-distribution layer, and penetration electrodes

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7652888B2 (en) * 2005-04-11 2010-01-26 Watlow Electric Manufacturing Company Controller housing with connector retention assembly and method
US8044329B2 (en) * 2005-04-11 2011-10-25 Watlow Electric Manufacturing Company Compact limiter and controller assembly and method
JP4986459B2 (ja) * 2006-01-24 2012-07-25 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP4910512B2 (ja) * 2006-06-30 2012-04-04 富士通セミコンダクター株式会社 半導体装置および半導体装置の製造方法
KR100837554B1 (ko) * 2006-09-28 2008-06-12 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
CN102379037B (zh) * 2009-03-30 2015-08-19 高通股份有限公司 使用顶部后钝化技术和底部结构技术的集成电路芯片
US10756720B2 (en) * 2016-10-17 2020-08-25 Infineon Technologies Ag Driver circuit for electronic switch

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6159762A (ja) * 1984-08-30 1986-03-27 Fujitsu Ltd 半導体装置
JPS648652A (en) * 1987-06-30 1989-01-12 Mitsubishi Electric Corp Semiconductor integrated circuit device
JPH039555A (ja) * 1989-06-07 1991-01-17 Nec Corp 半導体集積回路
JP2003332440A (ja) * 2002-05-07 2003-11-21 Megic Corp 高性能サブシステムの設計および組立体
JP2004103703A (ja) * 2002-09-06 2004-04-02 Ricoh Co Ltd 半導体装置及び当該半導体装置を用いた異なるレベルの信号の処理システム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461333A (en) * 1993-03-15 1995-10-24 At&T Ipm Corp. Multi-chip modules having chip-to-chip interconnections with reduced signal voltage level and swing
US5811984A (en) * 1995-10-05 1998-09-22 The Regents Of The University Of California Current mode I/O for digital circuits
US5696031A (en) * 1996-11-20 1997-12-09 Micron Technology, Inc. Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice
KR100415279B1 (ko) * 2001-06-26 2004-01-16 삼성전자주식회사 칩 적층 패키지 및 그 제조 방법
JP3786608B2 (ja) * 2002-01-28 2006-06-14 株式会社ルネサステクノロジ 半導体集積回路装置
JP4489345B2 (ja) * 2002-12-13 2010-06-23 株式会社ルネサステクノロジ 半導体装置の製造方法
US6911730B1 (en) * 2003-03-03 2005-06-28 Xilinx, Inc. Multi-chip module including embedded transistors within the substrate
US7038519B1 (en) * 2004-04-30 2006-05-02 Xilinx, Inc. Digital clock manager having cascade voltage switch logic clock paths

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6159762A (ja) * 1984-08-30 1986-03-27 Fujitsu Ltd 半導体装置
JPS648652A (en) * 1987-06-30 1989-01-12 Mitsubishi Electric Corp Semiconductor integrated circuit device
JPH039555A (ja) * 1989-06-07 1991-01-17 Nec Corp 半導体集積回路
JP2003332440A (ja) * 2002-05-07 2003-11-21 Megic Corp 高性能サブシステムの設計および組立体
JP2004103703A (ja) * 2002-09-06 2004-04-02 Ricoh Co Ltd 半導体装置及び当該半導体装置を用いた異なるレベルの信号の処理システム

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269689B1 (en) 2005-05-11 2016-02-23 Maxim Integrated Products, Inc. Single sided, flat, no lead, integrated circuit package
US8338955B2 (en) * 2005-05-11 2012-12-25 Maxim Integrated Products, Inc. Single-sided, flat, no lead, integrated circuit package
JP2007173443A (ja) * 2005-12-21 2007-07-05 Oki Electric Ind Co Ltd 半導体装置
US7960823B2 (en) 2007-03-27 2011-06-14 Kabushiki Kaisha Toshiba Semiconductor device with different sized ESD protection elements
JP2010109264A (ja) * 2008-10-31 2010-05-13 Hitachi Ltd 半導体集積回路装置
JP2011086829A (ja) * 2009-10-16 2011-04-28 Renesas Electronics Corp 半導体パッケージ及びその製造方法
US8456020B2 (en) 2009-10-16 2013-06-04 Renesas Electronics Corporation Semiconductor package and method of manufacturing the same
JP2011210954A (ja) * 2010-03-30 2011-10-20 Renesas Electronics Corp 半導体装置
US9917066B2 (en) 2012-02-09 2018-03-13 Panasonic Corporation Semiconductor device having stacked chips, a re-distribution layer, and penetration electrodes
JP2015037117A (ja) * 2013-08-13 2015-02-23 オリンパス株式会社 固体撮像装置およびその製造方法、ならびに撮像装置
US9865641B2 (en) 2013-08-13 2018-01-09 Olympus Corporation Solid-state imaging device, manufacturing method therefor, and imaging apparatus
WO2015022795A1 (ja) * 2013-08-13 2015-02-19 オリンパス株式会社 固体撮像装置およびその製造方法、ならびに撮像装置
WO2017038403A1 (ja) * 2015-09-01 2017-03-09 ソニー株式会社 積層体
KR20180048613A (ko) * 2015-09-01 2018-05-10 소니 주식회사 적층체
JPWO2017038403A1 (ja) * 2015-09-01 2018-08-16 ソニー株式会社 積層体
JP2021132228A (ja) * 2015-09-01 2021-09-09 ソニーグループ株式会社 積層体
JP7248050B2 (ja) 2015-09-01 2023-03-29 ソニーグループ株式会社 積層体
KR102653044B1 (ko) 2015-09-01 2024-04-01 소니그룹주식회사 적층체

Also Published As

Publication number Publication date
US20060050454A1 (en) 2006-03-09

Similar Documents

Publication Publication Date Title
US20060050454A1 (en) Chip-on-chip type semiconductor device
US10832912B2 (en) Direct-bonded native interconnects and active base die
JP5280880B2 (ja) 半導体集積回路装置
US7230477B2 (en) Semiconductor integrated circuit device
US9947651B2 (en) Semiconductor integrated circuit device having an NMOS with a high resistance drain terminal
JPH05335502A (ja) 半導体集積回路装置
EP0278857B1 (en) Master slice type integrated circuit
US6756803B2 (en) Semiconductor device downsizing its built-in driver
US7664895B2 (en) Semiconductor device and electronic instrument
US6646342B2 (en) Semiconductor chip and multi-chip module
JP2010103274A (ja) 半導体パッケージ
JP4580004B2 (ja) 半導体装置
JP4776355B2 (ja) 半導体チップおよび半導体装置
US20090085068A1 (en) Semiconductor integrated circuit having output buffer circuit
JP4175155B2 (ja) 半導体装置
KR20230068969A (ko) 집적 회로 장치 및 집적 회로 장치를 포함하는 전자 장치
US8039965B2 (en) Semiconductor device with reduced layout area having shared metal line between pads
JP5202691B2 (ja) 半導体装置
CN114586144A (zh) 半导体装置
JP5208249B2 (ja) 半導体チップ
JP3805662B2 (ja) 半導体集積回路
JP2008187049A (ja) システムインパッケージ装置
JP2005039134A (ja) 半導体集積回路装置
JP2011210954A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100524

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101019