CN107943182A - 带隙基准源启动电路 - Google Patents

带隙基准源启动电路 Download PDF

Info

Publication number
CN107943182A
CN107943182A CN201711234767.0A CN201711234767A CN107943182A CN 107943182 A CN107943182 A CN 107943182A CN 201711234767 A CN201711234767 A CN 201711234767A CN 107943182 A CN107943182 A CN 107943182A
Authority
CN
China
Prior art keywords
pmos transistor
resistance
circuit
comparator
triode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711234767.0A
Other languages
English (en)
Other versions
CN107943182B (zh
Inventor
邵博闻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201711234767.0A priority Critical patent/CN107943182B/zh
Publication of CN107943182A publication Critical patent/CN107943182A/zh
Application granted granted Critical
Publication of CN107943182B publication Critical patent/CN107943182B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种带隙基准源启动电路，包括三个PMOS晶体管、一个比较器、两个三极管、四个电阻和一个NMOS晶体管；在现有的带隙基准源启动电路基础上，在第二电阻与地线之间增加了一个NMOS晶体管，该NMOS晶体管的漏极与第二电阻相连接，其源极接地，其栅极与启动电路的输出端相连接。本发明可以避免三极管零电流的简并点。

Description

带隙基准源启动电路
技术领域
本发明涉及半导体集成电路领域，特别是涉及一种带隙基准源启动电路。
背景技术
带隙基准源在集成电路中被广泛应用。一般的低电压带隙基准源电路存在多个稳定工作点，电路启动时可能会稳定到不期望的工作点。
现有的带隙基准源启动电路原理图参见图1所示，它由三个PMOS晶体管M1～M3，一个比较器OPA，两个三极管Q1、Q2以及电阻R0～R3组成。其原理是：两个三极管Q1、Q2的Vbe差为dVbe＝(VbeQ1+VbeQ2)，流过三极管Q2的电流为IQ2＝dVbe/R0，流过电阻R2的电流为IR2＝Vbe/R2，电流I3＝I2＝IQ2+IR2。两个三极管Q1、Q2的Vbe差dVbe为正温度系数；两个三极管Q1、Q2的Vbe为负温度系数。设置合适的电阻R2和R0的比例，可以得到零温度系数的电流I3，得到零温度系数的电压Vout＝I3*R3。
上述现有的带隙基准源启动电路存在的缺点是，存在三个简并点，即整体电路零电流，三极管零电流，期望的稳定工作点。这三个简并点中，整体电路零电流和三极管零电流是不希望出现的，期望的稳定工作点是需要的。
发明内容
本发明要解决的技术问题是提供一种带隙基准源启动电路，能够避免三极管零电流的简并点。
为解决上述技术问题，本发明的带隙基准源启动电路，包括：三个PMOS晶体管、一个比较器、两个三极管、四个电阻和一个NMOS晶体管；
第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管的源极与电源电压端VDD相连接，第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管的栅极与比较器的输出端相连接；
第一PMOS晶体管的漏极与比较器的反向输入端和第一三极管的发射极相连接，该连接的节点记为A；第二PMOS晶体管的漏极与比较器的正向输入端和第一电阻的一端以及第三电阻的一端相连接，该连接的节点记为B；第一电阻的另一端与第二三极管的发射极相连接；第三PMOS晶体管的漏极与第四电阻的一端相连接，该连接的节点作为启动电路的输出端；第一三极管的集电极和基极、第二三极管的集电极和基极、第三电阻的另一端和第四电阻的另一端均接地；其中：
第二电阻的一端与节点A相连接，第二电阻的另一端与第一NMOS晶体管的漏极相连接，第一NMOS晶体管的源极接地，第一NMOS晶体管的栅极与启动电路的输出端相连接。
本发明的带隙基准源启动电路采用的第二种技术方案是，包括：三个PMOS晶体管、一个第一比较器、两个三极管和四个电阻；
第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管的源极与电源电压端VDD相连接，第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管的栅极与第一比较器的输出端相连接；
第一PMOS晶体管的漏极与所述第一比较器的反向输入端和第一三极管的发射极相连接，该连接的节点记为A；第二PMOS晶体管的漏极与所述第一比较器的正向输入端和第一电阻的一端以及第三电阻的一端相连接，该连接的节点记为B；第一电阻的另一端与第二三极管的发射极相连接；第三PMOS晶体管的漏极与第四电阻的一端相连接，第四电阻的另一端接地，第三PMOS晶体管的漏极与第四电阻的连接节点作为启动电路的输出端；第一三极管的集电极和基极、第二三极管的集电极和基极、第三电阻的另一端和第四电阻的另一端均接地；第二电阻的一端与所述节点A相连接；
其中：还包括一电子开关，该电子开关连接在第二电阻的另一端与地线之间，在启动电路的输出端设置一第二比较器，启动电路的输出端与第二比较器的正向输入端相连接，该第二比较器的反向输入端输入一参考电压，第二比较器的输出端与电子开关的控制端相连接；当启动电路的输出端电压小于参考电压时，电子开关的控制端为低电平，电子开关打开，当启动电路的输出端电压大于参考电压时，电子开关的控制端为高电平，电子开关闭合。
本发明的带隙基准源启动电路采用的第三种技术方案是，包括：三个PMOS晶体管、一个第一比较器、两个三极管和四个电阻；
第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管的源极与电源电压端VDD相连接，第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管的栅极与第一比较器的输出端相连接；
第一PMOS晶体管的漏极与所述第一比较器的反向输入端和第一三极管的发射极相连接，该连接的节点记为A；第二PMOS晶体管的漏极与所述第一比较器的正向输入端和第一电阻的一端以及第三电阻的一端相连接，该连接的节点记为B；第一电阻的另一端与第二三极管的发射极相连接；第三PMOS晶体管的漏极与第四电阻的一端相连接，第四电阻的另一端接地，第三PMOS晶体管的漏极与第四电阻的连接节点作为启动电路的输出端；第一三极管的集电极和基极、第二三极管的集电极和基极、第三电阻的另一端和第四电阻的另一端均接地；第二电阻的一端与所述节点A相连接；
其中：还包括一电子开关，该电子开关连接在第二电阻的另一端与地线之间，通过电子开关的接通或断开，避免三极管零电流的简并点。
采用本发明的带隙基准源启动电路，由于在现有的带隙基准源启动电路基础上，在第二电阻与地之间增加了一个NMOS晶体管，该NMOS晶体管的作用相当于一个电子开关。这样带隙基准源启动电路上电时输出电压OUT＝0，第二电阻对地通路切断，电流通过第一三极管。带隙基准源启动电路启动后输出电压OUT上升，NMOS晶体管被打开，由此避免了三极管零电流的简并点。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是现有的带隙基准源启动电路原理图；
图2是改进后的带隙基准源启动电路实施例一原理图；
图3是改进后的带隙基准源启动电路实施例二原理图。
具体实施方式
实施例一
图2是改进后的带隙基准源启动电路一实施例原理图，比较图1与图2，改进后的带隙基准源启动电路在本实施例中主要是在电阻R1与地线之间增加了一个NMOS晶体管，该NMOS晶体管的漏极与电阻R1相连接，其源极接地，其栅极与启动电路的输出端相连接，由此可以避免三极管零电流的简并点。在本实施例中具体的电路结构如下：
电源电压端VDD与PMOS晶体管M1的源极相连接，并且PMOS晶体管M2的源极和PMOS晶体管M3的源极均与电源电压端VDD相连接。
比较器OPA的反向输入端分别与PMOS晶体管M1的漏极、三极管Q1的发射极相连接，并将该连接的节点记为A。
比较器OPA的正向输入端分别与PMOS晶体管M2的漏极、电阻R0的一端和电阻R1的一端相连接，并将该连接的节点记为B。
比较器OPA的输出端分别与PMOS晶体管M1的栅极、PMOS晶体管M2的栅极和PMOS晶体管M3的栅极相连接。
PMOS晶体管M3的漏极与电阻R3的一端相连接，电阻R3的另一端接地。PMOS晶体管M3的漏极与电阻R3的连接点作为启动电路的输出端OUT。
电阻R1的一端与所述节点A相连接，电阻R1的另一端与NMOS晶体管MS的漏极相连接，NMOS晶体管MS的源极接地，NMOS晶体管MS的栅极与启动电路的输出端OUT相连接。电阻R0的另一端与三极管Q2的发射极相连接。
三极管Q1的集电极和基极、三极管Q2的集电极和基极、电阻R2的另一端均接地。
实施例二
参见图3所示，改进后的带隙基准源启动电路在本实施例中与实施例一的区别在于，在电阻R1与地线之间增加了一个电子开关SW，在启动电路的输出端设置一个第二比较器CMP。启动电路的输出端OUT与第二比较器CMP的正向输入端相连接，该第二比较器CMP的反向输入端输入一参考电压VTH，第二比较器CMP的输出端与电子开关SW的控制端DET相连接。当启动电路的输出端OUT电压小于参考电压VTH时，DET端为低电平，电子开关SW打开，当启动电路的输出端OUT电压大于参考电压VTH时，DET端为高电平，电子开关SW闭合。由此避免了三极管零电流的简并点。
以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (7)

1.一种带隙基准源启动电路，包括：三个PMOS晶体管、一个比较器、两个三极管和四个电阻；
第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管的源极与电源电压端VDD相连接，第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管的栅极与比较器的输出端相连接；
第一PMOS晶体管的漏极与所述比较器的反向输入端和第一三极管的发射极相连接，该连接的节点记为A；第二PMOS晶体管的漏极与所述比较器的正向输入端和第一电阻的一端以及第三电阻的一端相连接，该连接的节点记为B；第一电阻的另一端与第二三极管的发射极相连接；第三PMOS晶体管的漏极与第四电阻的一端相连接，第四电阻的另一端接地，第三PMOS晶体管的漏极与第四电阻的连接节点作为启动电路的输出端；第一三极管的集电极和基极、第二三极管的集电极和基极、第三电阻的另一端和第四电阻的另一端均接地；第二电阻的一端与所述节点A相连接；
其特征在于：还包括一第一NMOS晶体管，第二电阻的另一端与第一NMOS晶体管的漏极相连接，第一NMOS晶体管的源极接地，第一NMOS晶体管的栅极与启动电路的输出端相连接。
2.如权利要求1所述的启动电路，其特征在于：上电时输出电压OUT＝0，第二电阻对地通路切断，流过第一PMOS晶体管漏极的电流通过第一三极管；启动电路启动后输出电压OUT上升，第一NMOS晶体管被打开，避免了三极管零电流的简并点。
3.一种带隙基准源启动电路，包括：三个PMOS晶体管、一个第一比较器、两个三极管和四个电阻；
第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管的源极与电源电压端VDD相连接，第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管的栅极与第一比较器的输出端相连接；
第一PMOS晶体管的漏极与所述第一比较器的反向输入端和第一三极管的发射极相连接，该连接的节点记为A；第二PMOS晶体管的漏极与所述第一比较器的正向输入端和第一电阻的一端以及第三电阻的一端相连接，该连接的节点记为B；第一电阻的另一端与第二三极管的发射极相连接；第三PMOS晶体管的漏极与第四电阻的一端相连接，第四电阻的另一端接地，第三PMOS晶体管的漏极与第四电阻的连接节点作为启动电路的输出端；第一三极管的集电极和基极、第二三极管的集电极和基极、第三电阻的另一端和第四电阻的另一端均接地；第二电阻的一端与所述节点A相连接；
其特征在于：还包括一电子开关，该电子开关连接在第二电阻的另一端与地线之间，在启动电路的输出端设置一第二比较器，启动电路的输出端与第二比较器的正向输入端相连接，该第二比较器的反向输入端输入一参考电压，第二比较器的输出端与电子开关的控制端相连接；当启动电路的输出端电压小于参考电压时，电子开关的控制端为低电平，电子开关打开，当启动电路的输出端电压大于参考电压时，电子开关的控制端为高电平，电子开关闭合。
4.一种带隙基准源启动电路，包括：三个PMOS晶体管、一个第一比较器、两个三极管和四个电阻；
第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管的源极与电源电压端VDD相连接，第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管的栅极与第一比较器的输出端相连接；
第一PMOS晶体管的漏极与所述第一比较器的反向输入端和第一三极管的发射极相连接，该连接的节点记为A；第二PMOS晶体管的漏极与所述第一比较器的正向输入端和第一电阻的一端以及第三电阻的一端相连接，该连接的节点记为B；第一电阻的另一端与第二三极管的发射极相连接；第三PMOS晶体管的漏极与第四电阻的一端相连接，第四电阻的另一端接地，第三PMOS晶体管的漏极与第四电阻的连接节点作为启动电路的输出端；第一三极管的集电极和基极、第二三极管的集电极和基极、第三电阻的另一端和第四电阻的另一端均接地；第二电阻的一端与所述节点A相连接；
其特征在于：还包括一电子开关，该电子开关连接在第二电阻的另一端与地线之间，通过电子开关的接通或断开，避免三极管零电流的简并点。
5.如权利要求4所述的电路，其特征在于：所述电子开关为一第一NMOS晶体管，第二电阻的另一端与第一NMOS晶体管的漏极相连接，第一NMOS晶体管的源极接地，第一NMOS晶体管的栅极与启动电路的输出端相连接。
6.如权利要求5所述的电路，其特征在于：上电时输出电压OUT＝0，第二电阻对地通路切断，流过第一PMOS晶体管漏极的电流通过第一三极管；启动电路启动后输出电压OUT上升，第一NMOS晶体管被打开，避免了三极管零电流的简并点。
7.如权利要求4所述的电路，其特征在于：在启动电路的输出端设置一第二比较器，启动电路的输出端与第二比较器的正向输入端相连接，该第二比较器的反向输入端输入一参考电压，第二比较器的输出端与电子开关的控制端相连接；当启动电路的输出端电压小于参考电压时，电子开关的控制端为低电平，电子开关打开，当启动电路的输出端电压大于参考电压时，电子开关的控制端为高电平，电子开关闭合。
CN201711234767.0A 2017-11-30 2017-11-30 带隙基准源启动电路 Active CN107943182B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711234767.0A CN107943182B (zh) 2017-11-30 2017-11-30 带隙基准源启动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711234767.0A CN107943182B (zh) 2017-11-30 2017-11-30 带隙基准源启动电路

Publications (2)

Publication Number Publication Date
CN107943182A true CN107943182A (zh) 2018-04-20
CN107943182B CN107943182B (zh) 2019-10-11

Family

ID=61947916

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711234767.0A Active CN107943182B (zh) 2017-11-30 2017-11-30 带隙基准源启动电路

Country Status (1)

Country Link
CN (1) CN107943182B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109995355A (zh) * 2019-04-24 2019-07-09 京东方科技集团股份有限公司 带隙基准电路及电子设备
CN110007127A (zh) * 2019-04-28 2019-07-12 西安华泰半导体科技有限公司 一种电压检测电路
CN110908426A (zh) * 2019-10-30 2020-03-24 西安空间无线电技术研究所 一种总剂量防护带隙基准源电路
CN111208859A (zh) * 2020-02-26 2020-05-29 上海华虹宏力半导体制造有限公司 带有启动电路的带隙基准源电路
CN113110680A (zh) * 2021-05-28 2021-07-13 杭州米芯微电子有限公司 一种基准电路的启动电路和基准电路
CN114688961A (zh) * 2022-04-02 2022-07-01 南通四建集团有限公司 脚手架变形检测***装置
CN115629645A (zh) * 2022-12-19 2023-01-20 江苏润石科技有限公司 电流模式的带隙基准电压电路及其启动方法
CN116414174A (zh) * 2023-05-25 2023-07-11 芯动微电子科技(珠海)有限公司 一种带隙基准电路及其启动电路和启动方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080224682A1 (en) * 2006-10-06 2008-09-18 Holger Haiplik Voltage reference circuit
CN101571727A (zh) * 2009-06-11 2009-11-04 和芯微电子(四川)有限公司 一种电流型带隙基准源电路启动电路
CN102103388A (zh) * 2009-12-22 2011-06-22 三星半导体(中国)研究开发有限公司 具有启动电路的带隙电压基准电路
CN103135655A (zh) * 2011-11-30 2013-06-05 上海华虹Nec电子有限公司 带隙基准源的启动电路
CN105320207A (zh) * 2014-11-11 2016-02-10 上海华虹宏力半导体制造有限公司 带隙基准源电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080224682A1 (en) * 2006-10-06 2008-09-18 Holger Haiplik Voltage reference circuit
CN101571727A (zh) * 2009-06-11 2009-11-04 和芯微电子(四川)有限公司 一种电流型带隙基准源电路启动电路
CN102103388A (zh) * 2009-12-22 2011-06-22 三星半导体(中国)研究开发有限公司 具有启动电路的带隙电压基准电路
CN103135655A (zh) * 2011-11-30 2013-06-05 上海华虹Nec电子有限公司 带隙基准源的启动电路
CN105320207A (zh) * 2014-11-11 2016-02-10 上海华虹宏力半导体制造有限公司 带隙基准源电路

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109995355A (zh) * 2019-04-24 2019-07-09 京东方科技集团股份有限公司 带隙基准电路及电子设备
CN109995355B (zh) * 2019-04-24 2022-12-09 京东方科技集团股份有限公司 带隙基准电路及电子设备
CN110007127A (zh) * 2019-04-28 2019-07-12 西安华泰半导体科技有限公司 一种电压检测电路
CN110908426B (zh) * 2019-10-30 2022-04-22 西安空间无线电技术研究所 一种总剂量防护带隙基准源电路
CN110908426A (zh) * 2019-10-30 2020-03-24 西安空间无线电技术研究所 一种总剂量防护带隙基准源电路
CN111208859A (zh) * 2020-02-26 2020-05-29 上海华虹宏力半导体制造有限公司 带有启动电路的带隙基准源电路
CN111208859B (zh) * 2020-02-26 2022-03-08 上海华虹宏力半导体制造有限公司 带有启动电路的带隙基准源电路
CN113110680A (zh) * 2021-05-28 2021-07-13 杭州米芯微电子有限公司 一种基准电路的启动电路和基准电路
CN114688961A (zh) * 2022-04-02 2022-07-01 南通四建集团有限公司 脚手架变形检测***装置
CN114688961B (zh) * 2022-04-02 2024-01-26 南通四建集团有限公司 脚手架变形检测***装置
CN115629645A (zh) * 2022-12-19 2023-01-20 江苏润石科技有限公司 电流模式的带隙基准电压电路及其启动方法
CN116414174A (zh) * 2023-05-25 2023-07-11 芯动微电子科技(珠海)有限公司 一种带隙基准电路及其启动电路和启动方法
CN116414174B (zh) * 2023-05-25 2023-08-22 芯动微电子科技(珠海)有限公司 一种带隙基准电路及其启动电路和启动方法

Also Published As

Publication number Publication date
CN107943182B (zh) 2019-10-11

Similar Documents

Publication Publication Date Title
CN107943182B (zh) 带隙基准源启动电路
US9454164B2 (en) Method and apparatus for limiting startup inrush current for low dropout regulator
CN107153440A (zh) 带隙基准源的启动电路
US9966941B2 (en) Wide input range, low output voltage power supply
CN105680431B (zh) 一种可调节限流保护电路
CN106155160B (zh) 一种具有高电源抑制比特性和自启动电路的带隙基准电路
CN109976438A (zh) 带隙基准电压的启动电路
CN108958344A (zh) 基体偏压产生电路
CN109343644A (zh) 一种自动调节限流保护电路
US20190113943A1 (en) Low leakage low dropout regulator with high bandwidth and power supply rejection, and associated methods
TW200813444A (en) Negative voltage detector
CN114069553A (zh) 一种过压保护电路
CN208766549U (zh) 启动电路、核心电路、耗材芯片、耗材
CN105929886B (zh) 基准电压电路以及电子设备
CN104901267B (zh) 一种以太网用电设备低损耗过流保护电路
CN102073333B (zh) 具有开关控制特性的电压基准电路
TWI380154B (en) Bandgap reference circuits
CN107947556A (zh) 一种开关电源启动电路
CN106997221B (zh) 带隙基准电路
CN106959725A (zh) 一种用于带隙基准源的启动电路
CN110166029A (zh) 一种迟滞比较器电路
CN207704303U (zh) 一种用于替代齐纳管的稳压电路
CN216718968U (zh) 一种可编程控制芯片及其驱动电路
CN105763178A (zh) 串叠开关装置与稳压保护方法
CN109871060A (zh) 线性稳压器电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant