CN107851584A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN107851584A
CN107851584A CN201780002628.7A CN201780002628A CN107851584A CN 107851584 A CN107851584 A CN 107851584A CN 201780002628 A CN201780002628 A CN 201780002628A CN 107851584 A CN107851584 A CN 107851584A
Authority
CN
China
Prior art keywords
peak
concentration
semiconductor substrate
semiconductor device
control body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780002628.7A
Other languages
English (en)
Other versions
CN107851584B (zh
Inventor
田村隆博
小野泽勇
小野泽勇一
高桥美咲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN107851584A publication Critical patent/CN107851584A/zh
Application granted granted Critical
Publication of CN107851584B publication Critical patent/CN107851584B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体装置，具备：第一区域，其形成于半导体基板的正面侧；漂移区，其形成于比第一区域更靠近半导体基板的背面侧的位置；缓冲区，其形成于比漂移区更靠近半导体基板的背面侧的位置，包括1个以上的比漂移区的杂质浓度高的杂质浓度的峰；寿命控制体，其配置于半导体基板的背面侧，使载流子寿命缩短，寿命控制体的浓度的峰配置在缓冲区的杂质浓度的峰中的最靠近半导体基板的正面侧的峰与半导体基板的背面之间。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
以往，已知在功率半导体元件中设有场截止层的结构(例如，参照专利文献1)。向场截止层注入质子等n型杂质。
专利文献1：美国专利第7842590号说明书
发明内容
技术问题
如果向半导体基板注入质子等n型杂质并进行热处理，则质子等杂质使导体基板中的缺陷等终端，使载流子寿命恢复。但是，如果半导体基板的背面侧的载流子寿命变得过长，则会导致反向恢复动作时的尾电流变大，反向恢复损耗增大。
技术方案
在本发明的一个方式中，提供一种具备半导体基板的半导体装置。可以在半导体基板的正面侧形成有第一导电型的第一区域。可以在半导体基板，在比第一区域更靠近半导体基板的背面侧的位置形成有第二导电型的漂移区。可以在半导体基板形成有第二导电型的缓冲区，该第二导电型的缓冲区形成于比漂移区更靠近半导体基板的背面侧的位置。缓冲区可以包括1个以上的比漂移区的杂质浓度高的杂质浓度的峰。可以在半导体基板形成有寿命控制体，该寿命控制体配置于半导体基板的背面侧，使载流子寿命缩短。寿命控制体的浓度的峰可以配置于缓冲区的杂质浓度的峰中的最靠近半导体基板的正面侧的峰与半导体基板的背面之间。
在半导体基板还可以形成第一导电型的第二区域，该第一导电型的第二区域形成于缓冲区的杂质浓度的峰中的最靠近半导体基板的背面侧的峰与形成于半导体基板的背面之间。寿命控制体的浓度的峰可以配置于比第二区域的杂质浓度的峰更靠近半导体基板的正面侧的位置。
缓冲区的杂质浓度分布可以具有多个峰。寿命控制体的浓度的峰配置在比缓冲区的杂质浓度的峰中的最靠近半导体基板的背面侧的峰更靠近半导体基板的背面侧的位置。
寿命控制体的浓度的峰与第二区域的杂质浓度的峰之间的距离可以比寿命控制体的浓度的峰与缓冲区的杂质浓度的峰中的最靠近半导体基板的背面侧的峰之间的距离大。
寿命控制体的浓度的峰可以配置于缓冲区的杂质浓度中的任意2个峰之间。
寿命控制体的浓度的峰可以配置于与缓冲区的杂质浓度的峰中的任一个均不重叠的位置。
寿命控制体的浓度的峰的浓度可以是比缓冲区的杂质浓度的峰中的最靠近半导体基板的背面侧的峰的浓度高。寿命控制体的浓度的峰的浓度可以比第二区域的浓度的峰的浓度低。
可以向缓冲区注入质子。寿命控制体可以为氦。
半导体基板的深度方向上的上述寿命控制体的浓度分布的半峰值全宽度可以为5μm以上。缓冲区可以具有夹着寿命控制体的浓度的峰的杂质浓度的2个峰，寿命控制体的浓度分布的半峰值全宽度可以为该2个峰的间隔的70％以上。
半导体基板可以具有形成有晶体管的晶体管部和形成有二极管的二极管部。第二区域在二极管部可以被离散地设置。在与半导体基板的背面平行的面中，晶体管部和二极管部的边界与第二区域之间的距离D可以比第二区域彼此的间隔大。
距离D可以比半导体基板的厚度大。距离D可以比第二区域的宽度大。
应予说明，上述的发明概要未列举本发明的所有特征。另外，这些特征群的子组合也另外能够成为发明。
附图说明
图1是表示一个实施方式的半导体装置100的截面的图。
图2是表示阴极区24、中间区域22、FS区20和漂移区18中的杂质浓度分布的一个例子的图。
图3是将中间区域22和第四峰26-4附近的杂质浓度分布放大而得到的图。
图4是表示寿命控制体28的浓度的峰与FS区20中的峰26的位置关系的图。
图5是表示半导体装置100的漏电流的测定结果的图。
图6是表示半导体装置100的反向恢复动作时的反向电压Vr和反向电流Ir的时间波形的图。
图7是表示半导体装置100的制造工序的一个例子的图。
图8是表示半导体装置100的另一个结构例的截面图。
图9是表示另一实施方式的半导体装置200的截面的图。
图10是表示又一实施方式的半导体装置300的截面的图。
图11是表示半导体装置300的截面的另一例的图。
图12是表示与图11所示的半导体装置300的背面平行的面中的中间区域22的配置例的图。
图13是表示寿命控制体28的深度方向上的浓度分布的另一例的图。
符号说明
10···半导体基板，12···阳极电极，14···阴极电极，16···阳极区，18···漂移区，20···FS区，22···中间区域，23···峰，24···阴极区，26···峰，28···寿命控制体，70···晶体管部，80···二极管部，100···半导体装置，112···发射极，114···层间绝缘膜，115···接触区，116···发射区，118···基区，120···栅极结构，122···栅极绝缘膜，124···栅电极，126···漂移区，128···集电区，130···集电极，140···虚设沟槽结构，150···台面部，160···栅极连接部，170···虚设连接部，200···半导体装置，300···半导体装置
具体实施方式
以下，通过发明的实施方式说明本发明，但以下的实施方式不限定权利要求的发明。另外，实施方式中说明的特征的所有组合并不限定为发明的解决方案所必须的。
图1是表示一个实施方式的半导体装置100的截面的图。半导体装置100是在半导体基板10的正面和背面形成有电极，并在半导体基板10的深度方向流通电流的纵向型的半导体装置。应予说明，在本说明书中仅记载为正面和背面的情况下，是指半导体基板10的正面和背面。在图1中示出二极管作为半导体装置100的一个例子。该二极管可以作为与IGBT等开关元件并联设置的续流二极管(FWD)而发挥功能。
半导体装置100具备半导体基板10、阳极电极12和阴极电极14。阳极电极12以与半导体基板10的正面接触的方式设置。阴极电极14以与半导体基板10的背面接触的方式设置。阳极电极12和阴极电极14例如由含有铝的金属材料形成。
半导体基板10由硅或化合物半导体等半导体材料形成。向半导体基板10掺杂预定浓度的杂质。如果没有特别说明，本说明书中的杂质就指被掺杂到半导体材料中且表示n型或p型的导电型的掺杂剂。本例的半导体基板10具有n-型的导电型。n型是第二导电型的一个例子。另外，p型是第一导电型的一个例子。但是，第一导电型和第二导电型可以是相互相反的导电型。
半导体基板10具有阳极区16、漂移区18、缓冲区(FS区20)、中间区域22和阴极区24。阳极区16是第一区域的一个例子，中间区域22是第二区域的一个例子。缓冲区可以作为抑制耗尽层的扩展的场截止层而发挥功能。
漂移区18具有与半导体基板10相同的导电型。在本例中，半导体基板10中的没有形成阳极区16、FS区20、中间区域22和阴极区24的区域作为漂移区18而发挥功能。
阳极区16形成于漂移区18的正面侧，与阳极电极12电连接。在阳极区16掺杂有与漂移区18不同导电型的杂质。在本例中，阳极区16为p型。
FS区20形成于漂移区18的背面侧。FS区20具有与漂移区18相同的导电型，且比漂移区18高浓度地被注入杂质。在本例中，FS区20为n型。另外，将注入到FS区20中的杂质称为第一杂质。第一杂质例如为氢或磷。
氢在半导体材料中与空穴(V)和氧(O)结合成簇状而构成复合缺陷(VOH缺陷)。该VOH缺陷为施主，所以VOH缺陷为n型的掺杂剂(杂质)。氢可以通过质子、氘核之类的氢离子的注入而被导入到半导体材料。氧可以在半导体材料的制造时含有，或者在制造半导体装置的过程中有意地导入到半导体区域中。半导体材料可以通过悬浮区熔法(FZ法)、直拉法(CZ法)、磁场施加型直拉法(MCZ法)等制造。如果为例如CZ法、MCZ法，则半导体材料中的氧的浓度为1×1017/cm3以上且1×1018/cm3以下，因此能够适当地形成与VOH缺陷相关的掺杂。
空穴可以在半导体材料制造时含有，或者在制造半导体装置的过程中有意地导入到半导体区域中。通过设置高浓度的FS区20，从而能够防止从阳极区16的界面延伸的耗尽层到达中间区域22或阴极区24。空穴可以通过例如质子、电子束、氦等的离子注入而导入。
半导体基板10的深度方向上的第一杂质的浓度分布在FS区20中具有1个以上的峰26。图1中例示的半导体装置100具有第一峰26-1、第二峰26-2、第三峰26-3和第四峰26-4。各个峰26中的杂质浓度比漂移区18中的杂质浓度高。
中间区域22形成于FS区20的背面侧。本例的中间区域22在与半导体基板10的背面平行的面局部地形成。中间区域22具有与阳极区16相同的导电型。在本例中，中间区域22为p型。另外，将注入到中间区域22的杂质称为第二杂质。第二杂质例如为硼。在FS区20的背面侧没有形成中间区域22的区域是与漂移区18相同的导电型。该区域的杂质浓度可以与FS区20的背面侧的端部中的杂质浓度几乎相同。
阴极区24形成于中间区域22的背面侧。阴极区24具有与FS区20相同的导电型。本例的阴极区24中的杂质浓度比FS区20和中间区域22的各自的杂质浓度高。在本例中，阴极区24为n+型。另外，将注入到阴极区24的杂质称为第三杂质。第三杂质例如为磷。阴极区24与阴极电极14电连接。
已知如果以额定电流的1/10左右的小的电流使二极管反向恢复，则产生阴极侧的载流子枯竭，电流或电压波形急剧波动的现象。在本例的半导体装置100中，如果在反向恢复时耗尽层从阳极侧扩展，阴极侧的载流子枯竭，则对中间区域22与阴极区24之间的pn结施加高电场，该pn结发生雪崩击穿。由此，可以从阴极侧向漂移区18注入空穴，提高阴极侧的漂移区18的载流子密度。其结果是，能够抑制因载流子的枯竭而导致的电压/电流的波动。
另外，如果在向FS区20注入质子等杂质之后对半导体基板10进行热处理，则质子等杂质扩散而将缺陷终端。由此，质子等杂质扩散的区域的寿命恢复。由此，能够使半导体装置100的反向恢复动作软恢复化。
另一方面，如果阴极侧的载流子寿命过长，则反向恢复动作时的尾电流变大。如果尾电流变大，则反向恢复损耗增大。与此相对，在本例的半导体装置100中，具有配置于半导体基板10的背面侧且缩短载流子寿命的寿命控制体28。寿命控制体28例如是氦。
寿命控制体28的深度方向上的浓度分布的峰配置在FS区20中的峰26中的最靠近正面侧的第一峰26-1与半导体基板10的背面(在本例中是与阴极电极14接触的面)之间。通过这样的构成，能够缩短影响尾电流的区域的载流子寿命，能够减小尾电流。
图2是表示阴极区24、中间区域22、FS区20和漂移区18中的杂质浓度分布的一个例子的图。另外，在图2中一并示出寿命控制体28的浓度分布。应予说明，阴极区24、中间区域22、FS区20和漂移区18中的杂质浓度分布表示综合了除寿命控制体28以外的各杂质的浓度而得到的净杂质浓度(net doping concentration)。如上所述，寿命控制体28的杂质浓度的峰配置在FS区20中的杂质浓度的峰26中的最靠近正面侧(即，最靠近漂移区18侧)的第一峰26-1与半导体基板10的背面之间。最靠近正面侧的第一峰26-1的峰浓度可以比朝向背面并且相邻的第二峰26-2的峰浓度高。
应予说明，在半导体基板10具有中间区域22的情况下，寿命控制体28的杂质浓度的峰配置在比中间区域22中的杂质浓度的峰23更靠近半导体基板10的正面侧的位置。由此，通过注入寿命控制体28，能够抑制中间区域22中的载流子消失。
另外，在FS区20中存在多个峰26的情况下，寿命控制体28的杂质浓度的峰可以配置在多个峰26中的任意2个峰26之间。寿命控制体28的杂质浓度的峰可以配置在最靠近正面侧的第一峰26-1与邻接的第二峰26-2之间，也可以配置在最靠近背面侧的第四峰26-4与邻接的第三峰26-3之间，还可以配置在除配置于最靠近正面侧或最靠近背面侧以外的2个峰26之间。
另外，寿命控制体28的杂质浓度的峰可以配置在比FS区20中的杂质浓度的峰26中的最靠近背面侧的第四峰26-4更靠近背面侧的位置。通过将寿命控制体28的杂质浓度的峰配置在比第四峰26-4更靠近背面侧的位置，从而能够在从阳极侧扩展的耗尽层未到达的区域配置寿命控制体28的峰。因此，还能够抑制因注入寿命控制体28而导致的漏电流的增大。
图3是将中间区域22和第四峰26-4附近的杂质浓度分布放大而得到的图。在本例中，在中间区域22中的杂质浓度的峰23与第四峰26-4之间配置寿命控制体28的浓度的峰。在本例中，将中间区域22中的杂质浓度的峰的深度位置记为P1，将第四峰26-4的深度位置记为P2，将寿命控制体28的浓度峰的深度位置记为P3。各个峰的位置是表示浓度为极大值的位置。
优选寿命控制体28的浓度的峰与中间区域22中的杂质浓度的峰23之间的距离(P3-P1)比寿命控制体28的浓度的峰与FS区20中的最靠近背面侧的第四峰26-4之间的距离(P2-P3)大。换言之，优选寿命控制体28的浓度峰在峰23与第四峰26-4之间被配置于靠近第四峰26-4一侧的位置。
由此，通过注入寿命控制体28，能够抑制中间区域22中的载流子消失。距离(P3-P1)可以为距离(P2-P3)的2倍以上，也可以为3倍以上。
另外，寿命控制体28的浓度的峰值D3可以是比中间区域22中的浓度的峰值D1低的浓度。由此，通过注入寿命控制体28，从而即使在中间区域22中的载流子局部消失的情况下，也能够发挥中间区域22的波动抑制功能。寿命控制体28的浓度的峰值D3可以为峰值D1的80％以下，也可以为50％以下。
另外，寿命控制体28的浓度的峰值D3可以是比FS区20中的杂质浓度的峰26中的最靠近背面侧的第四峰26-4的峰值D2高的浓度。由此，即使因质子等而引起载流子寿命恢复，也能够充分减少反向恢复动作时的背面侧的剩余载流子。寿命控制体28的浓度的峰值D3可以为峰值D2的2倍以上，也可以为5倍以上，还可以为10倍以上。
图4是表示寿命控制体28的浓度的峰与FS区20中的峰26的位置关系的图。优选寿命控制体28的浓度的峰被配置在与FS区20中的杂质浓度的峰26中的任一个峰均不重叠的位置。由此，能够抑制利用寿命控制体28产生的缺陷因注入到FS区20的质子等而过度恢复的情况。
应予说明，浓度的峰不重叠是指峰间的距离X为预定值以上。作为一个例子，距离X可以为寿命控制体28的浓度分布的半峰半宽Y/2以上，也可以为半峰值全宽度Y以上，还可以为半峰值全宽度Y的2倍以上。
同样地，优选寿命控制体28的浓度的峰与中间区域22的杂质浓度的峰23不重叠。由此，能够抑制因寿命控制体28而引起中间区域22中的载流子消失的情况。
另外，寿命控制体28可以被注入到深度方向上的多个位置。作为一个例子，在中间区域22的峰23与FS区20中的第四峰26-4之间、以及FS区20中的任意2个峰26之间分别形成寿命控制体28的浓度峰。寿命控制体28的多个浓度峰的值可以是与阴极侧的距离越大而该值变得越小。
图5是表示半导体装置100的漏电流的测定结果的图。在本例的半导体装置100中，如图3所示，在中间区域22的峰23与FS区20的最靠近阴极的第四峰26-4之间注入寿命控制体28。在图5中，横轴表示反向偏置电压Vr，纵轴表示漏电流Ir。
另外，在图5中，用实线表示注入了寿命控制体28的例子，用虚线表示没有注入寿命控制体28的例子。如图5所示，即使注入寿命控制体28，漏电流也没有增大。
图6是表示半导体装置100的反向恢复动作时的反向电压Vr和反向电流Ir的时间波形的图。在图5中，用实线表示注入了寿命控制体28的例子，用虚线表示没有注入寿命控制体28的例子。
如图6所示，可知通过注入寿命控制体28，反向电流Ir中的尾电流减少。由此，能够降低反向恢复动作时的损耗。另外，在反向恢复动作时也没有发生电压/电流的大的波动。
图7是表示半导体装置100的制造工序的一个例子的图。首先，在正面结构形成步骤S700中，形成半导体装置100的正面侧的结构。在图1所示的例子中，形成阳极电极12和阳极区16。另外，在S700中，在形成了正面侧的结构之后，对半导体基板10的背面侧进行磨削，根据预定的耐压对半导体基板10的厚度进行调整。
接下来，在阴极区形成步骤S702中，从半导体基板10的背面侧注入杂质而形成阴极区24。作为一个例子，S702中的杂质为磷，剂量为1×1015/cm2，加速电压为40keV。
接下来，在中间区域形成步骤S704中，从半导体基板10的背面侧局部地注入杂质而形成中间区域22。作为一个例子，S704中的杂质为硼，剂量为1×1013/cm2，加速电压为240keV。硼的剂量可以为3×1012/cm2以上且3×1013/cm2以下。接下来，在激光退火步骤S706中，将从半导体基板10的背面侧注入了杂质的区域退火。
接下来，在质子注入步骤S708中，从半导体基板10的背面侧注入质子而形成FS区20。如图2所示，在FS区20形成4个峰26的情况下，使加速电压不同而进行4次质子注入。
作为一个例子，与第四峰26-4对应的质子的剂量为3.0×1014/cm2，加速电压为400keV，与第三峰26-3对应的质子的剂量为1.0×1013/cm2，加速电压为820keV，与第二峰26-2对应的质子的剂量为7.0×1012/cm2，加速电压为1100keV，与第一峰26-1对应的质子的剂量为1.0×1013/cm2，加速电压为1450keV。
接下来，在第一炉退火步骤S710中，在氮气环境等的退火炉中将半导体基板10退火。作为一个例子，退火温度为370度，退火时间为5小时。接下来，在氦注入步骤S712中，从半导体基板10的背面侧注入氦而形成寿命控制体28。作为一个例子，在S712中，以剂量2×1012/cm2、加速能量700keV注入He2+。
接下来，在电子束照射步骤S714中，从半导体基板10的背面侧照射电子束。作为一个例子，电子束照射量为160kGy。接下来，在第二炉退火步骤S716中，在氮气环境等的退火炉中将半导体基板10退火。作为一个例子，退火温度为360度，退火时间为1小时。
接下来，在背面电极形成步骤S718中形成阴极电极14。阴极电极14可以通过溅射法形成。另外，阴极电极14可以是铝层、钛层、镍层等层叠而成的层叠电极。利用这样的工序，能够制造半导体装置100。
图8是表示半导体装置100的另一个结构例的截面图。本例中的半导体装置100与图1所示的半导体装置100相比，中间区域22的位置不同。其他结构可以与图1所示的半导体装置100相同。
本例中的中间区域22形成在与阴极区24相同的深度位置。此时，寿命控制体28除了形成在FS区20中的任一峰26与中间区域22的浓度峰之间以外，还形成在FS区20中的任一峰26与阴极区24的浓度峰之间。
形成在中间区域22的上方的寿命控制体28可以与形成在阴极区24的上方的寿命控制体28的深度方向上的位置相同。通过这样的构成，也能够降低反向恢复动作时的尾电流，且抑制漏电流的增大。
图9是表示另一实施方式的半导体装置200的截面的图。半导体装置200是IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)。半导体装置200具备半导体基板10、发射极112和集电极130。
发射极112以与半导体基板10的正面接触的方式设置。集电极130以与半导体基板10的背面接触的方式设置。发射极112和集电极130例如由含有铝的金属材料形成。
在半导体基板10的正面侧形成栅极结构120。本例中的栅极结构120为沟槽型，但栅极结构120也可以为平面型。栅极结构120具有栅极绝缘膜122和栅电极124。
栅极绝缘膜122以覆盖栅电极124的周围的方式形成。本例的栅极绝缘膜122以覆盖形成于半导体基板10的正面的栅极沟槽的内壁的方式形成。栅电极124形成在与形成有沟道的基区118对置的位置。本例的栅电极124是在栅极沟槽的内部被栅极绝缘膜122覆盖而形成的多晶硅。本例的栅电极124沿着半导体基板10的深度方向与基区118对置。
在半导体基板10的正面形成覆盖栅极结构120的层间绝缘膜114。由此，将发射极112与栅极结构120绝缘。
在半导体基板10的正面侧形成n+型的发射区116和p型的基区118。基区118是第一区域的一个例子。本例的栅极结构120以贯穿基区118的方式形成。发射区116形成在与栅极结构120邻接的区域。发射区116和基区118在半导体基板10的正面与发射极112接触。
在基区118的背面侧形成n-型的漂移区126。在漂移区126的背面侧形成FS区20。在FS区20的背面侧形成p+型的集电区128。集电区128是第二区域的一个例子。
在本例中，寿命控制体28的浓度峰配置在FS区20中的杂质浓度的峰26中的最靠近半导体基板10的正面侧的第一峰26-1与半导体基板10的背面之间。优选寿命控制体28的浓度峰配置在FS区20中的杂质浓度的峰26中的最靠近半导体基板10的背面侧的第四峰26-4与集电区128的浓度峰之间。
图10是表示又一实施方式的半导体装置300的截面的图。半导体装置300是在同一基板形成了IGBT和反向恢复用的二极管的反向导通IGBT(RC-IGBT)。半导体装置300具备半导体基板10、发射极112和集电极130。
在本例的半导体基板10的背面侧，在作为IGBT发挥功能的区域的晶体管部70形成有p+型的集电区128，在作为二极管发挥功能的区域的二极管部80形成有n+型的阴极区24。应予说明，在晶体管部70的台面部150(半导体基板的夹在沟槽部之间的区域)中的、位于将阴极区24与集电区128接触的位置投影到正面而得的位置或者位于与将阴极区24与集电区128接触的位置投影到正面而得的位置最近的位置的沟槽部120所相邻的台面部150，在基区118的正面可以不形成发射区116，可以形成p+型的接触区115。
晶体管部70的结构与图9所示的半导体装置200相同。但是，在本例中，在晶体管部70形成有多个栅极结构120。多个栅极结构120中的至少一个栅极结构120的栅电极124与栅极端子电连接。另外，多个栅极结构120中的至少一个栅极结构120的栅电极124可以与发射极112电连接，作为虚设沟槽而发挥功能。通过设置虚设沟槽，能够产生电荷注入促进效果(IE效果)。
作为二极管发挥功能的区域的结构与图1或图8所示的半导体装置100相同。应予说明，图10所示的基区118作为二极管的阳极区而发挥功能。
另外，在图10中省略中间区域22。可以与图1所示的半导体装置100同样地在图10所示的阴极区24的上方局部地形成中间区域22。另外，在图10所示的半导体基板10中，在二极管部80的正面侧具有1个以上的虚设沟槽结构140。虚设沟槽结构140具有与栅极结构120同样的结构。然而，虚设沟槽结构140中的栅电极与发射极112电连接。
作为二极管发挥功能的区域中的寿命控制体28的浓度峰被设置在与图1或图8所示的半导体装置100相同的位置。另外，晶体管部70中的寿命控制体28的浓度峰被设置在与图9所示的半导体装置200相同的位置。应予说明，在晶体管部70和二极管部80，可以在相同的深度位置形成寿命控制体28。
图11是表示半导体装置300的截面的另一例的图。本例的半导体装置300具有中间区域22。中间区域22以外的结构可以与图10所示的半导体装置300相同。
在本例中，将半导体基板10中的作为IGBT等晶体管发挥功能的区域作为晶体管部70，将作为FWD等二极管发挥功能的区域作为二极管部80。在晶体管部70的正面形成有发射区116，在晶体管部70的背面形成集电区128。在二极管部80的正面没有形成发射区116，而形成有基区118，在二极管部80的背面形成有阴极区24。将集电区128与阴极区24的边界作为晶体管部70与二极管部80的边界。
应予说明，在晶体管部70的台面部150(半导体基板的夹在沟槽部之间的区域)中的、位于将阴极区24与集电区128接触的位置投影到正面而得的位置或者位于与将阴极区24与集电区128接触的位置投影到正面而得的位置最近的位置的沟槽部120所相邻的台面部150中，在基区118的正面可以不形成发射区116，可以形成p+型的接触区115。
在二极管部80设有中间区域22。如图1所示，中间区域22可以形成在阴极区24的上方，也可以如图8所示，形成在与阴极区24相同深度的位置。
具有沟槽结构的栅极结构120和虚设沟槽结构140以沿着与图11所示的截面垂直的方向延伸的方式形成。将栅极结构120和虚设沟槽结构140延伸的方向作为沟槽长度方向(图11中的Y轴方向)，将在半导体基板10的正面中与沟槽长度方向正交的方向作为沟槽短边方向(图11中的X轴方向)。
将晶体管部70和二极管部80的边界与最靠近晶体管部70的中间区域22之间的、在与半导体基板10的背面平行的面内的沟槽短边方向(X轴方向)上的距离设为D。即，将X轴方向上的集电区128与中间区域22之间的距离设为D。
另外，在与半导体基板10的背面平行的面离散地形成有多个中间区域22。将沟槽短边方向(X轴方向)上的中间区域22彼此的间隔设为L1，将中间区域22的宽度设为L2。中间区域22的间隔L1和宽度L2可以使用多个中间区域22中的平均值，也可以使用最大值。另外，将与沟槽长度方向和沟槽短边方向这两个方向正交的深度方向(图11中的Z轴方向)上的半导体基板10的厚度设为W。
集电区128与中间区域22之间的距离D比中间区域22彼此的间隔L1大。换言之，在与晶体管部70邻接的二极管部80的端部区域中，与其他区域相比，中间区域22的密度更小。对于二极管部80的端部区域而言，作为一个例子，可以是从将阴极区24与集电区128接触的位置投影于正面而得的位置起，在沟槽短边方向上隔着1个以上的台面部150的1个以上的沟槽部。在晶体管部70与二极管部80的边界附近，在反向恢复时，集电区128能够与中间区域22同样地发挥功能。因此，在二极管部80的端部区域中，即使不设置中间区域22，也能够抑制反向恢复时的电压和电流的波动。对于晶体管部70与二极管部80的边界而言，作为一个例子，是指阴极区24与集电区128接触的位置。
由于在二极管部80的端部区域不设置中间区域22，所以能够缩小XY面上的中间区域22的总面积。因此，能够使二极管部80的动作稳定化，另外，能够降低二极管部80的正向电压。
另外，集电区128与中间区域22之间的距离D可以比中间区域22的宽度L2大。另外，集电区128与中间区域22之间的距离D可以比半导体基板10的厚度W大。这样，即使配置中间区域22，也由于设有晶体管部70的集电区128，所以能够抑制反向恢复时的电压和电流的波动。如果进一步增大距离D，则能够进一步改善二极管部80的正向电压等特性。
图12是表示在与图11所示的半导体装置300的背面平行的面中的中间区域22的配置例的图。在图12中，重叠地示出中间区域22、栅极结构120、虚设沟槽结构140、阴极区24、栅极连接部160和虚设连接部170的位置。在半导体基板10的背面侧，在没有形成阴极区24的区域形成有集电区128。
本例的栅极结构120和虚设沟槽结构140具有U字形状，但栅极结构120和虚设沟槽结构140的形状不限于此。栅极结构120和虚设沟槽结构140具有分别沿着Y轴方向延伸而形成的直线部分。将被栅极结构120或者虚设沟槽结构140的直线部分夹持的区域作为台面部150。
栅极连接部160是与栅极结构120的栅电极124连接的栅极流道。虚设连接部170是与虚设沟槽结构140的内部的电极连接的虚设流道。本例的栅极连接部160和虚设连接部170由多晶硅等形成。栅极连接部160和虚设连接部170形成于半导体基板10的正面的上方。在栅极连接部160和虚设连接部170与半导体基板10之间形成有层间绝缘膜114等绝缘膜。栅极连接部160和虚设连接部170通过形成于层间绝缘膜114的接触孔与半导体基板10的正面接触。栅极连接部160可以与由金属材料形成的栅极焊盘连接。虚设连接部170可以与发射极112连接。
如上所述，在晶体管部70的正面侧形成有栅极结构120，在晶体管部70的背面侧形成有集电区128。在晶体管部70，虚设沟槽结构140的1个以上的直线部分与栅极结构120的1个以上的直线部分可以在X轴方向上交替地形成。
在二极管部80的正面侧形成有虚设沟槽结构140，在二极管部80的背面侧形成有阴极区24和中间区域22。X轴方向上的阴极区24的端部与中间区域22之间的距离D可以比台面部150的宽度L3大。换言之，在X轴方向的二极管部80的端部区域中，在至少一个台面部150的下方可以不形成中间区域22。在X轴方向的二极管部80的端部区域中，在多个台面部150的下方可以不形成中间区域22。
另外，将在Y轴方向上阴极区24的端部(与集电区128接触的部分)与中间区域22之间的距离设为DY。距离DY可以比中间区域22的Y轴方向上的间隔L4大，可以比中间区域22的Y轴方向上的宽度L5大，可以比半导体基板10的厚度W大。距离DY可以与距离D相同。
图13是表示寿命控制体28的深度方向上的浓度分布的另一例的图。在本例中，寿命控制体28的峰的位置P6配置于FS区20中的2个峰26-a、26-b的位置P4和P5之间。位置P6可以配置在位置P4与P5之间的中央。如上所述，通过使寿命控制体28的峰位置与FS区20中的峰位置分离地配置，从而抑制寿命控制体28与FS区20中的质子等相抵消。
本例的寿命控制体28的浓度分布具有比较宽的分布。通过使寿命控制体28具有宽的浓度分布，从而能够使半导体装置100进行软恢复动作。另外，即使在寿命控制体28的注入位置产生偏差的情况下，也能够降低该偏差的影响。作为一个例子，寿命控制体28的浓度分布的半峰值全宽度FWHM为5μm以上。半峰值全宽度FWHM可以为7μm以上，也可以为9μm以上。
另外，寿命控制体28的浓度分布的半峰值全宽度FWHM相对于夹着寿命控制体28的浓度的峰的2个峰26-a和26-b的间隔(P4-P5)可以为70％以上。半峰值全宽度FWHM可以为FS区20的峰26的间隔(P4-P5)的80％以上，也可以为100％以上。
另外，寿命控制体28可以分布到与FS区20的2个峰26-a和26-b重叠的位置。作为一个例子，在位置P4和位置P5这两方，寿命控制体28的浓度可以为寿命控制体28的峰浓度的1％以上，也可以为10％以上。
以上，利用实施方式说明了本发明，但本发明的技术的范围不限于上述实施方式记载的范围。对上述实施方式进行各种变更或改良对于本领域技术人员而言也是明了的。根据权利要求书的记载可知该进行了各种变更或改良而得到的方式也包括在本发明的技术范围内。
应当注意的是，只要权利要求书、说明书和附图中所示的制造方式中的各处理的执行顺序并未特别明确为“在……之前”，“先于……”等，另外，未在后续处理中使用之前处理的结果，就可以按任意顺序实现。即使为方便起见，对权利要求书、说明书和附图中的工作流程使用“首先”，“接下来”等进行了说明，也不表示一定要按照该顺序执行。
权利要求书(按照条约第19条的修改)
1.一种半导体装置，其特征在于，具备：
半导体基板；
第一导电型的第一区域，其形成于所述半导体基板的正面侧；
第二导电型的漂移区，其形成于比所述第一区域更靠近所述半导体基板的背面侧的位置；
第二导电型的缓冲区，其形成于比所述漂移区更靠近所述半导体基板的背面侧的位置，包括1个以上的比所述漂移区的杂质浓度高的杂质浓度的峰；以及
寿命控制体，其配置于所述半导体基板的背面侧，使载流子寿命缩短，
所述缓冲区的杂质浓度分布具有多个峰，
所述寿命控制体的浓度的峰被配置在所述缓冲区的杂质浓度的峰中的最靠近所述半导体基板的正面侧的峰与所述半导体基板的背面之间，且配置在与所述缓冲区的杂质浓度的峰中的任一个均不重叠的位置。
2.根据权利要求1所述的半导体装置，其特征在于，所述寿命控制体的浓度的峰配置在比所述缓冲区的杂质浓度的峰中的最靠近所述半导体基板的背面侧的峰更靠近所述半导体基板的背面侧的位置。
3.根据权利要求1或2所述的半导体装置，其特征在于，所述半导体装置还具备第一导电型的第二区域，所述第一导电型的第二区域形成在所述缓冲区的杂质浓度的峰中的最靠近所述半导体基板的背面侧的峰与所述半导体基板的背面之间，
所述寿命控制体的浓度的峰被配置在不与所述第二区域的杂质浓度的峰重叠的位置。
4.根据权利要求3所述的半导体装置，其特征在于，所述寿命控制体的浓度的峰配置在比所述第二区域的杂质浓度的峰更靠近所述半导体基板的正面侧的位置。
5.根据权利要求4所述的半导体装置，其特征在于，所述寿命控制体的浓度的峰与所述第二区域的杂质浓度的峰之间的距离比所述寿命控制体的浓度的峰与所述缓冲区的杂质浓度的峰中的最靠近所述半导体基板的背面侧的峰之间的距离大。
6.根据权利要求4所述的半导体装置，其特征在于，所述半导体装置还具备第二导电型的阴极区，所述第二导电型的阴极区形成于与所述第二区域相同深度的位置，
所述寿命控制体还形成在所述阴极区的上方。
7.根据权利要求1所述的半导体装置，其特征在于，所述寿命控制体的浓度的峰配置在所述缓冲区的杂质浓度中的任意2个峰之间。
8.根据权利要求1所述的半导体装置，其特征在于，所述半导体基板的深度方向上的所述寿命控制体的浓度分布具有多个峰。
9.根据权利要求1～8中任一项所述的半导体装置，其特征在于，所述寿命控制体的浓度的峰的浓度比所述缓冲区的杂质浓度的峰中的最靠近所述半导体基板的背面侧的峰的浓度高。
10.根据权利要求3～6中任一项所述的半导体装置，其特征在于，所述寿命控制体的浓度的峰的浓度比所述第二区域的浓度的峰的浓度低。
11.根据权利要求1～10中任一项所述的半导体装置，其特征在于，向所述缓冲区注入质子，所述寿命控制体为氦。
12.根据权利要求1～11中任一项所述的半导体装置，其特征在于，所述半导体基板的深度方向上的所述寿命控制体的浓度分布的半峰值全宽度为5μm以上。
13.根据权利要求7所述的半导体装置，其特征在于，所述缓冲区具有夹着所述寿命控制体的浓度的峰的杂质浓度的2个峰，
所述寿命控制体的浓度分布的半峰值全宽度为这2个峰的间隔的70％以上。
14.根据权利要求3～6中任一项所述的半导体装置，其特征在于，所述半导体基板具有形成有晶体管的晶体管部和形成有二极管的二极管部，
所述第二区域在所述二极管部中被离散地设置，
在与所述半导体基板的背面平行的面中，所述晶体管部和所述二极管部的边界与所述第二区域之间的距离D比所述第二区域彼此的间隔大。
15.一种半导体装置，其特征在于，具备：
半导体基板；
第一导电型的第一区域，其形成于所述半导体基板的正面侧；
第二导电型的漂移区，其形成于比所述第一区域更靠近所述半导体基板的背面侧的位置；
第二导电型的缓冲区，其形成于比所述漂移区更靠近所述半导体基板的背面侧的位置，包括1个以上的比所述漂移区的杂质浓度高的杂质浓度的峰；以及
第一导电型的第二区域，其形成在所述缓冲区的杂质浓度的峰中的最靠近所述半导体基板的背面侧的峰与所述半导体基板的背面之间，
所述半导体基板具有形成有晶体管的晶体管部和形成有二极管的二极管部，
所述第二区域在所述二极管部中被离散地设置，
在与所述半导体基板的背面平行的面中，所述晶体管部和所述二极管部的边界与所述第二区域之间的距离D比所述第二区域彼此的间隔大。
16.根据权利要求15所述的半导体装置，其特征在于，所述距离D比所述半导体基板的厚度大。
17.根据权利要求15或16所述的半导体装置，其特征在于，所述距离D比所述第二区域的宽度大。
18.根据权利要求15～17中任一项所述的半导体装置，其特征在于，所述二极管部具有：
多个虚设沟槽结构；以及
台面部，其是所述半导体基板的夹在所述虚设沟槽结构之间的区域，
所述距离D比所述台面部的在与所述距离D相同方向上的宽度大。
19.根据权利要求15～18中任一项所述的半导体装置，其特征在于，所述二极管部具有：
虚设沟槽结构，其包括在与所述半导体基板的背面平行的面沿着延伸方向延伸的直线部分；以及
第二导电型的阴极区，其形成于所述第二区域的背面侧，
所述延伸方向上的所述阴极区与所述第二区域之间的距离DY比所述延伸方向上的所述第二区域彼此的间隔和所述第二区域的宽度中的至少一个大。
20.根据权利要求15～19中任一项所述的半导体装置，其特征在于，所述二极管部具有：
虚设沟槽结构，其包括在与所述半导体基板的背面平行的面沿着延伸方向延伸的直线部分；以及
第二导电型的阴极区，其形成于所述第二区域的背面侧，
所述延伸方向上的所述阴极区与所述第二区域之间的距离DY与所述距离D相同。

Claims (14)

1.一种半导体装置，其特征在于，具备：
半导体基板；
第一导电型的第一区域，其形成于所述半导体基板的正面侧；
第二导电型的漂移区，其形成于比所述第一区域更靠近所述半导体基板的背面侧的位置；
第二导电型的缓冲区，其形成于比所述漂移区更靠近所述半导体基板的背面侧的位置，包括1个以上的比所述漂移区的杂质浓度高的杂质浓度的峰；以及
寿命控制体，其配置于所述半导体基板的背面侧，使载流子寿命缩短，
所述寿命控制体的浓度的峰配置在所述缓冲区的杂质浓度的峰中的最靠近所述半导体基板的正面侧的峰与所述半导体基板的背面之间。
2.根据权利要求1所述的半导体装置，其特征在于，所述半导体装置还具备第一导电型的第二区域，所述第一导电型的第二区域形成在所述缓冲区的杂质浓度的峰中的最靠近所述半导体基板的背面侧的峰与所述半导体基板的背面之间，
所述寿命控制体的浓度的峰配置在比所述第二区域中的杂质浓度的峰更靠近所述半导体基板的正面侧的位置。
3.根据权利要求2所述的半导体装置，其特征在于，所述缓冲区的杂质浓度分布具有多个峰，
所述寿命控制体的浓度的峰配置在比所述缓冲区的杂质浓度的峰中的最靠近所述半导体基板的背面侧的峰更靠近所述半导体基板的背面侧的位置。
4.根据权利要求2或3所述的半导体装置，其特征在于，所述寿命控制体的浓度的峰与所述第二区域的杂质浓度的峰之间的距离比所述寿命控制体的浓度的峰与所述缓冲区的杂质浓度的峰中的最靠近所述半导体基板的背面侧的峰之间的距离大。
5.根据权利要求2所述的半导体装置，其特征在于，所述缓冲区的杂质浓度分布具有多个峰，
所述寿命控制体的浓度的峰配置在所述缓冲区的杂质浓度中的任意2个峰之间。
6.根据权利要求1～5中任一项所述的半导体装置，其特征在于，所述寿命控制体的浓度的峰配置在与所述缓冲区的杂质浓度的峰中的任一个均不重叠的位置。
7.根据权利要求1～6中任一项所述的半导体装置，其特征在于，所述寿命控制体的浓度的峰的浓度比所述缓冲区的杂质浓度的峰中的最靠近所述半导体基板的背面侧的峰的浓度高。
8.根据权利要求2～5中任一项所述的半导体装置，其特征在于，所述寿命控制体的浓度的峰的浓度比所述第二区域的浓度的峰的浓度低。
9.根据权利要求1～8中任一项所述的半导体装置，其特征在于，向所述缓冲区注入质子，所述寿命控制体为氦。
10.根据权利要求1～9中任一项所述的半导体装置，其特征在于，所述半导体基板的深度方向上的所述寿命控制体的浓度分布的半峰值全宽度为5μm以上。
11.根据权利要求5所述的半导体装置，其特征在于，所述缓冲区具有夹着所述寿命控制体的浓度的峰的杂质浓度的2个峰，
所述寿命控制体的浓度分布的半峰值全宽度为这2个峰的间隔的70％以上。
12.根据权利要求2～5中任一项所述的半导体装置，其特征在于，所述半导体基板具有形成有晶体管的晶体管部和形成有二极管的二极管部，
所述第二区域在所述二极管部中被离散地设置，
在与所述半导体基板的背面平行的面中，所述晶体管部和所述二极管部的边界与所述第二区域之间的距离D比所述第二区域彼此的间隔大。
13.根据权利要求12所述的半导体装置，其特征在于，所述距离D比所述半导体基板的厚度大。
14.根据权利要求12或13所述的半导体装置，其特征在于，所述距离D比所述第二区域的宽度大。
CN201780002628.7A 2016-02-23 2017-02-23 半导体装置 Active CN107851584B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016032401 2016-02-23
JP2016-032401 2016-02-23
PCT/JP2017/006830 WO2017146148A1 (ja) 2016-02-23 2017-02-23 半導体装置

Publications (2)

Publication Number Publication Date
CN107851584A true CN107851584A (zh) 2018-03-27
CN107851584B CN107851584B (zh) 2021-06-11

Family

ID=59685196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780002628.7A Active CN107851584B (zh) 2016-02-23 2017-02-23 半导体装置

Country Status (5)

Country Link
US (3) US10734230B2 (zh)
JP (1) JP6610768B2 (zh)
CN (1) CN107851584B (zh)
DE (1) DE112017000064T5 (zh)
WO (1) WO2017146148A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109713041A (zh) * 2018-12-27 2019-05-03 四川立泰电子有限公司 一种适用于超结dmos器件的改良结构
CN110797405A (zh) * 2019-10-22 2020-02-14 上海睿驱微电子科技有限公司 一种沟槽栅igbt半导体器件及其制备方法
CN112055887A (zh) * 2018-11-16 2020-12-08 富士电机株式会社 半导体装置及制造方法
CN112204710A (zh) * 2018-12-28 2021-01-08 富士电机株式会社 半导体装置及制造方法
CN112219263A (zh) * 2018-11-16 2021-01-12 富士电机株式会社 半导体装置及制造方法
CN112310226A (zh) * 2019-07-29 2021-02-02 珠海格力电器股份有限公司 快恢复二极管及其制备方法
CN113396481A (zh) * 2019-02-04 2021-09-14 住友电气工业株式会社 碳化硅半导体器件
WO2021232548A1 (zh) * 2020-05-21 2021-11-25 华大半导体有限公司 功率半导体装置及其制备方法
CN113851379A (zh) * 2021-09-24 2021-12-28 上海积塔半导体有限公司 Igbt器件及其制作方法
CN113921395A (zh) * 2021-10-13 2022-01-11 南瑞联研半导体有限责任公司 一种低损耗igbt芯片集电极结构及其制备方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108292605B (zh) * 2016-06-24 2021-08-27 富士电机株式会社 半导体装置的制造方法和半导体装置
WO2019017104A1 (ja) * 2017-07-18 2019-01-24 富士電機株式会社 半導体装置
JP7102948B2 (ja) * 2017-10-26 2022-07-20 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP7069646B2 (ja) * 2017-11-06 2022-05-18 富士電機株式会社 半導体装置
WO2019097836A1 (ja) * 2017-11-16 2019-05-23 富士電機株式会社 半導体装置
JP7151084B2 (ja) * 2018-01-11 2022-10-12 株式会社デンソー 半導体装置
JP7187787B2 (ja) * 2018-03-15 2022-12-13 富士電機株式会社 半導体装置
CN111066149B (zh) * 2018-03-15 2024-02-06 富士电机株式会社 半导体装置
JP7102808B2 (ja) * 2018-03-15 2022-07-20 富士電機株式会社 半導体装置
JP6835291B2 (ja) 2018-03-19 2021-02-24 富士電機株式会社 半導体装置および半導体装置の製造方法
CN109659236B (zh) * 2018-12-17 2022-08-09 吉林华微电子股份有限公司 降低vdmos恢复时间的工艺方法及其vdmos半导体器件
WO2020217683A1 (ja) 2019-04-26 2020-10-29 富士電機株式会社 半導体装置および製造方法
JP7404702B2 (ja) * 2019-08-09 2023-12-26 富士電機株式会社 半導体装置
WO2021070539A1 (ja) 2019-10-11 2021-04-15 富士電機株式会社 半導体装置および半導体装置の製造方法
CN113875016A (zh) * 2019-12-17 2021-12-31 富士电机株式会社 半导体装置
WO2021145397A1 (ja) * 2020-01-17 2021-07-22 富士電機株式会社 半導体装置および半導体装置の製造方法
CN111900087B (zh) * 2020-08-31 2022-09-20 华虹半导体(无锡)有限公司 Igbt器件的制造方法
JP2022112689A (ja) 2021-01-22 2022-08-03 株式会社 日立パワーデバイス 半導体装置の製造方法、半導体装置、半導体モジュールおよび電力変換装置
JP2022169322A (ja) * 2021-04-27 2022-11-09 株式会社デンソー 半導体装置
CN116569307A (zh) * 2021-06-17 2023-08-08 富士电机株式会社 半导体装置以及制造半导体装置的方法
CN113555416B (zh) * 2021-09-22 2021-12-31 四川上特科技有限公司 一种功率二极管器件
CN113571415B (zh) * 2021-09-22 2022-01-11 上海积塔半导体有限公司 Igbt器件及其制作方法
CN113659014B (zh) * 2021-10-20 2022-01-18 四川洪芯微科技有限公司 一种含有阴极短接槽栅结构的功率二极管

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102208454A (zh) * 2010-03-31 2011-10-05 比亚迪股份有限公司 快速恢复二极管
WO2015074432A1 (zh) * 2013-11-19 2015-05-28 西安永电电气有限责任公司 具有浮结结构的igbt
CN104969360A (zh) * 2013-03-25 2015-10-07 富士电机株式会社 半导体装置
JP2015211149A (ja) * 2014-04-28 2015-11-24 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125200A (ja) * 1994-10-25 1996-05-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
DE10361136B4 (de) * 2003-12-23 2005-10-27 Infineon Technologies Ag Halbleiterdiode und IGBT
DE102004039208B4 (de) 2004-08-12 2014-01-16 Infineon Technologies Ag Verfahren zur Herstellung eines Leistungsbauelements mit einer vergrabenen n-dotierten Halbleiterzone und Leistungsbauelement
JP4843253B2 (ja) * 2005-05-23 2011-12-21 株式会社東芝 電力用半導体装置
JP5374883B2 (ja) * 2008-02-08 2013-12-25 富士電機株式会社 半導体装置およびその製造方法
US7842590B2 (en) 2008-04-28 2010-11-30 Infineon Technologies Austria Ag Method for manufacturing a semiconductor substrate including laser annealing
JP2011086883A (ja) * 2009-10-19 2011-04-28 Denso Corp 絶縁ゲートバイポーラトランジスタおよびその設計方法
KR101794182B1 (ko) * 2009-11-02 2017-11-06 후지 덴키 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
JP5605073B2 (ja) * 2010-08-17 2014-10-15 株式会社デンソー 半導体装置
JP2012256628A (ja) * 2011-06-07 2012-12-27 Renesas Electronics Corp Ｉｇｂｔおよびダイオード
JP2013074181A (ja) * 2011-09-28 2013-04-22 Toyota Motor Corp 半導体装置とその製造方法
JP5733417B2 (ja) * 2011-11-15 2015-06-10 富士電機株式会社 半導体装置および半導体装置の製造方法
EP2800143B1 (en) * 2011-12-28 2020-04-08 Fuji Electric Co., Ltd. Semiconductor device and method for producing semiconductor device
EP2806461B1 (en) * 2012-01-19 2021-11-24 Fuji Electric Co., Ltd. Semiconductor device and method for producing same
CN104054159B (zh) * 2012-03-19 2017-06-30 富士电机株式会社 半导体装置的制造方法
CN104145326B (zh) * 2012-03-30 2017-11-17 富士电机株式会社 半导体装置的制造方法
BR112015012736A2 (pt) * 2012-12-05 2017-07-11 Toyota Motor Co Ltd dispositivo semicondutor
US9627517B2 (en) 2013-02-07 2017-04-18 Infineon Technologies Ag Bipolar semiconductor switch and a manufacturing method therefor
KR102206507B1 (ko) * 2013-06-26 2021-01-22 후지 덴키 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
JP2015153784A (ja) * 2014-02-10 2015-08-24 トヨタ自動車株式会社 半導体装置の製造方法及び半導体装置
WO2016051973A1 (ja) * 2014-10-03 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2016162807A (ja) * 2015-02-27 2016-09-05 トヨタ自動車株式会社 半導体装置とその製造方法
CN107408576B (zh) * 2015-09-16 2020-11-13 富士电机株式会社 半导体装置及半导体装置的制造方法
US10637658B2 (en) 2017-01-25 2020-04-28 Salesforce.Com, Inc. Secure internal user authentication leveraging public key cryptography and key splitting

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102208454A (zh) * 2010-03-31 2011-10-05 比亚迪股份有限公司 快速恢复二极管
CN104969360A (zh) * 2013-03-25 2015-10-07 富士电机株式会社 半导体装置
WO2015074432A1 (zh) * 2013-11-19 2015-05-28 西安永电电气有限责任公司 具有浮结结构的igbt
JP2015211149A (ja) * 2014-04-28 2015-11-24 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11854782B2 (en) 2018-11-16 2023-12-26 Fuji Electric Co., Ltd. Semiconductor device and fabrication method
CN112055887B (zh) * 2018-11-16 2024-06-25 富士电机株式会社 半导体装置及制造方法
CN112055887A (zh) * 2018-11-16 2020-12-08 富士电机株式会社 半导体装置及制造方法
US12015058B2 (en) 2018-11-16 2024-06-18 Fuji Electric Co., Ltd. Semiconductor device
CN112219263A (zh) * 2018-11-16 2021-01-12 富士电机株式会社 半导体装置及制造方法
CN109713041B (zh) * 2018-12-27 2022-05-24 四川立泰电子有限公司 一种适用于超结dmos器件的改良结构
CN109713041A (zh) * 2018-12-27 2019-05-03 四川立泰电子有限公司 一种适用于超结dmos器件的改良结构
US11972950B2 (en) 2018-12-28 2024-04-30 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing
CN112204710A (zh) * 2018-12-28 2021-01-08 富士电机株式会社 半导体装置及制造方法
CN112204710B (zh) * 2018-12-28 2024-07-09 富士电机株式会社 半导体装置及制造方法
CN113396481A (zh) * 2019-02-04 2021-09-14 住友电气工业株式会社 碳化硅半导体器件
CN112310226B (zh) * 2019-07-29 2022-01-28 珠海格力电器股份有限公司 快恢复二极管及其制备方法
CN112310226A (zh) * 2019-07-29 2021-02-02 珠海格力电器股份有限公司 快恢复二极管及其制备方法
CN110797405A (zh) * 2019-10-22 2020-02-14 上海睿驱微电子科技有限公司 一种沟槽栅igbt半导体器件及其制备方法
WO2021232548A1 (zh) * 2020-05-21 2021-11-25 华大半导体有限公司 功率半导体装置及其制备方法
CN113707706A (zh) * 2020-05-21 2021-11-26 华大半导体有限公司 功率半导体装置及其制备方法
CN113851379A (zh) * 2021-09-24 2021-12-28 上海积塔半导体有限公司 Igbt器件及其制作方法
CN113921395A (zh) * 2021-10-13 2022-01-11 南瑞联研半导体有限责任公司 一种低损耗igbt芯片集电极结构及其制备方法

Also Published As

Publication number Publication date
US20200350170A1 (en) 2020-11-05
WO2017146148A1 (ja) 2017-08-31
JPWO2017146148A1 (ja) 2018-06-07
US11569092B2 (en) 2023-01-31
US20180166279A1 (en) 2018-06-14
US10734230B2 (en) 2020-08-04
DE112017000064T5 (de) 2018-03-29
CN107851584B (zh) 2021-06-11
US20220076956A1 (en) 2022-03-10
JP6610768B2 (ja) 2019-11-27
US11183388B2 (en) 2021-11-23

Similar Documents

Publication Publication Date Title
CN107851584A (zh) 半导体装置
CN104903997B (zh) 半导体装置及半导体装置的制造方法
CN109075213A (zh) 半导体装置
US7538412B2 (en) Semiconductor device with a field stop zone
CN104904020B (zh) 二极管、电力变换装置
CN101904010B (zh) 反向导通半导体器件及用于制造这样的反向导通半导体器件的方法
CN107251205A (zh) 半导体装置和半导体装置的制造方法
CN108604602A (zh) 半导体装置及半导体装置的制造方法
CN106128946A (zh) 半导体装置及半导体装置的制造方法
US9704980B2 (en) Insulated gate bipolar transistor and method for manufacturing same
CN105280485A (zh) 制造包括场停止区的半导体器件的方法
JP2012009629A (ja) 半導体装置の製造方法
CN107871777A (zh) 半导体装置和其制造方法以及电力变换***
TWI553714B (zh) 半導體裝置之製造方法
CN107534059B (zh) 半导体装置和半导体装置的制造方法
CN105321809A (zh) 降低杂质浓度的方法、半导体器件及制造其的方法
WO2018195698A1 (en) Advanced field stop thyristor structure and manufacture methods
CN107275395A (zh) 半导体装置及其制造方法
CN105374865A (zh) 半导体装置
WO2022265061A1 (ja) 半導体装置および半導体装置の製造方法
JP2022103589A (ja) 半導体装置及びその製造方法
CN117316996A (zh) 半导体装置
CN118056280A (zh) 半导体装置
CN114127930A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant