CN112219263A - 半导体装置及制造方法 - Google Patents

半导体装置及制造方法 Download PDF

Info

Publication number
CN112219263A
CN112219263A CN201980028584.4A CN201980028584A CN112219263A CN 112219263 A CN112219263 A CN 112219263A CN 201980028584 A CN201980028584 A CN 201980028584A CN 112219263 A CN112219263 A CN 112219263A
Authority
CN
China
Prior art keywords
region
concentration
peak
hydrogen
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980028584.4A
Other languages
English (en)
Inventor
加藤由晴
安喰彻
白川彻
高桥美咲
三塚要
吉村尚
小野泽勇一
泷下博
吉田崇一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN112219263A publication Critical patent/CN112219263A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种半导体装置，具备半导体基板，半导体基板具有含氢的含氢区，含氢区具有载流子浓度比根据所含有的氢的浓度和氢的活化率确定的虚拟载流子浓度高的高浓度区。半导体基板具有N型的漂移区、以与半导体基板的上表面接触的方式设置且载流子浓度比漂移区的载流子浓度高的N型的发射区、设置在发射区与漂移区之间的P型的基区、以与半导体基板的下表面接触的方式设置的P型的集电区、以及设置在集电区与漂移区之间且载流子浓度比漂移区的载流子浓度高的N型的缓冲区，含氢区被包含在缓冲区中。

Description

半导体装置及制造方法
技术领域
本发明涉及半导体装置及制造方法。
背景技术
以往，已知通过向半导体基板注入氢来形成N型的区域(例如参照专利文献1)。
专利文献1：美国专利申请公开第2016/141399号说明书
发明内容
技术问题
N型区域中的载流子浓度分布优选能够适当调整。
技术方案
为了解决上述课题，在本发明的一个方式中，提供一种具备半导体基板的半导体装置。在半导体装置中，半导体基板可以具有含氢的含氢区。含氢区可以具有载流子浓度比根据含有的氢的浓度和氢的活化率确定的虚拟载流子浓度高的高浓度区。
高浓度区的载流子浓度可以比半导体基板的基础掺杂浓度高。
含氢区的深度方向上的载流子浓度分布可以具有第一峰。
含氢区的深度方向上的载流子浓度分布可以具有多个第一峰。在深度方向上，高浓度区可以配置于第一峰之间。
高浓度区可以配置于第一峰中的配置得最深的第一峰与配置得第二深的第一峰之间。
高浓度区的载流子浓度分布可以在深度方向上具有第二峰。
高浓度区的第二峰的宽度可以比任意第一峰的宽度大。
含氢区中的氢化学浓度分布可以具有多个第五峰。第二峰的半峰全宽可以比第五峰中的配置得最深的第五峰与配置得第二深的第五峰之间的第五峰间隔的一半大。
在第二峰的半峰全宽的范围内可以包含配置得最深的第五峰和配置得第二深的第五峰。
含氢区可以具有含有调整载流子的寿命的调整用杂质的寿命控制区。调整用杂质在深度方向上的浓度分布可以具有第三峰。高浓度区可以设置于比调整用杂质的浓度分布的第三峰深的位置。
第三峰的半峰全宽可以比多个第一峰的深度方向上的间隔大。
高浓度区中的氧浓度可以为1×1017/cm3以上。
高浓度区中的碳浓度可以为1×1013/cm3以上。
半导体基板可以具有N型的漂移区。半导体基板可以具有以与半导体基板的上表面接触的方式设置，且载流子浓度比漂移区的载流子浓度高的N型的发射区。半导体基板可以具有设置于发射区与漂移区之间的P型的基区。半导体基板可以具有以与半导体基板的下表面接触的方式设置的P型的集电区。半导体基板可以具有设置于集电区与漂移区之间，且载流子浓度比漂移区的载流子浓度高的N型的缓冲区。含氢区可以被包含在缓冲区中。
在本发明的第二方式中，提供一种具备半导体基板的半导体装置的制造方法。在制造方法中，可以向半导体基板注入氢而形成含氢区。在制造方法中，可以在含氢区形成调整载流子的寿命的寿命控制区。在制造方法中，可以通过对半导体基板进行热处理，从而在含氢区形成载流子浓度比根据所含有的杂质的浓度和杂质的活化率确定的虚拟载流子浓度高的高浓度区。
应予说明，上述的发明内容未列举本发明的所有必要特征。另外，这些特征群的子组合也另外能够成为发明。
附图说明
图1是表示半导体装置100的一个例子的截面图。
图2是表示图1的A-A线处的载流子浓度和虚拟载流子浓度的分布例的图。
图3是表示载流子浓度分布和虚拟载流子浓度分布的图。
图4是说明高浓度区106-1的第二峰112的图。
图5是说明氦浓度分布中的第三峰113的图。
图6是表示载流子浓度分布和虚拟载流子浓度分布的另一例的图。
图7是表示载流子浓度分布和虚拟载流子浓度分布的另一例的图。
图8是表示半导体装置100的结构例的图。
图9是表示图8的B-B线的位置处的深度方向的载流子浓度分布的一个例子的图。
图10是表示半导体装置100的制造方法中的一部分工序的图。
图11是表示半导体装置100的反向恢复动作时的电压和电流波形的一个例子的图。
符号说明
10：半导体基板，12：发射区，14：基区，16：蓄积区，18：漂移区，20：缓冲区，21：上表面，22：集电区，23：下表面，25：峰，38：层间绝缘膜，40：栅极沟槽部，42：栅极绝缘膜，44：栅极导电部，52：发射极，54：集电极，100：半导体装置，102：含氢区，104：寿命控制区，106：高浓度区，111：第一峰，112：第二峰，113：第三峰，114：第四峰，115：第五峰，116：谷，117：斜坡，118：斜坡，119：峰
具体实施方式
以下，通过发明的实施方式说明本发明，但以下的实施方式并非限定权利要求所涉及的发明。另外，实施方式中说明的特征的所有组合并不一定是发明的解决方案所必须的。
在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“上”，将另一侧称为“下”。将基板、层或其他部件的两个主面中的一个面称为上表面，将另一个面称为下表面。“上”、“下”的方向不限于重力方向或者在半导体装置安装时的方向。
在本说明书中，有时使用X轴、Y轴和Z轴的正交坐标轴来说明技术事项。正交坐标轴只不过是确定构成要素的相对位置，并不限定特定的方向。例如，Z轴不限定表示相对于地面的高度方向。应予说明，+Z轴方向和-Z轴方向是彼此相反的方向。在未记载正负而记载为Z轴方向的情况下，是指与+Z轴和-Z轴平行的方向。
在本说明书中，将与半导体基板的上表面和下表面平行的正交轴作为X轴和Y轴。另外，将与半导体基板的上表面和下表面垂直的轴作为Z轴。在本说明书中，有时将Z轴的方向称为深度方向。另外，在本说明书中，有时将X轴和Y轴在内的与半导体基板的上表面和下表面平行的方向称为水平方向。
在本说明书中称为“相同”或“相等”的情况下，也可以包括具有因制造偏差等而引起的误差的情况。该误差例如为10％以内。
在本说明书中，将掺杂有杂质的掺杂区域的导电型设为P型或N型进行说明。在本说明书中，杂质有时特别是指N型的施主或P型的受主中的任一种，有时记载为掺杂剂。在本说明书中，掺杂是指向半导体基板导入施主或受主，制成显示N型的导电型的半导体或显示P型的导电型的半导体。
在本说明书中，掺杂浓度是指热平衡状态下的施主的浓度或受主的浓度。在本说明书中，净掺杂浓度是指将施主浓度设为正离子的浓度，将受主浓度设为负离子的浓度，包括电荷的极性在内相加而得到的净的浓度。作为一个例子，如果将施主浓度设为ND，将受主浓度设为NA，则任意的位置处的净的净掺杂浓度为ND-NA。在本说明书中，有时将净掺杂浓度仅记载为掺杂浓度。
施主具有向半导体供给电子的功能。受主具有从半导体接受电子的功能。施主和受主不限于杂质本身。例如，存在于半导体中的空位(V)、氧(O)和氢(H)结合而成的VOH缺陷作为供给电子的施主发挥功能。在本说明书中，有时将VOH缺陷称为氢施主。
在本说明书中，在记载为P+型或N+型的情况下，是指掺杂浓度比P型或N型高，在记载为P-型或N-型的情况下，是指掺杂浓度比P型或N型低。另外，在本说明书中，在记载为P++型或N++型的情况下，是指掺杂浓度比P+型或N+型高。
在本说明书中，化学浓度是指不依赖于电活化的状态而测定的杂质的浓度。化学浓度例如可以通过二次离子质谱法(SIMS)进行测量。上述的净掺杂浓度可以通过电压-电容测定法(CV法)进行测定。另外，可以将通过扩展电阻测定法(SR法)测量的载流子浓度作为净掺杂浓度。通过CV法或SR法测量的载流子浓度可以采用热平衡状态下的值。另外，在N型的区域中，施主浓度远大于受主浓度，因此可以将该区域中的载流子浓度作为施主浓度。同样地，在P型的区域中，也可以将该区域中的载流子浓度作为受主浓度。在本说明书中，有时将N型区域的掺杂浓度称为施主浓度，有时将P型区域的掺杂浓度称为受主浓度。
另外，在施主、受主或净掺杂的浓度分布具有峰的情况下，可以将该峰值作为该区域中的施主、受主或净掺杂的浓度。在施主、受主或净掺杂的浓度几乎均一的情况下等，可以将该区域中的施主、受主或净掺杂的浓度的平均值作为施主、受主或净掺杂的浓度。
通过SR法测量的载流子浓度也可以低于施主或受主的浓度。在测定扩展电阻时电流流动的范围内，半导体基板的载流子迁移率有时低于结晶状态的值。载流子迁移率的降低是由于因晶格缺陷等引起的晶体结构紊乱(无序)导致载流子散射而产生的。
根据通过CV法或SR法测量的载流子浓度算出的施主或受主的浓度可以低于表示施主或受主的元素的化学浓度。作为一个例子，在硅的半导体中作为施主的磷或砷的施主浓度，或者作为受主的硼(硼元素)的受主浓度是它们的化学浓度的99％左右。另一方面，在硅的半导体中作为施主的氢的施主浓度是氢的化学浓度的0.1％～10％的程度。在本说明书中，采用SI单位制。在本说明书中，距离、长度的单位有时以cm(厘米)表示。此时，各计算可以换算为m(米)来计算。作为一个例子，在本说明书中简称为浓度的情况下，是指每单位体积的浓度(/cm3)。例如杂质的化学浓度为每单位体积所含的该杂质的原子数(atoms/cm3)。
图1是表示半导体装置100的一个例子的截面图。半导体装置100设置有绝缘栅双极型晶体管(IGBT)等晶体管元件和续流二极管(FWD)等二极管元件，但是在图1中省略了这些元件结构的详细内容。
半导体装置100具备半导体基板10。半导体基板10是由半导体材料形成的基板。作为一个例子，半导体基板10为硅基板。半导体基板10含有在制造半导体晶锭时有意或无意地添加的杂质。半导体基板10具有由制造时注入的杂质等确定的掺杂浓度。本例的半导体基板10的导电型为N-型。在本说明书中，有时将半导体基板10中的掺杂浓度称为基础掺杂浓度Db。
作为一个例子，在半导体晶锭为硅的情况下，用于设定基础掺杂浓度Db的N型杂质(掺杂剂)为磷、锑、砷等，P型杂质(掺杂剂)为硼、铝等。基础掺杂浓度Db可以低于半导体晶锭的掺杂剂的化学浓度。作为一个例子，在掺杂剂为磷或硼的情况下，基础掺杂浓度Db可以为掺杂剂的化学浓度的50％以上或90％以上。作为另一例，在掺杂剂为锑的情况下，基础掺杂浓度Db可以为掺杂剂的化学浓度的5％以上，或10％以上，或50％以上。另外，半导体基板10可以含有碳和氧。碳和氧可以分布在整个半导体基板10。关于半导体晶锭的制造方法，作为一个例子，为施加磁场的切克劳斯基(MCZ)法，但也可以为其他方法。作为其他方法，也可以为切克劳斯基(CZ)法、浮区(FZ)法。
半导体基板10具有上表面21和下表面23。上表面21和下表面23是半导体基板10的2个主面。在本说明书中，将与上表面21和下表面23平行的面中的正交轴设为X轴和Y轴，将与上表面21和下表面23垂直的轴设为Z轴。
半导体基板10具有含氢的含氢区102。在本例中，从半导体基板10的下表面23侧起向含氢区102注入氢离子。在本例中，氢离子为质子。氢离子也可以为氘核、氚核。含氢区102是氢的化学浓度比其他N型杂质和P型杂质中的任一种的化学浓度高的区域。在含氢区102中，氢的化学浓度可以是其他N型杂质和P型杂质中化学浓度最高的杂质的化学浓度的100倍以上。含氢区102可以是氢的化学浓度为基础掺杂浓度Db的10倍以上的区域。含氢区102可以是氢的化学浓度比基础掺杂浓度Db高的区域。含氢区102可以含有不作为N型杂质和P型杂质发挥功能的氦等杂质。含氢区102中的氦等杂质的化学浓度也可以比氢的化学浓度高。氦等杂质可以作为调整半导体基板10的载流子的寿命的调整用杂质发挥功能。
从半导体基板10的下表面23注入的氢离子通过半导体基板10的内部，直到与加速能量对应的深度。在氢离子通过的区域会产生空位(V)、复合空位(VV)等空位缺陷。在本说明书中，如果没有特别说明，则空位也包含复合空位。空位缺陷可以包含存在于空位或复合空位的未结合键(悬空键)，也可以包含悬空键的不成对电子。通过在注入氢离子之后对半导体基板10进行热处理而使氢扩散。通过使已扩散的氢与空位(V)和氧(O)结合来形成VOH缺陷。VOH缺陷作为供给电子的施主发挥功能。另外，已扩散的氢本身活化，作为氢施主发挥功能。由此，含氢区102成为浓度比基础掺杂浓度Db高的N+型的区域。
在本说明书中，将因杂质而产生的掺杂剂(施主或受主)的浓度相对于杂质的化学浓度的比率称为杂质的活化率。因杂质而产生的掺杂剂在氢的情况下，为VOH缺陷和氢施主。在其他P型杂质和N型杂质的情况下，为该杂质本身经活化的掺杂剂。通常，半导体基板10中的掺杂浓度为所含有的杂质的浓度与杂质的活化率相乘而得到的浓度。例如，在含氢区102所含有的杂质实质上仅为氢的情况下，假定含氢区102中的掺杂浓度为氢的化学浓度与氢的活化率相乘而得的值。氢的活化率可以为0.1％～80％的程度，例如为1％左右。在本说明书中，将杂质的化学浓度与杂质的活化率相乘而得到的浓度称为虚拟载流子浓度(或虚拟掺杂浓度)。虚拟载流子浓度针对半导体基板10的每个位置，根据杂质的化学浓度和活化率来确定。
含氢区102具有高浓度区106。高浓度区106是载流子浓度比上述的虚拟载流子浓度高的区域。或者，高浓度区106是掺杂浓度比上述的虚拟掺杂浓度高的区域。在本说明书中，使用载流子浓度和虚拟载流子浓度进行说明，但载流子浓度和虚拟载流子浓度能够适当地改称为掺杂浓度和虚拟掺杂浓度。作为一个例子，高浓度区106可以通过调整含氢区102中的空位缺陷的分布来形成。可以认为，在制造半导体基板10时，空位缺陷同样地分布在整个基板。通过向含氢区102注入氢，空位缺陷根据所注入的氢的分布而分布。通过在注入氢之后进行热处理，从而产生氢施主或VOH缺陷，形成与氢分布相应的载流子浓度分布。然后，在含氢区102中，除了因氢的注入而产生的空位缺陷以外，如果产生新的空位缺陷并进行热处理，则含氢区102的氢与新的空位缺陷结合而形成新的氢施主或VOH缺陷。由于新的VOH缺陷，形成高浓度区106。新的空位缺陷例如可以通过将氦等不作为掺杂剂发挥功能的调整用杂质注入含氢区102而形成。应予说明，在本说明书中，如果没有特别说明，则将术语“VOH缺陷”也包括氢施主或通过氢离子注入而新形成的施主来使用。
本例的含氢区102具有寿命控制区104。寿命控制区104是通过形成调整载流子的寿命的寿命控制剂而使载流子的寿命减少的区域。寿命控制剂是载流子的复合中心，可以是结晶缺陷，也可以是空位、复合空位等空位缺陷，它们与构成半导体基板10的元素或该元素以外的杂质的复合缺陷、位错，氦、氖、氩等稀有体元素，铂等金属元素等。在本例中，通过向半导体基板10注入氦等调整用杂质而产生的空位缺陷等作为寿命控制剂发挥功能。
如上所述，空位缺陷可以通过热处理与氢结合而成为VOH缺陷。但是，如果大量形成空位缺陷，则氢的量不足，不与氢结合而以空位缺陷的形式存在的比例变高。空位缺陷大量存在的区域的载流子的寿命减少，成为寿命控制区104。另一方面，通过氦等调整用杂质的照射而形成的空位缺陷在调整用杂质的射程附近大量形成，越远离调整用杂质的射程则越减少。因此，在远离调整用杂质的射程的区域中，氢相对于空位缺陷充分存在，空位缺陷与氢结合而成为VOH缺陷的比例变高。大量地形成有VOH缺陷的区域作为高浓度区106发挥功能。
在本例中，从半导体基板10的下表面23侧注入调整用杂质而形成寿命控制区104。高浓度区106可以设置于在深度方向(Z轴方向)上与寿命控制区104分离的位置。本例的高浓度区106以下表面23为基准，设置在比寿命控制区104深的位置。
在从下表面23侧起以寿命控制区104的附近的射程注入调整用杂质的情况下，在调整用杂质通过的区域比较多地形成空位缺陷等，但是在比射程深的区域，形成比较少的空位缺陷等。因此，在比射程深的区域中，所形成的空位缺陷成为VOH缺陷的比例变高，容易形成高浓度区106。然而，寿命控制区104与高浓度区106的关系不限于此。高浓度区106可以形成在比寿命控制区104浅的位置。
另外，即使不设置寿命控制区104，也能够形成高浓度区106。例如，通过将较低浓度的调整用杂质注入到高浓度区106的附近，从而与存在于该区域的氢相比，能够形成不那么多的空位缺陷。因此，空位缺陷成为VOH缺陷的比例变高，能够不减少寿命地形成高浓度区106。此时，不受寿命控制区104的位置限制，能够在任意的位置设置高浓度区106。
应予说明，通过实验确认了高浓度区106中的碳的化学浓度越高，则高浓度区106中的载流子浓度与虚拟载流子浓度的差值越大。因此，高浓度区106中的碳的化学浓度优选为1×1013/cm3以上。高浓度区106中的碳的化学浓度可以为1×1014/cm3以上，也可以为1×1015/cm3以上。另外，高浓度区106中的碳的化学浓度可以为1×1016/cm3以下，也可以为5×1015/cm3以下，还可以为1×1015/cm3以下。在整个半导体基板10，可以具有上述的碳浓度。
另外，氧浓度越高，则VOH缺陷越容易形成。高浓度区106中的氧的化学浓度可以为1×1017/cm3以上。高浓度区106中的氧的化学浓度可以为5×1017/cm3以上，也可以为1×1018/cm3以上。另外，高浓度区106中的氧的化学浓度可以为1×1019/cm3以下，也可以为5×1018/cm3以下，还可以为1×1018/cm3以下。在整个半导体基板10，可以具有上述的氧浓度。
通过使用MCZ法制造半导体基板10，从而能够容易地实现上述的碳浓度和氧浓度。但是，半导体基板10可以不限于使用MCZ法制造出的MCZ基板。
在半导体基板10可以设置有漂移区18。漂移区18是掺杂浓度比含氢区102的掺杂浓度低的N-型的区域。漂移区18的掺杂浓度可以与基础掺杂浓度Db相同。漂移区18可以包括掺杂浓度高于基础掺杂浓度Db的区域。漂移区18的掺杂浓度分布在预定的深度范围L0内可以几乎相同或平坦。作为一个例子，相同或平坦是指在预定的深度范围L0内，掺杂浓度的变化示出基础掺杂浓度Db的80％以上且120％以下的值的范围的分布。预定的深度范围L0可以是半导体基板10的厚度W0的10％以内的长度(即L0≤0.1W0)，也可以是30％以内的长度(即L0≤0.3W0)，还可以是50％以内的长度(即L0≤0.5W0)，还可以是70％以内的长度(即L0≤0.7W0)。
图2是表示图1的A-A线处的载流子浓度和虚拟载流子浓度的分布例的图。A-A线包含深度方向上的含氢区102的整体和漂移区18的一部分。在图2中，一并示出A-A线处的氢化学浓度分布和氦浓度分布。氦是用于形成寿命控制剂的调整用杂质的一个例子。图2的纵轴是表示各浓度的对数轴，横轴是表示距下表面23的深度位置的线性轴。应予说明，各附图中的浓度分布表示半导体装置100完成时(即热处理后)的分布。另外，图2中的氢化学浓度和氦浓度例如是用SIMS法测量的化学浓度。图2中的载流子浓度例如通过SR法测量。
在本例中，载流子浓度分布具有第一峰111，氦浓度分布具有第三峰113，虚拟载流子浓度分布具有第四峰114，氢浓度分布具有第五峰115。各个浓度分布可以具有多个峰。对于多个第一峰111，从靠近半导体基板10的下表面23的峰起依次设为第一峰111-1、111-2、111-3、111-4。对于多个第三峰113，从靠近半导体基板10的下表面23的峰起依次设为第三峰113-1、113-2、113-3、113-4。对于多个第四峰114，从靠近半导体基板10的下表面23的峰起依次设为第四峰114-1、114-2、114-3、114-4。对于多个第五峰115，从靠近半导体基板10的下表面23的峰起依次设为第五峰115-1、115-2、115-3、115-4。另外，将氢化学浓度分布的各第五峰115呈现极大值的深度位置从靠近下表面23的位置起依次设为PH1、PH2、PH3、PH4。另外，将氦浓度分布的第三峰113呈现极大值的深度位置设为PHe。另外，将高浓度区106-1中的载流子浓度分布的第二峰112呈现极大值的深度位置设为P2。
在图2的例子中，载流子浓度分布的各第一峰111呈现极大值的位置与氢浓度分布的各第五峰115呈现极大值的位置相同，但是这些位置也可以不严格一致。例如，如果在第五峰115的半峰全宽的范围内包含第一峰111呈现极大值的位置，则可以视为第一峰111和第五峰115配置于实质上相同的位置。
含氢区102中含有氢。在本例中，含氢区102实质上不含有氢以外的N型杂质和P型杂质。例如，含氢区102中的氢化学浓度为N型杂质和P型杂质的化学浓度的100倍以上。在图2的例子中，将氢化学浓度为基础掺杂浓度Db的10倍以上的区域作为含氢区102。氢化学浓度分布的第五峰115配置于氢离子注入时的射程位置的附近。在含氢区102具有多个第五峰115的情况下，可以变更射程而向含氢区102多次注入氢离子。射程的变更可以是离子注入时的氢离子的加速能量的变更。
虚拟载流子浓度分布是氢化学浓度分布乘以小于1的活化率而得到的分布。换言之，虚拟载流子浓度分布与氢化学浓度分布形状相同，是浓度值变小的分布。活化率可以使用预先确定的值，也可以基于氢化学浓度分布和载流子浓度分布来确定。例如，将氢化学浓度分布的多个第五峰115中的距离氦浓度分布的第三峰113最远的第五峰115-1的峰值设为D5-1，将载流子浓度分布的多个第一峰111中的配置于与第五峰115-1相同的深度位置的第一峰111-1的峰值设为D1-1。可以使用第一峰111-1的峰值D1-1相对于第五峰115-1的峰值D5-1的比率D1-1/D5-1作为活化率。
本例的氦浓度分布的第三峰113在深度方向上配置于氢化学浓度分布的2个第五峰115(在本例中为第五峰115-2、115-3)呈现极大值的深度位置PH2、PH3之间。同样地，第三峰113在深度方向上配置于载流子浓度分布的2个第一峰111(在本例中为第一峰111-2、111-3)之间。例如，第三峰113成为极大值的深度位置PHe不包含在任意第五峰115的半峰全宽(FWHM)的范围内。同样地，第三峰113成为极大值的点不包含在任意第一峰111的半峰全宽的范围内。通过使氦浓度分布的第三峰113的位置与第五峰115不同，能够使通过氦照射而形成的空位缺陷不与氢结合而残留，能够降低载流子寿命。因此，能够容易地形成寿命控制区104。在从下表面23侧注入了氦的情况下，比氦浓度分布的第三峰113靠下表面23侧的斜坡的斜率容易小于与下表面23相反侧的斜坡的斜率。
载流子浓度分布在高浓度区106中的浓度值比虚拟载流子浓度分布的浓度值高。应予说明，高浓度区106中的载流子浓度比半导体基板10的基础掺杂浓度Db高。高浓度区106可以配置在载流子浓度分布的第一峰111之间。在本例中，在载流子浓度分布的第一峰111中的配置得最深的第一峰111-4与配置得第二深的第一峰111-3之间设置有高浓度区106-1。
在本例中，高浓度区106-1的载流子浓度分布具有第二峰112。高浓度区106-1的第二峰112的深度位置P2配置在第一峰111-4的深度位置PH4与第一峰111-3的深度位置PH3之间。
另外，在第一峰111-4与漂移区18之间设置有高浓度区106-2。高浓度区106-1和高浓度区106-2可以以包含第一峰111-4的方式连续地设置。在各个高浓度区106中，载流子浓度的最大值可以为该深度位置处的虚拟载流子浓度的1.1倍以上，也可以为1.5倍以上，还可以为2倍以上。
各高浓度区106可以包含氦等调整用杂质。高浓度区106中包含的调整用杂质的浓度可以比基础掺杂浓度Db高。高浓度区106可以以下表面23为基准设置在比氦浓度分布的第三峰113深的位置。在高浓度区106产生由氦注入引起的空位缺陷等。空位缺陷的浓度分布在图5中另行说明。通过热处理，该空位缺陷与氢和氧结合而成为含有VOH的缺陷。由于含有VOH的缺陷作为施主发挥功能，所以高浓度区106的载流子浓度高于虚拟载流子浓度。通过这样的构成，能够得到与虚拟载流子浓度分布不同的载流子浓度分布。另一方面，由于在氦浓度分布的第三峰113的附近大量形成空位缺陷，所以作为空位缺陷残留的比例变高，载流子浓度变得比虚拟载流子浓度低。由此，能够形成寿命控制区104。根据本例，能够在与寿命控制区104相同的工序中形成高浓度区106。
另外，在高浓度区106-2中，载流子浓度分布的斜坡117比虚拟载流子浓度的斜坡118平缓地变化。即，载流子浓度分布的斜坡117与虚拟载流子浓度的斜坡118相比，延伸到更深的位置。由此，例如在将半导体装置100用作晶体管等开关元件的情况下，能够使开关时的电压和电流波形平缓。斜坡118可以是随着距下表面23的距离增大而斜率减少。即，斜坡118可以具有向下凸的形状。斜坡117可以是随着距下表面23的距离增大而斜率增大。即，斜坡117可以具有向上凸的形状。
含氢区102中的载流子浓度可以高于半导体基板10的基础掺杂浓度Db。但是，寿命控制区104中的载流子浓度也可以小于基础掺杂浓度Db。载流子浓度分布在寿命控制区104中可以具有谷116。在将氢浓度分布的各个第五峰115之间设为峰间区域的情况下，谷116可以配置在比设置有高浓度区106-1的峰间区域靠下表面23侧的峰间区域。本例的谷116设置在隔着第五峰115-3，与设置有高浓度区106-1的峰间区域相邻的峰间区域。谷116可以配置在与氦浓度分布的第三峰113相同的峰间区域。
图3是表示载流子浓度分布和虚拟载流子浓度分布的图。图3中的载流子浓度分布和虚拟载流子浓度分布与图2的例子相同。在本例中，将载流子浓度分布的各第一峰111中的极大值设为D1，将虚拟载流子浓度分布的各第四峰114中的极大值设为D4。另外，将高浓度区106-1的载流子浓度分布的极大值设为D2。
载流子浓度分布中的某一第一峰111的极大值D1可以为该深度位置处的虚拟载流子浓度以下。例如，隔着寿命控制区104或谷116配置的2个第一峰111-2、111-3中的至少一方的极大值D1比对应的第四峰114-2、114-3的极大值D4小。在寿命控制区104的附近，空位缺陷不成为VOH缺陷而大量残留，因此载流子浓度容易降低。
图4是说明高浓度区106-1的第二峰112的图。图4中的载流子浓度分布与图2的例子相同。第二峰112是在深度方向上比夹着第二峰112的2个第一峰111-3、111-4中的任一个都平缓的峰。第二峰112的深度方向上的宽度W2比第一峰111-3、111-4的深度方向上的宽度W1-3、W1-4中的任一个都大。各峰的宽度可以使用各峰的半峰全宽。在各峰中无法测定半峰全宽的情况下，可以使用半值以外的基准来规定各峰的宽度。例如，可以将相对于各峰的极大值D为80％的浓度(0.8×D)以上的区域的宽度作为各峰的宽度。
第二峰112的宽度W2可以大于含氢区102中的任意第一峰111的宽度W1。根据本例，能够使含氢区102中的靠近漂移区18的区域中的载流子浓度分布均一化。
图5是说明氦浓度分布中的第三峰113的图。在图5中还图示了空位缺陷浓度分布。空位缺陷浓度分布是通过氦离子等调整用杂质的离子注入而产生的空位缺陷的浓度的分布。空位缺陷浓度分布具有峰119。图5中的载流子浓度分布和氦浓度分布与图2的例子相同。在本例中，将第三峰113的深度方向上的宽度设为Wk。宽度Wk可以使用第三峰113的半峰全宽。另外，将载流子浓度分布的各第一峰111之间的峰间区域的宽度设为L。在图5的例子中，将第一峰111-1与111-2之间的峰间区域的宽度设为L12，将第一峰111-2与111-3之间的峰间区域的宽度设为L23，将第一峰111-3与111-4之间的峰间区域的宽度设为L34。
本例的第三峰113的宽度Wk大于任意峰间区域的宽度L。第三峰113的宽度Wk的范围可以包含多个第一峰111。在图5的例子中，第一峰111-2、111-3包含在宽度Wk的范围内。宽度Wk可以为5μm以上，也可以为10μm以上。宽度Wk可以小于含氢区102的深度方向上的宽度。通过增大第三峰113的宽度Wk，也能够使氦分布在远离第三峰113的峰位置PHe的位置。因此，能够在远离峰位置PHe的位置产生VOH缺陷，形成高浓度区106。另外，容易在漂移区18的附近形成高浓度区106，能够使漂移区18的附近的载流子浓度分布平缓地变化。
空位缺陷浓度分布的峰119可以位于氦浓度分布的第三峰113的附近。在本例中，峰119的峰位置PV与第三峰113的峰位置PHe一致。峰119的峰位置PV也可以与第三峰113的峰位置PHe不一致。空位缺陷浓度分布可以以包含氦浓度分布的第三峰113的位置PHe的方式分布。空位缺陷浓度分布的峰119分布得比氦浓度分布的第三峰113的分布宽度窄。峰119的位置PV可以位于隔着位置PHe在深度方向上相邻的2个氢浓度的峰位置之间。本例的空位缺陷浓度分布的峰119分布在载流子浓度的第一峰111-2与第一峰111-3之间。成为空位缺陷浓度分布的峰浓度的10％的2个浓度位置之间的宽度Wv可以比宽度L23短。通过调整用杂质的离子注入，在半导体基板10的内部形成空位缺陷。存在于空位缺陷的周边的氢将空位缺陷的悬空键封端。因此，所形成的空位缺陷的浓度减少。在氢化学浓度高的第一峰111-2和第一峰111-3中，由于氢化学浓度高，所以空位缺陷浓度特别减少。由此，空位缺陷浓度仅分布在第一峰111-2与第一峰111-3之间。即，使由空位缺陷引起的复合中心局部地分布在2个载流子浓度的峰之间，能够高精度地控制复合中心的深度和宽度。隔着空位缺陷浓度分布的峰位置PV的两侧的浓度斜坡的斜率可以比隔着氦浓度分布的峰位置PHe的两侧的浓度斜坡的斜率大。
图6是表示载流子浓度分布和虚拟载流子浓度分布的另一例的图。在图2～图5中说明的载流子浓度分布中，第二峰112的极大值D2比夹着第二峰112的2个第一峰111-3、111-4的极大值D1-3、D1-4中的任一个都小。与此相对，第二峰112的极大值D2可以大于极大值D1-3、D1-4中的至少一个。在本例中，第二峰112的极大值D2比极大值D1-3、D1-4中的任一个都大。通过这样的构成，能够使漂移区18附近的载流子浓度分布更平缓。
图6所示的载流子浓度分布在第一峰111-3与第二峰112之间具有极小值(谷)，在第二峰112与第一峰111-4之间具有极小值(谷)。另一例的载流子浓度分布可以在第一峰111-3与第二峰112之间以及第二峰112与第一峰111-4之间的至少一方不具有极小值(谷)。载流子浓度分布可以在深度位置PH3～PH4之间形成单一的峰。即，深度位置PH3～PH4之间的载流子浓度分布也可以不具有极小值(谷)。
图7是表示载流子浓度分布和虚拟载流子浓度分布的另一例的图。在本例中，第二峰112的宽度W2比图1～图6所示的例子大。例如，通过调整半导体基板10的氧浓度，能够形成宽度W2大的第二峰112。本例的半导体基板10的氧浓度可以为1×1017/cm3以上，也可以为5×1017/cm3以上，还可以为1×1018/cm3以上。或者，也可以为1×1018/cm3以下。其他构成可以与图1～图6的例子相同。半导体基板10可以是通过MCZ法制造出的基板。
在本例中，在深度位置PHe也注入有氦。由此，能够形成高浓度区106。氦的剂量可以为5×1010/cm2以上，也可以为1×1011/cm2以上，还可以为1×1012/cm2以上。另外，为了使氦在大范围内均等地分布，可以改变射程而在多个深度位置注入氦。此时，氦的总剂量可以为5×1010/cm2以上，也可以为1×1011/cm2以上，还可以为1×1012/cm2以上。或者，也可以增大氦离子的加速能量，增大氦离子的半峰全宽。
本例的第二峰112的半峰全宽W2可以比氢化学浓度分布的第五峰115中的配置得最深的第五峰115-4与配置得第二深的第五峰115-3的第五峰间隔W5的一半大。在本例中，对于最深的位置的第五峰115-4的剂量可以为1×1012/cm2以上，也可以为7×1012/cm2以上，还可以为1×1013/cm2以上。通过增加第五峰115-4的剂量，能够确保将空位缺陷封端的氢的量。因此，容易形成宽度W2大的第二峰112。
应予说明，在从第二峰112的顶点朝向漂移区18侧观察载流子浓度的情况下，将载流子浓度最初成为顶点浓度D2的一半(D2/2)的深度位置设为Zb。可以将从第二峰112的顶点至深度位置Zb为止的深度方向上的距离设为半峰全宽W2的一半。即，可以将该距离的2倍设为半峰全宽W2。此时，在比第二峰112的顶点靠下表面23侧的位置，即使载流子浓度不成为D2/2以下，也能够规定半峰全宽W2。
通过增大宽度W2，从而能够使含氢区102中的载流子浓度分布高浓度化且平坦化。例如，在将含氢区102用作后述的缓冲区的情况下，能够使半导体装置100的反向恢复动作时的电压波形平缓，能够进行软恢复化。另外，下表面23侧的电场强度被缓和，能够提高下表面23侧的雪崩耐量。第二峰112的半峰全宽W2可以为第五峰间隔W5以上。
第五峰115-4和第五峰115-3的各顶点可以配置在第二峰112的半峰全宽W2的深度范围内。由此，能够使第二峰112更平缓。此时，载流子浓度分布可以在深度位置PH3和PH4分别具有第四峰114或扭结(kink)。扭结是指分布波形的斜率(即微分值)不连续变化的点。另外，第二峰112的半峰全宽W2可以为5μm以上，也可以为10μm以上，还可以为15μm以上。
图8是表示半导体装置100的结构例的图。本例的半导体装置100作为绝缘栅双极型晶体管(IGBT)发挥功能。本例的半导体装置100具有半导体基板10、层间绝缘膜38、发射极52和集电极54。层间绝缘膜38以覆盖半导体基板10的上表面21的至少一部分的方式形成。在层间绝缘膜38形成有接触孔等贯通孔。通过接触孔，半导体基板10的上表面21露出。层间绝缘膜38可以是PSG、BPSG等硅酸盐玻璃，也可以是氧化膜或氮化膜等。
发射极52形成于半导体基板10和层间绝缘膜38的上表面。发射极52也形成于接触孔的内部，与通过接触孔而露出的半导体基板10的上表面21接触。
集电极54形成于半导体基板10的下表面23。集电极54可以与半导体基板10的整个下表面23接触。发射极52和集电极54由铝等金属材料形成。
在本例的半导体基板10设置有N-型的漂移区18、N+型的发射区12、P-型的基区14、N+型的蓄积区16、N+型的缓冲区20和P+型的集电区22。
发射区12以与半导体基板10的上表面21接触的方式设置，是施主浓度比漂移区18高的区域。发射区12例如含有磷等N型杂质。
基区14设置在发射区12与漂移区18之间。基区14例如含有硼等P型杂质。
蓄积区16设置在基区14与漂移区18之间，具有1个以上的施主浓度比漂移区18高的施主浓度峰。蓄积区16可以含有磷等N型杂质，也可以含有氢。
集电区22以与半导体基板10的下表面23接触的方式设置。集电区22的受主浓度可以比基区14的受主浓度高。集电区22可以包含与基区14相同的P型杂质，也可以包含不同的P型杂质。
缓冲区20设置在集电区22与漂移区18之间，具有1个以上的施主浓度比漂移区18高的施主浓度峰。缓冲区20具有氢等N型杂质。缓冲区20可以作为防止从基区14的下表面侧扩展的耗尽层到达集电区22的场截止层发挥功能。
图1～图7中说明的含氢区102包含于缓冲区20。在本例中，含氢区102作为缓冲区20的整体发挥功能。本例的缓冲区20具有图1～图7中说明的高浓度区106。缓冲区20还可以具有图1～图7中说明的寿命控制区104。
通过在缓冲区20设置高浓度区106，从而能够在漂移区18的附近使缓冲区20的载流子浓度分布平缓。因此，在半导体装置100开关时，能够使电压和电流的波形平缓地变化。另外，由于能够提高漂移区18的附近的施主浓度，所以能够进一步抑制耗尽层从基区14的下表面侧扩展。
栅极沟槽部40从半导体基板10的上表面21起贯通发射区12、基区14和蓄积区16而到达漂移区18。本例的蓄积区16配置于比栅极沟槽部40的下端靠上侧的位置。蓄积区16可以以覆盖基区14的整个下表面的方式设置。通过在漂移区18与基区14之间设置浓度比漂移区18高的蓄积区16，能够提高载流子注入促进效应(IE效应，Injection-Enhancementeffect)，降低IGBT中的导通电压。
栅极沟槽部40具有形成于半导体基板10的上表面侧的栅极沟槽、栅极绝缘膜42和栅极导电部44。栅极绝缘膜42以覆盖栅极沟槽的内壁的方式形成。栅极绝缘膜42可以通过将栅极沟槽的内壁的半导体氧化或氮化而形成。栅极导电部44在栅极沟槽的内部形成于比栅极绝缘膜42靠内侧的位置。即，栅极绝缘膜42将栅极导电部44与半导体基板10绝缘。栅极导电部44由多晶硅等导电材料形成。
栅极导电部44包含隔着栅极绝缘膜42而与基区14对置的区域。该截面中的栅极沟槽部40在半导体基板10的上表面被层间绝缘膜38覆盖，但是栅极导电部44在其他截面与栅电极连接。如果对栅极导电部44施加预定的栅极电压，则在基区14中的与栅极沟槽部40接触的界面的表层形成由电子的反转层形成的沟道。
图9是表示图8的B-B线的位置处的深度方向上的载流子浓度分布的一个例子的图。图9的纵轴是表示载流子浓度的对数轴，横轴是表示距下表面23的距离的线性轴。
本例的缓冲区20中的载流子浓度分布具有在深度方向上设置于不同的位置的多个第一峰111。缓冲区20在第一峰111之间具有高浓度区106。缓冲区20可以在多个第一峰111中的最靠近漂移区18的第一峰111与漂移区18之间具有高浓度区106。通过设置高浓度区106，从而容易抑制耗尽层从上表面21侧扩展。
本例的蓄积区16具有多个峰25，但是蓄积区16也可以具有单一的峰25。峰25是施主浓度的峰。峰25也可以通过注入氢而形成。此时，高浓度区106也可以设置于蓄积区16。可以将寿命控制区104设置于蓄积区16的下方，且在蓄积区16的内部设置高浓度区106。高浓度区106可以作为蓄积区16中的峰25发挥功能。另外，高浓度区106可以在蓄积区16的整个深度方向上形成。
图10是表示半导体装置100的制造方法中的一部分工序的图。在图10中，示出形成高浓度区106的工序。在图10所示的工序的前后，形成图8所示的各结构。
在S902中，从半导体基板10的下表面23侧注入氢离子。在S902中，可以改变射程多次注入氢离子。接着，在S904中，对半导体基板10进行退火。由此，产生氢施主和VOH缺陷，形成含氢区102。
接下来，在S906中，向含氢区102注入氦等调整用杂质。在S906中，如图5等中说明那样，优选以使氦浓度分布的第三峰113的宽度Wk比氢化学浓度分布的各第五峰115的间隔宽的方式注入氦。在S906中，通过改变射程多次注入氦，从而可以形成宽度Wk大的第三峰113。氦浓度分布可以具有多个第三峰113。氦离子在硅基板中的射程为以2.5MeV的加速能量，为10μm左右。
应予说明，在图7的实施例中，在通过1次注入氦离子而使第二峰112的宽度W2变宽的情况下，可以进一步提高加速能量。此时，由于氦离子的射程比预定位置深，所以在氦离子的加速器与半导体基板之间***预定厚度的铝等吸收体。通过利用该吸收体吸收氦离子的能量，从而可以将氦离子的第二峰112调整为距半导体基板的注入面预定的深度。作为一个例子，氦离子的加速能量为24MeV，半峰全宽为12μm左右。
接下来，在S908中，对半导体基板10进行退火。S908中的退火条件可以与S904中的退火条件相同，也可以不同。在S908中，通过对半导体基板10进行热处理，从而在含氢区102中形成高浓度区106。
在S902和S906中，可以根据半导体基板10中含有的碳浓度来调整注入的氢或氦的浓度。例如，半导体基板10中含有的碳浓度越高，可以使注入的氢或氦的浓度越低。由此，无论半导体基板10中含有的碳浓度如何，都能够形成恒定浓度的高浓度区106。
图11是表示半导体装置100的反向恢复动作时的电压和电流波形的一个例子的图。在图11中示出图8的实施例的半导体装置100的波形和比较例的半导体装置的波形。比较例的半导体装置与半导体装置100的不同之处在于不具有高浓度区106。其他结构与半导体装置100相同。
如图11所示，在比较例中，在反向恢复电流即将消失之前，电流波形的di/dt变大。因此，产生电压波形比较大的浪涌。与此相对，根据实施例，由于缓冲区20的载流子浓度分布平缓，所以能够使电流波形平缓直到反向恢复动作的最后。因此，能够抑制电压波形中的浪涌。
以上，使用实施方式说明了本发明，但本发明的技术范围不限于上述实施方式中记载的范围。本领域技术人员知晓可以对上述实施方式进行各种变更或改良。根据权利要求书的记载可知，进行了这样的变更或改良的方式也包括在本发明的技术范围内。
应当注意的是，在权利要求书、说明书和附图中所示的装置、***、程序和方法中的动作、顺序、步骤和阶段等各处理的执行顺序只要未特别明确“在……之前”，“事先”等，另外，不是在后处理中使用之前处理的结果，就可以按任意顺序实现。即使方便起见，对权利要求书、说明书和附图中的动作流程使用“首先”，“接下来”等进行说明，也不表示一定要按照该顺序实施。
权利要求书(按照条约第19条的修改)
1.一种半导体装置，其特征在于，具备半导体基板，
所述半导体基板具有含氢的含氢区，
所述含氢区具有高浓度区，所述高浓度区的载流子浓度比根据所含有的氢的浓度和氢的活化率确定的虚拟载流子浓度高。
2.根据权利要求1所述的半导体装置，其特征在于，所述高浓度区的载流子浓度比所述半导体基板的基础掺杂浓度高。
3.根据权利要求1或2所述的半导体装置，其特征在于，所述含氢区的深度方向上的载流子浓度分布具有多个第一峰，
在所述深度方向上，在所述第一峰之间配置有所述高浓度区。
4.根据权利要求3所述的半导体装置，其特征在于，所述高浓度区配置于所述第一峰中的配置得最深的所述第一峰与配置得第二深的所述第一峰之间。
5.根据权利要求3或4所述的半导体装置，其特征在于，所述高浓度区的载流子浓度分布在所述深度方向上具有第二峰。
6.根据权利要求5所述的半导体装置，其特征在于，所述高浓度区的所述第二峰的宽度大于任意所述第一峰的宽度。
7.根据权利要求5或6所述的半导体装置，其特征在于，所述含氢区中的氢化学浓度分布具有多个第五峰，
所述高浓度区的所述第二峰配置于所述含氢区的在深度方向上相邻的2个所述第五峰之间，
所述第二峰的载流子浓度比所述半导体基板的基础掺杂浓度高。
8.根据权利要求7所述的半导体装置，其特征在于，所述第二峰的半峰全宽比所述第五峰中的配置得最深的所述第五峰与配置得第二深的所述第五峰之间的第五峰间隔的一半大。
9.根据权利要求5～8中任一项所述的半导体装置，其特征在于，在所述第二峰的深度位置，所述载流子浓度比所述虚拟载流子浓度高。
10.根据权利要求7或8所述的半导体装置，其特征在于，在所述第二峰的半峰全宽的范围内包含配置得最深的所述第五峰和配置得第二深的所述第五峰。
11.根据权利要求3～10中任一项所述的半导体装置，其特征在于，所述含氢区具有寿命控制区，所述寿命控制区含有调整载流子的寿命的调整用杂质，
所述调整用杂质在所述深度方向上的浓度分布具有第三峰，
所述高浓度区设置在比所述调整用杂质的浓度分布的所述第三峰深的位置。
12.根据权利要求11所述的半导体装置，其特征在于，所述第三峰的半峰全宽比多个所述第一峰在所述深度方向上的间隔大。
13.根据权利要求1～12中任一项所述的半导体装置，其特征在于，所述高浓度区中的氧浓度为1×1017/cm3以上。
14.根据权利要求1～13中任一项所述的半导体装置，其特征在于，所述高浓度区中的碳浓度为1×1013/cm3以上。
15.根据权利要求1～14中任一项所述的半导体装置，其特征在于，所述半导体基板具有：
N型的漂移区；
N型的发射区，其以与所述半导体基板的上表面接触的方式设置，且载流子浓度比所述漂移区的载流子浓度高；
P型的基区，其设置于所述发射区与所述漂移区之间；
P型的集电区，其以与所述半导体基板的下表面接触的方式设置；以及
N型的缓冲区，其设置于所述集电区与所述漂移区之间，且载流子浓度比所述漂移区的载流子浓度高，
所述含氢区被包含在所述缓冲区中。
16.根据权利要求11所述的半导体装置，其特征在于，所述第三峰的宽度比任意所述第一峰的宽度大。
17.根据权利要求11所述的半导体装置，其特征在于，配置有所述第三峰的位置处的所述载流子浓度比所述虚拟载流子浓度低。
18.一种制造方法，其特征在于，是具备半导体基板的半导体装置的制造方法，其中，
向所述半导体基板注入氢而形成含氢区，
在所述含氢区形成调整载流子的寿命的寿命控制区，
通过对所述半导体基板进行热处理，从而在所述含氢区中形成高浓度区，所述高浓度区的载流子浓度比根据所含有的杂质的浓度和杂质的活化率确定的虚拟载流子浓度高。

Claims (14)

1.一种半导体装置，其特征在于，具备半导体基板，
所述半导体基板具有含氢的含氢区，
所述含氢区具有高浓度区，所述高浓度区的载流子浓度比根据所含有的氢的浓度和氢的活化率确定的虚拟载流子浓度高。
2.根据权利要求1所述的半导体装置，其特征在于，所述高浓度区的载流子浓度比所述半导体基板的基础掺杂浓度高。
3.根据权利要求1或2所述的半导体装置，其特征在于，所述含氢区的深度方向上的载流子浓度分布具有多个第一峰，
在所述深度方向上，在所述第一峰之间配置有所述高浓度区。
4.根据权利要求3所述的半导体装置，其特征在于，所述高浓度区配置于所述第一峰中的配置得最深的所述第一峰与配置得第二深的所述第一峰之间。
5.根据权利要求3或4所述的半导体装置，其特征在于，所述高浓度区的载流子浓度分布在所述深度方向上具有第二峰。
6.根据权利要求5所述的半导体装置，其特征在于，所述高浓度区的所述第二峰的宽度大于任意所述第一峰的宽度。
7.根据权利要求5或6所述的半导体装置，其特征在于，所述含氢区中的氢化学浓度分布具有多个第五峰，
所述第二峰的半峰全宽比所述第五峰中的配置得最深的所述第五峰与配置得第二深的所述第五峰之间的第五峰间隔的一半大。
8.根据权利要求7所述的半导体装置，其特征在于，在所述第二峰的半峰全宽的范围内包含配置得最深的所述第五峰和配置得第二深的所述第五峰。
9.根据权利要求3～8中任一项所述的半导体装置，其特征在于，所述含氢区具有寿命控制区，所述寿命控制区含有调整载流子的寿命的调整用杂质，
所述调整用杂质在所述深度方向上的浓度分布具有第三峰，
所述高浓度区设置在比所述调整用杂质的浓度分布的所述第三峰深的位置。
10.根据权利要求9所述的半导体装置，其特征在于，所述第三峰的半峰全宽比多个所述第一峰在所述深度方向上的间隔大。
11.根据权利要求1～10中任一项所述的半导体装置，其特征在于，所述高浓度区中的氧浓度为1×1017/cm3以上。
12.根据权利要求1～11中任一项所述的半导体装置，其特征在于，所述高浓度区中的碳浓度为1×1013/cm3以上。
13.根据权利要求1～12中任一项所述的半导体装置，其特征在于，所述半导体基板具有：
N型的漂移区；
N型的发射区，其以与所述半导体基板的上表面接触的方式设置，且载流子浓度比所述漂移区的载流子浓度高；
P型的基区，其设置于所述发射区与所述漂移区之间；
P型的集电区，其以与所述半导体基板的下表面接触的方式设置；以及
N型的缓冲区，其设置于所述集电区与所述漂移区之间，且载流子浓度比所述漂移区的载流子浓度高，
所述含氢区被包含在所述缓冲区中。
14.一种制造方法，其特征在于，是具备半导体基板的半导体装置的制造方法，其中，
向所述半导体基板注入氢而形成含氢区，
在所述含氢区形成调整载流子的寿命的寿命控制区，
通过对所述半导体基板进行热处理，从而在所述含氢区中形成高浓度区，所述高浓度区的载流子浓度比根据所含有的杂质的浓度和杂质的活化率确定的虚拟载流子浓度高。
CN201980028584.4A 2018-11-16 2019-11-14 半导体装置及制造方法 Pending CN112219263A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2018-215549 2018-11-16
JP2018215549 2018-11-16
JP2019-203105 2019-11-08
JP2019203105 2019-11-08
PCT/JP2019/044756 WO2020100995A1 (ja) 2018-11-16 2019-11-14 半導体装置および製造方法

Publications (1)

Publication Number Publication Date
CN112219263A true CN112219263A (zh) 2021-01-12

Family

ID=70731874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980028584.4A Pending CN112219263A (zh) 2018-11-16 2019-11-14 半导体装置及制造方法

Country Status (5)

Country Link
US (2) US11715771B2 (zh)
JP (3) JP7099541B2 (zh)
CN (1) CN112219263A (zh)
DE (1) DE112019001741T5 (zh)
WO (1) WO2020100995A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113644123A (zh) * 2021-06-28 2021-11-12 华为技术有限公司 半导体器件及相关芯片和制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114902425A (zh) * 2020-07-14 2022-08-12 富士电机株式会社 半导体装置
DE112021000205T5 (de) * 2020-07-15 2022-08-18 Fuji Electric Co., Ltd. Halbleitervorrichtung
WO2022102711A1 (ja) 2020-11-11 2022-05-19 富士電機株式会社 半導体装置および半導体装置の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008211148A (ja) * 2007-02-28 2008-09-11 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
CN104903997A (zh) * 2013-06-26 2015-09-09 富士电机株式会社 半导体装置及半导体装置的制造方法
US20160372541A1 (en) * 2014-09-17 2016-12-22 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
CN107004723A (zh) * 2015-06-17 2017-08-01 富士电机株式会社 半导体装置及半导体装置的制造方法
CN107408576A (zh) * 2015-09-16 2017-11-28 富士电机株式会社 半导体装置及半导体装置的制造方法
CN107408581A (zh) * 2015-09-16 2017-11-28 富士电机株式会社 半导体装置及半导体装置的制造方法
CN107851584A (zh) * 2016-02-23 2018-03-27 富士电机株式会社 半导体装置
CN111095569A (zh) * 2018-03-19 2020-05-01 富士电机株式会社 半导体装置及半导体装置的制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6482681B1 (en) 2000-05-05 2002-11-19 International Rectifier Corporation Hydrogen implant for buffer zone of punch-through non epi IGBT
JP4539011B2 (ja) 2002-02-20 2010-09-08 富士電機システムズ株式会社 半導体装置
US7557386B2 (en) 2006-03-30 2009-07-07 Infineon Technologies Austria Ag Reverse conducting IGBT with vertical carrier lifetime adjustment
US7989888B2 (en) 2006-08-31 2011-08-02 Infineon Technologies Autria AG Semiconductor device with a field stop zone and process of producing the same
DE102011113549B4 (de) 2011-09-15 2019-10-17 Infineon Technologies Ag Ein Halbleiterbauelement mit einer Feldstoppzone in einem Halbleiterkörper und ein Verfahren zur Herstellung einer Feldstoppzone in einem Halbleiterkörper
US9627517B2 (en) 2013-02-07 2017-04-18 Infineon Technologies Ag Bipolar semiconductor switch and a manufacturing method therefor
JP6225649B2 (ja) 2013-11-12 2017-11-08 株式会社デンソー 絶縁ゲートバイポーラトランジスタおよびその製造方法
US9312135B2 (en) 2014-03-19 2016-04-12 Infineon Technologies Ag Method of manufacturing semiconductor devices including generating and annealing radiation-induced crystal defects
US9887125B2 (en) 2014-06-06 2018-02-06 Infineon Technologies Ag Method of manufacturing a semiconductor device comprising field stop zone
US9754787B2 (en) 2014-06-24 2017-09-05 Infineon Technologies Ag Method for treating a semiconductor wafer
JP6319453B2 (ja) 2014-10-03 2018-05-09 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102014116666B4 (de) 2014-11-14 2022-04-21 Infineon Technologies Ag Ein Verfahren zum Bilden eines Halbleiterbauelements
DE102014117538A1 (de) 2014-11-28 2016-06-02 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung von Implantation leichter Ionen und Halbleitervorrichtung
DE102015107085A1 (de) 2015-05-06 2016-11-10 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen und Sauerstoffkorrelierte thermische Donatoren enthaltende Halbleitervorrichtung
DE102015212464B4 (de) 2015-07-03 2019-05-23 Infineon Technologies Ag Leistungshalbleiterrandstruktur und Verfahren zu deren Herstellung
DE102016114264A1 (de) 2016-08-02 2018-02-08 Infineon Technologies Ag Herstellungsverfahren einschliesslich einer aktivierung von dotierstoffen und halbleitervorrichtungen mit steilen übergängen
JP6756376B2 (ja) * 2016-11-16 2020-09-16 富士電機株式会社 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008211148A (ja) * 2007-02-28 2008-09-11 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
CN104903997A (zh) * 2013-06-26 2015-09-09 富士电机株式会社 半导体装置及半导体装置的制造方法
US20160372541A1 (en) * 2014-09-17 2016-12-22 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
CN107004723A (zh) * 2015-06-17 2017-08-01 富士电机株式会社 半导体装置及半导体装置的制造方法
CN107408576A (zh) * 2015-09-16 2017-11-28 富士电机株式会社 半导体装置及半导体装置的制造方法
CN107408581A (zh) * 2015-09-16 2017-11-28 富士电机株式会社 半导体装置及半导体装置的制造方法
CN107851584A (zh) * 2016-02-23 2018-03-27 富士电机株式会社 半导体装置
CN111095569A (zh) * 2018-03-19 2020-05-01 富士电机株式会社 半导体装置及半导体装置的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113644123A (zh) * 2021-06-28 2021-11-12 华为技术有限公司 半导体器件及相关芯片和制备方法

Also Published As

Publication number Publication date
JP2023160963A (ja) 2023-11-02
DE112019001741T5 (de) 2020-12-17
US20230335599A1 (en) 2023-10-19
US20210043739A1 (en) 2021-02-11
WO2020100995A1 (ja) 2020-05-22
US11715771B2 (en) 2023-08-01
US12015058B2 (en) 2024-06-18
JP7351380B2 (ja) 2023-09-27
JP2022126855A (ja) 2022-08-30
JPWO2020100995A1 (ja) 2021-05-20
JP7099541B2 (ja) 2022-07-12

Similar Documents

Publication Publication Date Title
JP7400874B2 (ja) 半導体装置および製造方法
JP7351380B2 (ja) 半導体装置
CN102737967B (zh) 具有硫族元素掺杂区域的衬底和半导体器件
US11735424B2 (en) Semiconductor device and manufacturing method thereof
US11972950B2 (en) Semiconductor device and method for manufacturing
JP7476996B2 (ja) 半導体装置
WO2021166980A1 (ja) 半導体装置
WO2021049499A1 (ja) 半導体装置および製造方法
CN115989563A (zh) 半导体装置
WO2022265061A1 (ja) 半導体装置および半導体装置の製造方法
JP7501663B2 (ja) 半導体装置および半導体装置の製造方法
US20220085166A1 (en) Semiconductor apparatus and manufacturing method of semiconductor apparatus
WO2024122541A1 (ja) 半導体装置および半導体装置の製造方法
US20220328313A1 (en) Semiconductor device and manufacturing method
WO2023176887A1 (ja) 半導体装置および半導体装置の製造方法
CN114051653A (zh) 半导体装置和半导体装置的制造方法
JP2024091793A (ja) 半導体装置
CN118039477A (zh) 半导体装置的制造方法和半导体装置
CN117916894A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination