CN107843828A - 一种基于fpga的数字电路边界扫描控制*** - Google Patents

一种基于fpga的数字电路边界扫描控制*** Download PDF

Info

Publication number
CN107843828A
CN107843828A CN201711014166.9A CN201711014166A CN107843828A CN 107843828 A CN107843828 A CN 107843828A CN 201711014166 A CN201711014166 A CN 201711014166A CN 107843828 A CN107843828 A CN 107843828A
Authority
CN
China
Prior art keywords
boundary scan
vector
test
fpga
scan testing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711014166.9A
Other languages
English (en)
Inventor
刘震
昌磊
程玉华
***
杨成林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201711014166.9A priority Critical patent/CN107843828A/zh
Publication of CN107843828A publication Critical patent/CN107843828A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2815—Functional tests, e.g. boundary scans, using the normal I/O contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种基于FPGA的数字电路边界扫描控制***，先利用PC上位机根据加载的文件生成测试所需要的边界扫描测试矢量和操作指令，再发送给FPGA主控器，FPGA主控器通过内部的串/并转换形式及相应处理后生成边界扫描测试信号，接着利用边界扫描测试信号对被测电路板进行检测，得到测试响应向量，再将测试响应向量进行数据位的并/串转换后发送至PC上位机，PC上位机测试响应向量进行分析，判断出故障发生点和故障类型，从而实现故障检测；这样利用FPGA作为主控制器，解决了现有边界扫描测试***速度慢、稳定性差和故障定位不准确等问题。

Description

一种基于FPGA的数字电路边界扫描控制***
技术领域
本发明属于电子电路故障测试技术领域，更为具体地讲，涉及一种基于FPGA的数字电路边界扫描控制***。
背景技术
1990年2月联合测试行动组(Joint Test Action Croup,JTAG)与IEEE委员会合作提出了IEEE 1149.1-1990标准。经过多年的完善增补，最终形成了IEEE1149.1-2001标准。标准定义的测试技术为边界扫描测试技术。
边界扫描测试技术是为了解决VLSI(Very Large Scale Integration)等新型电子器件的测试问题而提出的。该技术可以在传统测试技术对大规模集成电路无法进行故障检测从而达不到测试要求的情况下，通过对电路板上芯片引脚数据的读取达到对电路板故障的判断和定位。它不仅可以对单个芯片进行检测，还可以对芯片之间的互连进行故障检测。
现今边界扫描的研究在国外已经有比较成熟的发展，经过查阅文献和专利检索，发现目前国内大部分的边界扫描研究中，以PC机和一般单片机作为主控器的居多，通过PC上位机编程产生符合边界扫描测试的4路测试信号，这种方法可以很好的节约成本，是***简单，但是需要在PC上位机上进行大量的编程，使上位机程序非常复杂，而且传输速度不够快。FPGA具有集成度高，计算能力强大同时速度快的优点，很适合作为边界扫描主控器来实现***，因此本发明采用FPGA和PC上位机进行结合，来实现边界扫描控制***。
发明内容
本发明的目的在于克服现有技术的不足，提供一种基于FPGA的数字电路边界扫描控制***，利用FPGA作为数字电路边界扫描控制***的主控制器，从而解决现有边界扫描测试***速度慢、稳定性差和故障定位不准确等问题。
为实现上述发明目的，本发明一种基于FPGA的数字电路边界扫描控制***，其特征在于，包括：PC上位机、FPGA主控器、JTAG(Joint Test Action Group，联合测试行动组)信号产生模块；
所述PC上位机主要用于生成测试所需要的边界扫描测试矢量和操作指令，接收测试响应向量；
人工加载被测电路板的原理图网表文件和所包含芯片的BSDL(boundaryscandescription language，边界扫描描述语言)文件至PC上位机，PC上位机再根据加载文件通过测试响应矢量生成算法生成相应的边界扫描测试矢量，及对应的操作指令；
PC上位机通过非标准串行协议接口与FPGA主控器通信，并将产生的边界扫描测试矢量和操作指令输入给FPGA主控器；同时PC上位机对接收的测试响应向量进行分析，通过对比理想响应矢量和测试响应向量，判断出故障发生点和故障类型，再通过界面上的操作按钮对整个***进行控制；
所述FPGA主控器包括上位机数据交互接口、数据存储模块、数据选择处理模块和JTAG信号产生交互接口；
上位机数据交互接口采用非标准串口协议，有16位数据位，包含串/并和并/串转换形式，分别对接收到的边界扫描测试矢量和测试响应向量进行数据格式的转换；
数据存储模块用于存储边界扫描测试矢量和操作指令；数据存储模块采用同步FIFO(First Input First Output，先入先出队列)，使时钟和整个***同步，形成先进先出的数据传输形式，使整个***中的传输信号快速、有序进行；
数据选择处理模块用于读取数据存储模块中存储的边界扫描测试矢量和操作指令，并将两者进行分开处理；其中，对操作指令进行响应，做出相应的动作并产生反馈信号来控制FIFO的读写操作；对于边界扫描测试矢量，通过JTAG信号产生交互接口转发给JTAG信号产生模块；
JTAG信号产生交互接口与JTAG信号产生模块进行通信，用于接收处理之后的边界扫描测试矢量和操作指令，并转发给JTAG信号产生模块；同时，接收测试响应向量进行回传；
所述JTAG信号产生模块根据接收的边界扫描测试矢量和操作指令生成符合IEEE1149.1标准的边界扫描测试信号，并利用边界扫描测试信号对被测电路板进行检测，得到测试响应向量，再将测试响应向量通过JTAG信号产生模块回传至FPGA主控器；
PC上位机根据加载的文件生成测试所需要的边界扫描测试矢量和操作指令，再发送给FPGA主控器，FPGA主控器通过内部的串/并转换形式及相应处理后生成边界扫描测试信号，接着利用边界扫描测试信号对被测电路板进行检测，得到测试响应向量，再将测试响应向量进行数据位的并/串转换后发送至PC上位机，PC上位机测试响应向量进行分析，判断出故障发生点和故障类型，从而实现故障检测。
本发明的发明目的是这样实现的：
本发明一种基于FPGA的数字电路边界扫描控制***，先利用PC上位机根据加载的文件生成测试所需要的边界扫描测试矢量和操作指令，再发送给FPGA主控器，FPGA主控器通过内部的串/并转换形式及相应处理后生成边界扫描测试信号，接着利用边界扫描测试信号对被测电路板进行检测，得到测试响应向量，再将测试响应向量进行数据位的并/串转换后发送至PC上位机，PC上位机测试响应向量进行分析，判断出故障发生点和故障类型，从而实现故障检测；这样利用FPGA作为主控制器，解决了现有边界扫描测试***速度慢、稳定性差和故障定位不准确等问题。
附图说明
图1是本发明基于FPGA的数字电路边界扫描控制***原理图；
图2是FPGA控制器原理图；
图3是FPGA控制器与JTAG信号产生模块的电路连接示意图；
图4是本发明提供的边界扫描控制***的测试方法流程图。
具体实施方式
下面结合附图对本发明的具体实施方式进行描述，以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这里将被忽略。
实施例
图1是本发明基于FPGA的数字电路边界扫描控制***原理图。
在本实施例中，如图1所示，本发明一种基于FPGA的数字电路边界扫描控制***，包括：PC上位机、FPGA主控器、JTAG信号产生模块。
PC上位机主要用于生成测试所需要的边界扫描测试矢量和操作指令，接收测试响应向量，并判断出故障发生点和故障类型，再通过界面上的操作按钮对整个***进行控制；
人工加载被测电路板的原理图网表文件和所包含芯片的BSDL(boundaryscandescription language)文件至PC上位机，其中，理图网表文件和BSDL文件都由电路板制作人提供；PC上位机再根据加载文件通过测试响应矢量生成算法生成相应的边界扫描测试矢量，及对应的操作指令；
在本实施例中，PC上位机总线接口采用的非标准协议编写的串口协议，标准串口协议包含的数据位为8位，但是本发明需要的数据包为双字节16位数据，因此标准串口协议不能满足本发明的要求；
PC上位机通过非标准串行协议接口与FPGA主控器通信，并将产生的边界扫描测试矢量和操作指令输入给FPGA主控器；同时PC上位机对接收的测试响应向量进行分析，通过对比理想响应矢量和测试响应向量，判断出故障发生点和故障类型，再通过界面上的操作按钮对整个***进行控制；
如图2所示，FPGA主控器包括上位机数据交互接口、数据存储模块、数据选择处理模块和JTAG信号产生交互接口；
上位机数据交互接口采用非标准串口协议，有16位数据位，这样便能够与PC上位机进行通信，其中还包含串/并和并/串转换形式，分别对接收到的边界扫描测试矢量和测试响应向量进行数据格式的转换；
数据存储模块用于存储边界扫描测试矢量和操作指令；数据存储模块采用同步FIFO，使时钟和整个***同步，形成先进先出的数据传输形式，使整个***中的传输信号快速、有序进行；
数据选择处理模块用于读取数据存储模块中存储的边界扫描测试矢量和操作指令，并将两者进行分开处理；其中，对操作指令进行响应，做出相应的动作并产生反馈信号来控制FIFO的读写操作；对于边界扫描测试矢量，通过JTAG信号产生交互接口转发给JTAG信号产生模块；
JTAG信号产生交互接口与JTAG信号产生模块进行通信，用于接收处理之后的边界扫描测试矢量和操作指令，并转发给JTAG信号产生模块；同时，接收测试响应向量进行回传；
在本实施例中，JTAG信号产生交互接口包括双向16位的数据总线、5位的地址总线和控制总线；
其中，双向16位的数据总线用来传递边界扫描测试矢量和回收测试响应向量；
5位地址总线采用SN74ACT8990A芯片中寄存器的地址，用于接收传递的操作指令，并通过地址总线对芯片进行读写，当没有边界扫描测试矢量时，还可以对被测电路进行扫描链的测试；
控制总线包括读写信号线和反馈信号线，用于控制控制FIFO的读写操作；
JTAG信号产生模块根据接收的边界扫描测试矢量和操作指令生成符合IEEE1149.1标准的边界扫描测试信号，并利用边界扫描测试信号对被测电路板进行检测，得到测试响应向量，再将测试响应向量通过JTAG信号产生模块回传至FPGA主控器；
在本实施例中，如图3所示为FPGA主控器和JTAG信号产生模块中的SN74ACT8990A芯片的连接电路图。图中DATA为16位数据总线，ADDRESS为5位地址总线，控制总线通过RD(读信号)、WR(写信号)、RDY(芯片准备信号)、INT(中断信号)与FPGA连接，控制SN74ACT8990A芯片寄存器的读写。SN74ACT8990A芯片是TI公司生产的边界扫描测试控制中线芯片，该芯片具有自动生成边界扫描测试信号的功能，通过对芯片内部包含的24个寄存器的读写操作，可以使芯片产生符合设计者要求的边界扫描测试信号。SN74ACT8990A芯片由计数器模块、命令模块、串行移位模块、事件模块、状态序列控制模块和主控模块等6个功能部分组成。通过编程可以实现6部分协调工作，产生RDY(芯片准备信号)、INT(中断信号)信号反馈给FPGA主控器，告诉FPGA主控器JTAG信号产生单元目前的工作状态和信息，使FPGA主控器做出相应的指令发送。同时产生TMS、TCK、TDI信号送给目标测试电路板并且接收目标测试线路板反馈回的TDO信号，传送回FPGA主控器。
图4是本发明提供的边界扫描控制***的测试方法流程图。
步骤1，初始化***，包括初始化PC上位机界面还包括FPGA和下位机硬件电路；
步骤2，PC上位机根据加载的文件生成测试所需要的边界扫描测试矢量和操作指令；
步骤3，对JTAG信号产生单元测试总线控制器SN74ACT8990A芯片的寄存器进行配置。配置的方法为：PC上位机发送操作指令给FPGA主控器，FPGA主控器根据指令要求产生相应的5位地址和16位数据，从而在读写信号控制下，对SN74ACT8990A的寄存器进行配置。复位配置：给寄存器MINOR COMMAND写入数据7001H，使TBC(TEST-BUS CONTROLLERS)复位，然后对10个控制寄存器进行写数据操作，可参考芯片使用说明，这里不作赘述。
步骤4，加载边界扫描测试矢量。具体方法为：：PC上位机发送边界扫描测试矢量给FPGA主控器，FPGA主控器对边界扫描测试矢量进行处理，生成边界扫描测试信号，并对被测电路板进行检测；
步骤5，被测电路板检测完毕后，得到测试响应向量，该测试响应向量是被测电路板对边界扫描测试信号的一个反馈，反映了被测电路板所包含的故障类型和故障位置，在本实施例中，可以通过读SN74ACT8990A的READ BUFFER，获得测试响应矢量；
步骤6，PC上位机接收反馈回来的测试响应矢量，对比理想情况下的响应矢量，可以分析出被测电路板所包含的故障类型和故障位置，并且自动生成一个故障检测报告，可以给测试人员很直观的说明；
步骤7，本次测试结束，停止数据的传输，等待下次测试的开始。一般边界扫描测试包括多次检测，以得到更精确的故障判断。
尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

Claims (2)

1.一种基于FPGA的数字电路边界扫描控制***，其特征在于，包括：PC上位机、FPGA主控器、JTAG信号产生模块；
所述PC上位机主要用于生成测试所需要的边界扫描测试矢量和操作指令，接收测试响应向量；
人工加载被测电路板的原理图网表文件和所包含芯片的BSDL(boundary scandescription language)文件至PC上位机，PC上位机再根据加载文件通过测试响应矢量生成算法生成相应的边界扫描测试矢量，及对应的操作指令；
PC上位机通过非标准串行协议接口与FPGA主控器通信，并将产生的边界扫描测试矢量和操作指令输入给FPGA主控器主控器；同时PC上位机对接收的测试响应向量进行分析，通过对比理想响应矢量和测试响应向量，判断出故障发生点和故障类型，再通过界面上的操作按钮对整个***进行控制；
所述FPGA主控器包括上位机数据交互接口、数据存储模块、数据选择处理模块和JTAG信号产生交互接口；
上位机数据交互接口采用非标准串口协议，有16位数据位，包含串/并和并/串转换形式，分别对接收到的边界扫描测试矢量和测试响应向量进行数据格式的转换；
数据存储模块用于存储边界扫描测试矢量和操作指令；数据存储模块采用同步FIFO，使时钟和整个***同步，形成先进先出的数据传输形式，使整个***中的传输信号快速、有序进行；
数据选择处理模块用于读取数据存储模块中存储的边界扫描测试矢量和操作指令，并将两者进行分开处理；其中，对操作指令进行响应，做出相应的动作并产生反馈信号来控制FIFO的读写操作；对于边界扫描测试矢量，通过JTAG信号产生交互接口转发给JTAG信号产生模块；
JTAG信号产生交互接口与JTAG信号产生模块进行通信，用于接收处理之后的边界扫描测试矢量和操作指令，并转发给JTAG信号产生模块；同时，接收测试响应向量进行回传；
所述JTAG信号产生模块根据接收的边界扫描测试矢量和操作指令生成符合IEEE1149.1标准的边界扫描测试信号，并利用边界扫描测试信号对被测电路板进行检测，得到测试响应向量，再将测试响应向量通过JTA信号产生模块回传至FPGA主控器；
PC上位机根据加载的文件生成测试所需要的边界扫描测试矢量和操作指令，再发送给FPGA主控器，FPGA主控器通过内部的串/并转换形式及相应处理后生成边界扫描测试信号，接着利用边界扫描测试信号对被测电路板进行检测，得到测试响应向量，再将测试响应向量进行数据位的并/串转换后发送至PC上位机，PC上位机测试响应向量进行分析，判断出故障发生点和故障类型，从而实现故障检测。
2.根据权利要求1所述的一种基于FPGA的数字电路边界扫描控制***，其特征在于，所述的JTAG信号产生交互接口包括双向16位的数据总线、5位的地址总线和控制总线；
其中，双向16位的数据总线用来传递边界扫描测试矢量和回收测试响应向量；
5位地址总线采用SN74ACT8990A芯片中寄存器的地址，用于接收传递的操作指令，并通过地址总线对芯片进行读写，当没有边界扫描测试矢量时，还可以对被测电路进行扫描链的测试；
控制总线包括读写信号线和反馈信号线，用于控制SN74ACT8990A芯片的读写操作。
CN201711014166.9A 2017-10-26 2017-10-26 一种基于fpga的数字电路边界扫描控制*** Pending CN107843828A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711014166.9A CN107843828A (zh) 2017-10-26 2017-10-26 一种基于fpga的数字电路边界扫描控制***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711014166.9A CN107843828A (zh) 2017-10-26 2017-10-26 一种基于fpga的数字电路边界扫描控制***

Publications (1)

Publication Number Publication Date
CN107843828A true CN107843828A (zh) 2018-03-27

Family

ID=61662826

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711014166.9A Pending CN107843828A (zh) 2017-10-26 2017-10-26 一种基于fpga的数字电路边界扫描控制***

Country Status (1)

Country Link
CN (1) CN107843828A (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109164377A (zh) * 2018-10-24 2019-01-08 电子科技大学 一种高速ad/da混合芯片的故障测试装置及方法
CN109164378A (zh) * 2018-10-29 2019-01-08 电子科技大学 一种边界扫描测试链路的设计及测试方法
CN110658438A (zh) * 2018-06-29 2020-01-07 是德科技股份有限公司 扫描测试***及其控制装置和控制方法
CN111027057A (zh) * 2019-01-31 2020-04-17 哈尔滨安天科技集团股份有限公司 一种芯片隐藏硬件的检测方法、装置及存储介质
CN111290889A (zh) * 2018-11-21 2020-06-16 展讯通信（上海）有限公司 基于fpga的面向通用处理器的测试方法及***
CN111308934A (zh) * 2020-02-27 2020-06-19 浪潮商用机器有限公司 一种电源时序上电监控电路
CN111579974A (zh) * 2020-06-09 2020-08-25 中国电子科技集团公司第十四研究所 实现边界扫描测试的被测模块、嵌入式***及测试方法
CN111624477A (zh) * 2020-05-31 2020-09-04 西南电子技术研究所（中国电子科技集团公司第十研究所） 智能诊断高集成数字信号处理***故障的测试***
CN112463243A (zh) * 2019-09-09 2021-03-09 英业达科技有限公司 基于边界扫描的在线级联加载固件***及其方法
CN112527710A (zh) * 2020-12-17 2021-03-19 西安邮电大学 一种jtag数据捕获分析***
CN114113893A (zh) * 2021-11-24 2022-03-01 中国电子科技集团公司第五十八研究所 一种微***芯片内部互联线故障快速测试方法
CN114167253A (zh) * 2020-09-11 2022-03-11 英业达科技有限公司 适用于非标准连接接口转接的检测***

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1187244A (zh) * 1995-06-07 1998-07-08 三星电子株式会社 用于jtag测试asic中的兆单元的方法和装置
CN1211323A (zh) * 1996-02-06 1999-03-17 三星电子株式会社 利用联合测试行动组织标准的i/o状态翻转测试方法
US20030126533A1 (en) * 2001-12-28 2003-07-03 Mcadams Mark Alan Testing of circuit modules embedded in an integrated circuit
CN101083507A (zh) * 2006-05-31 2007-12-05 中国科学院微电子研究所 遵循ieee1149.1协议的通用测试ip方法
CN101097242A (zh) * 2006-06-27 2008-01-02 中兴通讯股份有限公司 一种边界扫描测试控制器及测试方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1187244A (zh) * 1995-06-07 1998-07-08 三星电子株式会社 用于jtag测试asic中的兆单元的方法和装置
CN1211323A (zh) * 1996-02-06 1999-03-17 三星电子株式会社 利用联合测试行动组织标准的i/o状态翻转测试方法
US20030126533A1 (en) * 2001-12-28 2003-07-03 Mcadams Mark Alan Testing of circuit modules embedded in an integrated circuit
CN101083507A (zh) * 2006-05-31 2007-12-05 中国科学院微电子研究所 遵循ieee1149.1协议的通用测试ip方法
CN101097242A (zh) * 2006-06-27 2008-01-02 中兴通讯股份有限公司 一种边界扫描测试控制器及测试方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
颜学龙 等: "边界扫描测试***的设计与实现", 《国外电子测量技术》 *

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110658438A (zh) * 2018-06-29 2020-01-07 是德科技股份有限公司 扫描测试***及其控制装置和控制方法
CN109164377B (zh) * 2018-10-24 2021-02-02 电子科技大学 一种高速ad/da混合芯片的故障测试装置及方法
CN109164377A (zh) * 2018-10-24 2019-01-08 电子科技大学 一种高速ad/da混合芯片的故障测试装置及方法
CN109164378B (zh) * 2018-10-29 2020-10-16 电子科技大学 一种边界扫描测试链路的设计及测试方法
CN109164378A (zh) * 2018-10-29 2019-01-08 电子科技大学 一种边界扫描测试链路的设计及测试方法
CN111290889A (zh) * 2018-11-21 2020-06-16 展讯通信（上海）有限公司 基于fpga的面向通用处理器的测试方法及***
CN111290889B (zh) * 2018-11-21 2022-11-25 展讯通信（上海）有限公司 基于fpga的面向通用处理器的测试方法及***
CN111027057A (zh) * 2019-01-31 2020-04-17 哈尔滨安天科技集团股份有限公司 一种芯片隐藏硬件的检测方法、装置及存储介质
CN111027057B (zh) * 2019-01-31 2023-12-26 安天科技集团股份有限公司 一种芯片隐藏硬件的检测方法、装置及存储介质
CN112463243B (zh) * 2019-09-09 2022-11-18 英业达科技有限公司 基于边界扫描的在线级联加载固件***及其方法
CN112463243A (zh) * 2019-09-09 2021-03-09 英业达科技有限公司 基于边界扫描的在线级联加载固件***及其方法
CN111308934A (zh) * 2020-02-27 2020-06-19 浪潮商用机器有限公司 一种电源时序上电监控电路
CN111624477A (zh) * 2020-05-31 2020-09-04 西南电子技术研究所（中国电子科技集团公司第十研究所） 智能诊断高集成数字信号处理***故障的测试***
CN111579974B (zh) * 2020-06-09 2021-09-03 中国电子科技集团公司第十四研究所 实现边界扫描测试的嵌入式***及测试方法
CN111579974A (zh) * 2020-06-09 2020-08-25 中国电子科技集团公司第十四研究所 实现边界扫描测试的被测模块、嵌入式***及测试方法
CN114167253A (zh) * 2020-09-11 2022-03-11 英业达科技有限公司 适用于非标准连接接口转接的检测***
CN112527710A (zh) * 2020-12-17 2021-03-19 西安邮电大学 一种jtag数据捕获分析***
CN112527710B (zh) * 2020-12-17 2023-07-25 西安邮电大学 一种jtag数据捕获分析***
CN114113893A (zh) * 2021-11-24 2022-03-01 中国电子科技集团公司第五十八研究所 一种微***芯片内部互联线故障快速测试方法

Similar Documents

Publication Publication Date Title
CN107843828A (zh) 一种基于fpga的数字电路边界扫描控制***
CN105842615B (zh) 可于异常状态下进行调试的***芯片及其调试方法
CN104569794B (zh) 一种基于边界扫描结构的fpga在线测试仪及测试方法
CN106680697A (zh) 一种数字信号处理器试验检测装置
CN105334452A (zh) 一种边界扫描测试***
CN104133171A (zh) 一种基于单片机的简易边界扫描测试***及测试方法
CN102662835A (zh) 一种针对嵌入式***的程序调试方法及嵌入式***
CN101071155A (zh) 一种可实现边界扫描多链路测试的装置及方法
CN101788945A (zh) 一种多电路板或多模块电子***的诊断测试***及方法
US20080255791A1 (en) Interface to full and reduce pin jtag devices
CN101625387A (zh) 两线制工业仪表的快速巡回检测装置及检测方法
CN105334451A (zh) 边界扫描测试***
CN101706762A (zh) 一种智能型信号转接***
CN206369789U (zh) 一种多功能数字芯片测试仪
CN101435853B (zh) 测试***
CN102841307B (zh) 一种逻辑故障定位的方法
CN109164378B (zh) 一种边界扫描测试链路的设计及测试方法
CN100427964C (zh) 一种电路板的边界扫描测试方法
CN102183727B (zh) 一种具有检错功能的边界扫描测试方法
CN101713814A (zh) 基于边界扫描的Flash芯片检测方法
CN202815170U (zh) 芯片测试***
CN102353867A (zh) 一种互连测试设备及其测试方法
US8516318B2 (en) Dynamic scan
CN101144844B (zh) 一种芯片焊接质量的检测方法
CN109725250A (zh) 一种片上***芯片模拟电路的测试***及测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180327