CN105842615B - 可于异常状态下进行调试的***芯片及其调试方法 - Google Patents

可于异常状态下进行调试的***芯片及其调试方法 Download PDF

Info

Publication number
CN105842615B
CN105842615B CN201510018017.4A CN201510018017A CN105842615B CN 105842615 B CN105842615 B CN 105842615B CN 201510018017 A CN201510018017 A CN 201510018017A CN 105842615 B CN105842615 B CN 105842615B
Authority
CN
China
Prior art keywords
path
processor
debugging
switch unit
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510018017.4A
Other languages
English (en)
Other versions
CN105842615A (zh
Inventor
钱阔
胡德才
杨睿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ali Corp
Original Assignee
Ali Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ali Corp filed Critical Ali Corp
Priority to CN201510018017.4A priority Critical patent/CN105842615B/zh
Priority to US14/656,324 priority patent/US20160202315A1/en
Publication of CN105842615A publication Critical patent/CN105842615A/zh
Application granted granted Critical
Publication of CN105842615B publication Critical patent/CN105842615B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31724—Test controller, e.g. BIST state machine
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31705—Debugging aspects, e.g. using test circuits for debugging, using dedicated debugging test circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

一种可于异常状态下进行调试的***芯片及其调试方法。切换单元经由第一路径连接功能模块并经由第二路径连接至处理器的调试连接接口。引脚单元经由第三路径连接切换单元。控制模块接收输入数据并输出选择信号至切换单元，并且依据输入数据来决定选择信号的电平。切换单元根据选择信号而选择将第三路径导通至第一路径与第二路径其中之一。当第三路径导通至第二路径，调试平台经由调试连接接口对处理器进行调试程序。

Description

可于异常状态下进行调试的***芯片及其调试方法
技术领域
本发明是有关于一种调试***芯片的技术，且特别是有关于一种可于异常状态下进行调试的***芯片以及***芯片的调试方法。
背景技术
目前由于电子产品的蓬勃发展，对于电子产品内的***芯片也要求越来越多的功能以及更快的处理速度，相对地，***芯片在研发与制造的过程中，工程师必须对所设计或制造出的***芯片花费更大量的时间与人力，来进行***芯片的侦错以及除错。早期工程师利用探针量测***芯片上引脚的信号，来检验***芯片的运作是否正常。但随着***芯片的引脚越来越多时，将使得此种侦错的方法逐渐难行。
因此，发展出在***芯片内建立量测线路，并由少数的测试引脚以及串行传输的方式来取代探针检测。而目前此种架构已被定工业标准，并且称之为JTAG(Joint TestAction Group)。目前大部分的***芯片都提供JTAG边界扫描测试结构以供测试、开发与仿真。边界扫描测试技术最初是由各大半导体公司(Philips、IBM、Intel等)成立的联和测试行动小组(JTAG，Join Test Action Group)于1988年提出的，1990年被IEEE规定为电子产品可测试性设计的标准(IEEE1149.1/2/3)。EJTAG(Enhanced Joint Test Action Group)是MIPS公司根据IEEE 1149.1协定的基本构造和功能扩展而制定的规范，其同样是透过JTAG接口来进行***芯片的调试。
基此，***芯片在设计时还需要另外规划出处理器的JTAG接口，而导致***芯片必须规划多余的引脚。于是，为了降低芯片面积与芯片引脚数，***芯片中处理器的JTAG接口常常被设计成与***芯片中的其他功能模块来共用***芯片的引脚，并透过例如是处理器自行产生的控制信号来选择将调试接口或其他功能模块连接至对外的芯片引脚。然而，倘若***芯片于烧录过程或发生任何异常状态时，将无法透过***晶面的内部控制来切换芯片引脚所对应的功能。因此，一旦***芯片的***引脚并非连接至处理器的JTAG接口且***芯片内部的操作发生异常，将导致无法对***芯片之处理器进行调试的状况。
发明内容
有鉴于此，本发明提供一种可于异常状态下进行调试的***芯片以及***芯片的调试方法，可在不增加***芯片之引脚的前提下提高与改善***芯片的可测性与可维护性。
本发明提出一种可于死机状态下进行调试的***芯片，所述芯片包括功能模块、处理器、切换单元、引脚单元以及控制模块。处理器包括调试连接接口，而切换单元经由第一路径连接功能模块并经由第二路径连接处理器至调试连接接口。引脚单元经由第三路径连接切换单元。控制模块连接切换单元，接收输入数据并输出选择信号至切换单元，并且依据输入数据来决定选择信号的电平。切换单元根据选择信号而选择将第三路径导通至第一路径与第二路径其中之一。其中，处理器经由调试连接接口连接至调试平台，当第三路径导通至第二路径，调试平台经由调试连接接口对处理器进行调试程序。
于本发明的一实施例中，所述的切换单元响应于选择信号为第一电平而导通功能模块与引脚单元之间的第一路径与第三路径，且切换单元响应于选择信号为第二电平而导通处理器与引脚单元之间的第二路径与第三路径。
于本发明的一实施例中，所述的控制模块包括数据侦测模块以及数据判断模块。数据侦测模块侦测外部信号以接收输入数据。数据判断模块连接数据侦测模块与切换单元，接收输入数据。当数据判断模块判定输入数据符合预设条件，数据判断模块将选择信号从第一电平切换至第二电平。
于本发明的一实施例中，当所述的数据判断模块判定输入数据不符合预设条件时，数据判断模块不改变选择信号的电平，致使选择信号的电平维持于第一电平或第二电平。
于本发明的一实施例中，当所述的输入数据与预设条件序列相符，数据判断模块判定输入数据符合预设条件。当输入数据与预设条件序列不相符，数据判断模块判定输入数据不符合预设条件。
于本发明的一实施例中，当所述的切换单元导通该处理器与该引脚单元之间的该第二路径与该第三路径且该处理器透过该引脚单元连接至一调试器时，该调试平台利用该调试器透过该调试连接接口对该处理器执行该调试程序，其中该调试器连接于该处理器与该调试平台之间。
于本发明的一实施例中，所述的第一路径包括支持功能模块的数据传输标准的多个第一接口传输路径，而第二路径包括支持调试连接接口的接口传输标准的的多个第二接口传输路径。
于本发明的一实施例中，所述的处理器处于工作异常状态或死机状态。
从另一观点来看，本发明提出一种***芯片的调试方法，此***芯片包括处理器、功能模块与引脚单元，且所述方法包括下列步骤。提供一切换单元，其中功能模块经由第一路径连接切换单元，处理器经由第二路径连接切换单元，而切换单元经由第三路径连接引脚单元。接收输入数据以决定选择信号的电平。藉由切换单元依据选择信号而选择将第三路径导通至第一路径与第二路径其中之一。其中，处理器经由调试连接接口连接至调试平台，当第三路径导通至第二路径，藉由调试平台经由处理器的调试连接接口对处理器进行调试程序。
基于上述，透过切换单元与外来的输入数据，本发明可来将***芯片的引脚切换成连接至处理器的调试连接接口。如此一来，即便***芯片发生操作异常或进入死机状态，***芯片可依据设计人员的控制将***芯片的引脚切换成连接至处理器的调试连接接口，好让调试平台可经由处理器的调试连接接口对处理器进行调试程序。本发明可提高对***芯片进行调试的便利性，以及避免因***芯片发生异常而无法进行调试的现象，从而大幅提高芯片开发的速度与效率。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1是依照本发明一实施例所绘示的芯片调试***的示意图。
图2是依照本发明一实施例所绘示的芯片调试***的示意图。
图3是依照本发明一实施例所绘示的切换单元的示意图。
图4是依照本发明一实施例所绘示的***芯片的调试方法的流程图。
附图标记说明
10、20：芯片调试***
100、200：***芯片
110、210：功能模块
120、220：处理器
130、230：切换单元
140、240：引脚单元
150、250：控制模块
121、221：调试连接接口
80：调试平台
251：数据侦测模块
252：数据判断模块
40：遥控装置
30：调试器
231～235：多工器
P1：第一路径
P2：第二路径
P3：第三路径
SW：选择信号
EJ_TCLK：测试时钟信号
EJ_TDI：测试数据登录信号
EJ_TDO：测试数据输出信号
EJ_TRSTJ：测试重置信号
EJ_TMS：测试模式选择信号
SMC_CLK：卡片时脉信号
SMC_RST：重置信号
SMC_DATA：卡片数据信号
SMC_POWENJ：电源信号
SMC_PRESJ：预设信号
S410～S440：本发明一实施例所述的调试方法的各步骤
具体实施方式
一般来说，在处理器与调试接口与功能模块共用***芯片之引脚的状况下，***芯片的引脚通常预设为连接至功能模块。本发明可透过外来输入数据来切换***芯片之引脚所对应的功能定义，以避免当处理器进入异常状态而无法藉由芯片引脚进行调试的现象。为了使本发明之内容更为明了，以下列举实施例作为本发明确实能够据以实施的范例。
图1是依照本发明一实施例所绘示的芯片调试***的示意图。请参照图1，芯片调试***10包括***芯片100以及调试平台80。调试平台80例如是桌上型电脑、笔记型电脑或其他具有运算功能的计算机装置等，在此并不限制其范围。***芯片100是透过在单一芯片上建构了许多种类且具有不同功能的模块而成。举例来说，***芯片100可能包括处理器、数字信号处理器或存储器等元件，但本发明对此并不限制。
于一实施例中，***芯片100包括功能模块110、处理器120、切换单元130、引脚单元140以及控制模块150。功能模块110为一种具有特定功能的电路模块，可以是存储器或数字信号处理器等。举例来说，功能模块110例如是智能卡模块，用以与智能卡进行沟通并利用智能卡内的数据执行对应的操作。另外，功能模块110也可以是影像处理模块。然而，本发明对于功能模块110的实际功能并不限制。也就是说，***芯片100可透过整合各式功能模块而建构出能力强大的单一芯片。
处理器120为***芯片100中的核心单元，处理器120可控制***芯片100的整体运作。此处理器120可以是单核心处理器，也可以是多核心处理器中的异质多核处理器或同质多核心处理器。处理器120的核心架构例如是ARM公司开发的ARM、IBM公司开发的System/370、Intel公司开发的X86及X86-64、MIPS公司开发的MIPS等等，在此并不限制其范围。
调试平台80可透过运行调试软件来调试处理器120，以测试处理器120的软件或硬件是否符合设计人员的预期。或者，调试平台80可透过运行调试软件来调试***芯片100，以排解处理器120内所发生的错误。举例来说，整合开发环境(Integrated DevelopmentEnvironment，IDE)平台是调试平台80端的整合式调试***软件，可提供使用者操作界面供设计人员操作并下达命令。
于一实施例中，处理器120包括调试连接接口121，调试连接接口121可包括调试处理器120所需的硬件元件(例如，特定电路或储存单元等)及/或软件元件(例如，专门用以实现特定功能的软件模块或函式等)。处理器120可经由调试连接接口121连接至调试平台80，以接受调试平台80所下达的调试指令并将调试结果回传至调试平台80。调试连接接口121例如是支持JTAG协议(IEEE1149.1)的信号传输接口，但本发明并不限制调试连接接口121的种类。举例来说，调试连接接口121也可以是支持高速数字电路边界扫描测试协议(IEEE1149.6)的信号传输接口。
***芯片100的引脚单元140包括多个引脚，好让***芯片100可设置于电路板上并与电路板上的其他元件相连而沟通。进一步来说，引脚单元140可让完成封装的***芯片100中的电路模块与外部的元件相连，以传送信号至外部元件或接收外部元件所发出的信号。于本实施例中，本发明对引脚单元140中的引脚总数目并不限制，但引脚单元140至少包括支持调试连接接口121之信号传输协议的多个接脚。
切换单元130经由第一路径P1连接功能模块110，切换单元130经由第二路径P2连接处理器120的调试连接接口121。引脚单元140经由第三路径P3连接切换单元130。切换单元130可以是开关、多工器、逻辑电路，或由其组合所组成之元件，本发明对此不限制。切换单元130可选择将第三路径P3与第一路径P1相连，或选择将第三路径P3与第二路径P2相连。第二路径P2可包括支持调试连接接口121的接口传输标准的多个第二接口传输路径，而第一路径P1可包括支持功能模块110的数据传输标准的多个第一接口传输路径。
当第三路径P3与第一路径P1相连时，引脚单元140连接至功能模块110。如此，***芯片100可透过引脚单元140将功能模块110所产生的信号发送至***芯片100的外部，或透过引脚单元140将外来的信号传送至功能模块110。另一方面，当第三路径P3与第二路径P2相连时，引脚单元140连接至处理器120的调试连接接口121。如此，***芯片100可透过引脚单元140传送支持调试连接接口121所对应之信号传输协议的信号，并透过引脚单元140将处理器120的调试结果发送至***芯片100的外部。
控制模块150连接切换单元130，接收输入数据并输出选择信号SW至切换单元130，并且依据输入数据来决定选择信号SW的电平。控制模块150可自行接收外来的输入数据，但本发明对于输入数据的数据格式与传输方式并不限制。控制模块150可透过实体连接或无线遥控的方式来接收输入数据。切换单元130根据选择信号SW而选择将第三路径P3导通至第一路径P1与第二路径P2其中之一。也就是说，切换单元130可依据输入数据而选择将功能模块110或调试连接接口121连接至引脚单元140。基此，当第三路径P3导通至第二路径P2，调试平台80可经由调试连接接口121对处理器120进行调试程序。
图2是依照本发明一实施例所绘示的芯片调试***的示意图。请参照图2，芯片调试***20包括***芯片200、调试器30、遥控装置40以及调试平台80。***芯片200包括功能模块210、处理器220、切换单元230、引脚单元240以及控制模块250。功能模块210经由第一路径P1与切换单元230相连，处理器220的调试连接接口221经由第二路径P2与切换单元230相连。另外，引脚单元240经由第三路径P3与切换单元230相连。控制模块250输出选择信号SW至切换单元230，以控制切换单元230的切换状态。
然而，功能模块210、处理器220、切换单元230与引脚单元240的连接关系及功能与图1所示的功能模块110、处理器120、切换单元130与引脚单元140的连接关系及功能相同或相似，于此不再赘述。与前述实施例不同的是，控制模块250包括数据侦测模块251以及数据判断模块252。数据侦测模块251耦接数据判断模块252，用以侦测遥控装置40产生的外来信号以接收外来的输入数据。数据判断模块252将输入数据传送至数据判断模块252，而数据判断模块252接收输入数据并判断输入数据是否符合预设条件。
于本发明的一实施例中，数据侦测模块251例如是红外线侦测器(Infrared RayMonitor，IR Monitor)，可用以接收遥控装置40所发出的红外线信号并依据红外线信号获取对应的输入数据。也就是说，遥控装置40为可依据设计人员的操控来发出红外线信号的电子装置。然而，虽然上述范例是以红外线侦测器与遥控装置为例进行说明，但本发明并不限制于此。数据侦测模块251也可以是支持内部整合电路(Inter-Integrated Circuit，I2C)或通用型非同步收发器(Universal Asynchronous Receiver-Transmitter，UART)协议的数据传输接口，以接收外来的输入数据。
切换单元230可响应于选择信号SW的电平而决定其切换状态。于本发明的一实施例中，切换单元230响应于选择信号SW为第二电平而导通处理器220与引脚单元240之间的第二路径P2与第三路径P3。切换单元230响应于选择信号SW为第一电平而导通功能模块210与引脚单元240之间的第一路径P1与第三路径P3。于此，第一电平可以是高电平，而第二电平可以是低电平，但本发明并不限制于此。于另一实施例中，第一电平可以是低电平，而第二电平可以是高电平。
于本发明的一实施例中，当数据判断模块252判定输入数据符合预设条件，数据判断模块252将选择信号SW从第一电平切换至第二电平。另一方面，当数据判断模块252判定输入数据不符合预设条件时，数据判断模块252不改变选择信号SW的电平，致使选择信号SW的电平维持于第一电平或第二电平。换言之，当输入数据不符合预设条件时，切换单元230并不会改变当前的切换状态。
此外，于本发明的一实施例中，数据判断模块252可包括存储器来储存一个预设条件序列，并包括一个移位暂存器来储存数据侦测单元251传送过来的输入数据。移位暂存器中的序列可随着输入数据的输入而位移，因此当输入数据与预设条件序列相符时，数据判断模块252判定数据侦测模块251所接收的输入数据符合预设条件。相反地，当输入数据与预设条件序列不相符，数据判断模块252判定数据侦测模块251所接收的输入数据不符合预设条件。简单来说，数据判断模块252藉由比对预设条件序列与输入数据是否相同而决定输入数据是否符合预设条件，以进一步决定是否改变选择信号SW。然而，本发明并不限制于上述说明，于其他实施例中，数据判断模块252例如可判断输入数据的总和或是其他统计特性是否符合预设条件，从而决定是否改变选择信号SW的电平。
承上述，当切换单元130导通处理器220与引脚单元之间的第二路径P2与第三路径P3且调试连接接口221透过引脚单元240连接至调试器(In-Circuit Emulator，ICE)30时，调试平台80利用调试器30透过调试连接接口221对处理器220执行调试程序。调试器连接于处理器220与调试平台80之间，调试器30将来自调试平台80的信号转换成调试连接接口221真正使用的协议。举例来说，调试器30例如是透过通用串行总线协定(Universal SerialBus，USB)接口或网路接口(如TCP/IP协定接口)与调试平台80相连接，而调试器30例如是透过联合测试动作群组协定(JTAG)接口与调试连接接口221相连接。也就是说，于第三路径P3导通至第一路径P1而非导通至第二路径P2的状态下，即使处理器120处于工作异常状态或死机状态，***芯片200还是可透过控制模块252的切换来进行调试。
为了详细说明本发明，图3是依照本发明一实施例所绘示的切换单元的范例示意图。需先说明的是，于此假设处理器的调试连接接口221支持EJTAG协定，因此调试连接接口221与接脚单元240之间的第二路径包括了5条信号传输线。第二路径的这些信号传输线分别用以传送测试时钟信号EJ_TCLK、测试数据登录信号EJ_TDI、测试数据输出信号EJ_TDO、测试重置信号EJ_TRSTJ以及测试模式选择信号EJ_TMS。
此外，于本范例中，假设功能模块210为智能卡模块，因此功能模块210与接脚单元240之间的第一路径同样包括了5条信号传输线。第一路径的这些信号传输线分别用以传送卡片时脉信号SMC_CLK、重置信号SMC_RST、卡片数据信号SMC_DATA、电源信号SMC_POWENJ以及预设信号SMC_PRESJ。
请参照图3，切换单元230包括多工器231～多工器235，多工器231～多工器235的控制端分别接收控制模块250所发出的选择信号SW，以依据选择信号SW的电平输出两个输入端所接收的信号其中之一。多工器231的第一输入端接收测试时钟信号EJ_TCLK，而多工器231的第二输入端接收卡片时脉信号SMC_CLK。多工器232的第一输入端接收测试数据登录信号EJ_TDI，而多工器232的第二输入端接收重置信号SMC_RST。多工器233的第一输入端接收测试数据输出信号EJ_TDO，而多工器233的第二输入端接收卡片数据信号SMC_DATA。多工器234的第一输入端接收测试重置信号EJ_TRSTJ，而多工器234的第二输入端接收电源信号SMC_POWENJ。多工器235的第一输入端接收测试模式选择信号EJ_TMS，而多工器235的第二输入端接收预设信号SMC_PRESJ。
如图3所示，切换单元230可响应于选择信号SW的电平而导通处理器220与引脚单元240之间的连接路径，以将测试时钟信号EJ_TCLK、测试数据登录信号EJ_TDI测试重置信号EJ_TRSTJ以及测试模式选择信号EJ_TMS透过引脚单元240输出至***芯片200的外部，并透过引脚单元240接收从***芯片200的外部来的测试数据输出信号EJ_TDO。如此一来，即便***芯片200发生操作异常或进入死机状态，调试平台80还是可透过调试器30对处理器220进行调试程序。
图4是依照本发明一实施例所绘示的***芯片的调试方法的流程图。在本实施例中，所述***芯片的调试方法适用于如图1或图2所绘示之***芯片100与200，但本发明不仅限于此。
首先，于步骤S410，提供一切换单元，其中处理器经由第二路径连接切换单元，功能模块经由第一路径连接切换单元，而切换单元经由第三路径连接引脚单元。于步骤S420，接收输入数据以决定选择信号的电平。于步骤S430，藉由切换单元依据选择信号而选择将第三路径导通至第一路径与第二路径其中之一。于步骤S440，当第三路径导通至第二路径，藉由调试平台经由处理器的调试连接接口对处理器进行调试程序。本领域技术人员可参照图1至图3的说明而理解图4所示的各步骤，于此不再赘述。
综上所述，于本发明的实施例中，***芯片的控制模块可自行依据外来的输入数据来控制切换单元，致使切换单元可依据输入数据而选择将***芯片的引脚连接至功能模块或处理器的调试连接接口。如此一来，即便***芯片发生操作异常或进入死机状态，透过设计人员的控制，还是可将处理器的调试连接接口与***芯片的引脚相连，好让调试平台可经由处理器的调试连接接口对死机状态下的处理器进行调试程序。基此，本发明可提高芯片调试***的便利性，以及避免因***芯片发生异常而无法进行调试的现象。此外，本发明可即时的对处理器所发生的异常状态进行侦错，从而大幅提高芯片开发的速度与效率。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的权利要求所界定者为准。

Claims (16)

1.一种可于异常状态下进行调试的***芯片，其特征在于，所述芯片包括：
功能模块；
处理器，包括调试连接接口；
切换单元，经由第一路径连接该功能模块，并经由第二路径连接该处理器的该调试连接接口；
引脚单元，经由第三路径连接该切换单元；
控制模块，连接该切换单元，接收输入数据并输出选择信号至该切换单元，并且依据输入数据来决定该选择信号的电平，其中该切换单元根据该选择信号而选择将该第三路径导通至该第一路径与该第二路径其中之一，
其中，该处理器经由该调试连接接口、该切换单元及该引脚单元连接至调试平台，当该第三路径导通至该第二路径，该调试平台经由该调试连接接口对该处理器进行调试程序。
2.如权利要求1所述的***芯片，其特征在于，其中该切换单元响应于该选择信号为第一电平而导通该功能模块与该引脚单元之间的该第一路径与该第三路径，且该切换单元响应于该选择信号为第二电平而导通该处理器与该引脚单元之间的该第二路径与该第三路径。
3.如权利要求2所述的***芯片，其特征在于，其中该控制模块包括：
数据侦测模块，侦测一外部信号以接收该输入数据；以及
数据判断模块，连接该数据侦测模块与该切换单元，接收该输入数据，其中当该数据判断模块判定该输入数据符合预设条件，该数据判断模块将该选择信号从该第一电平切换至该第二电平。
4.如权利要求3所述的***芯片，其特征在于，其中当该数据判断模块判定该输入数据不符合该预设条件时，该数据判断模块不改变该选择信号的电平，致使该选择信号的电平维持于该第一电平或该第二电平。
5.如权利要求3所述的***芯片，其特征在于，其中当该输入数据与预设条件序列相符，该数据判断模块判定该输入数据符合该预设条件，当该输入数据与该预设条件序列不相符，该数据判断模块判定该输入数据不符合该预设条件。
6.如权利要求1所述的***芯片，其特征在于，其中当该切换单元导通该处理器与该引脚单元之间的该第二路径与该第三路径且该处理器透过该引脚单元连接至调试器时，该调试平台利用该调试器透过该调试连接接口对该处理器执行该调试程序，其中该调试器连接于该处理器与该调试平台之间。
7.如权利要求1所述的***芯片，其特征在于，其中该第一路径包括支持该功能模块的数据传输标准的多个第一接口传输路径，该第二路径包括支持该调试连接接口的接口传输标准的多个第二接口传输路径。
8.如权利要求1所述的***芯片，其特征在于，其中该处理器处于工作异常状态或死机状态。
9.一种***芯片的调试方法，其特征在于，其中该***芯片包括处理器、功能模块与引脚单元，所述方法包括：
提供切换单元，其中该功能模块经由第一路径连接该切换单元，该处理器经由第二路径连接该切换单元，而该切换单元经由第三路径连接该引脚单元；
接收输入数据以决定选择信号的电平；
藉由该切换单元依据该选择信号而选择将该第三路径导通至该第一路径与该第二路径其中之一；以及
当该第三路径导通至该第二路径，藉由调试平台经由该处理器的调试连接接口对该处理器进行调试程序，其中，该处理器经由该调试连接接口、该切换单元及该引脚单元连接至调试平台。
10.如权利要求9所述的调试方法，其特征在于，其中藉由该切换单元依据该选择信号而选择将该第三路径导通至该第一路径与该第二路径其中之一的步骤包括；
藉由该切换单元响应于该选择信号为第一电平而导通该功能模块与该引脚单元之间的该第一路径与该第三路径；以及
藉由切换单元响应于该选择信号为第二电平而导通该处理器与该引脚单元之间的该第二路径与该第三路径。
11.如权利要求10所述的调试方法，其特征在于，其中接收输入数据以决定该选择信号的电平的步骤包括：
侦测外部信号以接收该输入数据；以及
当该输入数据符合预设条件，将该选择信号从该第一电平切换至该第二电平。
12.如权利要求11所述的调试方法，其特征在于，更包括：
当该输入数据不符合该预设条件时，不改变该选择信号的电平，致使该选择信号的电平维持于该第一电平或该第二电平。
13.如权利要求11所述的调试方法，其特征在于，更包括：
判断该输入数据是否与预设条件序列相符；
当该输入数据与该预设条件序列相符，判定该输入数据符合该预设条件；以及
当该输入数据与该预设条件序列不相符，判定该输入数据不符合该预设条件。
14.如权利要求11所述的调试方法，其特征在于，其中藉由该调试平台经由该处理器的该调试连接接口对该处理器进行该调试程序的步骤包括：
当该处理器透过该引脚单元连接至调试器时，利用该调试器透过该调试连接接口对该处理器执行该调试程序，其中该调试器连接于该处理器与该调试平台之间。
15.如权利要求9所述的调试方法，其特征在于，其中该第一路径包括支持该功能模块的数据传输标准的多个第一接口传输路径，该第二路径包括支持该调试连接接口的接口传输标准的多个第二接口传输路径。
16.如权利要求9所述的调试方法，其特征在于，其中该处理器处于工作异常状态或死机状态。
CN201510018017.4A 2015-01-14 2015-01-14 可于异常状态下进行调试的***芯片及其调试方法 Active CN105842615B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510018017.4A CN105842615B (zh) 2015-01-14 2015-01-14 可于异常状态下进行调试的***芯片及其调试方法
US14/656,324 US20160202315A1 (en) 2015-01-14 2015-03-12 System on chip capable of being debugged in abnormal operating state and debugging method for system on chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510018017.4A CN105842615B (zh) 2015-01-14 2015-01-14 可于异常状态下进行调试的***芯片及其调试方法

Publications (2)

Publication Number Publication Date
CN105842615A CN105842615A (zh) 2016-08-10
CN105842615B true CN105842615B (zh) 2019-03-05

Family

ID=56367399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510018017.4A Active CN105842615B (zh) 2015-01-14 2015-01-14 可于异常状态下进行调试的***芯片及其调试方法

Country Status (2)

Country Link
US (1) US20160202315A1 (zh)
CN (1) CN105842615B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102328803B1 (ko) * 2014-12-16 2021-11-22 삼성전자주식회사 전자 장치 및 전자 장치 접속부의 이상 여부 판단 방법
CN106371982A (zh) * 2016-08-31 2017-02-01 浪潮电子信息产业股份有限公司 一种中央处理器异常状态检测***和方法
CN106571851B (zh) * 2016-09-28 2023-03-07 华电智连信达科技（北京）有限公司 一种对智能电表载波模块进行调试的方法及***
CN106776191A (zh) * 2016-11-28 2017-05-31 湖南国科微电子股份有限公司 一种soc芯片调试的实现方法及***
CN107193705B (zh) * 2017-06-22 2020-10-23 湖南国科微电子股份有限公司 一种芯片调试方法及装置
CN107479411B (zh) * 2017-08-04 2021-04-13 北京嘉楠捷思信息技术有限公司 芯片io现场可编程控制的装置及方法
CN111666243B (zh) * 2019-03-05 2022-09-09 深圳市汇顶科技股份有限公司 一种调试设备、方法及存储介质
CN112782551B (zh) * 2019-11-04 2024-07-09 珠海零边界集成电路有限公司 一种芯片及芯片的测试***
CN111289885B (zh) * 2020-03-06 2022-06-03 湖南国科微电子股份有限公司 一种芯片上电死机的调试***及方法
CN112162894B (zh) * 2020-09-25 2022-06-21 展讯通信（上海）有限公司 芯片及其调试组件、调试***
CN113945822A (zh) * 2021-09-14 2022-01-18 深圳矽递科技股份有限公司 一种引脚测试装置及引脚测试方法
CN115237703B (zh) * 2022-09-21 2023-02-28 苏州浪潮智能科技有限公司 一种基板管理控制芯片调试方法、装置、设备及可读介质
CN116165510B (zh) * 2022-12-29 2023-11-24 无锡晟朗微电子有限公司 一种用于芯片测试的通信装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2901422Y (zh) * 2006-02-07 2007-05-16 亚旭电脑股份有限公司 具边界扫瞄测试功能的周边组件连接装置
CN101093461A (zh) * 2006-06-23 2007-12-26 技嘉科技股份有限公司 电子装置的测试装置与测试方法
CN101893685A (zh) * 2009-05-23 2010-11-24 深圳富泰宏精密工业有限公司 调试装置
CN102213743A (zh) * 2010-04-01 2011-10-12 英业达股份有限公司 信号测试装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5237699A (en) * 1988-08-31 1993-08-17 Dallas Semiconductor Corp. Nonvolatile microprocessor with predetermined state on power-down
TW455805B (en) * 1998-02-26 2001-09-21 Winbond Electronics Corp Converter allowing data communications equipment to transmit data to data terminal equipment through universal serial bus and the control method thereof
TW584800B (en) * 2002-10-25 2004-04-21 Via Tech Inc Method, computer and peripheral/expansion bus bridge for booting up with debug system
US8000322B2 (en) * 2004-07-30 2011-08-16 Hewlett-Packard Development Company, L.P. Crossbar switch debugging
US7318172B2 (en) * 2004-08-31 2008-01-08 Broadcom Corporation Wireless remote firmware debugging for embedded wireless device
US7506206B2 (en) * 2005-06-07 2009-03-17 Atmel Corporation Mechanism for providing program breakpoints in a microcontroller with flash program memory
TWI317871B (en) * 2006-06-16 2009-12-01 Via Tech Inc Debug device and method for bus
US20080148343A1 (en) * 2006-12-19 2008-06-19 International Business Machines Corporation Debugging security mechanism for soc asic
JP4833907B2 (ja) * 2007-04-23 2011-12-07 ルネサスエレクトロニクス株式会社 半導体装置
US8423845B2 (en) * 2008-12-01 2013-04-16 Mentor Graphics Corporation On-chip logic to log failures during production testing and enable debugging for failure diagnosis
KR101641108B1 (ko) * 2010-04-30 2016-07-20 삼성전자주식회사 디버깅 기능을 지원하는 타겟 장치 및 그것을 포함하는 테스트 시스템
US9432298B1 (en) * 2011-12-09 2016-08-30 P4tents1, LLC System, method, and computer program product for improving memory systems
US9157953B2 (en) * 2011-05-13 2015-10-13 Apple Inc. Test systems with cables that support multiple communications buses
JP5477725B2 (ja) * 2012-01-16 2014-04-23 日本電気株式会社 フォールトトレラント情報処理システム、及びデバッグ方法
US8886996B2 (en) * 2012-04-02 2014-11-11 Compal Electronics, Inc. Debugging device and method for performing a debugging process to a target system
US8966313B2 (en) * 2012-04-30 2015-02-24 Hewlett-Packard Development Company, L.P. Systems and methods for a shared debug pin
US8856600B2 (en) * 2012-06-21 2014-10-07 Breakingpoint Systems, Inc. JTAG-based programming and debug
EP2712084B1 (en) * 2012-09-20 2019-11-06 Infineon Technologies AG Semiconductor device including short-circuit protection with a variable threshold
CN104298575B (zh) * 2013-07-16 2018-08-03 鸿富锦精密电子(天津)有限公司 主板调试电路
US9482719B2 (en) * 2014-01-10 2016-11-01 Stmicroelectronics International N.V. On-the-fly test and debug logic for ATPG failures of designs using on-chip clocking
US9537400B2 (en) * 2014-08-29 2017-01-03 Infineon Technologies Austria Ag Switching converter with dead time between switching of switches

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2901422Y (zh) * 2006-02-07 2007-05-16 亚旭电脑股份有限公司 具边界扫瞄测试功能的周边组件连接装置
CN101093461A (zh) * 2006-06-23 2007-12-26 技嘉科技股份有限公司 电子装置的测试装置与测试方法
CN101893685A (zh) * 2009-05-23 2010-11-24 深圳富泰宏精密工业有限公司 调试装置
CN102213743A (zh) * 2010-04-01 2011-10-12 英业达股份有限公司 信号测试装置

Also Published As

Publication number Publication date
CN105842615A (zh) 2016-08-10
US20160202315A1 (en) 2016-07-14

Similar Documents

Publication Publication Date Title
CN105842615B (zh) 可于异常状态下进行调试的***芯片及其调试方法
US6988232B2 (en) Method and apparatus for optimized parallel testing and access of electronic circuits
KR100217535B1 (ko) 이벤트 한정 검사 아키텍춰
US20120131403A1 (en) Multi-chip test system and test method thereof
CN207965049U (zh) 用于将tap信号耦合到集成电路封装中的jtag接口的电路
CN107843828A (zh) 一种基于fpga的数字电路边界扫描控制***
JP2012088321A (ja) 試験アクセス・ポート・スイッチ
WO2013147730A1 (en) Asynchronous programmable jtag-based interface to debug any system-on-chip states, power modes, resets, clocks, and complex digital logic
CN102103535A (zh) 多核处理器、多核处理器的调试***和调试方法
JP6297091B2 (ja) 電子システムならびにシステム診断回路およびその動作方法
US8020058B2 (en) Multi-chip digital system having a plurality of controllers with self-identifying signal
CN109581197A (zh) 一种基于JTAG接口的SiP封装用测试***
CN112067978A (zh) 一种基于fpga的fpga筛选测试***及方法
CN102841305A (zh) 一种对fpga实时调试的***和方法
CN105573954B (zh) 一种jtag接口与内部用户逻辑之间的连接装置
US11953550B2 (en) Server JTAG component adaptive interconnection system and method
CN116449178A (zh) 一种汽车电子主控芯片测试方法、装置、设备及存储介质
CN1463031A (zh) 一种边界扫描芯片容错测试方法及***
KR100694315B1 (ko) 다중 시스템 클럭 및 이종 코어를 포함하는 시스템 온 칩용연결선 지연 고장 테스트 제어기
CN113990382B (zh) 片上***芯片、测试方法及测试***
CN115639463A (zh) 一种基于边界扫描jtag测试***
CN102565664B (zh) 一种测试覆盖率的评估方法
Chang et al. A unified GDB-based source-transaction level SW/HW co-debugging
CN114781304A (zh) 一种芯片的引脚状态控制方法、***、芯片以及上位机
CN102645609B (zh) Jtag链路测试装置及其测试方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant