CN111027057B - 一种芯片隐藏硬件的检测方法、装置及存储介质 - Google Patents
一种芯片隐藏硬件的检测方法、装置及存储介质 Download PDFInfo
- Publication number
- CN111027057B CN111027057B CN201910099141.6A CN201910099141A CN111027057B CN 111027057 B CN111027057 B CN 111027057B CN 201910099141 A CN201910099141 A CN 201910099141A CN 111027057 B CN111027057 B CN 111027057B
- Authority
- CN
- China
- Prior art keywords
- chip
- scanning
- soc
- state
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 230000008569 process Effects 0.000 claims abstract description 29
- 238000012360 testing method Methods 0.000 claims description 22
- 238000004458 analytical method Methods 0.000 claims description 12
- 238000001514 detection method Methods 0.000 claims description 9
- 230000003993 interaction Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 5
- 230000009471 action Effects 0.000 description 3
- ZXQYGBMAQZUVMI-GCMPRSNUSA-N gamma-cyhalothrin Chemical compound CC1(C)[C@@H](\C=C(/Cl)C(F)(F)F)[C@H]1C(=O)O[C@H](C#N)C1=CC=CC(OC=2C=CC=CC=2)=C1 ZXQYGBMAQZUVMI-GCMPRSNUSA-N 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/55—Detecting local intrusion or implementing counter-measures
- G06F21/556—Detecting local intrusion or implementing counter-measures involving covert channels, i.e. data leakage between processes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Debugging And Monitoring (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明实施例公开了一种芯片隐藏硬件的检测方法、装置及存储介质，涉及芯片安全技术领域，能够有效判定芯片是否存在隐藏硬件。所述方法包括：设置扫描相关的配置参数，包括：扫描的地址范围、扫描的操作类型；基于配置参数对被测SoC的地址空间进行扫描操作；捕获扫描过程中被测SoC的内部状态并进行分析；所述内部状态包括：***环境的硬件资源访问状态以及相关变量值或者寄存器值；捕获扫描过程中被测SoC的外部状态并进行分析；所述外部状态包括：芯片输出信号的状态、芯片功耗或者芯片热特征。
Description
技术领域
本发明涉及芯片安全技术领域，尤其涉及一种芯片隐藏硬件的检测方法、装置及存储介质。
背景技术
随着微电子技术的发展，集成电路单芯片的晶体管数已经可达数十亿甚至更高，芯片功能和逻辑复杂度也非常高。对于具有一定规模和复杂度的芯片，其设计、验证、制造的工作量往往要靠整个行业的上下游多家公司合作才能完成。从信息安全的角度来看，集成电路芯片在设计和制造的各个环节都可能被恶意篡改，例如植入恶意逻辑电路，用于在某些微妙的情况下改变电路功能，或在特定触发条件下泄露信息。作为高度复杂的***，恶意逻辑具有高度隐蔽性，检测识别非常困难。
发明内容
有鉴于此，本发明实施例提供了一种芯片隐藏硬件的检测方法、装置及存储介质，通过对被测SoC的地址空间进行大范围的扫描操作，并进一步观察其内部状态和外部状态，最终有效判定是否存在硬件隐藏逻辑。
第一方面，本发明实施例提供一种芯片隐藏硬件的检测方法，包括：
设置扫描相关的配置参数，包括：扫描的地址范围、扫描的操作类型；
基于配置参数对被测SoC的地址空间进行扫描操作；
捕获扫描过程中被测SoC的内部状态并进行分析；所述内部状态包括：***环境的硬件资源访问状态以及相关变量值或者寄存器值；
捕获扫描过程中被测SoC的外部状态并进行分析；所述外部状态包括：芯片输出信号的状态、芯片功耗或者芯片热特征。
根据本发明实施例的一种具体实现方式，所述扫描的操作类型包括：读操作、写操作或者读写组合操作。
根据本发明实施例的一种具体实现方式，所述基于配置参数对被测SoC的地址空间进行扫描操作，具体为：基于配置参数对被测SoC的地址空间进行Fuzzing模糊测试操作。
第二方面，本发明实施例提供一种芯片隐藏硬件的检测装置，包括：
配置生成模块，用于设置扫描相关的配置参数，包括：扫描的地址范围、扫描的操作类型；
上位机控制模块，部署于上位机，用于向所述总线操作执行模块加载配置参数；
总线操作执行模块，位于被测SoC内部，用于基于配置参数对被测SoC的地址空间进行扫描操作；
内部状态捕获分析模块，用于捕获扫描过程中被测SoC的内部状态并进行分析；所述内部状态包括：***环境的硬件资源访问状态以及相关变量值或者寄存器值；
外部状态捕获分析模块，用于捕获扫描过程中被测SoC的外部状态并进行分析；所述外部状态包括：芯片输出信号的状态、芯片功耗或者芯片热特征。
根据本发明实施例的一种具体实现方式，所述扫描的操作类型包括：读操作、写操作或者读写组合操作。
根据本发明实施例的一种具体实现方式，所述总线操作执行模块具体为被测SoC处理器及其上的嵌入式软件模块。
根据本发明实施例的一种具体实现方式，所述内部状态捕获分析模块为被测SoC处理器上的嵌入式软件模块，用于在被测SoC内对内部状态执行本地分析操作。
根据本发明实施例的一种具体实现方式，所述总线操作执行模块具体为JTAG控制的总线主设备。
根据本发明实施例的一种具体实现方式，所述内部状态捕获分析模块为运行于上位机的软件模块，用于根据所述总线操作执行模块返回的原始捕获数据进行内部状态分析操作；其中，所述原始捕获数据包括：操作进程和Fuzzing过程捕获的内部状态。
第三方面，本发明的实施例还提供计算机可读存储介质，所述计算机可读存储介质存储有一个或者多个程序，所述一个或者多个程序可被一个或者多个处理器执行，以实现前述任一实现方式所述的方法。
本发明实施例提供的一种芯片隐藏硬件的检测方法、装置及存储介质，通过基于配置参数对被测SoC的地址空间进行扫描操作，并捕获扫描过程中芯片的内部状态和外部状态，进而综合分析判定当前芯片是否存在隐藏硬件。通过本发明实施例不仅能够避免使用不安全芯片可能导致的数据泄露，甚至避免了其他更为严重的后果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明中地址总线与其上各设备模块的示意图；
图2为本发明的一种芯片隐藏硬件的检测方法实施例的流程图；
图3为本发明的一种芯片隐藏硬件的检测装置的实施例1结构示意图；
图4为本发明的一种芯片隐藏硬件的检测装置的实施例2结构示意图；
图5为本发明的一种芯片隐藏硬件的检测装置的实施例3结构示意图。
具体实施方式
下面结合附图对本发明实施例进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
芯片处理器内存地址空间往往存在大范围保留区段。***正常运行时不会对该地址空间进行访问。这些保留地址空间是隐藏未知的，用户无法获悉该地址空间或者存在什么功能逻辑。这些隐藏的空间可能存在植入的木马逻辑访问入口，在***正常功能之外的某些情况，实施密取或攻击行为。
从硬件方面来说，如图1所示，总线上连接的各设备模块，对某个区段的总线地址进行译码，当总线上读写地址命中其范围时，使能其片选信号；若***存在隐藏的恶意逻辑硬件连接到总线上，也会对某个区段的地址进行译码，当总线上地址命中其范围时，使能其片选信号，激活功能模块的功能。因此当扫描命中隐藏逻辑的地址范围，则会在读写时有别于普通保留地址的结果，也可能因为激活额外的硬件电路引起电源功耗或芯片热量的变化。这些内部和外部的状态特征变化可以作为发现隐藏逻辑的线索。基于此，本发明提出以下实施例，用于有效识别和发现芯片的隐藏硬件逻辑。
第一方面，本发明实施例提供一种芯片隐藏硬件的检测方法，能够有效判断芯片是否存在隐藏硬件。
图2为本发明一种芯片隐藏硬件的检测方法实施例流程图，包括：
S101：设置扫描相关的配置参数；所述配置参数包括但不限于：扫描的地址范围、扫描的操作类型。
其中，所述扫描的操作类型包括：读操作、写操作或者读写组合操作。更为具体地，所述写操作还需要确定写操作的数据内容，所述读写组合操作还需要确定各操作重复和交替组合的模式。
S102：基于配置参数对被测SoC的地址空间进行扫描操作。
更为优选地，所述基于配置参数对被测SoC的地址空间进行扫描操作，具体为：基于配置参数对被测SoC的地址空间进行Fuzzing模糊测试操作。
其中，步骤S102可以由被测SoC处理器及其上的嵌入式软件来完成，也可以由JTAG控制的总线主设备来完成。
S103：捕获扫描过程中被测SoC的内部状态并进行分析。所述内部状态包括：***环境的硬件资源访问状态以及相关变量值或者寄存器值。其中，所述相关变量值，即指与硬件交互时涉及的变量；所述寄存器值是指SoC内部寄存器资源，用于完成应用层与硬件资源的配置、通信、数据交换等功能。
其中，步骤S103可以由被测SoC处理器上的嵌入式软件或者上位机上的软件来完成。
S104：捕获扫描过程中被测SoC的外部状态并进行分析。所述外部状态包括：芯片输出信号的状态、芯片功耗或者芯片热特征。
本实施例通过对被测SoC执行大范围的扫描操作，并实时获取扫描期间被测SoC芯片的内部状态和外部状态，并基于内部状态和外部状态最终判定当前芯片是否存在硬件木马，避免由于使用存在异常的芯片可能造成的数据泄露等严重后果。
第二方面，本发明实施例提供一种芯片隐藏硬件的检测装置，能够有效判断芯片是否存在隐藏硬件。
图3为本发明一种芯片隐藏硬件的检测装置的实施例1结构示意图，本实施例的装置可以包括：
配置生成模块301，用于设置扫描相关的配置参数，包括：扫描的地址范围、扫描的操作类型。其中，所述扫描的操作类型包括：读操作、写操作或者读写组合操作。
上位机控制模块302，部署于上位机，用于向所述总线操作执行模块303加载配置参数；
总线操作执行模块303，位于被测SoC内部，用于基于配置参数对被测SoC的地址空间进行扫描操作；
内部状态捕获分析模块304，用于捕获扫描过程中被测SoC的内部状态并进行分析；所述内部状态包括：***环境的硬件资源访问状态以及相关变量值或者寄存器值；
外部状态捕获分析模块305，用于捕获扫描过程中被测SoC的外部状态并进行分析；所述外部状态包括：芯片输出信号的状态、芯片功耗或者芯片热特征。
本实施例通过对被测SoC执行大范围的扫描操作，并实时获取扫描期间被测SoC的内部状态和外部状态，并基于内部状态和外部状态最终实现对芯片的硬件木马进行检测，避免由于使用存在异常的芯片可能造成的数据泄露等严重后果。
图4为本发明一种芯片隐藏硬件的检测装置实施例2的结构示意图，适用于芯片上处理器可控，并且扫描操作不会干扰处理器执行的情况，本实施例的装置可以包括：
配置生成模块，用于设置扫描相关的配置参数，包括：扫描的地址范围、扫描的操作类型。其中，所述扫描的操作类型包括：读操作、写操作或者读写组合操作。
上位机控制模块，部署于上位机，用于向所述总线操作执行模块加载配置参数。其中，所述上位机控制模块还用于将配置参数、测试执行程序、所述内部状态捕获分析模块的软件程序加载到被测SoC处理器中。
总线操作执行模块，为被测SoC处理器及其上的嵌入式软件模块，用于基于配置参数对被测SoC的地址空间进行扫描操作。其中，所述总线操作执行模块作为总线上的主设备有能力对总线上的任何地址空间发起读写操作。
内部状态捕获分析模块，为被测SoC处理器上的嵌入式软件模块，用于捕获扫描过程中被测SoC的内部状态并进行分析；所述内部状态包括：***环境的硬件资源访问状态以及相关变量值或者寄存器值。
外部状态捕获分析模块，用于捕获扫描过程中被测SoC的外部状态并进行分析；所述外部状态包括：芯片输出信号的状态、芯片功耗或者芯片热特征。
本实施例适用于芯片上处理器可控，并且扫描操作不会干扰处理器执行的情况下。本实施例由被测SoC处理器及其上的嵌入式软件模块来执行扫描操作和内部状态的捕获和分析，同时，由外部状态捕获分析模块来实现外部状态的捕获和分析。最终，结合内部状态和外部状态的分析结果判定被测SoC内是否存在隐藏硬件。
图5为本发明一种芯片隐藏硬件的检测装置的实施例3的结构示意图，适用于芯片上处理器不可用或者扫描测试过程会影响处理器正常执行程序的情况，本实施例的装置可以包括：
配置生成模块，用于设置扫描相关的配置参数，包括：扫描的地址范围、扫描的操作类型；所述扫描的操作类型包括：读操作、写操作或者读写组合操作。
上位机控制模块，部署于上位机，用于向所述总线操作执行模块加载配置参数；
总线操作执行模块，位于被测SoC内部，具体为JTAG控制的总线主设备，用于基于配置参数对被测SoC的地址空间进行扫描操作；所述总线操作执行模块作为总线上的主设备有能力对总线上的任何地址空间发起读写操作，能够根据上位机控制模块下发的配置参数进行读写操作，并且把扫描操作过程中的原始捕获数据返回给上位机控制模块。
内部状态捕获分析模块，具体为运行于上位机的软件模块，用于根据所述总线操作执行模块返回的原始捕获数据进行内部状态分析操作；所述内部状态包括：***环境的硬件资源访问状态以及相关变量值或者寄存器值；其中，所述原始捕获数据包括：操作进程和Fuzzing过程捕获的内部状态。
外部状态捕获分析模块，用于捕获扫描过程中被测SoC的外部状态并进行分析；所述外部状态包括：芯片输出信号的状态、芯片功耗或者芯片热特征。
本实施例适用于芯片上处理器不可控，或者扫描操作会干扰处理器执行的情况下。本实施例由被测SoC上的JTAG测试接口控制的DAP控制器具体执行扫描测试操作，并将扫描测试中内部状态变化的数据反馈给上位机，并且由位于上位机的内部状态捕获分析模块来进行内部状态数据的分析操作，同时，由外部状态捕获分析模块来实现外部状态的捕获和分析。最终，结合内部状态和外部状态的分析结果判定被测SoC内是否存在隐藏硬件。
第三方面，本发明的实施例还提供计算机可读存储介质，所述计算机可读存储介质存储有一个或者多个程序，所述一个或者多个程序可被一个或者多个处理器执行，以实现前述任一实现方式所述的方法。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
为了描述的方便，描述以上装置是以功能分为各种单元/模块分别描述。当然，在实施本发明时可以把各单元/模块的功能在同一个或多个软件和/或硬件中实现。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random AccessMemory，RAM)等。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。
Claims (9)
1.一种芯片隐藏硬件的检测方法，其特征在于，包括：
设置扫描相关的配置参数，包括：扫描的地址范围、扫描的操作类型；
基于配置参数对被测SoC的地址空间进行扫描操作；
捕获扫描过程中被测SoC的内部状态并进行分析；所述内部状态包括：***环境的硬件资源访问状态以及相关变量值或者寄存器值；所述相关变量值，指与硬件交互时涉及的变量；
捕获扫描过程中被测SoC的外部状态并进行分析；所述外部状态包括：芯片输出信号的状态、芯片功耗或者芯片热特征；
所述基于配置参数对被测SoC的地址空间进行扫描操作，具体为：基于配置参数对被测SoC的地址空间进行Fuzzing模糊测试操作。
2.如权利要求1所述的检测方法，其特征在于，所述扫描的操作类型包括：读操作、写操作或者读写组合操作。
3.一种芯片隐藏硬件的检测装置，其特征在于，包括：
配置生成模块，用于设置扫描相关的配置参数，包括：扫描的地址范围、扫描的操作类型；
上位机控制模块，部署于上位机，用于向总线操作执行模块加载配置参数；
总线操作执行模块，位于被测SoC内部，用于基于配置参数对被测SoC的地址空间进行扫描操作；
内部状态捕获分析模块，用于捕获扫描过程中被测SoC的内部状态并进行分析；所述内部状态包括：***环境的硬件资源访问状态以及相关变量值或者寄存器值；
外部状态捕获分析模块，用于捕获扫描过程中被测SoC的外部状态并进行分析；所述外部状态包括：芯片输出信号的状态、芯片功耗或者芯片热特征；
所述总线操作执行模块基于配置参数对被测SoC的地址空间进行扫描操作，具体为：基于配置参数对被测SoC的地址空间进行Fuzzing模糊测试操作。
4.如权利要求3所述的检测装置，其特征在于，所述扫描的操作类型包括：读操作、写操作或者读写组合操作。
5.如权利要求3所述的检测装置，其特征在于，所述总线操作执行模块具体为被测SoC处理器及其上的嵌入式软件模块。
6.如权利要求5所述的检测装置，其特征在于，所述内部状态捕获分析模块为被测SoC处理器上的嵌入式软件模块，用于在被测SoC内对内部状态执行本地分析操作。
7.如权利要求3所述的检测装置，其特征在于，所述总线操作执行模块具体为JTAG控制的总线主设备。
8.如权利要求7所述的检测装置，其特征在于，所述内部状态捕获分析模块为运行于上位机的软件模块，用于根据所述总线操作执行模块返回的原始捕获数据进行内部状态分析操作；其中，所述原始捕获数据包括：操作进程和Fuzzing过程捕获的内部状态。
9.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有一个或者多个程序，所述一个或者多个程序可被一个或者多个处理器执行，以实现前述任一权利要求所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910099141.6A CN111027057B (zh) | 2019-01-31 | 2019-01-31 | 一种芯片隐藏硬件的检测方法、装置及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910099141.6A CN111027057B (zh) | 2019-01-31 | 2019-01-31 | 一种芯片隐藏硬件的检测方法、装置及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111027057A CN111027057A (zh) | 2020-04-17 |
| CN111027057B true CN111027057B (zh) | 2023-12-26 |
Family
ID=70203453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910099141.6A Active CN111027057B (zh) | 2019-01-31 | 2019-01-31 | 一种芯片隐藏硬件的检测方法、装置及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111027057B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112685241A (zh) * | 2021-01-27 | 2021-04-20 | 中国科学院微电子研究所 | 一种多粒度的内存检测方法、内存设备以及电子设备 |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101984575A (zh) * | 2010-10-14 | 2011-03-09 | 中兴通讯股份有限公司 | 一种保护移动终端软件的方法和装置 |
| DE102011113305A1 (de) * | 2010-09-27 | 2012-03-29 | Samsung Electro Mechanics Co., Ltd. | Boundary Scan Test-Vorrichtung und Verfahren für ein eingebettetes Substrat |
| CN102663185A (zh) * | 2012-04-06 | 2012-09-12 | 北京大学 | 一种基于模糊处理的抗硬件木马电路设计方法 |
| CN104504336A (zh) * | 2014-12-30 | 2015-04-08 | 大连楼兰科技股份有限公司 | 防止嵌入式***被恶意在线调试的方法和装置 |
| CN104866766A (zh) * | 2015-06-05 | 2015-08-26 | 中国电子科技集团公司第五十八研究所 | 一种针对cpu内部隐藏指令型硬件木马的检测方法 |
| CN107533433A (zh) * | 2015-04-16 | 2018-01-02 | 时间防御***有限责任公司 | 用于后制作外部硬件附件的自检测的***和方法 |
| CN107843828A (zh) * | 2017-10-26 | 2018-03-27 | 电子科技大学 | 一种基于fpga的数字电路边界扫描控制*** |
| CN108387838A (zh) * | 2018-03-07 | 2018-08-10 | 天津芯海创科技有限公司 | 芯片测试方法、装置、芯片及设计芯片的方法 |
| CN108446555A (zh) * | 2018-02-11 | 2018-08-24 | 复旦大学 | 对硬件木马进行实时监控和检测的方法 |
| CN108737211A (zh) * | 2018-05-16 | 2018-11-02 | 武汉微创光电股份有限公司 | 一种检测phy芯片端口状态变化的方法及装置 |
| CN108846283A (zh) * | 2018-06-15 | 2018-11-20 | 北京航空航天大学 | 一种硬件木马实时检测***及其设计方法 |
| CN108985058A (zh) * | 2018-06-28 | 2018-12-11 | 中国人民解放军国防科技大学 | 基于红外图像细节增强的硬件木马检测方法 |
| CN109145334A (zh) * | 2017-06-27 | 2019-01-04 | 深圳市中兴微电子技术有限公司 | 一种芯片设计处理的方法及装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9509707B2 (en) * | 2014-06-24 | 2016-11-29 | Qualcomm Incorporated | Methods and systems for thwarting side channel attacks |
| US10317463B2 (en) * | 2015-10-27 | 2019-06-11 | Nvidia Corporation | Scan system interface (SSI) module |
-
2019
- 2019-01-31 CN CN201910099141.6A patent/CN111027057B/zh active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102011113305A1 (de) * | 2010-09-27 | 2012-03-29 | Samsung Electro Mechanics Co., Ltd. | Boundary Scan Test-Vorrichtung und Verfahren für ein eingebettetes Substrat |
| CN101984575A (zh) * | 2010-10-14 | 2011-03-09 | 中兴通讯股份有限公司 | 一种保护移动终端软件的方法和装置 |
| CN102663185A (zh) * | 2012-04-06 | 2012-09-12 | 北京大学 | 一种基于模糊处理的抗硬件木马电路设计方法 |
| CN104504336A (zh) * | 2014-12-30 | 2015-04-08 | 大连楼兰科技股份有限公司 | 防止嵌入式***被恶意在线调试的方法和装置 |
| CN107533433A (zh) * | 2015-04-16 | 2018-01-02 | 时间防御***有限责任公司 | 用于后制作外部硬件附件的自检测的***和方法 |
| CN104866766A (zh) * | 2015-06-05 | 2015-08-26 | 中国电子科技集团公司第五十八研究所 | 一种针对cpu内部隐藏指令型硬件木马的检测方法 |
| CN109145334A (zh) * | 2017-06-27 | 2019-01-04 | 深圳市中兴微电子技术有限公司 | 一种芯片设计处理的方法及装置 |
| CN107843828A (zh) * | 2017-10-26 | 2018-03-27 | 电子科技大学 | 一种基于fpga的数字电路边界扫描控制*** |
| CN108446555A (zh) * | 2018-02-11 | 2018-08-24 | 复旦大学 | 对硬件木马进行实时监控和检测的方法 |
| CN108387838A (zh) * | 2018-03-07 | 2018-08-10 | 天津芯海创科技有限公司 | 芯片测试方法、装置、芯片及设计芯片的方法 |
| CN108737211A (zh) * | 2018-05-16 | 2018-11-02 | 武汉微创光电股份有限公司 | 一种检测phy芯片端口状态变化的方法及装置 |
| CN108846283A (zh) * | 2018-06-15 | 2018-11-20 | 北京航空航天大学 | 一种硬件木马实时检测***及其设计方法 |
| CN108985058A (zh) * | 2018-06-28 | 2018-12-11 | 中国人民解放军国防科技大学 | 基于红外图像细节增强的硬件木马检测方法 |
Non-Patent Citations (7)
| Title |
|---|
| hardware Trojan Attacks: Threat Analysis and Countermeasures;Swarup Bhunia 等;Proceedings of IEEE;第102卷(第8期);1229-1247 * |
| Letitia W.Li 等.Hardware-assisted Memory Tracing on New SoCs Embedding FPGA Fabrics.ACSAC'15: Proceedings of the 31st Annual Computer Security Applications Conference.2015,461-470. * |
| 一种CPU芯片硬件验证调试平台的设计与实现;李文,王恒才,唐志敏;计算机研究与发展(06) * |
| 基于CPLD的PLC背板总线协议接口芯片设计;谭爱国;琚长江;;自动化与仪表(01);53-56 * |
| 基于扫描链的可编程片上调试***;陈华军;娄卓阳;王焕东;刘慧;王琳;;高技术通讯(第06期);584-592 * |
| 硬件木马防护技术研究;王侃;陈浩;管旭光;顾勇;;网络与信息安全学报(09);1-12 * |
| 车用微控制器的模糊逻辑与BDM部件研究与设计;曾娟丽;中国优秀硕士学位论文全文数据库 工程科技Ⅱ辑(第06期);C035-71 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111027057A (zh) | 2020-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8104001B2 (en) | Automated debugging method for over-constrained circuit verification environment | |
| US20160078146A1 (en) | Analyzing structure of web application | |
| US11144648B2 (en) | Trojan insertion tool | |
| CN105631341B (zh) | 一种漏洞盲测方法及装置 | |
| Del Grosso et al. | Improving network applications security: a new heuristic to generate stress testing data | |
| US9594617B2 (en) | Method and apparatus for positioning crash | |
| US6925405B2 (en) | Adaptive test program generation | |
| US10069855B1 (en) | Automated security analysis of software libraries | |
| US8707231B2 (en) | Method and system for derived layer checking for semiconductor device design | |
| JP2019505871A (ja) | 符号解析においてサイドチャネル情報を用いて電子装置のサプライチェーンを検証する方法および機器 | |
| CN103699837B (zh) | 一种扫描文件的方法和终端设备 | |
| CN111027057B (zh) | 一种芯片隐藏硬件的检测方法、装置及存储介质 | |
| US7065789B1 (en) | System and method for increasing heuristics suspicion levels in analyzed computer code | |
| Calvagna et al. | Combinatorial interaction testing of a Java Card static verifier | |
| CN106648911B (zh) | 一种按键除抖的方法及装置 | |
| TW201935331A (zh) | 任務的運行方法、裝置和電子設備 | |
| Yust et al. | Structural checking: Detecting malicious logic without a golden reference | |
| CN111143851B (zh) | 适用于操作***内核对象地址泄露的检测方法及*** | |
| JP2022175297A (ja) | サンプル生成装置、サンプル生成方法及びサンプル生成プログラム | |
| CN112685241A (zh) | 一种多粒度的内存检测方法、内存设备以及电子设备 | |
| Ayalasomayajula et al. | Prioritizing Information Flow Violations: Generation of Ranked Security Assertions for Hardware Designs | |
| WO2024154288A1 (ja) | プログラム解析装置、プログラム解析方法、及び非一時的なコンピュータ可読媒体 | |
| Behnam | Validation of Hardware Security and Trust: A Survey | |
| CN112165499B (zh) | 控制流监控方法、装置及存储介质 | |
| Antunes et al. | Security testing in SOAs: Techniques and tools |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 150028 building 7, innovation and entrepreneurship square, science and technology innovation city, Harbin high tech Industrial Development Zone, Heilongjiang Province (No. 838, Shikun Road) Applicant after: Antan Technology Group Co.,Ltd. Address before: 150028 building 7, innovation and entrepreneurship square, science and technology innovation city, Harbin high tech Industrial Development Zone, Heilongjiang Province (No. 838, Shikun Road) Applicant before: Harbin Antian Science and Technology Group Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |