CN109725250A - 一种片上***芯片模拟电路的测试***及测试方法 - Google Patents

Abstract

本发明公开了一种片上***芯片模拟电路的测试***及测试方法，该测试***中的所述片上***芯片中设置有各个模拟电路模块，该***包括串行线转***总线的桥，所述串行线转***总线的桥和片上***芯片内部的***总线相连接，所述串行线转***总线的桥通过串行总线来接收将测试主控所发送的命令，并将该命令转译成***总线命令，通过***总线将该***总线命令传输到片上***芯片上的各个模拟电路模块的路径。本***使用串总线转***总线桥SCB替代专门的测试控制器(如JTAG之类)实现对片上***芯片各模块的配置和监测，此设计复用了总线对各个电路模块的访问路径，减少芯片设计面积和设计工作量，缩短了验证芯片和测试量产芯片的时间成本。

Description

一种片上***芯片模拟电路的测试***及测试方法

技术领域

本发明涉及集成电路领域，具体涉及一种片上***芯片模拟电路的测试***及测试方法。

背景技术

随着半导体技术的发展，芯片设计业界越来越倾向于在片上***芯片上集成数量越来越多的电路模块，借此可减少***设计端工作的复杂程度，减少***板卡的成本，推动***板卡的设计向微型轻薄化发展，使其片上***芯片更具市场竞争力。片上***芯片集成度的提高对芯片设计业者带来了很大的挑战。除了设计端工作量的增加之外，芯片设计业者还需要考虑如何对片上***芯片中的各种电路模块进行便捷化的验证和测试。通常地，片上***芯片中每增加一个电路模块，芯片设计业者需要从功能应用和验证测试两个角度去设计电路，在紧张而有限的期限内，这是个痛苦而繁重的工作。另外，每增加一个电路模块，除了无可避免地增加了片上***芯片的面积之外，还增加了验证和测试该电路模块的时间，特别是在片上***芯片上增加模拟电路。

在设计方法方面，边界扫描测试最初被开发用于印刷电路板(PCB)的测试。边界扫描基于联合测试行动组(JTAG)规范，该规范被电气与电子工程师学会采纳为业界标准，该标准被称为IEEE标准1149.1。符合该标准的设计当前被广泛用于片上***的测试验证领域。但对于很多片上***芯片来说，该JTAG电路在功能应用中并不会被使用到，且设计复杂程度不低。

在芯片量产方面，当前有自动测试设备ATE(Automatic Test Equipment)针对片上***芯片的模拟电路测试开发了模拟测试板卡，例如有针对频率，ADC,DAC,电流电压测试等。但通常每个测试项是逐个串行进行的。另外，模拟板卡是通用型板卡，集成的各个测试模块通常不会被完全利用到，只要使用模拟板卡，那么使用者需对整个模拟板卡支付使用费用。

发明内容

为了减少验证和测试片上***芯片的复杂程度，缩短验证芯片和测试量产芯片的时间成本，本发明提供了一种片上***芯片模拟电路的测试***。

为实现上述目的，本发明的技术方案是：

一种片上***芯片模拟电路的测试***，所述片上***芯片中设置有各个模拟电路模块，该***包括串行线转***总线的桥，所述串行线转***总线的桥和片上***芯片内部的***总线相连接，所述串行线转***总线的桥通过串行总线来接收测试主控所发送的命令，并将该命令转译成***总线命令，通过***总线将该***总线命令传输到片上***芯片上的各个模拟电路模块的路径。

进一步地，所述串行线转***总线的桥设置在片上***芯片上。

进一步地，所述的片上***芯片模拟电路的测试***还包括模拟电路测量模块，所述模拟电路测量模块设置有与片上***芯片中各个模拟电路模块相对应的各个测量单元；在各个测量单元和各个模拟电路模块中均设置有测试接口，各个测量单元和各个模拟电路模块之间通过测试接口相连接，模拟电路测量模块中各个测量单元能够同时进行测量、处理测试数据并存储测量结果在模拟电路测量模块中的存储器中，测试主控通过串行总线控制或查询模拟电路测量模块。

进一步地，各个模拟电路模块中的测试接口是可动态配置使能或是进行多路数据端口选择；在非测试模式下，各个模拟电路模块中的测试接口是片上***芯片的通用IO端口；在测试模式下，测试主控通过串行线转***总线的桥发送命令来配置各个模拟电路模块中的这些通用IO端口使能成测试接口或者可选定数据端口连接到测试接口。

进一步地，所述模拟电路测量模块与测试主控的数据交换通过串行总线进行，该串行总线与连接到串行线转***总线的桥的串行总线复用，测试主控通过片选信号来进行选定其所发送的命令传输至模拟电路测量模块或者串行线转***总线的桥。

进一步地，所述测试接口是一种模拟量测量和激励端口的集成，是一种16线或32线的测试接口。

进一步地，所述模拟电路测量模块并行设置有多个，每一模拟电路测量模块对应一片上***芯片，用以对该片上***芯片中的各个模拟电路模块进行测量。

相应地，本发明还提供了一种片上***芯片模拟电路的测试方法，所述方法采用上述的测试***进行，包括：

进入测试模式步骤，所述进入测试模式步骤包括：测试主控控制片上***芯片进入测试模式，串行线转***总线的桥使能，使得模拟电路测量模块中的各个测量单元的测试接口和片上***芯片中各个模拟电路模块的测试接口完成对接；

测试主控通过片选信号MS1选定模拟电路测量模块，命令模拟电路测量模块进入测量前的准备状态；

测试主控通过片选信号MSO选定片上***芯片，使得***芯片中的各个模拟电路模块进入待测状态；

测试步骤，所述测试步骤包括:测试主控命令模拟电路测量模块中的各个测量单元启动测试，模拟电路测量模块自行控制各个测量单元并对片上***芯片的各个模拟电路模块进行测量并处理数据获得测量结果，将各项结果写入模拟电路测量模块的存储器中并写入完成标记；

查询步骤，所述查询步骤包括：测试主控查询模拟电路测量模块和片上***芯片的测试完成状态，若未全部完成则重复测试步骤，若完成则进行读取查询结果步骤；

读取查询结果步骤，所述读取查询结果步骤包括：测试主控通过片选信号MS1选定模拟电路测量模块，读取模拟电路测量模块中的测试结果并对结果清零；测试主控通过片选信号MS0选定片上***芯片，读取片上***芯片中的结果；

记录分类步骤，所述记录分类步骤包括：测试主控根据读取的测试结果判定片上***芯片良品类别并完成其他片上***芯片分类工作，然后跳至结束判断步骤；

结束判断步骤，所述结束判断步骤包括：测试主控判断是否继续进行测试，若是则跳转至进入测试模式步骤，若否则结束测试。

本发明与现有技术相比，其有益效果在于：

使用串总线转***总线桥SCB替代专门的测试控制器(如JTAG之类)实现对片上***芯片各模块的配置和监测，此设计复用了总线对各个电路模块的访问路径，减少芯片设计面积和设计工作量，缩短了验证芯片和测试量产芯片的时间成本。

使用专用的模拟电路测试模块并定义专用的测试接口规范，简化了片上***芯片的IO数量，对模拟电路模块的并行式测量和数据处理可提高测试效率。

附图说明

图1为本发明实施例提供的片上***芯片模拟电路的测试***的组成框图；

图2为片上***芯片模拟电路的测试***进行多同测数测试的一种实施例的示意图；

图3为片上***芯片模拟电路的测试***进行测试的流程示意图。

具体实施方式

下面结合附图和具体实施方式对本发明的内容做进一步详细说明。

在本申请中，相关术语定义如下：

ATB：模拟电路测量模块；SoC(System on Chip)：片上芯片***；SCB：一种串行线转***总线的桥；STP：测试接口；ATE：测试主控。

实施例：

参阅图1所示，片上芯片***SoC01内部的模拟电路模块包括PLL 03/04/05,AudioADC 06,Audio DAC07,高速ADC08,高速DAC09，精密ADC10,精密DAC11,校准电阻12，PWM 13等模拟电路模块。片上芯片***SoC01还包括有内部的***总线BUS41和CPU40，CPU40通过BUS41可以访问控制PLL 03/04/05，Audio ADC06等。

本实施例提供的片上***芯片模拟电路的测试***主要包括串行线转***总线的桥SCB02，该串行线转***总线的桥SCB02设置在片上***芯片中，以便于和片上***芯片内部的***总线BUS41相连接，串行线转***总线的桥通过串行总线来接收测试主控ATE30所发送的命令，并将该命令转译成***总线命令，通过***总线BUS41传输到片上***芯片上的各个模拟电路模块的路径，以访问各个模拟电路模的寄存器，并将命令传送到片上***芯片的各个模拟电路模块。也就是说，本串行线转***总线的桥SCB02区别于常见的用于测试的JTAG串行总线，SCB02内部并没有设置和定义针对测试的测试控制寄存器，测试控制相关寄存器在片上芯片***内部的各个电路模块内设定，测试主控ATE 30通过SCB02的桥接作用下，控制***总线BUS41，复用***总线BUS41到各个模拟电路模块的路径，可以访问到片上***芯片上所有模拟电路模块的的寄存器。具体地，该SCB02在正常应用模式下不可见，只会在测试模式中被激活。

由此可知，通过SCB02可以替代专门为测试设计的测试控制器和测试访问路径，实现对实现对片上***芯片各模拟电路模块的配置和监测，从而可以减少芯片设计面积和设计工作量，同时也缩短了验证芯片和测试量产芯片的时间成本。

作为本实施例的一种优选，本***还包括模拟电路测量模块ATB20，该模拟电路测量模块ATB20设置有与片上***芯片SoC01中各个模拟电路模块相对应的各个测量单元，包括PLL测量单元，音频ADC测量单元，音频DAC测量单元，音频数据控制接口，视频ADC测量单元及其数据控制接口，视频DAC测量单元及数据控制接口，高精度电压测量单元，恒流测压单元，恒压测流单元，PMW测量单元等；在各个测量单元和各个模拟电路模块中均设置有测试接口STP50，各个测量单元和各个模拟电路模块之间通过测试接口STP50相连接，模拟电路测量模块中各个测量单元能够同时进行测量、处理测试数据并存储测量结果在模拟电路测量模块中的存储器中，测试主控ATE30通过串行总线控制或查询模拟电路测量模块。如此，通过拟电路测量模块ATB20可对片上***上所有的模拟电路进行并行式测试，从而可以进一步地减少测试时间。

具体地，该各个模拟电路模块中的测试接口是可动态配置使能或是进行多路数据端口选择；在非测试模式下，各个模拟电路模块中的测试接口STP50是片上***芯片的通用IO端口；在测试模式下，测试主控通过串行线转***总线的桥发送命令来配置各个模拟电路模块中的这些通用IO端口使能成测试接口或者可选定数据端口连接到测试接口，以进一步地减少芯片设计的复杂程度。也就是说，SoC01在测试模式下激活测试接口STP50，而ATB20的测试接口STP50的是固定存在可见的。SCB02的桥并不合适用于大量数据信号的传送，所以数据量较大的测试信号和激励信号通过测试接口STP50在SoC01和STB20中传送。而该测试接口STP50是一种16线或32线的专用测试接口，测试接口STP50是一种模拟量测量和激励端口的集成，包括了但不限定于PLL/PWM测量端口，音频ADC/DAC数据端口，高速ADC/DAC数据端口，精密ADC/DAC测量端口，该接口在ATB端及片上***芯片端对应存在。

作为本实施例的另一种优选，该模拟电路测量模块与测试主控的数据交换通也是过串行总线进行，该串行总线与连接到串行线转***总线的桥的串行总线复用，测试主控通过片选信号来进行选定其所发送的命令传输至模拟电路测量模块或者串行线转***总线的桥。也就是说，ATE(或其他控制主机)可通过一组串行线完成对片上***芯片和ATB的控制，完成所有片上***芯片的模拟电路测试，从而可以进一步地减少测试***的复杂程度。

作为本实施例的再一种优选，如图3所示，该模拟电路测量模块ATB并行设置有多个，每一模拟电路测量模块ATB对应一片上***芯片SoC，用以对该片上***芯片中的各个模拟电路模块进行测量。也就是说，在具体的片上***芯片的量产应用中，n个片上***芯片量产时，每个片上***芯片对接一个ATB，使用n个ATB模块和n个串行线可以扩展组成n个片上***芯片的并行式量产***，换言之，本***可轻松扩展进行多个片上***芯片的同时设计，提高了芯片量产测试速度

相应地，本实施例还提供了一种片上***芯片模拟电路的测试方法，所述方法采用上述的测试***进行，如图3所示，该方法包括：

进入测试模式步骤，该进入测试模式步骤包括：测试主控控制片上***芯片SoC01进入测试模式，串行线转***总线的桥SCB02被使能，SoC01和ATB20的ST50完成了对接。

测试主控通过片选信号MS1选定模拟电路测量模块ATB20，命令模拟电路测量模块ATB20进入测量前的准备状态；

测试主控通过片选信号MSO选定片上***芯片SoC01，使得***芯片SoC01中的各个模拟电路模块进入待测状态；

测试步骤，所述测试步骤包括:测试主控命令模拟电路测量模块中的各个测量单元启动测试，模拟电路测量模块自行控制各个测量单元并对片上***芯片的各个模拟电路模块进行测量并处理数据获得测量结果，将各项结果写入模拟电路测量模块ATB20的存储器中并写入完成标记；

查询步骤，所述查询步骤包括：测试主控查询模拟电路测量模块ATB20和片上***芯片SoC01的测试完成状态，若未全部完成则重复测试步骤，若完成则进行读取查询结果步骤；

读取查询结果步骤，所述读取查询结果步骤包括：测试主控通过片选信号MS1选定模拟电路测量模块ATB20，读取模拟电路测量模块ATB20中的测试结果并对结果清零；测试主控通过片选信号MS0选定片上***芯片SoC01，读取片上***芯片SoC01中的结果；

记录分类步骤，所述记录分类步骤包括：测试主控根据读取的测试结果判定片上***芯片良品类别并完成其他片上***芯片分类工作，然后跳至结束判断步骤；

结束判断步骤，所述结束判断步骤包括：测试主控判断是否继续进行测试，若是则跳转至进入测试模式步骤，若否则结束测试。

由此可知，通过运用本测试方法可以快速缩短验证芯片和测试量产芯片的时间。

上述实施例只是为了说明本发明的技术构思及特点，其目的是在于让本领域内的普通技术人员能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡是根据本发明内容的实质所做出的等效的变化或修饰，都应涵盖在本发明的保护范围内。

Claims (8)

1.一种片上***芯片模拟电路的测试***，所述片上***芯片中设置有各个模拟电路模块，其特征在于，包括串行线转***总线的桥，所述串行线转***总线的桥和片上***芯片内部的***总线相连接，所述串行线转***总线的桥通过串行总线来接收测试主控所发送的命令，并将该命令转译成***总线命令，通过***总线将该***总线命令传输到片上***芯片上的各个模拟电路模块的路径。

2.如权利要求1所述的片上***芯片模拟电路的测试***，其特征在于，所述串行线转***总线的桥设置在片上***芯片上。

3.如权利要求1或2所述的片上***芯片模拟电路的测试***，其特征在于，还包括模拟电路测量模块，所述模拟电路测量模块设置有与片上***芯片中各个模拟电路模块相对应的各个测量单元；在各个测量单元和各个模拟电路模块中均设置有测试接口，各个测量单元和各个模拟电路模块之间通过测试接口相连接，模拟电路测量模块中各个测量单元能够同时进行测量、处理测试数据并存储测量结果在模拟电路测量模块中的存储器中，测试主控通过串行总线控制或查询模拟电路测量模块。

4.如权利要求3所述的片上***芯片模拟电路的测试***，其特征在于，各个模拟电路模块中的测试接口是可动态配置使能或是进行多路数据端口选择；在非测试模式下，各个模拟电路模块中的测试接口是片上***芯片的通用IO端口；在测试模式下，测试主控通过串行线转***总线的桥发送命令来配置各个模拟电路模块中的这些通用IO端口使能成测试接口或者可选定数据端口连接到测试接口。

5.如权利要求4所述的片上***芯片模拟电路的测试***，其特征在于，所述模拟电路测量模块与测试主控的数据交换也是通过串行总线进行，该串行总线与连接到串行线转***总线的桥的串行总线复用，测试主控通过片选信号来进行选定其所发送的命令传输至模拟电路测量模块或者串行线转***总线的桥。

6.如权利要求4所述的片上***芯片模拟电路的测试***，其特征在于，所述测试接口是一种模拟量测量和激励端口的集成，是一种16线或32线的测试接口。

7.如权利要求4所述的片上***芯片模拟电路的测试***，其特征在于，所述模拟电路测量模块并行设置有多个，每一模拟电路测量模块对应一片上***芯片，用以对该片上***芯片中的各个模拟电路模块进行测量。

8.一种片上***芯片模拟电路的测试方法，所述方法采用权利要求3所述的测试***进行，其特征在于，包括：

进入测试模式步骤，所述进入测试模式步骤包括：测试主控控制片上***芯片进入测试模式，串行线转***总线的桥使能，使得模拟电路测量模块中的各个测量单元的测试接口和片上***芯片中各个模拟电路模块的测试接口完成对接；

测试主控通过片选信号MS1选定模拟电路测量模块，命令模拟电路测量模块进入测量前的准备状态；

测试主控通过片选信号MSO选定片上***芯片，使得***芯片中的各个模拟电路模块进入待测状态；

测试步骤，所述测试步骤包括:测试主控命令模拟电路测量模块中的各个测量单元启动测试，模拟电路测量模块自行控制各个测量单元并对片上***芯片的各个模拟电路模块进行测量并处理数据获得测量结果，将各项结果写入模拟电路测量模块的存储器中并写入完成标记；

查询步骤，所述查询步骤包括：测试主控查询模拟电路测量模块和片上***芯片的测试完成状态，若未全部完成则重复测试步骤，若完成则进行读取查询结果步骤；

读取查询结果步骤，所述读取查询结果步骤包括：测试主控通过片选信号MS1选定模拟电路测量模块，读取模拟电路测量模块中的测试结果并对结果清零；测试主控通过片选信号MS0选定片上***芯片，读取片上***芯片中的结果；

记录分类步骤，所述记录分类步骤包括：测试主控根据读取的测试结果判定片上***芯片良品类别并完成其他片上***芯片分类工作，然后跳至结束判断步骤；

结束判断步骤，所述结束判断步骤包括：测试主控判断是否继续进行测试，若是则跳转至进入测试模式步骤，若否则结束测试。