CN107808602B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN107808602B
CN107808602B CN201710806870.1A CN201710806870A CN107808602B CN 107808602 B CN107808602 B CN 107808602B CN 201710806870 A CN201710806870 A CN 201710806870A CN 107808602 B CN107808602 B CN 107808602B
Authority
CN
China
Prior art keywords
pad
connection
disposed
terminal
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710806870.1A
Other languages
English (en)
Other versions
CN107808602A (zh
Inventor
金炳容
李锺赫
黃晸護
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN107808602A publication Critical patent/CN107808602A/zh
Application granted granted Critical
Publication of CN107808602B publication Critical patent/CN107808602B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2825—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere in household appliances or professional audio/video equipment
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • General Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

公开了显示装置。显示装置包括衬底和第一焊盘单元，衬底包括显示图像的显示区域和设置在显示区域周围的焊盘区域，以及第一焊盘单元定位在焊盘区域上并且包括第一端子区，第一端子区具有在第一方向上布置的多个第一焊盘端子，其中，多个第一焊盘端子中的每个包括：多个第一连接焊盘端子，布置在相对于第一方向以第一角度设置的第一列中；多个第二连接焊盘端子，与多个第一连接焊盘端子间隔开，并且布置在相对于第一方向以第二角度设置的第二列中；以及第一端子连接线，配置为连接多个第一连接焊盘端子中的一个和多个第二连接焊盘端子中的一个，并且具有至少一个弯曲形状。第一端子连接线设置在与第一连接焊盘端子和第二连接焊盘端子的层不同的层中。

Description

显示装置
相关申请的交叉引用
本申请要求于2016年9月9日提交的第10-2016-0116733号韩国专利申请的优先权和权益，该韩国专利申请如同其在本文中完全阐述一样出于所有目的通过引用并入本文。
技术领域
本发明大体涉及显示装置，并且更具体地，涉及大量的焊盘端子容纳在显示装置的非显示区域中的显示装置。
背景技术
当前已知的显示装置包括液晶显示器(LCD)、等离子体显示面板(PDP)、有机发光二极管(OLED)显示器、场发射显示器(FED)和电泳显示装置。
具体地，OLED装置包括两个电极和插置在两个电极之间的有机发射层。从一个电极注入的电子和从另一电极注入的空穴在有机发射层中彼此结合以形成激子，并且在激子释放能量时发光。
与LCD不同，OLED装置具有自发光特性，并且不需要单独的光源，且因此能够具有减小的厚度和重量。而且，OLED装置呈现诸如低功耗、高亮度和高反应速率的高质量特性，从而作为下一代显示装置而备受关注。
为了驱动OLED装置的有机发光二极管，印刷电路板联接至衬底的周边区域，并且通过印刷电路板来接收用于驱动有机发光二极管所需的信号。
然而，随着对具有高分辨率的显示装置的开发，与印刷电路板联接的焊盘端子及其相关的连接线的数量增多。当连接至焊盘端子的线的数量增加时，线之间的间隔减小并且每单位面积的线的密度增大。
在本背景技术部分中公开的以上信息仅用于增强对本发明构思的背景的理解，并且因此，其可包含不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
申请人发现随着焊盘端子及它们的连接线的密度增加，线之间的干扰(诸如一些线的电阻)增大，这可能导致短路以及显示装置的性能的下降(例如亮度上的降低)。
根据本发明原理构造的显示装置能够在显示装置的周边区域中容纳大量的焊盘端子和相关的连接线，同时最小化焊盘端子内的线短路的可能性以及伴随的性能特性(例如亮度)的下降。
另外的方面将在随后的详细描述中阐述，并且根据本公开将部分地显而易见或者可通过本发明构思的实践而习得。
根据本发明的一个方面，显示装置包括：衬底，衬底包括显示图像的显示区域和定位在显示区域周围的焊盘区域；以及第一焊盘单元，定位在焊盘区域上并且包括第一端子区，第一端子区具有在第一方向上布置的多个第一焊盘端子，其中，多个第一焊盘端子中的每个包括：多个第一连接焊盘端子，布置在相对于第一方向以第一角度设置的第一列中；多个第二连接焊盘端子，与多个第一连接焊盘端子间隔开，并且布置在相对于第一方向以第二角度设置的第二列中；以及第一端子连接线，配置为连接多个第一连接焊盘端子中的一个和多个第二连接焊盘端子中的一个，并且具有至少一个弯曲形状。第一端子连接线设置在与第一连接焊盘端子和第二连接焊盘端子的层不同的层中。
多个数据线和与多个数据线交叉的多个栅极线可设置在衬底的显示区域中。
多个第一连接焊盘端子和多个第二连接焊盘端子中的至少之一可设置在与多个数据线的层相同的层中，以及多个第一端子连接线可设置在与多个栅极线的层相同的层中。
多个栅极线可包括多个第一栅极线和设置在多个第一栅极线上的多个第二栅极线，以及多个第一端子连接线可设置在与多个第一栅极线和多个第二栅极线中的任一者的层相同的层中。
显示装置还可包括多个第一连接线，多个第一连接线设置焊盘区域中以连接显示区域和多个第一连接焊盘端子。
多个第一连接线可设置在与多个数据线的层相同的层中。
多个第一连接线可设置在与多个栅极线的层相同的层中。
多个栅极线可包括多个第一栅极线和设置在第一栅极线上的多个第二栅极线，以及多个第一连接线可设置在与多个第一栅极线和多个第二栅极线中的任一者的层相同的层中。
显示装置还可包括多个第一测试线，多个第一测试线分别连接至多个第二连接焊盘端子，并且延伸至衬底的一侧的端部。
多个第一测试线可设置在与多个数据线的层相同的层中。
多个第一测试线可设置在与多个栅极线的层相同的层中。
多个栅极线可包括多个第一栅极线和设置在第一栅极线上的多个第二栅极线，以及多个第一测试线可设置在与多个第一栅极线和多个第二栅极线中的任一者的层相同的层中。
第一角度可与第二角度基本相同。
第一角度和第二角度中的每个可大于0°且小于90°。
第一焊盘单元还可包括与第一端子区间隔开的第二端子区，第二端子区具有多个第二焊盘端子。
多个第二焊盘端子中的每个可包括：多个第三连接焊盘端子，布置在相对于第一方向以第三角度设置的第三列中；以及多个第四连接焊盘端子，与多个第三连接焊盘端子间隔开，并且布置在相对于第一方向以第四角度设置的第四列中。
第三角度可与第四角度基本相同。
第三角度和第四角度中的每个可大于0°且小于90°。
第三角度可与第一角度基本相同。
显示装置还可包括多个第二测试线，多个第二测试线分别连接至多个第四连接焊盘端子，并且延伸至衬底的一侧的端部。
多个第一连接焊盘端子和多个第二连接焊盘端子中的每个可具有平板状的四边形形状。
四边形形状至少部分地通过第一边和第二边限定，其中，第一边平行于第一方向，第二边邻近于第一边且平行于与第一方向交叉的第二方向，以及第二边可以比第一边长。
显示装置还可包括：印刷电路板，包括基膜和定位在基膜的一侧处的第二焊盘单元，第二焊盘单元具有与第一焊盘单元的形状基本对应的形状并且与第一焊盘单元联接，其中，第二焊盘单元包括与多个第一焊盘端子联接的多个第一接触端子，以及多个第一接触端子中的每个可包括：多个第一接触焊盘端子，布置在相对于第一方向以第一角度设置的第五列中；以及多个第二接触焊盘端子，与多个第一接触焊盘端子间隔开，并且布置在相对于第一方向以第二角度设置的第六列中。
印刷电路板还可包括设置在基膜上的多个第一端子线，以及多个第一端子线可通过穿过基膜的多个第一接触孔与设置在基膜之下的多个第一接触焊盘端子电连接。
多个第一接触孔可分别与多个第一接触焊盘端子重叠。
因此，根据本发明原理构造的显示装置可在显示装置的周边区域中容纳大量的焊盘端子。
而且，本发明的示例性实施方式能够防止焊盘端子内的线短路。
上述一般说明和以下详细描述是示例性和说明性的，并且旨在提供对所要求保护的主题的进一步解释。
附图说明
附图示出了本发明构思的示例性实施方式并且与说明书一起用来说明本发明构思的原理，附图被包括以提供对本发明构思的进一步理解，并且并入且构成本说明书的一部分。
图1是根据本发明的原理构造的显示装置的示意性分解立体图。
图2是图1的显示装置的示意性局部侧视图，该示意性局部侧视图示出了衬底焊盘和PCB焊盘的重叠与连接。
图3是示意性地示出了图1中所示的装置的显示面板的图示。
图4是沿着图3的线IV-IV'截取的剖视图。
图5是图1的第一端子区的放大平面图。
图6是沿着图5的线VI-VI'截取的剖视图。
图7是对比示例的剖视图，在对比示例中，第一连接焊盘端子和第二连接焊盘端子以及第一端子连接线设置在同一层上。
图8是示出了图6的第一端子连接线的第一修改示例的剖视图。
图9是示出了图6的第一端子连接线的第二修改示例的剖视图。
图10是示出了图6的第一端子连接线的第三修改示例的剖视图。
图11是沿着图5的线XI-XI'截取的剖视图。
图12是示出了图11的第一连接线的第一修改示例的剖视图。
图13是示出了图11的第一连接线的第二修改示例的剖视图。
图14是示出了图11的第一连接线的第三修改示例的剖视图。
图15图1的第二端子区的放大平面图。
图16是沿着图15的线XVI-XVI'截取的剖视图。
图17是示出了图16的第二连接线的第一修改示例的剖视图。
图18是示出了图16的第二连接线的第二修改示例的剖视图。
图19是图1的第一端子区和第二端子区的修改示例的图示。
图20是联接至图1的显示装置的印刷电路板的示意性俯视平面图。
图21是图20的第三端子区的放大平面图。
图22是沿着图21的线XXII-XXII'截取的剖视图。
图23是图21的印刷电路板的修改示例的图示。
图24是示意性地示出了形成在衬底中的第一端子区联接至形成在印刷电路板中的第三端子区的状态的图示。
图25是沿着图24的线XXV-XXV'截取的剖视图。
具体实施方式
在下面的描述中，出于说明性的目的，阐明了许多具体细节以提供对各个示例性实施方式的全面理解。但是明显的是，可在没有这些具体细节或通过一个或多个等同布置的情况下实践各示例性实施方式。在其他情况下，为避免不必要地混淆各示例性实施方式，以框图的形式示出了众所周知的结构和装置。
在附图中，出于清楚和描述的目的，可能对层、膜、面板、区域等的尺寸和相对尺寸进行放大。此外，相同的附图标记指示相同的元件。
当元件或层被认为是“位于”另一元件或层之上、“连接至”或“联接至”另一元件或层时，其可以直接位于另一元件或层上、直接连接至或联接至另一元件或层，或者可以存在中间元件或层。然而，当元件或层被认为是“直接位于”另一元件或层上、“直接连接至”或“直接联接至”另一元件或层时，则不存在中间元件或层。出于本公开的目的，“X、Y和Z中的至少一个”和“选自由X、Y和Z组成的组中的至少一个”可解释为仅X、仅Y、仅Z或X、Y和Z中的两个或多于两个的任意组合，例如，如XYZ、XYY、YZ和ZZ。在说明书全文中，相同的附图标记表示相同的元件。如本文中所使用，术语“和/或”包括相关所列项中的一个或多个的任意及所有组合。
尽管在本文中可使用第一、第二等术语来描述各种元件、组件、区域、层和/或区段，但是这些元件、组件、区域、层和/或区段不应被这些术语限定。这些术语被用于将一个元件、一个组件、一个区域、一个层和/或一个区段与另一元件、另一组件、另一区域、另一层和/或另一区段区分开。因此，在不脱离所公开的教导的情况下，以下所讨论的第一元件、第一组件、第一区域、第一层和/或第一区段可以被称作第二元件、第二组件、第二区域、第二层和/或第二区段。
为了说明性的目的，在本文中可使用诸如“下面”、“之下”、“下”、“之上”、“上部”等空间相对术语，且由此用于描述如附图中所示的一个元件或特征与其他元件或特征的关系。除了附图中所描绘的定向之外，空间相对术语旨在包含设备在使用、操作和/或制造中的不同定向。例如，如果附图中的设备被翻转，那么描述为在其他元件或特征“之下”或“下面”的元件将被定位在该其他元件或特征“之上”。因此，示例性术语“之下”可以包含上和下两种定向。此外，设备可以以其他方式定向(例如，旋转90度或处于其他定向)，并因此，在本文中使用的空间相对描述词应当被相应地解释。
在本文中使用的术语用于描述特定实施方式的目的，并非旨在限制性。如本文中所使用的，单数形式“一(a)”、“一(an)”和“一(the)”旨在也包括复数形式，除非在上下文中清楚地另外指出。此外，当在本说明书中使用时，术语“包括(comprises)”、“包括(comprising)”、“包括(includes)”和/或“包括(including)”指定存在所述的特征、整体、步骤、操作、元件、部件和/或它们的组合，但是不排除存在或附加有一个或多个其他特征、整体、步骤、操作、元件、部件、和/或它们的组合。
在本文中参照剖视图描述了各示例性实施方式，其中上述剖视图为理想化的示例性实施方式和/或中间结构的示意图。同样地，例如由于制造技术和/或公差而导致的、图中形状的变型是预料中的。因此，本文中所公开的示例性实施方式不应该解释为受限于所示区域的具体形状，而是包括例如由制造而导致的形状的偏差。例如，示出为矩形的注入区通常在其边缘处具有圆形或弯曲的特征和/或注入物浓度梯度，而不是从注入区到非注入区的二值化变化。同样地，通过注入而形成的埋置区可在位于埋置区与发生注入的表面之间的区域中导致某些注入。因此，附图中所示出的区域本质上是示意性的，并且它们的形状不旨在示出装置的区域的实际形状，且并非旨在是限制性的。
除非另有定义，否则在本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域中的普通技术人员通常所理解的含义相同的含义。如在通常使用的字典中定义的那些术语应理解为具有与其在相关技术领域的背景中它们的含义一致的含义，并且不应以理想化或过于正式的含义进行理解，除非在本文中明确地这样定义。图1是根据本发明的原理构造的显示装置的示意性分解立体图，以及图2是图1的显示装置的示意性局部侧视图，该示意性局部侧视图示出了衬底焊盘和PCB焊盘的重叠与连接。
参照图1和图2，示例性显示装置可包括衬底SUB、第一焊盘单元PAD_1和印刷电路板300。
在一个或多个示例性实施方式中，与印刷电路板300联接的第一焊盘单元PAD_1可包括其中设置有多个第一焊盘端子PAD_TL_A(见图5)的第一端子区TL_1以及其中设置有多个第二焊盘端子PAD_TL_B(见图5)的第二端子区TL_2。
在这种情况中，第一焊盘端子PAD_TL_A(见图5)中的每个包括多个第一连接焊盘端子ROW_PAD_A、多个第二连接焊盘端子ROW_PAD_B和第一端子连接线TL_CN_A。电连接第一连接焊盘端子ROW_PAD_A和第二连接焊盘端子ROW_PAD_B的第一端子连接线TL_CN_A可设置在与第一连接焊盘端子ROW_PAD_A和第二连接焊盘端子ROW_PAD_B的层不同的层上。
显示装置可包括显示区域DA和焊盘区域PNL_PAD。显示区域DA和焊盘区域PNL_PAD表示定位在衬底SUB上的区域。
显示区域DA是显示图像的区域，并且发射光的显示面板100(见图3)可定位在显示区域DA中。以下将描述设置在显示区域DA中的显示面板100。
焊盘区域PNL_PAD是定位在显示区域DA的周边区域中的区域，并且传输来自外部的信号的印刷电路板300可联接至焊盘区域PNL_PAD。第一焊盘单元PAD_1可设置在焊盘区域PNL_PAD中，并且第二焊盘单元PAD_2可设置在印刷电路板300中，使得第一焊盘单元PAD_1和第二焊盘单元PAD_2可彼此电联接。
在这种情况中，第一焊盘单元PAD_1可包括第一端子区TL_1和第二端子区TL_2。第一端子区TL_1和第二端子区TL_2表示定位在衬底SUB上的区域。
如上所述，多个第一焊盘端子PAD_TL_A(见图5)可设置在第一端子区TL_1中，并且多个第二焊盘端子PAD_TL_B(见图5)可设置在第二端子区TL_2中。多个第一焊盘端子PAD_TL_A(见图5)和多个第二焊盘端子PAD_TL_B(见图15)可具有不同的形状。以下将描述第一端子区TL_1和第二端子区TL_2的详细描述。
配置焊盘区域PNL_PAD的第一端子区TL_1和第二端子区TL_2可在第一方向上平行布置。在这种情况中，焊盘区域PNL_PAD可设置成与显示区域DA在第二方向上间隔开。在下文中，在附图的坐标中，X轴表示第一方向，并且Y轴表示第二方向。
在一个或多个示例性实施方式中，如图1中所示，第一端子区TL_1可分别设置在第二端子区TL_2的两侧处。然而，第一端子区TL_1和第二端子区TL_2的结构布置不限于此。例如，第一端子区TL_1可定位在一对第二端子区TL_2之间。
连接线CL可定位在显示区域DA和焊盘区域PNL_PAD之间，并且显示区域DA和焊盘区域PNL_PAD可通过连接线CL连接。连接线CL可以与设置在显示区域DA中的多个信号线连接。而且，连接线CL可与焊盘区域PNL_PAD的多个第一焊盘端子PAD_TL_A(见图5)和多个第二焊盘端子PAD_TL_B(见图15)连接。
在这种情况中，连接线CL可包括第一连接线CL_A和第二连接线CL_B。第一连接线CL_A可连接显示区域DA和第一端子区TL_1，并且第二连接线CL_B可连接显示区域DA和第二端子区TL_2。具体地，第一连接线CL_A可与第一端子区TL_1的多个第一焊盘端子PAD_TL_A(见图5)连接，并且第二连接线CL_B可与第二端子区TL_2的多个第二焊盘端子PAD_TL_B(见图15)连接。
印刷电路板300可与衬底SUB的焊盘区域PNL_PAD的第一焊盘单元PAD_1联接以向显示面板100传输驱动显示面板100所需的信号。在这种情况中，驱动芯片350可安装在印刷电路板300的基膜310上，并且驱动芯片350可用于驱动显示面板100。
在这种情况中，第二焊盘单元PAD_2可形成在印刷电路板300中的基膜310的端部处，并且第二焊盘单元PAD_2可与衬底SUB的第一焊盘单元PAD_1联接。第二焊盘单元PAD_2可设置成面对第一焊盘单元PAD_1。
第二焊盘单元PAD_2可包括第三端子区TL_3和第四端子区TL_4。第三端子区TL_3和第四端子区TL_4表示定位在基膜310中的区域。
多个第一接触端子PAD_TL_C(见图21)可设置在第三端子区TL_3中，并且多个第二接触端子(未示出)可设置在第四端子区TL_4中。
多个第一接触端子PAD_TL_C(见图21)可具有与多个第一焊盘端子PAD_TL_A(见图5)的形状对应的形状，以与多个第一焊盘端子PAD_TL_A接触(见图5)。而且，多个第二接触端子(未示出)可具有与多个第二焊盘端子PAD_TL_B的形状对应的形状，以与多个第二焊盘端子PAD_TL_B(见图15)接触。
也就是说，根据一个或多个示例性实施方式，印刷电路板300的第二焊盘单元PAD_2可具有与衬底SUB的第一焊盘单元PAD_1对应的形状。设置在第二焊盘单元PAD_2中的多个焊盘端子可设置成与第一焊盘单元PAD_1的多个焊盘端子的图案相同或类似的图案。以下将描述第三端子区TL_3和第四端子区TL_4的结构的详细描述。
在下文中，将参照图3和图4详细描述形成在显示区域DA中的显示面板100。
图3是示意性地示出了图1中所示的装置的显示面板100的图示，并且图4是沿图3的线IV-IV'截取的剖视图。
根据一个或多个示例性实施方式，显示面板100包括第一栅极线GW1、第二栅极线GW2、数据线DW、显示单元140和像素150。在图3和图4中，描述的是栅极线包括定位在不同层上的第一栅极线GW1和第二栅极线GW2，但是栅极线不限于此，并且也可设置在一个层上。
栅极驱动器210响应于从例如时序控制器的外部控制电路(未示出)供应的控制信号，向包括在第一栅极线GW1中的第二扫描线SC1至SC2n-1或包括在第二栅极线GW2中的第一扫描线SC2至SC2n顺序地供应扫描信号。这里，n是等于或大于1的整数，并且同样地适用于以下的描述。
然后，像素150通过扫描信号被选择并且顺序地接收数据信号。在本文中，图3中所示的栅极驱动器210可设置在印刷电路板300(见图1)上的驱动芯片350(见图1)内，从而为便于描述，图3中所示的栅极驱动器210位于显示面板100中。
第一栅极线GW1定位在衬底SUB上且在第一方向上延伸，其中，第一绝缘层GI1插置在第一栅极线GW1和衬底SUB之间。第一栅极线GW1包括第二扫描线SC2n-1和发射控制线E1至En。
第二扫描线SC2n-1连接至栅极驱动器210，并且从栅极驱动器210接收扫描信号。发射控制线En与发射控制驱动器220连接，并且从发射控制驱动器220接收发射控制信号。在本文中，与栅极驱动器210类似，图3中所示的发射控制驱动器220可形成在印刷电路板300(见图1)上的驱动芯片350(见图1)内，从而为便于描述，图3中所示的发射控制驱动器220位于显示面板100中。
第二栅极线GW2定位在第一栅极线GW1上并且在第一方向上延伸，其中，第二绝缘层GI2插置在第二栅极线GW2和第一栅极线GW1之间。第二栅极线GW2包括第一扫描线SC2n和初始化电源线Vinit。
第一栅极线GW1和第二栅极线GW2彼此不重叠。
第一扫描线SC2n连接至栅极驱动器210，并且从栅极驱动器210接收扫描信号。初始化电源线Vinit连接至栅极驱动器210，并且从栅极驱动器210接收初始化电源。
在一个或多个示例性实施方式中，初始化电源线Vinit从栅极驱动器210接收初始化电源，但是初始化电源线Vinit可与另一附加配置连接，并且从该附加配置接收初始化电源。
发射控制驱动器220响应于从外部(诸如时序控制器)供应的控制信号向发射控制线En顺序地供应发射控制信号。然后，像素150的发射通过发射控制信号来控制。
也就是说，发射控制信号控制像素150的发射时间。然而，根据像素150的内部结构，可省略发射控制驱动器220。
数据驱动器230响应于从外部(诸如，时序控制器)供应的控制信号向数据线DW的数据线DAm供应数据信号。每当扫描信号提供至第一扫描线SC2n或第二扫描线SC2n-1时，提供至数据线DAm的数据信号被提供至通过扫描信号选择的像素150。然后，像素150充电有对应于数据信号的电压，并且发射具有与充电量对应的亮度的光。在本文中，与栅极驱动器210类似，图3中所示的数据驱动器230可形成在印刷电路板300(见图1)上的驱动芯片350(见图1)内(待以下描述)，从而为便于描述，图3中所示的数据驱动器230位于显示面板100中。
数据线DW定位在第二栅极线GW2上并且在与第一方向交叉的第二方向上延伸，其中，第三绝缘层ILD1插置在数据线DW和第二栅极线GW2之间。数据线DW包括数据线DA1至DAm和驱动电源线ELVDDL。数据线DAm连接至数据驱动器230，并且从数据驱动器230接收数据信号。驱动电源线ELVDDL连接至以下将描述的外部的第一电源ELVDD，并且从第一电源ELVDD接收驱动电源。
在这种情况中，驱动电源线ELVDDL和数据线DAm可形成在第三绝缘层ILD1上的相同的层上。然而，本发明构思不限于此，并且驱动电源线ELVDDL和数据线DAm可形成在不同的层上，
例如，驱动电源线ELVDDL可形成在与第一栅极线GW1的层相同的层上，并且数据线DAm可形成在与第二栅极线GW2的层相同的层上。与此相反，驱动电源线ELVDDL可形成在与第二栅极线GW2的层相同的层上，并且数据线DAm可形成在与第一栅极线GW1的层相同的层上。
显示单元140包括定位在第一栅极线GW1、第二栅极线GW2和数据线DW的交叉区中的多个像素150。这里，每个像素150包括有机发光二极管和像素电路，有机发光二极管发射具有与对应于数据信号的驱动电流对应的亮度的光，像素电路用于控制在有机发光二极管中流动的驱动电流。
像素电路与第一栅极线GW1、第二栅极线GW2和数据线DW中的每个连接，并且有机发光二极管与像素电路连接。像素150被描述为有机发光二极管，但是示例性显示装置的像素150不限于此，并且可以以其它形式，例如液晶显示装置、电泳显示装置等。
显示单元140的有机发光二极管与外部的第一电源ELVDD连接，并且与第二电源ELVSS连接，其中，像素电路插置在显示单元140的有机发光二极管与外部的第一电源ELVDD之间。第一电源ELVDD和第二电源ELVSS中的每个分别向显示单元140的像素150供应驱动电源和公共电源，并且像素150根据被供应至像素150的驱动电源和公共电源响应于数据信号，发出具有与从第一电源ELVDD流动至有机发光二极管的驱动电流对应的亮度的光。
如上所述，在根据本发明原理构造的示例性显示装置中，作为在第一方向上与像素150交叉且彼此不重叠的栅极线的第一栅极线GW1和第二栅极线GW2中的每个不定位在同一层上，但是第一栅极线GW1和第二栅极线GW2中的每个定位在与插置于其间的第二绝缘层GI2不同的层上，从而能够减小定位在不同层中且彼此相邻的栅极线之间的距离W，从而在相同面积中形成更多的像素150。也就是说，能够形成具有较高分辨率的显示装置。
在下文中，将参照图5至图14详细描述设置在第一端子区TL_1中的第一焊盘端子PAD_TL_A的结构。
图5是图1的第一端子区TL_1的放大平面图，以及图6是沿图5的线VI-VI'截取的剖视图。图8是示出了图6的第一端子连接线TL_CN_A的第一修改示例的剖视图，以及图9是示出图6的第一端子连接线TL_CN_A的第二修改示例的剖视图。图11是沿图5的线XI-XI'截取的视图，以及图12是示出了图11的第一连接线CL_A的第一修改示例的剖视图。图13是示出了图11的第一连接线CL_A的第二修改示例的剖视图，以及图14是示出了图11的第一连接线CL_A的第三修改示例的剖视图。
参照图5和图6，多个第一焊盘端子PAD_TL_A可在第一方向上设置在第一端子区TL_1中。在这种情况中，第一端子区TL_1可通过第一连接线CL_A连接至显示区域DA(见图1)的电源线(例如驱动电源线ELVDDL、公共电源线、初始化电源线Vinit)和扫描线。多个第一焊盘端子PAD_TL_A可设置在第一端子区TL_1内，同时在第一方向上以预定的间隔彼此间隔开。
在一个或多个示例性实施方式中，多个第一焊盘端子PAD_TL_A中的每个可包括多个第一连接焊盘端子ROW_PAD_A、多个第二连接焊盘端子ROW_PAD_B、多个第一虚焊盘端子DM_TL_A、多个第二虚焊盘端子DM_TL_B和多个第一端子连接线TL_CN_A。
第一连接焊盘端子ROW_PAD_A可设置成预定方向上彼此间隔开。在这种情况中，第一连接焊盘端子ROW_PAD_A可布置在与第一方向具有第一倾斜角θ1的第一列R1中。第一倾斜角θ1可大于0°且小于90°。
设置在第一端子区TL_1中的第一连接焊盘端子ROW_PAD_A的全部可设置成在同一方向上倾斜，也就是说，第一连接焊盘端子ROW_PAD_A可设置成在第一端子区TL_1内基于第一方向以相同角度倾斜。例如，如图5中所示，第一连接焊盘端子ROW_PAD_A可布置成在基于第二方向的约1点钟的方向上倾斜。
在一个或多个示例性实施方式中，第一端子区TL_1可设置在第二端子区TL_2的左侧和右侧中的每侧处，并且设置在该左侧和右侧处的第一端子区TL_1的第一连接焊盘端子ROW_PAD_A中的全部可布置成以同一角度倾斜。
相邻的第一连接焊盘端子ROW_PAD_A之间的间隔可彼此相同。例如，第一第一连接焊盘端子ROW_PAD_A_1与第二第一连接焊盘端子ROW_PAD_A_2之间的间隔、第二第一连接焊盘端子ROW_PAD_A_2与第三第一连接焊盘端子ROW_PAD_A_3之间的间隔以及第三第一连接焊盘端子ROW_PAD_A_3与第四第一连接焊盘端子ROW_PAD_A_4之间的间隔可以相同。在本文中，第一连接焊盘端子ROW_PAD_A之间的间隔表示在第一列R1中间隔的距离。
在这种情况中，第一连接焊盘端子ROW_PAD_A是电接触印刷电路板300的第一接触焊盘端子ROW_PAD_E(参照图21)的区域，并且大致具有四边形形状。
第二连接焊盘端子ROW_PAD_B可设置成在第二方向上与第一连接焊盘端子ROW_PAD_A间隔开。与第一连接焊盘端子ROW_PAD_A类似，第二连接焊盘端子ROW_PAD_B可设置成在预定方向上彼此间隔开。
在这种情况中，第二连接焊盘端子ROW_PAD_B可布置在与第一方向具有第二倾斜角θ2的第二列R2中。第二倾斜角θ2可大于0°且小于90°。
与第一连接焊盘端子ROW_PAD_A类似，设置在第一端子区TL_1中的第二连接焊盘端子ROW_PAD_B的全部可设置成在同一方向上倾斜。也就是说，第二连接焊盘端子ROW_PAD_B可设置成在第一端子区TL_1内以基于第一方向的相同角度进行倾斜。例如，如图5中所示，第二连接焊盘端子ROW_PAD_B可布置成在基于第二方向的约1点钟的方向上倾斜。
与第一连接焊盘端子ROW_PAD_A类似，设置在第二端子区TL_2的左侧和右侧处的第一端子区TL_1的第二连接焊盘端子ROW_PAD_B的全部可设置成以相同角度倾斜。
在所示出的示例性实施方式中，第一倾斜角θ1可与第二倾斜角θ2相同。相应地，所有的第一连接焊盘端子ROW_PAD_A和第二连接焊盘端子ROW_PAD_B可布置成相对于第一方向以相同角度倾斜。然而，本发明构思不限于此，并且第一倾斜角θ1可不同于第二倾斜角θ2。也就是说，第一连接焊盘端子ROW_PAD_A和第二连接焊盘端子ROW_PAD_B可布置成相对于第一方向以不同角度倾斜。
如图19中所示，设置在两个第一端子区TL_1中的多个第一焊盘端子PAD_TL_A可设置成基于第二端子区TL_2彼此对称。例如，设置在基于第二端子区TL_2的左边第一端子区TL_1中的多个第一焊盘端子PAD_TL_A可设置成在基于第二方向的约1点钟的方向上倾斜，并且设置在基于第二端子区TL_2的右边第一端子区TL_1中的多个第一焊盘端子PAD_TL_A可设置成在基于第二方向的约11点钟的方向上倾斜。
相邻的第二连接焊盘端子ROW_PAD_B之间的间隔可彼此相同。例如，第一第二连接焊盘端子ROW_PAD_B_1与第二第二连接焊盘端子ROW_PAD_B_2之间的间隔、第二第二连接焊盘端子ROW_PAD_B_2与第三第二连接焊盘端子ROW_PAD_B_3之间的间隔以及第三第二连接焊盘端子ROW_PAD_B_3与第四第二连接焊盘端子ROW_PAD_B_4之间的间隔可以相同。在本文中，第二连接焊盘端子ROW_PAD_B之间的间隔表示在第二列R2中间隔的距离。
第二连接焊盘端子ROW_PAD_B是电接触印刷电路板300的第二接触焊盘端子ROW_PAD_F的区域，并且可大致具有四边形形状。
在一个或多个示例性实施方式中，第一连接焊盘端子ROW_PAD_A和第二连接焊盘端子ROW_PAD_B中的每个的四边形形状可包括在第一方向上平行的第一边L1和在第二方向上平行的第二边L2。在本文中，第一边L1和第二边L2可彼此相邻。
在这种情况中，在四边形中，第二边L2可形成为比第一边L1长(L1<L2)。也就是说，四边形可以为在第二方向上延长的矩形形状。
当第一连接焊盘端子ROW_PAD_A和第二连接焊盘端子ROW_PAD_B中的每个形成为在第二方向上延长的矩形形状时，第一连接焊盘端子ROW_PAD_A和第二连接焊盘端子ROW_PAD_B之间在第一方向上的间隔可减小。
相应地，设置在第一端子区TL_1内的第一连接焊盘端子ROW_PAD_A的数量和设置在第一端子区TL_1内的第二连接焊盘端子ROW_PAD_B的数量可增加。
多个第一连接焊盘端子ROW_PAD_A和多个第二连接焊盘端子ROW_PAD_B可通过第一端子连接线TL_CN_A来连接。更具体地，第一端子连接线TL_CN_A可将第一连接焊盘端子ROW_PAD_A中的一个和第二连接焊盘端子ROW_PAD_B中的一个彼此连接。
例如，第一第一连接焊盘端子ROW_PAD_A_1和第一第二连接焊盘端子ROW_PAD_B_1可通过第一第一端子连接线TL_CN_A_1互相连接，并且第二第一连接焊盘端子ROW_PAD_A_2和第二第二连接焊盘端子ROW_PAD_B_2可通过第二第一端子连接线TL_CN_A_2互相连接。而且，第三第一连接焊盘端子ROW_PAD_A_3和第三第二连接焊盘端子ROW_PAD_B_3可通过第三第一端子连接线TL_CN_A_3互相连接，并且第四第一连接焊盘端子ROW_PAD_A_4和第四第二连接焊盘端子ROW_PAD_B_4可通过第四第一端子连接线TL_CN_A_4互相连接。
根据一个或多个示例性实施方式，至少一个第一端子连接线TL_CN_A可具有限定弯曲形状的至少一个弯曲部分。例如，如图5中所示，第一第一端子连接线TL_CN_A_1在第二方向上的向上方向上从第一第二连接焊盘端子ROW_PAD_B_1延伸至第一第一连接焊盘端子ROW_PAD_A_1。在这种情况中，第一第一端子连接线TL_CN_A_1可设置成向第一方向的右边弯曲并且然后再次向第二方向的向上方向上弯曲的形式。也就是说，第一第一端子连接线TL_CN_A_1可设置成弯曲两次的形状。
第一连接焊盘端子ROW_PAD_A可与第一连接线CL_A连接。例如，第一第一连接焊盘端子ROW_PAD_A_1可与第一第一连接线CL_A_1连接，并且第二第一连接焊盘端子ROW_PAD_A_2可与第二第一连接线CL_A_2连接。第三第一连接焊盘端子ROW_PAD_A_3可与第三第一连接线CL_A_3连接，并且第四第一连接焊盘端子ROW_PAD_A_4可与第四第一连接线CL_A_4连接。
在一个或多个示例性实施方式中，至少一个第一虚焊盘端子DM_TL_A可设置在第一连接焊盘端子ROW_PAD_A中的成对的相邻的第一连接焊盘端子ROW_PAD_A中。
例如，第一第一虚焊盘端子DM_TL_A_1可设置在第一第一连接焊盘端子ROW_PAD_A_1和第二第一连接焊盘端子ROW_PAD_A_2之间，并且第二第一虚焊盘端子DM_TL_A_2可设置在第二第一连接焊盘端子ROW_PAD_A_2与第三第一连接焊盘端子ROW_PAD_A_3之间。第三第一虚焊盘端子DM_TL_A_3可设置在第三第一连接焊盘端子ROW_PAD_A_3与第四第一连接焊盘端子ROW_PAD_A_4之间，并且第四第一虚焊盘端子DM_TL_A_4可设置成与第四第一连接焊盘端子ROW_PAD_A_4相邻。
在图5中，示出的是一个第一虚焊盘端子DM_TL_A设置在一对相邻的第一连接焊盘端子ROW_PAD_A之间。然而，本发明构思不限于此，并且可提供其他配置，诸如两个或更多个第一虚焊盘端子DM_TL_A。
在这种情况中，多个第一连接焊盘端子ROW_PAD_A和第一虚焊盘端子DM_TL_A可布置成互相平行。也就是说，第一连接焊盘端子ROW_PAD_A和第一虚焊盘端子DM_TL_A可沿着第一列R1连续地布置，并且可设置成相对于第一方向以第一倾斜角θ1倾斜。
在一个或多个示例性实施方式，第一虚焊盘端子DM_TL_A不与多个相邻的第一连接焊盘端子ROW_PAD_A或多个第一端子连接线TL_CN_A电连接。
至少一个第一虚焊盘端子DM_TL_A设置在一对相邻的第一连接焊盘端子ROW_PAD_A之间，使得相邻的第一连接焊盘端子ROW_PAD_A之间的间隔增大，从而防止第一连接焊盘端子ROW_PAD_A之间产生的电容耦合。
而且，至少一个第二虚焊盘端子DM_TL_B可设置在第二连接焊盘端子ROW_PAD_B中成对的相邻第二连接焊盘端子ROW_PAD_B之间。
例如，第一第二虚焊盘端子DM_TL_B_1可设置在第一第二连接焊盘端子ROW_PAD_B_1和第二第二连接焊盘端子ROW_PAD_B_2之间，并且第二第二虚焊盘端子DM_TL_B_2可设置在第二第二连接焊盘端子ROW_PAD_B_2和第三第二连接焊盘端子ROW_PAD_B_3之间。第三第二虚焊盘端子DM_TL_B_3可设置在第三第二连接焊盘端子ROW_PAD_B_3和第四第二连接焊盘端子ROW_PAD_B_4之间，并且第四第二虚焊盘端子DM_TL_B_4可设置成邻近于第四第二连接焊盘端子ROW_PAD_B_4。
示出的是一个第二虚焊盘端子DM_TL_B设置在一对相邻的第二连接焊盘端子ROW_PAD_B之间。然而，本发明构思不限于此，并且两个或更多个第二虚焊盘端子DM_TL_B可如此设置。
第二连接焊盘端子ROW_PAD_B和第二虚焊盘端子DM_TL_B可布置成互相平行。也就是说，第二连接焊盘端子ROW_PAD_B和第二虚焊盘端子DM_TL_B可沿着第二列R2连续地布置，并且可设置成相对于第一方向以第二倾斜角θ2倾斜。
在一个或多个示例性实施方式中，第一端子连接线TL_CN_A可设置在与第一连接焊盘端子ROW_PAD_A和第二连接焊盘端子ROW_PAD_B的层不同的层上。第一端子连接线TL_CN_A与第一连接焊盘端子ROW_PAD_A和第二连接焊盘端子ROW_PAD_B电连接，但是第一端子连接线TL_CN_A可在衬底SUB上定位在与第一连接焊盘端子ROW_PAD_A和第二连接焊盘端子ROW_PAD_B的层不同的层上。
在下文中，将参照图6详细描述第一端子连接线TL_CN_A和第一连接焊盘端子ROW_PAD_A的层叠结构。然而，图6未示出第一端子连接线TL_CN_A和第二连接焊盘端子ROW_PAD_B的层叠结构，但是第一端子连接线TL_CN_A和第二连接焊盘端子ROW_PAD_B的层叠结构可以与第一端子连接线TL_CN_A和第一连接焊盘端子ROW_PAD_A的层叠结构相同。
参照图6，例如，第三第一连接焊盘端子ROW_PAD_A_3和相邻的第四第一连接焊盘端子ROW_PAD_A_4可设置在同一层上。第四第一端子连接线TL_CN_A_4可设置在与第三第一连接焊盘端子ROW_PAD_A_3和第四第一连接焊盘端子ROW_PAD_A_4的层不同的层上。
具体地，在剖面中，第一端子连接线TL_CN_A可定位在第三第一连接焊盘端子ROW_PAD_A_3和第四第一连接焊盘端子ROW_PAD_A_4的下部上，并且第三绝缘层ILD1可设置在第四第一端子连接线TL_CN_A_4与第三第一连接焊盘端子ROW_PAD_A_3和第四第一连接焊盘端子ROW_PAD_A_4之间。也就是说，基于第三绝缘层ILD1，第四第一端子连接线TL_CN_A_4可设置在第三绝缘层ILD1之下，并且第三第一连接焊盘端子ROW_PAD_A_3和第四第一连接焊盘端子ROW_PAD_A_4可设置在第三绝缘层ILD1的剖面上。可在第三绝缘层ILD1中形成通孔，通过该通孔，定位在第三绝缘层ILD1之下的第三第一下焊盘线SUB_PAD_A_3和第四第一下焊盘线SUB_PAD_A_4部分地暴露。通过通孔，第三第一连接焊盘端子ROW_PAD_A_3可与第三第一下焊盘线SUB_PAD_A_3接触，并且第四第一连接焊盘端子ROW_PAD_A_4可与第四第一下焊盘线SUB_PAD_A_4接触。在这种情况中，第三第一下焊盘线SUB_PAD_A_3和第四第一下焊盘线SUB_PAD_A_4可定位在与第四第一端子连接线TL_CN_A_4的层相同的层上。
覆盖第三第一连接焊盘端子ROW_PAD_A_3和第四第一连接焊盘端子ROW_PAD_A_4的第四绝缘层ILD2可定位在第三绝缘层ILD1的剖面上。可在第四绝缘层ILD2中形成以下通孔，通过该通孔，第三第一连接焊盘端子ROW_PAD_A_3和第四第一连接焊盘端子ROW_PAD_A_4部分地暴露。在这种情况中，暴露的第三第一连接焊盘端子ROW_PAD_A_3和第四第一连接焊盘端子ROW_PAD_A_4可通过导电球CNB(见图24)与印刷电路板300的第一接触焊盘端子ROW_PAD_E电连接。
如上所述，第三第一连接焊盘端子ROW_PAD_A_3和第四第一连接焊盘端子ROW_PAD_A_4中的每个可与印刷电路板300的不同的第一接触焊盘端子ROW_PAD_E电连接。当衬底SUB和印刷电路板300互相联接时，第三第一连接焊盘端子ROW_PAD_A_3和第四第一连接焊盘端子ROW_PAD_A_4可彼此电学上分离。也就是说，第四第一端子连接线TL_CN_A_4设置在与第三第一连接焊盘端子ROW_PAD_A_3和第四第一连接焊盘端子ROW_PAD_A_4的层不同的层中，从而能够防止第三第一连接焊盘端子ROW_PAD_A_3和第四第一连接焊盘端子ROW_PAD_A_4彼此短路。
图7是对比示例的剖视图，在对比示例中，第一连接焊盘端子和第二连接焊盘端子与第一端子连接线设置在同一层上，并且当第四第一端子连接线TL_CN_A_4设置在与第三第一连接焊盘端子ROW_PAD_A_3和第四第一连接焊盘端子ROW_PAD_A_4的层相同的层上时，第三第一连接焊盘端子ROW_PAD_A_3和第四第一连接焊盘端子ROW_PAD_A_4可能彼此短路。
参照图7，当第四第一端子连接线TL_CN_A_4设置在与第三第一连接焊盘端子ROW_PAD_A_3和第四第一连接焊盘端子ROW_PAD_A_4的层相同的层上时，第四绝缘层ILD2可设置在第四第一端子连接线TL_CN_A_4上。在显示装置的制造过程期间，在覆盖第四第一端子连接线TL_CN_A_4的第四绝缘层ILD2中可能产生裂缝，并且第四绝缘层ILD2的一部分可能分离。在这种情况中，设置在第四绝缘层ILD2之下的第四第一端子连接线TL_CN_A_4的一部分可能暴露。
导电球CNB的、与第三第一连接焊盘端子ROW_PAD_A_3和第三第一接触焊盘端子ROW_PAD_E_3电连接的一部分可能与所暴露的第四第一端子连接线TL_CN_A_4接触。相应地，第四第一端子连接线TL_CN_A_4电连接至第三第一连接焊盘端子ROW_PAD_A_3，并且最终第三第一连接焊盘端子ROW_PAD_A_3和第四第一连接焊盘端子ROW_PAD_A_4可彼此短路。
如上所述，如图7中所示，当第四第一端子连接线TL_CN_A_4设置在与第三第一连接焊盘端子ROW_PAD_A_3和第四第一连接焊盘端子ROW_PAD_A_4的层相同的层上时，存在第三第一连接焊盘端子ROW_PAD_A_3和第四第一连接焊盘端子ROW_PAD_A_4可能彼此短路的问题，但是与图6中示出的示例性实施方式类似，当第四第一端子连接线TL_CN_A_4设置在与第三第一连接焊盘端子ROW_PAD_A_3和第四第一连接焊盘端子ROW_PAD_A_4的层不同的层上时，能够防止第三第一连接焊盘端子ROW_PAD_A_3和第四第一连接焊盘端子ROW_PAD_A_4彼此短路。在示例性实施方式中，第一端子连接线TL_CN_A可设置在与设置在显示区域DA中的栅极线的层相同的层上。例如，当显示区域DA的栅极线设置在单层中，第一端子连接线TL_CN_A可设置在与单层的栅极线的层相同的层上。
然而，本发明构思不限于此，并且当设置在显示区域DA中的栅极线由在双层中的栅极线形成时，第一端子连接线TL_CN_A可设置在与双层的栅极线中的任一栅极线的层相同的层上。例如，如图8和图9中所示，第四第一端子连接线TL_CN_A_4可设置在与第一栅极线GW1(见图4)和第二栅极线GW2(见图4)中的任一者的层相同的层上。
参照图8，第四第一端子连接线TL_CN_A_4可设置在与第一栅极线GW1(见图4)的层相同的层上。参照图9，第四第一端子连接线TL_CN_A_4可设置在与第二栅极线GW2(见图4)的层相同的层上。
与此相比，第一连接焊盘端子ROW_PAD_A可设置在与设置在显示区域DA中的数据线的层相同的层上。例如，第三第一连接焊盘端子ROW_PAD_A_3和第四第一连接焊盘端子ROW_PAD_A_4可设置在与数据线DW(见图4)的层相同的层上。
参照图10，第一端子连接线TL_CN_A和第一连接焊盘端子ROW_PAD_A可由数据线DW(见图4)形成，但在这种情况中，第一端子连接线TL_CN_A和第一连接焊盘端子ROW_PAD_A中的每个可由设置在不同层中的数据线DW形成。更具体地，图4示出了数据线DW设置在单层上，但是数据线DW可设置在双层中，所述双层通过其间插置绝缘层而设置在不同层中。
在这种情况中，第一端子连接线TL_CN_A和第一连接焊盘端子ROW_PAD_A中的每个可设置在与双层的数据线中的每个数据线的层相同的层上。例如，如图10中所示，与第三第一连接焊盘端子ROW_PAD_A_3相邻的第四第一连接焊盘端子ROW_PAD_A_4可设置在与双层中的数据线之中定位在上侧处的数据线的层相同的层上，并且第四第一端子连接线TL_CN_A_4可设置在与双层中的数据线之中定位在下侧处的数据线的层相同的层上。也就是说，第一端子连接线TL_CN_A和第一连接焊盘端子ROW_PAD_A可由数据线DW(见图4)形成，但是第一端子连接线TL_CN_A和第一连接焊盘端子ROW_PAD_A可设置在不同的层上。然而，本发明构思不限于此，并且第四第一端子连接线TL_CN_A_4可形成在与双层中的栅极线中的任一栅极线的层相同的层上。
在一个或多个示例性实施方式中，第一端子连接线TL_CN_A定位在与第一连接焊盘端子ROW_PAD_A的层不同的层上，从而能够防止第一端子连接线TL_CN_A和第一连接焊盘端子ROW_PAD_A彼此短路。
相应地，根据示例性实施方式，当多个第一连接焊盘端子ROW_PAD_A和多个第一端子连接线TL_CN_A设置在不同的层中，或者多个第二连接焊盘端子ROW_PAD_B和多个第一端子连接线TL_CN_A设置在不同的层中时，能够防止多个第一连接焊盘端子ROW_PAD_A和第一端子连接线TL_CN_A或者多个第二连接焊盘端子ROW_PAD_B和第一端子连接线TL_CN_A彼此短路。
参照图5，第一测试线TEST_LN_A可连接至多个第二连接焊盘端子ROW_PAD_B。
在这种情况中，第一测试线TEST_LN_A可在第二方向上的向下方向上延伸。在所示出的示例性实施方式中，第一测试线TEST_LN_A可向上延伸至衬底SUB的端部。
在印刷电路板300附接至衬底SUB之前，第一测试焊盘端子TEST_PAD_A可定位在第一测试线TEST_LN_A的端部中。也就是说，在印刷电路板300联接至衬底SUB之前，第一测试线TEST_LN_A和第一测试焊盘端子TEST_PAD_A定位在衬底SUB上。第一测试焊盘端子TEST_PAD_A可用于在印刷电路板300附接至衬底SUB之前检验显示面板100。在检验显示面板100的过程中，可将探针与第一测试焊盘端子TEST_PAD_A接触以用于检验。
第一第一测试焊盘端子TEST_PAD_A_1可连接至第一第一测试线TEST_LN_A_1，第二第一测试焊盘端子TEST_PAD_A_2可连接至第二第一测试线TEST_LN_A_2，第三第一测试焊盘端子TEST_PAD_A_3可连接至第三第一测试线TEST_LN_A_3，以及第四第一测试焊盘端子TEST_PAD_A_4可连接至第四第一测试线TEST_LN_A_4。
然而，当印刷电路板300附接至衬底SUB时，第一测试焊盘端子TEST_PAD_A与衬底SUB分离，使得第一测试线TEST_LN_A中的一些留在与印刷电路板300联接的衬底SUB上。
参照图11，第一第一连接焊盘端子ROW_PAD_A_1可设置在与第一第一连接线CL_A_1的层相同的层上。也就是说，第一第一连接焊盘端子ROW_PAD_A_1可以与第一第一连接线CL_A_1一体地形成。然而，本发明构思不限于此，并且如图12中所示，第一第一连接焊盘端子ROW_PAD_A_1可设置在与第一第一连接线CL_A_1的层不同的层上。在这种情况中，第一第一连接线CL_A_1可定位在第一第一连接焊盘端子ROW_PAD_A_1之下，并且第一第一连接线CL_A_1可与定位在第一第一连接焊盘端子ROW_PAD_A_1之下的第一第一下焊盘线SUB_PAD_A_1一体地形成。
另外，当设置在显示区域DA中的栅极线由双层中的栅极线形成时，第一第一连接线CL_A_1可设置在与双层的栅极线中的任一栅极线的层相同的层上。
例如，如图13和14中所示，第一第一连接线CL_A_1可设置在与第一栅极线GW1(见图4)和第二栅极线GW2(见图4)中的任一者的层相同的层上。
具体地，参照图13，第一第二下焊盘线SUB_PAD_A2_1和第一第一下焊盘线SUB_PAD_A1_1可顺序地设置在第一第一连接焊盘端子ROW_PAD_A_1之下。在这种情况中，第一第二下焊盘线SUB_PAD_A2_1和第一第一下焊盘线SUB_PAD_A1_1可分别设置在与第二栅极线GW2(见图4)和第一栅极线GW1(见图4)的层相同的层上。第一第一连接线CL_A_1可设置在与第一第二下焊盘线SUB_PAD_A2_1的层相同的层上。也就是说，第一第一连接线CL_A_1可与第一第二下焊盘线SUB_PAD_A2_1一体地形成。
参照图14，与图13类似，第一第二下焊盘线SUB_PAD_A2_1和第一第一下焊盘线SUB_PAD_A1_1可顺序地设置在第一第一连接焊盘端子ROW_PAD_A_1之下。在这种情况中，第一第一连接线CL_A_1可设置在与第一第一下焊盘线SUB_PAD_A1_1的层相同的层上。也就是说，第一第一连接线CL_A_1可与第一第一下焊盘线SUB_PAD_A1_1一体地形成。
在下文中，将参照图15至图18详细描述设置在第二端子区TL_2中的第二焊盘端子PAD_TL_B的结构。
图15是图1的第二端子区TL_2的放大平面图，以及图16是沿图15的线XVI-XVI'截取的剖视图。图17是示出图16的第二连接线CL_B的第一修改示例的剖视图，以及图18是示出图16的第二连接线CL_B的第二修改示例的剖视图。
参照图15和图16，多个第二焊盘端子PAD_TL_B可设置在第二端子区TL_2中。在这种情况中，第二端子区TL_2可通过第二连接线CL_B与设置在显示区域DA中的数据线DW(见图3)连接。多个第二焊盘端子PAD_TL_B可设置在第二端子区TL_2内，同时在第一方向上以预定间隔彼此间隔开。
多个第二焊盘端子PAD_TL_B可包括多个第三连接焊盘端子ROW_PAD_C和多个第四连接焊盘端子ROW_PAD_D。
第三连接焊盘端子ROW_PAD_C可设置成在预定方向上彼此间隔开。在这种情况中，第三连接焊盘端子ROW_PAD_C可布置在与第一方向具有第三倾斜角θ3的第三列R3中。也就是说，第三连接焊盘端子ROW_PAD_C可布置成相对于第一方向以第三倾斜角θ3倾斜。第三倾斜角θ3可大于0°且小于90°。
设置在第二端子区TL_2中的第三连接焊盘端子ROW_PAD_C的全部可设置成在同一方向上倾斜。也就是说，第三连接焊盘端子ROW_PAD_C可设置成在第二端子区TL_2内以基于第一方向的相同角度倾斜。例如，如图1中所示，第三连接焊盘端子ROW_PAD_C可布置成基于第二方向的约1点钟的方向上倾斜。
然而，本发明构思不限于此，并且如图19中所示，设置在第二端子区TL_2中的多个第三连接焊盘端子ROW_PAD_C可基于第二端子区TL_2的中央对称地设置。例如，基于第二端子区TL_2的中央的多个左边的第三连接焊盘端子ROW_PAD_C可设置成在基于第二方向的约1点钟的方向上倾斜，并且基于第二端子区TL_2的中央的多个右边的第三连接焊盘端子ROW_PAD_C可设置成在基于第二方向的约11点钟的方向上倾斜。
相邻的第三连接焊盘端子ROW_PAD_C之间的间隔可彼此相同。例如，第一第三连接焊盘端子ROW_PAD_C_1和第二第三连接焊盘端子ROW_PAD_C_2之间的间隔、第二第三连接焊盘端子ROW_PAD_C_2和第三第三连接焊盘端子ROW_PAD_C_3之间的间隔以及第三第三连接焊盘端子ROW_PAD_C_3和第四第三连接焊盘端子ROW_PAD_C_4之间的间隔可以相同。在本文中，第三连接焊盘端子ROW_PAD_C之间的间隔表示在第三列R3中的间隔距离。
第四连接焊盘端子ROW_PAD_D可设置成在第二方向上与第三连接焊盘端子ROW_PAD_C间隔开。与第三连接焊盘端子ROW_PAD_C类似，第四连接焊盘端子ROW_PAD_D可设置成在预定方向上彼此间隔开。
在这种情况中，第四连接焊盘端子ROW_PAD_D可布置在与第一方向具有第四倾斜角θ4的第四列R4中。也就是说，第四连接焊盘端子ROW_PAD_D可布置成在相对于第一方向以第四倾斜角θ4倾斜。第四倾斜角θ4可大于0°且小于90°。
与第三连接焊盘端子ROW_PAD_C类似，设置在第二端子区TL_2中的第四连接焊盘端子ROW_PAD_D的全部可设置成在同一方向上倾斜。也就是说，第四连接焊盘端子ROW_PAD_D可设置成在第二端子区TL_2内以基于第一方向的相同角度倾斜。例如，如图1中所示，第四连接焊盘端子ROW_PAD_D可布置成在基于第二方向的约1点钟的方向上倾斜。
然而，本发明构思不限于此，并且如图19中所示，设置在第二端子区TL_2中的多个第四连接焊盘端子ROW_PAD_D可基于第二端子区TL_2的中央对称地设置。例如，基于第二端子区TL_2的中央的多个左边的第四连接焊盘端子ROW_PAD_D可设置成在基于第二方向的约1点钟的方向上倾斜，并且基于第二端子区TL_2的中央的多个右边的第四连接焊盘端子ROW_PAD_D可设置成在基于第二方向的约11点钟的方向上倾斜。
在示例性实施方式中，第三倾斜角θ3可与第四倾斜角θ4相同。相应地，所有的第三连接焊盘端子ROW_PAD_C和第四连接焊盘端子ROW_PAD_D可布置成在相对于第一方向以相同角度倾斜。然而，本发明构思不限于此，并且第三倾斜角θ3可不同于第四倾斜角θ4。也就是说，第三连接焊盘端子ROW_PAD_C和第四连接焊盘端子ROW_PAD_D可布置成相对于第一方向以不同角度倾斜。
相邻的第四连接焊盘端子ROW_PAD_D之间的间隔可彼此相同。例如，第一第四连接焊盘端子ROW_PAD_D_1和第二第四连接焊盘端子ROW_PAD_D_2之间的间隔、第二第四连接焊盘端子ROW_PAD_D_2和第三第四连接焊盘端子ROW_PAD_D_3之间的间隔以及第三第四连接焊盘端子ROW_PAD_D_3和第四第四连接焊盘端子ROW_PAD_D_4之间的间隔可以相同。这里，第四连接焊盘端子ROW_PAD_D之间的间隔表示在第四列R4中的间隔距离。
在一个或多个示例性实施方式中，第二测试线TEST_LN_B可连接至多个第四连接焊盘端子ROW_PAD_D。
在这种情况中，第二测试线TEST_LN_B可在第二方向上的向下方向上延伸。在示例性实施方式中，与第一测试线TEST_LN_A类似，第二测试线TEST_LN_B可向上延伸至衬底SUB的端部。
在印刷电路板300附接至衬底SUB之前，第二测试焊盘端子TEST_PAD_B可定位在第二测试线TEST_LN_B的端部中。也就是说，在印刷电路板300联接至衬底SUB之前，第二测试线TEST_LN_B和第二测试焊盘端子TEST_PAD_B定位在衬底SUB上。
第一第二测试焊盘端子TEST_PAD_B_1可连接至第一第二测试线TEST_LN_B_1，第二第二测试焊盘端子TEST_PAD_B_2可连接至第二第二测试线TEST_LN_B_2，第三第二测试焊盘端子TEST_PAD_B_3可连接至第三第二测试线TEST_LN_B_3，以及第四第二测试焊盘端子TEST_PAD_B_4可连接至第四第二测试线TEST_LN_B_4。
然而，与第一测试焊盘端子TEST_PAD_A类似，当印刷电路板300附接至衬底SUB时，第二测试焊盘端子TEST_PAD_B与衬底SUB分离，使得第二测试线TEST_LN_B中的一些留在与印刷电路板300连接的衬底SUB上。
第二端子区TL_2的第三连接焊盘端子ROW_PAD_C和第四连接焊盘端子ROW_PAD_D中的每个可连接至第二连接线CL_B。与图5的第二连接焊盘端子ROW_PAD_B不同，第四连接焊盘端子ROW_PAD_D可直接连接至第二连接线CL_B。
例如，第一第三连接焊盘端子ROW_PAD_C_1可与第一第二连接线CL_B_1连接，以及第一第四连接焊盘端子ROW_PAD_D_1可与第二第二连接线CL_B_2连接。第二第三连接焊盘端子ROW_PAD_C_2可与第三第二连接线CL_B_3连接，以及第二第四连接焊盘端子ROW_PAD_D_2可与第四第二连接线CL_B_4连接。第三第三连接焊盘端子ROW_PAD_C_3可与第五第二连接线CL_B_5连接，以及第三第四连接焊盘端子ROW_PAD_D_3可与第六第二连接线CL_B_6连接。第四第三连接焊盘端子ROW_PAD_C_4可与第七第二连接线CL_B_7连接，以及第四第四连接焊盘端子ROW_PAD_D_4可与第八第二连接线CL_B_8连接。
参照图16，所有的第二连接线CL_B可设置同一层上。例如，相邻的第一第二连接线CL_B_1和第二第二连接线CL_B_2可设置在同一层上。
而且，第三连接焊盘端子ROW_PAD_C和第四连接焊盘端子ROW_PAD_D还可以设置在与多个第二连接线CL_B的层相同的层上。例如，第一第三连接焊盘端子ROW_PAD_C_1和第一第四连接焊盘端子ROW_PAD_D_1可设置在与第一第二连接线CL_B_1和第二第二连接线CL_B_2的层相同的层上。
在一个或多个示例性实施方式中，第三连接焊盘端子ROW_PAD_C、第四连接焊盘端子ROW_PAD_D和多个第二连接线CL_B可设置在与设置在显示区域DA中的数据线的层相同的层上。
然而，多个第二连接线CL_B的层间结构不限于图16的结构，并且多个第二连接线CL_B可设置在不同的层上。
第二测试线TEST_LN_B可设置在与第四连接焊盘端子ROW_PAD_D的层相同的层上。例如，第一第二测试线TEST_LN_B_1可与第一第四连接焊盘端子ROW_PAD_D_1一体地形成。第一第二测试线TEST_LN_B_1可设置在与设置在显示区域DA中的数据线的层相同的层上。
参照图17，第二连接线CL_B中成对的相邻的第二连接线CL_B可设置在不同的层上。例如，相邻的第一第二连接线CL_B_1和第三第二连接线CL_B_3以及相邻的第二第二连接线CL_B_2和第四第二连接线CL_B_4可设置在不同的层上。
第一第二连接线CL_B_1和第三第二连接线CL_B_3可设置在与第一第三连接焊盘端子ROW_PAD_C_1和第一第四连接焊盘端子ROW_PAD_D_1的层相同的层上。另一方面，第二第二连接线CL_B_2和第四第二连接线CL_B_4可设置在与分别定位在第一第三连接焊盘端子ROW_PAD_C_1和第一第四连接焊盘端子ROW_PAD_D_1之下的、第一第三下焊盘线SUB_PAD_C_1和第一第四下焊盘线SUB_PAD_D_1的层相同的层上。在这种情况中，第一第三下焊盘线SUB_PAD_C_1和第一第四下焊盘线SUB_PAD_D_1可设置在与设置在显示区域DA中的栅极线的层相同的层上。也就是说，第二第二连接线CL_B_2和第四第二连接线CL_B_4可设置在与栅极线的层相同的层上，并且第一第二连接线CL_B_1和第三第二连接线CL_B_3可设置在与数据线的层相同的层上。
第二测试线TEST_LN_B可设置在与第四下焊盘线SUB_PAD_D的层相同的层上。例如，第一第二测试线TEST_LN_B_1可与第一第四下焊盘线SUB_PAD_D_1一体地形成。第一第二测试线TEST_LN_B_1可设置在与设置在显示区域DA中的栅极线的层相同的层上。
第二连接线CL_B中成对的相邻第二连接线CL_B可设置在不同的层上，且进一步地，一对相邻的第二连接线CL_B中的每个可设置在与双层中的栅极线中的任一栅极线的层相同的层上。
例如，如图18中所示，第一第二连接线CL_B_1至第四第二连接线CL_B_4可设置在与第一栅极线GW1(见图4)和第二栅极线GW2(见图4)中任一者的层相同的层上。
具体地，参照图18，下焊盘线SUB_PAD_C2_1和下焊盘线SUB_PAD_C1_1可顺序地设置在第一第三连接焊盘端子ROW_PAD_C_1之下。而且，下焊盘线SUB_PAD_D2_1和下焊盘线SUB_PAD_D1_1可顺序地设置在第一第四连接焊盘端子ROW_PAD_D_1之下。
在这种情况中，下焊盘线SUB_PAD_C2_1和下焊盘线SUB_PAD_D2_1可设置在与第二栅极线GW2(见图4)的层相同的层上。下焊盘线SUB_PAD_C1_1和下焊盘线SUB_PAD_D1_1可设置在与第一栅极线GW1(见图4)的层相同的层上。
第一第二连接线CL_B_1和第三第二连接线CL_B_3可设置在与下焊盘线SUB_PAD_C1_1和下焊盘线SUB_PAD_D1_1的层相同的层上。第二第二连接线CL_B_2和第四第二连接线CL_B_4可设置在与下焊盘线SUB_PAD_C2_1和下焊盘线SUB_PAD_D2_1的层相同的层上。
第一第二测试线TEST_LN_B_1可设置在与下焊盘线SUB_PAD_D1_1的层相同的层上。也就是说，第一第二测试线TEST_LN_B_1可与下焊盘线SUB_PAD_D1_1一体地形成。
在下文中，将参照图20至图23描述联接至显示装置的示例性印刷电路板300。
图20是联接至图1的显示装置的印刷电路板300的示意性俯视平面图，以及图21是图20的第三端子区TL_3的放大平面图。图22是沿图21的线XXII-XXII'截取的剖视图，以及图23是示出了图21的印刷电路板300的修改示例的图示。
参照图20，印刷电路板300可包括基膜310、第二焊盘单元PAD_2和驱动芯片350。
第二焊盘单元PAD_2可设置在位于柔性的基膜310的一侧处的端部处。根据所示出的示例性实施方式，第二焊盘单元PAD_2可形成为与衬底SUB的第一焊盘单元PAD_1的形状对应的形状。印刷电路板300的第二焊盘单元PAD_2和衬底SUB的第一焊盘单元PAD_1形成为对应的形状，使得第一焊盘单元PAD_1和第二焊盘单元PAD_2可容易互相联接。
第二焊盘单元PAD_2可包括第三端子区TL_3和第四端子区TL_4。第三端子区TL_3和第四端子区TL_4表示定位在基膜310上的区域。第三端子区TL_3和第四端子区TL_4可在基膜310上在第一方向上平行地布置。
根据所示出的示例性实施方式，第三端子区TL_3可分别设置在第四端子区TL_4的两侧处。然而，本发明构思不限于此，并且第三端子区TL_3可设置在一对第四端子区TL_4之间。
然而，第三端子区TL_3和第四端子区TL_4的布置根据设置在衬底SUB上的第一端子区TL_1和第二端子区TL_2的布置来确定。例如，当第二端子区TL_2分别设置在第一端子区TL_1的两侧处时，第四端子区TL_4可分别设置在第三端子区TL_3的两侧处。当第二端子区TL_2设置在一对第一端子区TL_1之间时，第四端子区TL_4可设置在一对第三端子区TL_3之间。
参照图21和图22，第三端子区TL_3是与衬底SUB的第一端子区TL_1对应的区域，以及多个第一接触端子PAD_TL_C可设置在第三端子区TL_3上。
多个第一接触端子PAD_TL_C可设置成与设置在第一端子区TL_1中的第一焊盘端子PAD_TL_A的图案相同的图案。
多个第一接触端子PAD_TL_C中的每个可包括第一接触焊盘端子ROW_PAD_E和第二接触焊盘端子ROW_PAD_F。
在所示出的示例性实施方式中，第一接触焊盘端子ROW_PAD_E可设置成在预定方向上互相间隔开。在这种情况中，第一接触焊盘端子ROW_PAD_E可布置成相对于第一方向以第一倾斜角θ1倾斜。也就是说，第一接触焊盘端子ROW_PAD_E可布置成以与衬底SUB的第一连接焊盘端子ROW_PAD_A的倾斜角相同的角度倾斜。第一倾斜角θ1可大于0°且小于90°。
相邻的第一接触焊盘端子ROW_PAD_E之间的间隔可彼此相同。例如，第一第一接触焊盘端子ROW_PAD_E_1和第二第一接触焊盘端子ROW_PAD_E_2之间的间隔、第二第一接触焊盘端子ROW_PAD_E_2和第三第一接触焊盘端子ROW_PAD_E_3之间的间隔以及第三第一接触焊盘端子ROW_PAD_E_3和第四第一接触焊盘端子ROW_PAD_E_4之间的间隔可以相同。在这种情况中，相邻的第一接触焊盘端子ROW_PAD_E可布置有与第一连接焊盘端子ROW_PAD_A的间隔相同的间隔。
第一接触焊盘端子ROW_PAD_E是电接触衬底SUB的第一连接焊盘端子ROW_PAD_A的区域，并且可大致具有四边形形状。
第二接触焊盘端子ROW_PAD_F可设置成在第二方向上与第一接触焊盘端子ROW_PAD_E间隔开。与第一接触焊盘端子ROW_PAD_E类似，第二接触焊盘端子ROW_PAD_F也可设置成在预定方向上彼此间隔开。
在这种情况中，第二接触焊盘端子ROW_PAD_F可具有与第一方向的第二倾斜角θ2。也就是说，第二接触焊盘端子ROW_PAD_F可布置成相对于第一方向以第二倾斜角θ2倾斜。也就是说，第二接触焊盘端子ROW_PAD_F可布置成以与衬底SUB的第二连接焊盘端子ROW_PAD_B的倾斜角相同的角度倾斜。在这种情况中，第二倾斜角θ2可大于0°且小于90°。
在示例性实施方式中，与衬底SUB的第一连接焊盘端子ROW_PAD_A和第二连接焊盘端子ROW_PAD_B类似，第一倾斜角θ1可与第二倾斜角θ2相同。相应地，所有的第一接触焊盘端子ROW_PAD_E和第二接触焊盘端子ROW_PAD_F可布置成相对于第一方向以相同角度倾斜。
然而，本发明构思不限于此，并且第一倾斜角θ1可不同于第二倾斜角θ2。相应地，所有的第一接触焊盘端子ROW_PAD_E和第二接触焊盘端子ROW_PAD_F可相对于第一方向以不同的角度倾斜。
相邻的第二接触焊盘端子ROW_PAD_F之间的间隔可彼此相同。例如，第一第二接触焊盘端子ROW_PAD_F_1和第二第二接触焊盘端子ROW_PAD_F_2之间的间隔、第二第二接触焊盘端子ROW_PAD_F_2和第三第二接触焊盘端子ROW_PAD_F_3之间的间隔以及第三第二接触焊盘端子ROW_PAD_F_3和第四第二接触焊盘端子ROW_PAD_F_4之间的间隔可以相同。
第二接触焊盘端子ROW_PAD_F是电接触衬底SUB的第二连接焊盘端子ROW_PAD_B的区域，并且可大致具有四边形形状。
第一端子线P_L_A_1和第二端子线P_L_B_1定位在基于印刷电路板300上的基膜310的两侧(即上侧和下侧)处。第一端子线P_L_A_1可定位在基膜310上，并且第二端子线P_L_B_1可定位在基膜310之下。在这种情况中，第一端子线P_L_A_1和第二端子线P_L_B_1中的每个可与驱动芯片350电连接。
第一钝化层SR1可设置在第一端子线P_L_A_1上，并且第二钝化层SR2可设置在第二端子线P_L_B_1上。在这种情况中，第一钝化层SR1和第二钝化层SR2可以是阻焊件。
第一接触焊盘端子ROW_PAD_E和第二接触焊盘端子ROW_PAD_F可形成在与第二端子线P_L_B_1的层相同的层上。例如，第二钝化层SR2的一部分被移除且第二端子线P_L_B_1的一部分被暴露，使得可形成第一第一接触焊盘端子ROW_PAD_E_1和第一第二接触焊盘端子ROW_PAD_F_1。在这种情况中，第一第一接触焊盘端子ROW_PAD_E_1与第一第二接触焊盘端子ROW_PAD_F_1间隔开。
在这种情况中，第一第一接触焊盘端子ROW_PAD_E_1可通过形成于基膜310中的第一接触孔CT_1与第一端子线P_L_A_1电连接。当在平面中观察时，第一接触孔CT_1可设置成与第一第一接触焊盘端子ROW_PAD_E_1重叠。在这种情况中，第一接触孔CT_1可填充有与第一端子线P_L_A_1的金属相同的金属，或者可填充有第一第一接触焊盘端子ROW_PAD_E_1的金属。
第一第二接触焊盘端子ROW_PAD_F_1可形成在与第二端子线P_L_B_1的层相同的层上。在示例性实施方式中，第一第二接触焊盘端子ROW_PAD_F_1可对应于第二端子线P_L_B_1的一部分的所暴露的区。
参照图20，第四端子区TL_4是与衬底SUB的第二端子区TL_2对应的区，并且多个第二接触端子(未示出)可设置在第四端子区TL_4中。
多个第二接触端子(未示出)可设置成与设置在第二端子区TL_2中的第二焊盘端子PAD_TL_B的图案相同的图案。在这种情况中，多个第二接触端子(未示出)可包括与多个第一接触端子PAD_TL_C的结构类似的结构。
在图20中，设置在第三端子区TL_3和第四端子区TL_4中的所有第一接触端子PAD_TL_C和第二接触端子可设置成相对于第一方向以相同角度倾斜。例如，第一接触端子PAD_TL_C和第二接触端子可设置成在约1点钟的方向上倾斜。
然而，在图23的印刷电路板300的修改示例中，第一接触端子PAD_TL_C和第二接触端子可设置成与以上参照图19描述的第一端子区TL_1的第一焊盘端子PAD_TL_A和第二端子区TL_2的第二焊盘端子PAD_TL_B对应的图案。也就是说，定位在第四端子区TL_4的左侧处的第一接触端子PAD_TL_C可设置成在基于第二方向的约1点钟的方向上倾斜，并且定位在第四端子区TL_4的右侧处的第一接触端子PAD_TL_C可设置成在基于第二方向的约11点钟的方向上倾斜。
设置在第四端子区TL_4中的多个第二接触端子可基于第四端子区TL_4的中央对称地设置。例如，基于第四端子区TL_4的中央的多个左边的第二接触端子可设置成在基于第二方向的约1点钟的方向上倾斜，并且基于第四端子区TL_4的中央的多个右边的第二接触端子可设置成在基于第二方向的约11点钟的方向上倾斜。
在下文中，将参照图24和图25详细描述第一端子区TL_1和第三端子区TL_3的联接状态。
图24是示意性地示出了形成在衬底SUB中的第一端子区TL_1联接至形成在印刷电路板300中的第三端子区TL_3的状态的图示，以及图25是沿图24的线XXV-XXV'截取的剖视图。
第一接触端子PAD_TL_C(见图21)可设置成在第一焊盘端子PAD_TL_A(见图5)的剖面上与第一焊盘端子PAD_TL_A(见图5)重叠。更具体地，第一接触焊盘端子ROW_PAD_E可重叠在第一连接焊盘端子ROW_PAD_A的剖面上，并且第二接触焊盘端子ROW_PAD_F可重叠在第二连接焊盘端子ROW_PAD_B的剖面上。
而且，导电附接膜500可设置在第一端子区TL_1和第三端子区TL_3之间。导电附接膜500可电连接第一连接焊盘端子ROW_PAD_A和第一接触焊盘端子ROW_PAD_E。而且，导电附接膜500可电连接第二连接焊盘端子ROW_PAD_B和第二接触焊盘端子ROW_PAD_F。第一连接焊盘端子ROW_PAD_A可通过包括在导电附接膜500中的多个导电球CNB与第一接触焊盘端子ROW_PAD_E电连接。而且，第二连接焊盘端子ROW_PAD_B可与第二接触焊盘端子ROW_PAD_F电连接。
在示例性显示装置中，第一焊盘端子PAD_TL_A(见图5)中的每个包括多个第一连接焊盘端子ROW_PAD_A、多个第二连接焊盘端子ROW_PAD_B和第一端子连接线TL_CN_A以及电连接第一连接焊盘端子ROW_PAD_A的第一端子连接线TL_CN_A，并且第一端子连接线TL_CN_A可设置在与第一连接焊盘端子ROW_PAD_A和第二连接焊盘端子ROW_PAD_B的层不同的层上。
尽管本文中描述了特定的示例性实施方式及其实施方案，但是通过本说明书，其他的实施方式和修改将变得显而易见。因此，发明构思不受限于这些实施方式，而是所列权利要求以及各种修改和等同布置方式的扩大范围。

Claims (25)

1.一种显示装置，包括：
衬底，包括显示图像的显示区域和定位在所述显示区域周围的焊盘区域；
第一焊盘单元，设置在所述焊盘区域上并且包括第一端子区，所述第一端子区具有在第一方向上布置的多个第一焊盘端子；以及
印刷电路板，包括基膜和定位在所述基膜的一侧处的第二焊盘单元，所述第二焊盘单元通过接触所述多个第一焊盘端子与所述第一焊盘单元联接；
其中，所述多个第一焊盘端子中的每个包括：
多个第一连接焊盘端子，布置在相对于所述第一方向以大于0°且小于90°的第一角度设置的第一列中，所述多个第一连接焊盘端子通过导电球与所述印刷电路板的所述第二焊盘单元接触；
多个第二连接焊盘端子，与所述多个第一连接焊盘端子间隔开，并且布置在相对于所述第一方向以大于0°且小于90°的第二角度设置的第二列中，所述多个第二连接焊盘端子通过另一导电球与所述印刷电路板的所述第二焊盘单元接触；以及
第一端子连接线，配置为连接所述多个第一连接焊盘端子中的一个和所述多个第二连接焊盘端子中的一个，并且具有至少一个弯曲形状，以及
其中，所述第一端子连接线设置在与所述第一连接焊盘端子和所述第二连接焊盘端子的层不同的层中。
2.如权利要求1所述的显示装置，其中：
在所述衬底的所述显示区域中设置有多个数据线和与所述多个数据线交叉的多个栅极线。
3.如权利要求2所述的显示装置，其中：
所述多个第一连接焊盘端子和所述多个第二连接焊盘端子中的至少之一设置在与所述多个数据线的层相同的层中，以及
多个所述第一端子连接线设置在与所述多个栅极线的层相同的层中。
4.如权利要求3所述的显示装置，其中：
所述多个栅极线包括多个第一栅极构件和设置在所述多个第一栅极构件上的多个第二栅极构件，以及
多个所述第一端子连接线设置在与所述多个第一栅极构件和所述多个第二栅极构件中的任一者的层相同的层上。
5.根据权利要求2所述的显示装置，还包括：
多个第一连接线，设置在所述焊盘区域中以连接所述显示区域和所述多个第一连接焊盘端子。
6.如权利要求5所述的显示装置，其中：
所述多个第一连接线设置在与所述多个数据线的层相同的层上。
7.如权利要求5所述的显示装置，其中：
所述多个第一连接线设置在与所述多个栅极线的层相同的层上。
8.如权利要求7所述的显示装置，其中：
所述多个栅极线包括多个第一栅极构件和设置在所述多个第一栅极构件上的多个第二栅极构件，以及
所述多个第一连接线设置在与所述多个第一栅极构件和所述多个第二栅极构件中的任一者的层相同的层上。
9.如权利要求2所述的显示装置，还包括：
多个第一测试线，分别连接至所述多个第二连接焊盘端子，并且延伸至所述衬底的一侧的端部。
10.如权利要求9所述的显示装置，其中：
所述多个第一测试线设置在与所述多个数据线的层相同的层中。
11.如权利要求9所述的显示装置，其中：
所述多个第一测试线设置在与所述多个栅极线的层相同的层中。
12.如权利要求11所述的显示装置，其中：
所述多个栅极线包括多个第一栅极构件和设置在所述多个第一栅极构件上的多个第二栅极构件，以及
所述多个第一测试线设置在与所述多个第一栅极构件和所述多个第二栅极构件中的任一者的层相同的层上。
13.如权利要求1所述的显示装置，其中：
所述第一角度与所述第二角度相同。
14.如权利要求1所述的显示装置，其中：
所述第一焊盘单元还包括与所述第一端子区间隔开的第二端子区，所述第二端子区具有多个第二焊盘端子。
15.如权利要求14所述的显示装置，其中：
所述多个第二焊盘端子中的每个包括：
多个第三连接焊盘端子，布置在相对于所述第一方向以第三角度设置的第三列中；以及
多个第四连接焊盘端子，与所述多个第三连接焊盘端子间隔开，并且布置在相对于所述第一方向以第四角度设置的第四列中。
16.如权利要求15所述的显示装置，其中：
所述第三角度与所述第四角度相同。
17.如权利要求16所述的显示装置，其中：
所述第三角度和所述第四角度中的每个大于0°且小于90°。
18.如权利要求15所述的显示装置，其中：
所述第三角度与所述第一角度相同。
19.如权利要求15所述的显示装置，还包括：
多个第二测试线，分别连接至所述多个第四连接焊盘端子，并且延伸至所述衬底的一侧的端部。
20.如权利要求1所述的显示装置，其中：
所述多个第一连接焊盘端子和所述多个第二连接焊盘端子中的每个具有平板状的四边形形状。
21.如权利要求20所述的显示装置，其中：
所述四边形形状至少部分地由第一边和第二边限定，其中，所述第一边平行于所述第一方向，所述第二边邻近于所述第一边且平行于与所述第一方向交叉的第二方向，以及
所述第二边比所述第一边长。
22.如权利要求1所述的显示装置，其中，所述第二焊盘单元具有与所述第一焊盘单元的形状对应的形状，
并且所述第二焊盘单元包括与所述多个第一焊盘端子联接的多个第一接触端子，并且
所述多个第一接触端子中的每个包括：
多个第一接触焊盘端子，布置在相对于所述第一方向以所述第一角度设置的第五列中；以及
多个第二接触焊盘端子，与所述多个第一接触焊盘端子间隔开，并且布置在相对于所述第一方向以所述第二角度设置的第六列中。
23.如权利要求22所述的显示装置，其中：
所述印刷电路板还包括设置在所述基膜上的多个第一端子线，以及
所述多个第一端子线通过穿过所述基膜的多个第一接触孔与设置在所述基膜之下的所述多个第一接触焊盘端子电连接。
24.如权利要求23所述的显示装置，其中：
所述多个第一接触孔分别与所述多个第一接触焊盘端子重叠。
25.如权利要求1所述的显示装置，其中：
所述多个第一连接焊盘端子的数量为至少四个。
CN201710806870.1A 2016-09-09 2017-09-08 显示装置 Active CN107808602B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160116733A KR102518426B1 (ko) 2016-09-09 2016-09-09 표시 장치
KR10-2016-0116733 2016-09-09

Publications (2)

Publication Number Publication Date
CN107808602A CN107808602A (zh) 2018-03-16
CN107808602B true CN107808602B (zh) 2022-01-25

Family

ID=61560264

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710806870.1A Active CN107808602B (zh) 2016-09-09 2017-09-08 显示装置

Country Status (3)

Country Link
US (2) US10600819B2 (zh)
KR (1) KR102518426B1 (zh)
CN (1) CN107808602B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108519706B (zh) * 2018-03-29 2021-05-07 武汉华星光电技术有限公司 显示面板
KR20210030773A (ko) * 2019-09-10 2021-03-18 삼성전자주식회사 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치
TWI717217B (zh) * 2020-02-18 2021-01-21 友達光電股份有限公司 顯示裝置
KR20220016407A (ko) 2020-07-31 2022-02-09 삼성디스플레이 주식회사 디스플레이 장치
WO2022087892A1 (zh) * 2020-10-28 2022-05-05 京东方科技集团股份有限公司 驱动背板及其制备方法和显示模组
KR20220062156A (ko) * 2020-11-06 2022-05-16 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20230115381A (ko) * 2022-01-26 2023-08-03 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일형 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1391132A (zh) * 2001-06-13 2003-01-15 精工爱普生株式会社 基板装置、它的检测方法、电光器件及其制造方法
CN101082718A (zh) * 2006-05-25 2007-12-05 Nec液晶技术株式会社 图像显示装置
CN101320147A (zh) * 2007-02-22 2008-12-10 三星电子株式会社 显示基板及其制造方法和具有显示基板的显示装置
CN104575349A (zh) * 2013-10-24 2015-04-29 三星显示有限公司 显示装置和多面板显示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW281855B (en) * 1993-12-21 1996-07-21 Sharp Kk Panel assembly structure and panel assembling method capable of achieving a highly reliable connection of electrode terminals even when the electrode terminals have a fine pitch
KR100656915B1 (ko) * 2000-09-08 2006-12-12 삼성전자주식회사 신호 전송용 필름, 이를 포함하는 제어 신호부 및 액정표시 장치
JP2004095756A (ja) * 2002-08-30 2004-03-25 Seiko Instruments Inc 半導体パッケージおよびその製造方法、並びに電子装置
KR101167304B1 (ko) * 2004-12-31 2012-07-19 엘지디스플레이 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
US7710739B2 (en) * 2005-04-28 2010-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US20080204618A1 (en) * 2007-02-22 2008-08-28 Min-Kyung Jung Display substrate, method for manufacturing the same, and display apparatus having the same
KR20090026891A (ko) * 2007-09-11 2009-03-16 삼성전자주식회사 배선기판, 이를 갖는 테이프 패키지 및 표시장치, 이의제조방법 및 이를 갖는 테이프 패키지 및 표시장치의제조방법
WO2010024015A1 (ja) * 2008-09-01 2010-03-04 シャープ株式会社 半導体素子およびそれを備えた表示装置
KR101750431B1 (ko) 2010-11-10 2017-06-26 삼성디스플레이 주식회사 박막 트랜지스터 표시판
JP6337775B2 (ja) * 2012-08-31 2018-06-06 ソニー株式会社 配線基板及び配線基板の製造方法
US20150181701A1 (en) 2013-12-25 2015-06-25 Shenzhen China Star Optoelectronics Technology Co., Ltd. Chip on film module, display panel and display
KR20150080825A (ko) * 2014-01-02 2015-07-10 삼성디스플레이 주식회사 표시 패널, 이를 포함하는 표시 장치 및 이의 제조 방법
KR102271585B1 (ko) 2014-02-10 2021-07-01 삼성디스플레이 주식회사 표시 장치
KR102279058B1 (ko) * 2014-07-25 2021-07-20 삼성디스플레이 주식회사 표시 장치
US9544994B2 (en) 2014-08-30 2017-01-10 Lg Display Co., Ltd. Flexible display device with side crack protection structure and manufacturing method for the same
KR102247134B1 (ko) 2014-09-04 2021-05-06 엘지디스플레이 주식회사 협지 연결 단자를 갖는 협 베젤 평판 표시장치용 박막 트랜지스터 기판
KR20160052988A (ko) 2014-10-30 2016-05-13 엘지디스플레이 주식회사 표시패널과 복수의 표시패널셀들을 갖는 모기판의 검사방법
KR102255030B1 (ko) * 2015-01-08 2021-05-25 삼성디스플레이 주식회사 표시 장치
KR102555729B1 (ko) * 2016-07-15 2023-07-17 삼성디스플레이 주식회사 연성 필름, 회로기판 조립체 및 표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1391132A (zh) * 2001-06-13 2003-01-15 精工爱普生株式会社 基板装置、它的检测方法、电光器件及其制造方法
CN101082718A (zh) * 2006-05-25 2007-12-05 Nec液晶技术株式会社 图像显示装置
CN101320147A (zh) * 2007-02-22 2008-12-10 三星电子株式会社 显示基板及其制造方法和具有显示基板的显示装置
CN104575349A (zh) * 2013-10-24 2015-04-29 三星显示有限公司 显示装置和多面板显示装置
CN104575349B (zh) * 2013-10-24 2019-07-26 三星显示有限公司 显示装置和多面板显示装置

Also Published As

Publication number Publication date
KR20180029169A (ko) 2018-03-20
US10600819B2 (en) 2020-03-24
US20180076234A1 (en) 2018-03-15
US20200203390A1 (en) 2020-06-25
US11393851B2 (en) 2022-07-19
CN107808602A (zh) 2018-03-16
KR102518426B1 (ko) 2023-04-05

Similar Documents

Publication Publication Date Title
CN107808602B (zh) 显示装置
CN107801300B (zh) 印刷电路板及包括该印刷电路板的显示装置
US11116079B2 (en) High resolution display device
US10617005B2 (en) Display device
US10405437B2 (en) Display device
US20030168969A1 (en) Display panel substrate and display device
US20210273131A1 (en) Method of aligning light emitting elements and method of manufacturing display device using the same
CN107808894B (zh) 显示装置
US10705393B2 (en) Printed circuit board package and display device including the same
US20230082959A1 (en) Display device and tiled display device including the same
KR101630332B1 (ko) 구동회로 칩 및 이를 포함하는 표시 장치
US20070222366A1 (en) Display device and method thereof
US20230306897A1 (en) Display apparatus
US20230299064A1 (en) Assembly substrate structure of semiconductor light emitting device display device and display device including the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant