CN107706102B - 晶圆背面减薄工艺方法 - Google Patents
晶圆背面减薄工艺方法 Download PDFInfo
- Publication number
- CN107706102B CN107706102B CN201710847318.7A CN201710847318A CN107706102B CN 107706102 B CN107706102 B CN 107706102B CN 201710847318 A CN201710847318 A CN 201710847318A CN 107706102 B CN107706102 B CN 107706102B
- Authority
- CN
- China
- Prior art keywords
- wafer
- process method
- polyimide
- supporting structure
- thinning process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 76
- 239000004642 Polyimide Substances 0.000 claims abstract description 20
- 238000002161 passivation Methods 0.000 claims abstract description 20
- 229920001721 polyimide Polymers 0.000 claims abstract description 20
- 238000001259 photo etching Methods 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims description 3
- 239000012634 fragment Substances 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 12
- 238000011161 development Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种晶圆背面减薄工艺方法，包括步骤：步骤一、在晶圆上完成产品的正面工艺；步骤二、在晶圆正面依次形成钝化层和聚酰亚胺；步骤三、进行光刻刻蚀形成钝化层和聚酰亚胺的叠加图形结构并由叠加图形结构组成晶圆的正面支撑结构；步骤四、对晶圆背面进行减薄，通过增加所述面支撑结构的面积减少产品的正面工艺图形的面内高度差异对减薄后的晶圆的厚度的影响。本发明能减少正面图形的落差对减薄后的厚度的影响，从而能提高减薄后的晶圆厚度的均匀性，能防止碎片发生。
Description
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种晶圆背面减薄工艺方法。
背景技术
IGBT作为高压大功率半导体器件的发展趋势，在未来的几年将保持高速的增长趋势。
其中，发展最快的应用将是新能源汽车和工业类马达驱动。电动车是IGBT应用中发展最快的市场之一。
背面工艺是IGBT最关键最核心的部分，它的工艺能力不但直接影响到IGBT器件的性能，对器件性能的均一性也产生很大影响，车载IGBT对器件的均一性有着更高的要求，需要不断改善。
工艺控制方面，背面减薄工艺是最为重要的，为了实现更好的IGBT性能，对IGBT厚度的要求是越薄越好，然而，这对减薄的要求却是越来越高。
实际研发中发现，背面减薄工艺受正面图形的影响非常显著，当正面图形有较大落差且分布不恰当时，容易产生较大的面内厚度差异，严重的还会导致碎片。如图1所示，是现有晶圆背面减薄工艺方法减薄后有源区的剖面照片；可以看出，器件的顶部表面和减薄后的背面之间的厚度为85.7μm；图2是现有晶圆背面减薄工艺方法减薄后终端区的剖面照片；可以看出，器件的顶部表面和减薄后的背面之间的厚度为80.0μm。也即在有源区和终端区的器件顶部表面和背面之间的厚度相差越6微米。图1中的79.2微米是未包括层间膜时晶圆正面和背面的厚度；图2中的90.3微米是终端区的器件顶部的场氧和晶圆背面之间的厚度。
发明内容
本发明所要解决的技术问题是提供一种晶圆背面减薄工艺方法，能减少正面图形的落差对减薄后的厚度的影响，从而能提高减薄后的晶圆厚度的均匀性，能防止碎片发生。
为解决上述技术问题，本发明提供的晶圆背面减薄工艺方法包括步骤：
步骤一、在晶圆上完成产品的正面工艺；所述产品的正面工艺图形具有面内高度差异。
步骤二、在所述晶圆的产品的正面依次形成钝化层和聚酰亚胺。
步骤三、采用光刻工艺定义出所述聚酰亚胺的图形，之后进行所述钝化层的刻蚀将所述聚酰亚胺的覆盖区域外的所述钝化层去除形成所述钝化层和所述聚酰亚胺的叠加图形结构并由所述叠加图形结构组成所述晶圆的正面支撑结构。
步骤四、对所述晶圆背面进行减薄，通过增加所述正面支撑结构的面积减少所述产品的正面工艺图形的面内高度差异对减薄后的所述晶圆的厚度的影响，提高所述晶圆减薄后的厚度均匀性。
进一步的改进是，所述产品为IGBT器件产品。
进一步的改进是，IGBT器件包括有源区和终端区。
进一步的改进是，步骤三中所述正面支撑结构的图形呈对称式分布。
进一步的改进是，所述正面支撑结构的图形由线条组成，各线条交叉排列形成方格结构。
进一步的改进是，各所述方格结构的对角线也通过线条连接。
进一步的改进是，在各所述方格结构内设置有圆形或椭圆形块。
进一步的改进是，所述正面支撑结构的图形由环形的块状结构组成。
进一步的改进是，所述环形的块状结构的内外侧边为矩形。
进一步的改进是，在所述环形的块状结构的四个块状边上设置有未覆盖所述钝化层和所述聚酰亚胺的条状块结构。
进一步的改进是，在所述环形的块状结构上设置有未覆盖所述钝化层和所述聚酰亚胺的多根线条。
进一步的改进是，所述正面支撑结构的图形由多个圆形或椭圆形块对称式分布形成。
本发明在对晶圆背面减薄之前对晶圆正面的正面支撑结构做了特别的设计，主要是对正面支撑结构的覆盖面积进行控制，将正面支撑结构的面积和正面工艺图形的面内高度差异对晶圆背面减薄后的厚度的影响结合在一起进行考虑，实现了通过增加正面支撑结构的面积减少产品的正面工艺图形的面内高度差异对减薄后的晶圆的厚度的影响，即本发明能减少正面图形的落差对减薄后的厚度的影响，从而能提高减薄后的晶圆厚度的均匀性，能防止碎片发生。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有晶圆背面减薄工艺方法减薄后有源区的剖面照片；
图2是现有晶圆背面减薄工艺方法减薄后终端区的剖面照片；
图3是本发明实施例晶圆背面减薄工艺方法的流程图；
图4是现有晶圆背面减薄工艺方法的正面支撑结构的图形照片；
图5是本发明实施例晶圆背面减薄工艺方法的正面支撑结构的图形照片；
图6A-图6F是本发明实施例晶圆背面减薄工艺方法6种不同的正面支撑结构的示意图。
具体实施方式
如图3所示，是本发明实施例晶圆背面减薄工艺方法的流程图；本发明实施例晶圆背面减薄工艺方法包括步骤：
步骤一、在晶圆上完成产品的正面工艺；所述产品的正面工艺图形具有面内高度差异。本发明实施例方法中，所述产品为IGBT器件产品。IGBT器件包括有源区和终端区。通常，在有源区和终端区之间存在面内高度差异，即正面图形的正面工艺图形会有较大的落差。
步骤二、在所述晶圆的产品的正面依次形成钝化层和聚酰亚胺。
步骤三、采用光刻工艺定义出所述聚酰亚胺的图形，之后进行所述钝化层的刻蚀将所述聚酰亚胺的覆盖区域外的所述钝化层去除形成所述钝化层和所述聚酰亚胺的叠加图形结构并由所述叠加图形结构组成所述晶圆的正面支撑结构。
本发明实施例方法中，所述正面支撑结构的图形呈对称式分布。所述正面支撑结构的图形由线条1组成，各线条1交叉排列形成方格结构。如图5所示，是本发明实施例晶圆背面减薄工艺方法的正面支撑结构的图形照片；显示了由线条1组成的交叉。作为比较，图4给出了，现有晶圆背面减薄工艺方法的正面支撑结构的图形照片；图4中正面支撑结构的由线条101组成。为了显示图5和图4的区别，图5中单独用标记1a标示了在图4的基础上增加的线条1。
本发明实施例方法的正面支撑结构的图形结构可以做各种变换，如图6A至图6F所示，是本发明实施例晶圆背面减薄工艺方法6种不同的正面支撑结构的示意图；现分别说明如下：
如图6A所示，由多个所述方格结构组成的大方格的对角线通过线条1连接。
如图6B所示，各所述方格结构的对角线也通过线条1连接。
如图6C所示，在各所述方格结构内设置有圆形或椭圆形块2。
如图6D所示，所述正面支撑结构的图形由多个圆形或椭圆形块2对称式分布形成。
如图6E所示，所述正面支撑结构的图形由环形的块状结构3组成。所述环形的块状结构3的内外侧边为矩形。在所述环形的块状结构上设置有未覆盖所述钝化层和所述聚酰亚胺的多根线条4。
如图6F所示，在所述环形的块状结构3的四个块状边上设置有未覆盖所述钝化层和所述聚酰亚胺的条状块结构5。
步骤四、对所述晶圆背面进行减薄，通过增加所述正面支撑结构的面积减少所述产品的正面工艺图形的面内高度差异对减薄后的所述晶圆的厚度的影响，提高所述晶圆减薄后的厚度均匀性。
本发明实施例在对晶圆背面减薄之前对晶圆正面的正面支撑结构做了特别的设计，主要是对正面支撑结构的覆盖面积进行控制，将正面支撑结构的面积和正面工艺图形的面内高度差异对晶圆背面减薄后的厚度的影响结合在一起进行考虑，实现了通过增加正面支撑结构的面积减少产品的正面工艺图形的面内高度差异对减薄后的晶圆的厚度的影响，即本发明实施例能减少正面图形的落差对减薄后的厚度的影响，从而能提高减薄后的晶圆厚度的均匀性，能防止碎片发生。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (9)
1.一种晶圆背面减薄工艺方法，其特征在于，包括步骤：
步骤一、在晶圆上完成产品的正面工艺；所述产品的正面工艺图形具有面内高度差异；
所述产品为IGBT器件产品；
IGBT器件包括有源区和终端区；所述有源区和所述终端区存在面内高度差异；
步骤二、在所述晶圆的产品的正面依次形成钝化层和聚酰亚胺；
步骤三、采用光刻工艺定义出所述聚酰亚胺的图形，之后进行所述钝化层的刻蚀将所述聚酰亚胺的覆盖区域外的所述钝化层去除形成所述钝化层和所述聚酰亚胺的叠加图形结构并由所述叠加图形结构组成所述晶圆的正面支撑结构；所述光刻工艺定义出所述正面支撑结构的图形结构和面积，且所述正面支撑结构的图形结构和面积根据所述正面工艺图形的面内高度差异选定且满足通过所述正面支撑结构的图形结构和面积的设置来减少所述产品的正面工艺图形的面内高度差异对减薄后的所述晶圆的厚度的影响，提高所述晶圆减薄后的厚度均匀性；
所述正面支撑结构的图形呈对称式分布；
步骤四、对所述晶圆背面进行减薄，减薄时，所述正面支撑结构直接和减薄机台接触并支撑所述晶圆。
2.如权利要求1所述的晶圆背面减薄工艺方法，其特征在于：所述正面支撑结构的图形由线条组成，各线条交叉排列形成方格结构。
3.如权利要求2所述的晶圆背面减薄工艺方法，其特征在于：各所述方格结构的对角线也通过线条连接。
4.如权利要求2所述的晶圆背面减薄工艺方法，其特征在于：在各所述方格结构内设置有圆形或椭圆形块。
5.如权利要求1所述的晶圆背面减薄工艺方法，其特征在于：所述正面支撑结构的图形由环形的块状结构组成。
6.如权利要求5所述的晶圆背面减薄工艺方法，其特征在于：所述环形的块状结构的内外侧边为矩形。
7.如权利要求6所述的晶圆背面减薄工艺方法，其特征在于：在所述环形的块状结构的四个块状边上设置有未覆盖所述钝化层和所述聚酰亚胺的条状块结构。
8.如权利要求6所述的晶圆背面减薄工艺方法，其特征在于：在所述环形的块状结构上设置有未覆盖所述钝化层和所述聚酰亚胺的多根线条。
9.如权利要求1所述的晶圆背面减薄工艺方法，其特征在于：所述正面支撑结构的图形由多个圆形或椭圆形块对称式分布形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710847318.7A CN107706102B (zh) | 2017-09-19 | 2017-09-19 | 晶圆背面减薄工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710847318.7A CN107706102B (zh) | 2017-09-19 | 2017-09-19 | 晶圆背面减薄工艺方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107706102A CN107706102A (zh) | 2018-02-16 |
| CN107706102B true CN107706102B (zh) | 2020-06-09 |
Family
ID=61172995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710847318.7A Active CN107706102B (zh) | 2017-09-19 | 2017-09-19 | 晶圆背面减薄工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107706102B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108436604B (zh) * | 2018-04-23 | 2020-12-08 | 苏试宜特(上海)检测技术有限公司 | 应用于低介电材质覆晶芯片的防脱层研磨方法 |
| CN111863596B (zh) * | 2020-07-21 | 2023-05-26 | 绍兴同芯成集成电路有限公司 | 一种晶圆的铜柱与厚膜镀铜结构的制造工艺 |
| CN112635300B (zh) * | 2020-12-18 | 2022-07-05 | 华虹半导体(无锡)有限公司 | 晶圆背面减薄工艺方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE59402986D1 (de) * | 1993-07-27 | 1997-07-10 | Siemens Ag | Verfahren zur Herstellung eines Halbleiterschichtaufbaus mit planarisierter Oberfläche und dessen Verwendung bei der Herstellung eines Bipolartransistors sowie eines DRAM |
| JP2001284302A (ja) * | 2000-03-30 | 2001-10-12 | Toshiba Corp | 半導体装置の製造方法 |
| JP2011159694A (ja) * | 2010-01-29 | 2011-08-18 | Hitachi Chem Co Ltd | 半導体装置の製造方法、それにより得られる半導体装置及びそれに用いるダイシングフィルム一体型チップ保護フィルム |
| CN104752189A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 一种wlcsp晶圆背面减薄工艺 |
-
2017
- 2017-09-19 CN CN201710847318.7A patent/CN107706102B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN107706102A (zh) | 2018-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107706102B (zh) | 晶圆背面减薄工艺方法 | |
| JP5381420B2 (ja) | 半導体装置 | |
| CN102315281B (zh) | 肖特基二极管及其制作方法 | |
| CN106601826B (zh) | 一种快恢复二极管及其制作方法 | |
| CN111106168B (zh) | 半导体器件的终端耐压结构、半导体器件及其制造方法 | |
| CN106024634B (zh) | 带静电放电保护二极管结构的功率晶体管及其制造方法 | |
| CN112133699A (zh) | 有源区域结构与其形成方法 | |
| CN103594524A (zh) | 肖特基二极管及其制作方法 | |
| CN108766968A (zh) | 一种低衬底损耗的体硅cmos结构及制作方法 | |
| US8912621B1 (en) | Trench schottky devices | |
| US8049273B2 (en) | Semiconductor device for improving the peak induced voltage in switching converter | |
| JP5768885B2 (ja) | 半導体装置の製造方法 | |
| CN106783952A (zh) | 一种沟槽栅igbt器件 | |
| CN209804659U (zh) | 一种igbt芯片的产品结构 | |
| US9190976B2 (en) | Passive device cell and fabrication process thereof | |
| JP2003332588A (ja) | 半導体素子 | |
| JP2009289866A (ja) | 半導体装置の製造方法 | |
| JP4194841B2 (ja) | 半導体装置配置 | |
| CN109755174A (zh) | Bcd器件深沟槽隔离方法 | |
| CN111293171A (zh) | 一种igbt芯片的设计结构、产品结构及其制造方法 | |
| CN203631566U (zh) | 肖特基二极管 | |
| CN109841577B (zh) | 芯片及其制造方法、晶圆结构 | |
| CN109256422B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN208835064U (zh) | 半导体器件结构 | |
| WO2023283879A1 (zh) | 一种半导体器件版图结构及半导体器件形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |