CN111106168B - 半导体器件的终端耐压结构、半导体器件及其制造方法 - Google Patents
半导体器件的终端耐压结构、半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN111106168B CN111106168B CN201811259338.3A CN201811259338A CN111106168B CN 111106168 B CN111106168 B CN 111106168B CN 201811259338 A CN201811259338 A CN 201811259338A CN 111106168 B CN111106168 B CN 111106168B
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- plates
- voltage
- oxide layer
- polysilicon field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 45
- 229920005591 polysilicon Polymers 0.000 claims abstract description 36
- 239000003990 capacitor Substances 0.000 claims abstract description 5
- 230000008021 deposition Effects 0.000 claims abstract description 4
- 239000002184 metal Substances 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 17
- 238000001259 photo etching Methods 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 14
- 238000012545 processing Methods 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 6
- 238000001465 metallisation Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- 238000005224 laser annealing Methods 0.000 claims description 3
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 abstract description 10
- 238000013461 design Methods 0.000 description 7
- 230000005684 electric field Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 210000003850 cellular structure Anatomy 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000003137 locomotive effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种半导体器件的终端耐压结构、半导体器件及其制造方法，包括氧化层和多个多晶硅场板，所述多晶硅场板包括横板、垂直设置于横板端部的直板，所述多晶硅场板横向间隔排列设置于氧化层中，且横板同一平面布置、相邻的两多晶硅场板的直板间形成电容器，运用本发明所述的***终耐压结构可以有效的降低***终端耐压结构占用的面积，进而降低整个功率半导体器件的生产成本，增加竞争力，同时，本发明采用特殊形状的多晶硅场板结构，增大了相邻多晶硅场板间的作用面积，有效的增大了板间电容，使得耐压更稳定，且多晶硅场板仅需一次多晶硅沉积步骤即可完成，其生产效率高、成本低。
Description
技术领域
本发明属于半导体器件技术领域，具体涉及一种半导体器件的终端耐压结构、半导体器件及其制造方法。
背景技术
以IGBT、MOSFET为代表的功率半导体器件是当今电力电子领域的主流器件，是弱电控制强电的关键器件，广泛应用于各种功率控制电路、驱动电路等电路中，尤其是在各种变频电机、光伏逆变及智能电网、新能源汽车、电力机车牵引驱动等领域有着不可替代的作用。
半导体工艺采用平面型终端结构，结的深度较浅、结边缘弯曲使得耐压降低、稳定性差，器件容易被破坏。为了提高器件耐压及耐压稳定性，通常在器件边界处采取措施即终端保护技术来减小表面电场强度，提高功率半导体器件的击穿电压，功率半导体器件一般由有源区元胞结构和***终端耐压结构组成，有源区决定了器件能够承受的电流大小，而***终端结构则对器件的耐压起着决定性的作用，常用的终端结构有以下几种：场板、场限环、结终端扩展和横向变掺杂。传统设计上的功率半导体器件在终端耐压结构的设计上多采用多场限环结合场板的设计，场限环掺杂上多采用重掺杂，二者结合使用时可有效抑制主结边缘曲率效应引起的电场集中，从而提高耐压，并且与集成电路工艺兼容，虽然这种设计能够最大限度的保证器件的可靠性，实现器件的耐压能力，同时对工艺制造的要求也相对较低，但是这种设计方式，其终端耐压结构所占用的面积非常之大，且对电流没有贡献。因此，设计出一种既能保证耐压要求、又能保证可靠性要求，同时还能缩减占用面积的终端耐压结构成为现在亟待解决的问题。
发明内容
本发明的目的于在保持相同耐压性能的前提下，解决传统***终端耐压结构占用面积过大的问题，提供了一种半导体器件的终端耐压结构、半导体器件及其制造方法。
为实现上述目的，本发明采用的技术方案如下：一种半导体器件的终端耐压结构，包括氧化层和多个多晶硅场板，所述多晶硅场板包括横板、垂直设置于横板端部的直板，所述多晶硅场板横向间隔排列设置于氧化层中，相邻的两多晶硅场板的直板间形成电容器。
进一步的，所述多晶硅场板设置有4～16个。
进一步的，所述相邻两个多晶硅场板的距离为2～40um。
进一步的，所述直板设置有两道，分别布置于横板的两端。
进一步的，所述多晶硅场板横截面的形状为U形结构。
进一步的，所述横板同一平面布置。
一种耐压半导体器件，包括上述的半导体器件的终端耐压结构，还包括外延层、两金属层，所述外延层两端设有P-阱区、N+阱区，所述两金属层分别与位于左、右最外侧的两个多晶硅场板相连。
进一步的，所述与金属层相连的多晶硅场板的直板设有横向支撑板。
进一步的，所述的半导体器件包括MOSFET、IGBT、FRD中的任意一种。
一种耐压半导体器件的制造方法，制造上述的耐压半导体器件，方法如下：
准备半导体硅外延晶圆，制成衬底，在衬底表面生长外延层；
对耐压终端进行光刻、注入、扩散推阱；
对外延层进行热氧化生成氧化层；
对有源区进行光刻，对氧化层刻蚀，并进行有源区处理；
继续热氧化生成栅氧化层；
在栅氧化层上沉积多晶硅，进行多晶硅掺杂、光刻、刻蚀处理，形成多晶硅场板；
P-阱区、N+阱区注入及推阱扩散；
沉积氧化层形成介质层，并对介质层光刻及刻蚀；
在介质层上方沉积金属层，进行正面金属化。
进一步的，所述有源区处理包括硬掩膜沉积、沟槽光刻、硬掩膜刻蚀、沟槽刻蚀、硬掩膜去除、沟槽表面处理。
进一步的，所述正面金属化处理包括金属溅射、金属光刻及刻蚀、金属合金。
进一步的，所述正面金属化之后，在金属层及氧化层上沉积或涂布钝化层。
进一步的，还包括晶圆背面工艺处理。
进一步的，所述晶圆背面工艺处理包括背面减薄、背面注入、热退火或者激光退火、辐照、背面金属溅射中的一种或多种。
由上述对本发明的描述可知，与现有技术相比，本发明提供的半导体器件的终端耐压结构及半导体器件，运用本发明所述的***终耐压结构可以有效的降低***终端耐压结构占用的面积，进而降低整个功率半导体器件的生产成本，增加竞争力，同时，本发明采用特殊形状的多晶硅场板结构，增大了相邻多晶硅场间的作用面积，有效的增大了板间电容，使得耐压跟稳定，且多晶硅场板仅需一次多晶硅沉积步骤即可完成，其生产效率高、成本低。
附图说明
图1为本发明半导体器件的终端耐压结构示意图；
图2为本发明耐压半导体器件结构示意图之一；
图3为本发明耐压半导体器件结构示意图之二；
图4为S5实施后，耐压终端结构形貌示意图；
图5为S6实施后，耐压终端结构形貌示意图；
图6、图7为S7实施后，耐压终端结构形貌示意图；
图8为S8实施后，耐压终端结构形貌示意图。
具体实施方式
以下将结合本发明实施例中的附图对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。
如图1所示，一种半导体器件的终端耐压结构，包括氧化层1和多个多晶硅场板2；
多晶硅场板2包括横板21、垂直设置于横板端部的直板22，增大电容器的对应面积，有效的增大了板间电容，更加耐压，所述多晶硅场板横向间隔排列设置于氧化层1中，相邻的两多晶硅场板的直板22间形成电容器，所述直板设置有两道，分别布置于横板的两端，作为优选的，可直接将多晶硅场板横截面的形状为U形结构，横板21同一平面布置，更能有效增大板件电容，所述多晶硅场板设置有4～16个，相邻两个多晶硅场板的距离为2～40um，能有效将电场从所需的高压逐步降低至0，防止击穿，且有效降低了***终端耐压结构的占用面积，采用计算机设计仿真技术对本发明所描述的耐压终端结构进行仿真验证，其整个耐压终端的长度小于200微米，而传统的耐压终端结构长度约在300微米左右，降低整个功率半导体器件的生产成本，增加竞争力。
如图2、图3所示，一种耐压半导体器件，包括上述的半导体器件的终端耐压结构10，还包括外延层20、两金属层30，所述外延层20两端设有P-阱区40、N+阱区50，所述两金属层30分别与位于左、右最外侧的两个多晶硅场板2相连，还可以包括钝化层，所述钝化层覆盖于金属层30和氧化层上，保护金属层30和氧化层，与金属层30相连的多晶硅场板的直板22连接有横向支撑板23，增加了与金属层30的支撑和连接，与金属层相连的左右两多晶硅场板的结构可以相同，也可以不同，可以用于制作Power MOSFET、IGBT以及FRD等功率半导体器件。
一种耐压半导体器件的制造方法，制造上述的耐压半导体器件，包括以下步骤：
S1：准备半导体硅外延晶圆，制成衬底，在衬底表面生长外延层；
S2：对耐压终端进行光刻、注入、扩散推阱；
S3：对外延层进行热氧化生成氧化层；
S4：对有源区进行光刻，对氧化层刻蚀，并进行有源区处理，有源区处理包括硬掩膜沉积、沟槽光刻、硬掩膜刻蚀、沟槽刻蚀、硬掩膜去除、沟槽表面处理；
S5：继续热氧化生成栅氧化层，如图4所示；
S6：在栅氧化层上沉积多晶硅，进行多晶硅掺杂、光刻、刻蚀处理，形成多晶硅场板，如图5所示；
S7：P-阱区、N+阱区注入及推阱扩散，如图6、图7所示；
S8：沉积氧化层形成介质层，并对介质层光刻及刻蚀，如图8所示；
S9：在介质层上方沉积金属层，进行正面金属化，包括金属溅射、金属光刻及刻蚀、金属合金，正面金属化处理后在金属层及氧化层上沉积或涂布钝化层，保护金属层和氧化层，对于器件要求不高的，可以不用沉积或涂布钝化层；
S10：晶圆背面工艺处理，包括背面减薄、背面注入、热退火或者激光退火、辐照、背面金属溅射等。
本发明提供的半导体器件的终端耐压结构及半导体器件，运用本发明所述的***终耐压结构可以有效的降低***终端耐压结构占用的面积，进而降低整个功率半导体器件的生产成本，增加竞争力，同时，本发明采用特殊形状的多晶硅场板结构，增大了相邻多晶硅场间的作用面积，有效的增大了板间电容，使得耐压跟稳定，且多晶硅场板仅需一次多晶硅沉积步骤即可完成，其生产效率高、成本低。
上述仅为本发明的若干具体实施方式，但本发明的设计构思并不局限于此，凡利用此构思对本发明进行非实质性的改动，均应属于侵犯本发明保护范围的行为。
Claims (14)
1.一种半导体器件的终端耐压结构，包括氧化层和多个多晶硅场板，其特征在于：所述多晶硅场板包括横板、垂直设置于横板端部的直板，所述多晶硅场板横向间隔排列设置于氧化层中，相邻的两多晶硅场板的直板间形成电容器；所述多晶硅场板横截面的形状为U形结构。
2.根据权利要求1所述的半导体器件的终端耐压结构，其特征在于：所述多晶硅场板设置有4～16个。
3.根据权利要求1所述的半导体器件的终端耐压结构，其特征在于：所述相邻两个多晶硅场板的距离为2～40um。
4.根据权利要求1所述的半导体器件的终端耐压结构，其特征在于：所述直板设置有两道，分别布置于横板的两端。
5.根据权利要求1所述的半导体器件的终端耐压结构，其特征在于：所述横板同一平面布置。
6.一种耐压半导体器件，其特征在于：包括权利要求1-5任意一项所述的半导体器件的终端耐压结构，还包括外延层、两金属层，所述外延层两端设有P-阱区、N+阱区，所述两金属层分别与位于左、右最外侧的两个多晶硅场板相连。
7.根据权利要求6所述的耐压半导体器件，其特征在于：所述与金属层相连的多晶硅场板的直板设有横向支撑板。
8.根据权利要求6所述的耐压半导体器件，其特征在于：所述的半导体器件包括MOSFET、IGBT、FRD中的任意一种。
9.一种耐压半导体器件的制造方法，其特征在于，制造权利要求6-8任意一项所述的耐压半导体器件，方法如下：
准备半导体硅外延晶圆，制成衬底，在衬底表面生长外延层；
对耐压终端进行光刻、注入、扩散推阱；
对外延层进行热氧化生成氧化层；
对有源区进行光刻，对氧化层刻蚀，并进行有源区处理；
继续热氧化生成栅氧化层；
在栅氧化层上沉积多晶硅，进行多晶硅掺杂、光刻、刻蚀处理，形成多晶硅场板；
P-阱区、N+阱区注入及推阱扩散；
沉积氧化层形成介质层，并对介质层光刻及刻蚀；
在介质层上方沉积金属层，进行正面金属化。
10.根据权利要求9所述的耐压半导体器件的制造方法，其特征在于：所述有源区处理包括硬掩膜沉积、沟槽光刻、硬掩膜刻蚀、沟槽刻蚀、硬掩膜去除、沟槽表面处理。
11.根据权利要求9所述的耐压半导体器件的制造方法，其特征在于：所述正面金属化处理包括金属溅射、金属光刻及刻蚀、金属合金。
12.根据权利要求9所述的耐压半导体器件的制造方法，其特征在于：所述正面金属化之后，在金属层及氧化层上沉积或涂布钝化层。
13.根据权利要求9或12所述的耐压半导体器件的制造方法，其特征在于：还包括晶圆背面工艺处理。
14.根据权利要求13所述的耐压半导体器件的制造方法，其特征在于：所述晶圆背面工艺处理包括背面减薄、背面注入、热退火或者激光退火、辐照、背面金属溅射中的一种或多种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811259338.3A CN111106168B (zh) | 2018-10-26 | 2018-10-26 | 半导体器件的终端耐压结构、半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811259338.3A CN111106168B (zh) | 2018-10-26 | 2018-10-26 | 半导体器件的终端耐压结构、半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111106168A CN111106168A (zh) | 2020-05-05 |
| CN111106168B true CN111106168B (zh) | 2022-07-01 |
Family
ID=70417998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811259338.3A Active CN111106168B (zh) | 2018-10-26 | 2018-10-26 | 半导体器件的终端耐压结构、半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111106168B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111554741A (zh) * | 2020-05-13 | 2020-08-18 | 丽晶美能（北京）电子技术有限公司 | 功率半导体器件的制备方法 |
| CN111554740A (zh) * | 2020-05-13 | 2020-08-18 | 丽晶美能（北京）电子技术有限公司 | 功率半导体器件 |
| CN112271210B (zh) * | 2020-10-22 | 2023-04-21 | 吉林华微电子股份有限公司 | 半导体功率及其制作方法 |
| CN113809161B (zh) * | 2021-10-15 | 2022-06-24 | 捷捷微电(无锡)科技有限公司 | 一种超高压vdmos集成电路芯片及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010050147A (ja) * | 2008-08-19 | 2010-03-04 | Panasonic Corp | 半導体装置 |
| JP2014003200A (ja) * | 2012-06-20 | 2014-01-09 | Renesas Electronics Corp | 縦型パワーｍｏｓｆｅｔおよび半導体装置 |
| CN103700650A (zh) * | 2012-07-27 | 2014-04-02 | 英飞凌科技奥地利有限公司 | 半导体元件和制造半导体元件的方法 |
| CN106067415A (zh) * | 2015-04-24 | 2016-11-02 | 富士电机株式会社 | 碳化硅半导体装置的制造方法 |
| CN106653824A (zh) * | 2016-10-19 | 2017-05-10 | 珠海格力电器股份有限公司 | 一种沟槽型金属氧化物半导体功率器件及其制作方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0122121D0 (en) * | 2001-09-13 | 2001-10-31 | Koninkl Philips Electronics Nv | Edge termination in a trench-gate mosfet |
| JP5376365B2 (ja) * | 2009-04-16 | 2013-12-25 | 三菱電機株式会社 | 半導体装置 |
| JP5509908B2 (ja) * | 2010-02-19 | 2014-06-04 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| KR101955055B1 (ko) * | 2014-11-28 | 2019-03-07 | 매그나칩 반도체 유한회사 | 전력용 반도체 소자 및 그 소자의 제조 방법 |
| CN104638020A (zh) * | 2015-02-15 | 2015-05-20 | 电子科技大学 | 一种基于外延的垂直型恒流二极管及其制造方法 |
| CN104900702A (zh) * | 2015-05-08 | 2015-09-09 | 西安西奈电子科技有限公司 | 一种纵向高压半导体器件 |
-
2018
- 2018-10-26 CN CN201811259338.3A patent/CN111106168B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010050147A (ja) * | 2008-08-19 | 2010-03-04 | Panasonic Corp | 半導体装置 |
| JP2014003200A (ja) * | 2012-06-20 | 2014-01-09 | Renesas Electronics Corp | 縦型パワーｍｏｓｆｅｔおよび半導体装置 |
| CN103700650A (zh) * | 2012-07-27 | 2014-04-02 | 英飞凌科技奥地利有限公司 | 半导体元件和制造半导体元件的方法 |
| CN106067415A (zh) * | 2015-04-24 | 2016-11-02 | 富士电机株式会社 | 碳化硅半导体装置的制造方法 |
| CN106653824A (zh) * | 2016-10-19 | 2017-05-10 | 珠海格力电器股份有限公司 | 一种沟槽型金属氧化物半导体功率器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111106168A (zh) | 2020-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111106168B (zh) | 半导体器件的终端耐压结构、半导体器件及其制造方法 | |
| CN106601826B (zh) | 一种快恢复二极管及其制作方法 | |
| CN106252390A (zh) | 一种沟槽‑场限环复合终端结构及其制备方法 | |
| CN111211175A (zh) | 一种快恢复二极管器件结构及其制作方法 | |
| CN110957371A (zh) | 一种低导通电阻的中低压平面栅vdmos器件及其制造工艺 | |
| CN112216743A (zh) | 沟槽功率半导体器件及制造方法 | |
| CN110534559B (zh) | 一种碳化硅半导体器件终端及其制造方法 | |
| CN111106043B (zh) | 功率半导体器件元胞结构、其制备方法及功率半导体器件 | |
| CN103681811A (zh) | 一种非完全发射区的绝缘栅双极晶体管及其制备方法 | |
| CN211789033U (zh) | 一种快恢复二极管器件结构 | |
| CN113224135A (zh) | 一种高雪崩耐量的屏蔽栅mosfet器件及其制作方法 | |
| CN112652536B (zh) | 一种低导通压降平面栅igbt的制备方法 | |
| CN105097543A (zh) | 一种沟槽型vdmos器件及其制造方法 | |
| CN103681814A (zh) | 一种背部沟槽结构绝缘栅双极晶体管及其制备方法 | |
| CN113451401A (zh) | 一种异型槽分离栅igbt结构及其制造方法 | |
| CN113571578A (zh) | 一种带载流子存储层的igbt结构及其制造方法 | |
| CN107863341B (zh) | 复合型沟槽mos器件及其制造方法 | |
| CN107863386B (zh) | 集成tmbs结构的沟槽mos器件及其制造方法 | |
| CN214956891U (zh) | 一种高雪崩耐量的屏蔽栅mosfet器件 | |
| CN111180405A (zh) | 一种元胞结构及其制备方法、功率半导体器件及电子设备 | |
| CN110299401A (zh) | 一种vdmos及其制造方法 | |
| CN116313807B (zh) | 一种双层侧墙结构的超结功率mosfet器件的制备方法及超结功率mosfet器件 | |
| CN217903127U (zh) | 一种屏蔽栅功率mosfet | |
| CN216145624U (zh) | 一种异型槽分离栅igbt结构 | |
| CN211088282U (zh) | 一种快恢复二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200915 Address after: 519015 Room 1001, Lianshan Lane, Jida Jingshan Road, Xiangzhou District, Zhuhai City, Guangdong Province Applicant after: Zhuhai Zero Boundary Integrated Circuit Co.,Ltd. Applicant after: GREE ELECTRIC APPLIANCES,Inc.OF ZHUHAI Address before: 519070 Guangdong city of Zhuhai Province Qianshan Applicant before: GREE ELECTRIC APPLIANCES,Inc.OF ZHUHAI |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |