CN107633829A - 一种复位电路、移位寄存器及其驱动方法、显示装置 - Google Patents

Abstract

本发明提供了一种复位电路、移位寄存器及其驱动方法、显示装置，涉及显示技术领域。本发明通过复位电路中的第一开关子电路、存储子电路、控制子电路和第二开关子电路，可向复位电路的第二端输出第一电平信号端的信号，在现有的栅极驱动电路中增加复位电路，当栅极驱动电路在扫描频率被切换时，即使没有复位信号端提供的复位信号对部分栅极驱动电路的输出端进行复位，也可通过复位电路实现复位功能，解决了栅极驱动电路在扫描频率被切换时造成部分行出现亮线的问题，提高显示装置的图像显示效果。

Description

一种复位电路、移位寄存器及其驱动方法、显示装置

技术领域

本发明涉及显示技术领域，特别是涉及一种复位电路、移位寄存器及其驱动方法、显示装置。

背景技术

随着液晶显示装置的普及，其被广泛应用于电视、手机和电脑等电子产品中。现有的液晶显示装置中，一般通过栅极驱动电路控制像素单元中薄膜晶体管的开启和关闭，从而完成液晶显示装置的行扫描，实现液晶显示装置的图像显示功能。

目前的栅极驱动电路逐行控制薄膜晶体管的开启和关闭，完成一帧画面数据的传输。在某些情况下，显示装置能够响应多种扫描频率。当栅极驱动电路以频率A逐行扫描到第m行时，扫描频率由频率A突然切换到频率B，频率A所对应的复位信号被刷新(即丢失)，而频率B对应的复位信号还未输出，导致部分栅极驱动电路的输出端将无法正常复位，且在一些情况下这部分栅极驱动电路一直无法正常接收切换扫描频率后的复位信号，进入死循环，造成部分行一直出现亮线，导致显示不良。

发明内容

本发明提供一种复位电路、移位寄存器及其驱动方法、显示装置，以解决现有的栅极驱动电路在扫描频率被切换时造成部分行出现亮线的问题。

为了解决上述问题，本发明公开了一种复位电路，包括：第一端、第二端、第一时钟信号端、第一电平信号端、第一开关子电路、存储子电路、控制子电路和第二开关子电路；

所述第一开关子电路分别与所述第一端和所述存储子电路连接，用于向所述存储子电路传输所述第一端的信号；

所述存储子电路分别与所述第一开关子电路和所述第一电平信号端连接，用于存储所述第一端的信号；

所述控制子电路与所述第一时钟信号端、所述存储子电路和所述第二开关子电路连接，用于在所述第一时钟信号端的控制下，将所述存储子电路存储的信号传输至所述第二开关子电路；

所述第二开关子电路与所述控制子电路、所述第一电平信号端和所述第二端连接，用于在所述控制子电路的控制下，向所述第二端输出所述第一电平信号端的信号。

为了解决上述问题，本发明还公开了一种移位寄存器，其特征在于，包括n个级联的栅极驱动电路，各行栅极驱动电路包括输入信号端、输出端、上拉节点和复位信号端；

第1级栅极驱动电路的输入信号端与触发信号线连接，第n-1级栅极驱动电路的输出端与第n级栅极驱动电路的输入信号端连接，第n级栅极驱动电路的输出端与第n-1级栅极驱动电路的复位信号端连接；所述n为大于1的正整数；

其中，第n级栅极驱动电路还包括第一时钟信号线、第一电平信号线，以及第一复位子电路，所述第一复位子电路为权利要求1所述的复位电路，所述第一复位子电路的第一端与所述第n级栅极驱动电路的输入信号端连接，所述第一复位子电路的第二端与所述第n级栅极驱动电路的上拉节点连接；

所述第一复位子电路的第一时钟信号端与所述第一时钟信号线连接；

所述第一复位子电路的第一电平信号端与所述第一电平信号线连接。

为了解决上述问题，本发明还公开了一种显示装置，包括上述的移位寄存器。

为了解决上述问题，本发明还公开了一种复位电路的驱动方法，包括：

第一阶段，在所述第一端的控制下，通过所述第一开关子电路向所述存储子电路传输所述第一端的信号；

第二阶段，所述控制子电路在所述第一时钟信号端的控制下，将所述存储子电路存储的信号传输至所述第二开关子电路，通过所述第二开关子电路向所述第二端输出所述第一电平信号端的信号。

为了解决上述问题，本发明还公开了一种移位寄存器的驱动方法，包括：

在触发信号的控制下，所述栅极驱动电路逐级依次输出；

在所述第n-1级栅极驱动电路输出时，通过所述第一开关子电路向所述存储子电路传输所述第n-1级栅极驱动电路的输出信号；

在所述第n级栅极驱动电路输出后，在所述第一时钟信号线的控制下，将所述第一电平信号输出至所述第n级栅极驱动电路的上拉节点。

与现有技术相比，本发明包括以下优点：

根据本发明的一种复位电路、移位寄存器及其驱动方法、显示装置，通过复位电路中的第一开关子电路、存储子电路、控制子电路和第二开关子电路，可向复位电路的第二端输出第一电平信号端的信号，在现有的栅极驱动电路中增加复位电路，当栅极驱动电路在扫描频率被切换时，即使没有复位信号端提供的复位信号对部分栅极驱动电路的输出端进行复位，也可通过复位电路实现复位功能，解决了栅极驱动电路在扫描频率被切换时造成部分行出现亮线的问题，提高显示装置的图像显示效果。

附图说明

图1示出了本发明实施例一提供的一种复位电路的示意图；

图2示出了本发明实施例一提供的另一种复位电路的示意图；

图3示出了本发明实施例二提供的一种复位电路的驱动方法的流程图；

图4示出了本发明实施例提供的栅极驱动电路对应的工作时序图；

图5示出了本发明实施例三提供的第一种栅极驱动电路的示意图；

图6示出了本发明实施例三提供的第二种栅极驱动电路的示意图；

图7示出了本发明实施例三提供的栅极驱动电路图；

图8示出了本发明实施例四提供的一种级联的栅极驱动电路的示意图；

图9示出了本发明图8中级联的栅极驱动电路对应的控制信号的时序图；

图10示出了本发明实施例四提供的另一种级联的栅极驱动电路的示意图；

图11示出了本发明图10中级联的栅极驱动电路对应的控制信号的时序图；

图12示出了本发明实施例五提供的一种移位寄存器的驱动方法的程图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

实施例一

参照图1，示出了本发明实施例一提供的一种复位电路的示意图。

该复位电路包括：第一端D1、第二端D2、第一时钟信号端CKR、第一电平信号端VSD、第一开关子电路11、存储子电路12、控制子电路13和第二开关子电路14；

所述第一开关子电路11分别与所述第一端D1和所述存储子电路12连接，用于向所述存储子电路12传输所述第一端D1的信号；

所述存储子电路12分别与所述第一开关子电路11和所述第一电平信号端VSD连接，用于存储所述第一端D1的信号；

所述控制子电路13与所述第一时钟信号端CKR、所述存储子电路12和所述第二开关子电路14连接，用于在所述第一时钟信号端CKR的控制下，将所述存储子电路12存储的信号传输至所述第二开关子电路14；

所述第二开关子电路14与所述控制子电路13、所述第一电平信号端VSD和所述第二端D2连接，用于在所述控制子电路13的控制下，向所述第二端D2输出所述第一电平信号端VSD的信号。

参照图2，示出了本发明实施例一提供的另一种复位电路的示意图。

该复位电路中，所述第一开关子电路11包括第一晶体管M1；所述第一晶体管M1的栅极和第一极均与所述第一端D1连接，所述第一晶体管M1的第二极与所述存储子电路12连接。

所述存储子电路12包括第一电容C1；所述第一电容C1的第一端与所述第一开关子电路11连接，所述第一电容C1的第二端与所述第一电平信号端VSD连接。

所述控制子电路13包括第二晶体管M2；所述第二晶体管M2的栅极与所述第一时钟信号端CKR连接，所述第二晶体管M2的第一极与所述存储子电路12连接，所述第二晶体管M2的第二极与所述二开关子电路14连接。

所述第二开关子电路14包括第三晶体管M3；所述第三晶体管M3的栅极与所述控制子电路13连接，所述第三晶体管M3的第一极与所述第二端D2连接，所述第三晶体管M3的第二极与所述第一电平信号端VSD连接。

可以理解的是，当第一开关子电路11包括第一晶体管M1，存储子电路12包括第一电容C1，控制子电路13包括第二晶体管M2，第二开关子电路14包括第三晶体管M3时，所述第一晶体管M1的栅极和第一极均与所述第一端D1连接，所述第一晶体管M1的第二极与所述第一电容C1的第一端连接；所述第一电容C1的第二端与所述第一电平信号端VSD连接；所述第二晶体管M2的栅极与所述第一时钟信号端CKR连接，所述第二晶体管M2的第一极与所述第一电容C1的第一端连接，所述第二晶体管M2的第二极与所述第三晶体管M3的栅极连接；所述第三晶体管M3的第一极与所述第二端D2连接，所述第三晶体管M3的第二极与所述第一电平信号端VSD连接。

其中，所述第一晶体管M1、所述第二晶体管M2和所述第三晶体管M3均为N型晶体管，且所述第一电平信号端VSD输出的第一电平信号为低电平。

在本发明实施例中，通过复位电路中的第一开关子电路、存储子电路、控制子电路和第二开关子电路，可向复位电路的第二端输出第一电平信号端的信号，在现有的栅极驱动电路中增加复位电路，当栅极驱动电路在扫描频率被切换时，即使没有复位信号端提供的复位信号对部分栅极驱动电路的输出端进行复位，也可通过复位电路实现复位功能，解决了栅极驱动电路在扫描频率被切换时造成部分行出现亮线的问题，提高显示装置的图像显示效果。

实施例二

参照图3，示出了本发明实施例二提供的一种复位电路的驱动方法的流程图。该复位电路的驱动方法用于驱动图1或图2所示的复位电路。

步骤301，第一阶段，在所述第一端的控制下，通过所述第一开关子电路向所述存储子电路传输所述第一端的信号。

参照图4，示出了本发明实施例提供的栅极驱动电路对应的工作时序图。

本发明实施例中，当栅极驱动电路包括复位电路时，且复位电路的第一端D1与输入信号端Input连接，所述复位电路的第二端D2与上拉节点PU连接。

在第一阶段T1中的T11子阶段，所述输入信号端Input对应的输入信号为高电平，所述第一时钟信号端CKR对应的第一时钟信号为低电平，在输入信号的控制下，第一开关子电路11打开，通过第一开关子电路11向存储子电路12传输输入信号。

在第一阶段T1中的T12子阶段，所述输入信号端Input对应的输入信号为低电平，所述第一时钟信号端CKR对应的第一时钟信号为低电平，第一开关子电路11关闭。

步骤302，第二阶段，所述控制子电路在所述第一时钟信号端的控制下，将所述存储子电路存储的信号传输至所述第二开关子电路，通过所述第二开关子电路向所述第二端输出所述第一电平信号端的信号。

本发明实施例中，在第二阶段T2，所述输入信号端Input对应的输入信号为低电平，所述第一时钟信号端CKR对应的第一时钟信号为高电平，在第一时钟信号端端CKR对应的第一时钟信号的控制下，控制子电路13打开，将存储子电路12存储的信号传输至第二开关子电路14，使得第二开关子电路14打开，将第一电平信号端VSD的信号输出至上拉节点PU，用于拉低上拉节点PU的电平。

本发明实施例中，通过复位电路中的第一开关子电路、存储子电路、控制子电路和第二开关子电路，可向复位电路的第二端输出第一电平信号端的信号，在现有的栅极驱动电路中增加复位电路，当栅极驱动电路在扫描频率被切换时，即使没有复位信号端提供的复位信号对部分栅极驱动电路的输出端进行复位，也可通过复位电路实现复位功能，解决了栅极驱动电路在扫描频率被切换时造成部分行出现亮线的问题，提高显示装置的图像显示效果。

实施例三

参照图5，示出了本发明实施例三提供的第一种栅极驱动电路的示意图。

该栅极驱动电路包括：第一复位子电路1、输入子电路2、输出子电路3、下拉控制子电路4和下拉子电路5。

所述第一复位子电路1为实施例一中的复位电路，所述第一复位子电路1的第一端D1(未在图5中示出)与输入信号端Input连接，所述第一复位子电路1的第二端D2(未在图5中示出)与上拉节点PU连接；当然，第一复位子电路1还与第一时钟信号端CKR、第一电平信号端VSD连接，用于在所述第一时钟信号端CKR的控制下向所述上拉节点PU输入复位信号。

所述输入子电路2与输入信号端Input、第二电平信号端VDS和上拉节点PU连接。

所述输出子电路3与所述上拉节点PU、第二时钟信号端CLK和输出端Out连接。

所述下拉控制子电路4与所述上拉节点PU、下拉节点PD、第三电平信号端VGH和第四电平信号端VGL连接。

所述下拉子电路5与所述上拉节点PU、所述下拉节点PD、所述第四电平信号端VGL和所述输出端Out连接。

其中，所述下拉控制子电路4用于控制下拉子电路5的开启和关闭，对下拉节点PD进行去噪，保证栅极驱动电路的稳定性；所述下拉子电路5用于拉低上拉节点PU和输出端Out的电平，对输出端Out的信号进行去噪。

在本发明的另一种实施例中，参照图6，示出了本发明实施例三提供的第二种栅极驱动电路的示意图。

该栅极驱动电路还包括：第二复位子电路6，所述第二复位子电路6与复位信号端Reset、所述上拉节点PU和所述第一电平信号端VSD连接。

具体的，参照图7，示出了本发明实施例三提供的栅极驱动电路图。

该栅极驱动电路中，第一复位子电路1为实施例一中的复位电路，且述第一复位子电路1的第一端D1(未在图7中示出)与输入信号端Input连接，所述第一复位子电路1的第二端D2(未在图7中示出)与上拉节点PU连接；所述第一复位子电路1包括第一晶体管M1、第一电容C1、第二晶体管M2和第三晶体管M3，所述第一晶体管M1的栅极和第一极均与所述输入信号端Input连接，所述第一晶体管M1的第二极与所述第一电容C1的第一端连接；所述第一电容C1的第二端与所述第一电平信号端VSD连接；所述第二晶体管M2的栅极与所述第一时钟信号端CKR连接，所述第二晶体管M2的第一极与所述第一电容C1的第一端连接，所述第二晶体管M2的第二极与所述第三晶体管M3的栅极连接；所述第三晶体管M3的第一极与所述上拉节点PU连接，所述第三晶体管M3的第二极与所述第一电平信号端VSD连接。

输入子电路2包括第四晶体管M4，所述第四晶体管M4的栅极与所述输入信号端Input连接，所述第四晶体管M4的第一极与所述第二电平信号端VDS连接，所述第四晶体管M4的第二极与所述上拉节点PU连接。

输出子电路3包括第二电容C2和第五晶体管M5。所述第二电容C2的第一端与所述上拉节点PU连接，所述第二电容C2的第二端与所述输出端Out连接；所述第五晶体管M5的栅极与所述上拉节点PU连接，所述第五晶体管M5的第一极与所述第二时钟信号端CLK连接，所述第五晶体管M5的第二极与所述输出端Out连接。

下拉控制子电路4包括第六晶体管M6、第七晶体管M7、第八晶体管M8和第九晶体管M9。所述第六晶体管M6的栅极和第一极均与所述第三电平信号端VGH连接，所述第六晶体管M6的第二极与所述第七晶体管M7的栅极连接；所述第七晶体管M7的第一极与所述第三电平信号端VGH连接，所述第七晶体管M7的第二极与所述下拉节点PD连接；所述第八晶体管M8的栅极与所述上拉节点PU连接，所述第八晶体管M8的第一极与所述第七晶体管M7的栅极连接，所述第八晶体管M8的第二极与所述第四电平信号端VGL连接；所述第九晶体管M9的栅极与所述上拉节点PU连接，所述第九晶体管M9的第一极与所述下拉节点PD连接，所述第九晶体管M9的第二极与所述第四电平信号端VGL连接。

下拉子电路5包括第十晶体管M10和第十一晶体管M11。所述第十晶体管M10的栅极与所述下拉节点PD连接，所述第十晶体管M10的第一极与所述上拉节点PU连接，所述第十晶体管M10的第二极与所述第四电平信号端VGL连接；所述第十一晶体管M11的栅极与所述下拉节点PD连接，所述第十一晶体管M11的第一极与所述输出端Out连接，所述第十一晶体管M11的第二极与所述第四电平信号端VGL连接。

当然，所述下拉子电路5还可以包括第十三晶体管M13，所述第十三晶体管M13的第一极与所述输出端Out连接，所述第十三晶体管M13的第二极与所述第四电平信号端VGL连接，当所述输出端Out的电平为低电平时，所述第十三晶体管M13的栅极与所述第二电平信号端VDS连接，当所述输出端Out的电平为高电平时，所述第十三晶体管M13的栅极与所述第一电平信号端VSD连接。所述第十三晶体管M13的作用与第十一晶体管M11的作用类似，都用于拉低输出端Out的电平，因此，在本发明实施例中，可以保留第十三晶体管M13，也可以不保留第十三晶体管M13。

第二复位子电路6包括第十二晶体管M12，所述第十二晶体管M12的栅极与复位信号端Reset连接，所述第十二晶体管M12的第一极与所述上拉节点PU连接，所述第十二晶体管M12的第二极与所述第一电平信号端VSD连接。

本发明实施例中，所述第一晶体管M1至所述第十二晶体管M12均为N型晶体管，当该栅极驱动电路包括第十三晶体管M13时，第十三晶体管M13也为N型晶体管，在栅极为高电平时导通，在栅极为低电平时关闭。为区分晶体管中除栅极以外的两极，将其中的漏极称为第一极，源极称为第二极。其中，第一电平信号端VSD输出的第一电平信号为低电平，第二电平信号端VDS输出的第二电平信号为高电平，第三电平信号端VGH输出的第三电平信号为高电平，第四电平信号端VGL输出的第四电平信号为低电平。

下面将结合图4所示的工作时序图，对图7所示的栅极驱动电路的工作过程进行简要说明。

第一阶段T1中的T11子阶段，所述输入信号端Input对应的输入信号为高电平，所述第二时钟信号端CLK对应的第二时钟信号为低电平，所述第一时钟信号端CKR对应的第一时钟信号为低电平，第四晶体管M4打开，在第二电平信号端VDS的作用下，上拉节点PU的电平被拉高，对第二电容C2进行充电；同时，由于输入信号端Input为高电平，第一晶体管M1打开，在输入信号端Input对应的输入信号的作用下，对第一电容C1进行充电；第三电平信号端VGH为高电平，第六晶体管M6打开，使得第七晶体管M7也打开，在第三电平信号端VGH的作用下，下拉节点PD的电平被拉高，但由于上拉节点PU的电平升高，使得第八晶体管M8和第九晶体管M9打开，则下拉节点PD的电平被拉低；此时，输出端Out为低电平，第十晶体管M10和第十一晶体管M11处于关闭状态。若栅极驱动电路中包括第十三晶体管M13，此时，第十三晶体管M13与第二电平信号端VDS连接，第十三晶体管M13打开，将输出端Out的电平拉低，对输出端Out的信号进行去噪；若栅极驱动电路中包括第十二晶体管M12时，第十二晶体管M12处于关闭状态。

在第一阶段T1中的T12子阶段，所述输入信号端Input对应的输入信号为低电平，所述第二时钟信号端CLK对应的第二时钟信号为高电平，所述第一时钟信号端CKR对应的第一时钟信号为低电平，第四晶体管M4关闭，第五晶体管M5打开，输出端Out被拉至高电平，该栅极驱动电路所连接的栅线对应的薄膜晶体管打开，由于第二电容C2的自举作用，使得上拉节点PU的电平进一步拉高；此时，第一晶体管M13关闭，第一电容C1开始放电，但由于第一时钟信号端CKR对应的第一时钟信号为低电平，第二晶体管M2处于关闭状态；此时，由于上拉节点PU的电平被进一步拉高，第六晶体管M6、第七晶体管M7、第八晶体管M8和第九晶体管M9打开，使得下拉节点PD保持低电平，第十晶体管M10和第十一晶体管M11处于关闭状态。若栅极驱动电路中包括第十三晶体管M13，此时，第十三晶体管M13与第一电平信号端VSD连接，第十三晶体管M13关闭；若栅极驱动电路中包括第十二晶体管M12时，第十二晶体管M12处于关闭状态。

在第二阶段T2，所述输入信号端Input对应的输入信号为低电平，所述第二时钟信号端CLK对应的第二时钟信号为低电平，所述第一时钟信号端CKR对应的第一时钟信号为高电平，在第一时钟信号端CKR对应的第一时钟信号作用下，第二晶体管M2打开，由于第一电容C1的放电作用，使得第三晶体管M3打开，在第一电平信号端VSD的作用下，将上拉节点PU的电平拉低，则第八晶体管M8和第九晶体管M9关闭，由于第六晶体管M6和第七晶体管M7打开，使得下拉节点PD的电平被拉高，从而使得第十晶体管M10和第十一晶体管M11打开，在第四电平信号端VGL的作用下，将上拉节点PU和输出端Out的电平拉低，该栅极驱动电路所连接的栅线对应的薄膜晶体管关闭；此时，第四晶体管M4、第五晶体管M5关闭。若栅极驱动电路中包括第十三晶体管M13，此时，第十三晶体管M13与第二电平信号端VDS连接，第十三晶体管M13打开，将输出端Out的电平拉低，对输出端Out的信号进行去噪；若栅极驱动电路中包括第十二晶体管M12时，当复位信号端Reset为高电平时，第十二晶体管M12打开，此时第十二晶体管M12的作用和第三晶体管M3相同，均可实现复位功能，但当复位信号端Reset为低电平或者复位信号端未输出信号时，第十二晶体管M12处于关闭状态，则可通过第三晶体管M3进行复位。

对于任意一行栅极驱动电路，当复位信号端Reset无法提供复位信号时，该栅极驱动电路所连接的栅线对应的薄膜晶体管处于打开状态，因此，需要在该栅极驱动电路中加入第一复位子电路1(如图6所示)，通过第一复位子电路来实现复位功能，将该栅极驱动电路输出端的电平拉低，则该栅极驱动电路所连接的栅线对应的薄膜晶体管关闭；此外，在栅极驱动电路中加入第一复位子电路1时，还可以去除第二复位子电路6(如图5所示)，简化电路结构；当复位信号端Reset可以提供复位信号时，则无需在该栅极驱动电路中加入第一复位子电路，与现有的栅极驱动电路的结构类似。

本发明实施例中，通过在现有的栅极驱动电路中增加第一复位子电路，向上拉节点输入复位信号，当栅极驱动电路在扫描频率被切换时，即使没有复位信号端提供的复位信号对部分栅极驱动电路的输出端进行复位，也可通过复位电路实现复位功能，解决了栅极驱动电路在扫描频率被切换时造成部分行出现亮线的问题，提高显示装置的图像显示效果。

实施例四

本发明实施例提供了一种移位寄存器，包括n个级联的栅极驱动电路，各行栅极驱动电路包括输入信号端Input、输出端Out、上拉节点PU和复位信号端Reset；

第1级栅极驱动电路的输入信号端Input与触发信号线连接，第n-1级栅极驱动电路的输出端Out与第n级栅极驱动电路的输入信号端Input连接，第n级栅极驱动电路的输出端Out与第n-1级栅极驱动电路的复位信号端Reset连接；所述n为大于1的正整数；

其中，第n级栅极驱动电路还包括第一时钟信号线、第一电平信号线，以及第一复位子电路1，所述第一复位子电路1为权利要求1所述的复位电路，所述第一复位子电路1的第一端D1与所述第n级栅极驱动电路的输入信号端Input连接，所述第一复位子电路的第二端D2与所述第n级栅极驱动电路的上拉节点PU连接；

所述第一复位子电路1的第一时钟信号端CKR与所述第一时钟信号线连接；

所述第一复位子电路1的第一电平信号端VSD与所述第一电平信号线连接。

参照图8，示出了本发明实施例四提供的一种级联的栅极驱动电路的示意图。

本发明实施例中，上述级联的栅极驱动电路对显示装置进行双边交叉驱动。集成电路提供的控制信号中包含了两种触发信号和8种时钟信号，两种触发信号分别为STV1和STV2，8种时钟信号分别为CLK1至CLK8。CLK1为第(8m-7)行栅极驱动电路提供时钟信号，CLK5为第(8m-3)行栅极驱动电路提供时钟信号；CLK2为第(8m-6)行栅极驱动电路提供时钟信号，CLK6为第(8m-2)行栅极驱动电路提供时钟信号；CLK3为第(8m-5)行栅极驱动电路提供时钟信号，CLK7为第(8m-1)行栅极驱动电路提供时钟信号；CLK4为第(8m-4)行栅极驱动电路提供时钟信号，CLK8为第(8m)行栅极驱动电路提供时钟信号；m为大于等于1的正整数。也即CLK1、CLK3、CLK5和CLK7为奇数行栅极驱动电路提供时钟信号，CLK2、CLK4、CLK6和CLK8为偶数行栅极驱动电路提供时钟信号，触发信号STV1用于触发当前画面帧的第1行栅极驱动电路和第3行栅极驱动电路，触发信号STV1还用于对上一画面帧的第2557行栅极驱动电路和第2559行栅极驱动电路提供复位信号，触发信号STV2用于触发当前画面帧的第2行栅极驱动电路和第4行栅极驱动电路，还用于对上一画面帧的第2558行栅极驱动电路和第2560行栅极驱动电路提供复位信号。

如图9所示，为本发明图8中级联的栅极驱动电路对应的控制信号的时序图。8种时钟信号包括四组互补的时钟信号，即CLK1和CLK5同频反相，CLK2和CLK6同频反相，CLK3和CLK7同频反相，CLK4和CLK8同频反相。

根据栅极驱动电路的级联关系，对于一组互补的时钟信号所连接的栅极驱动电路，第n-1级栅极驱动电路的输出端与第n级栅极驱动电路的输入信号端连接，第n级栅极驱动电路的输出端与第n-1级栅极驱动电路的复位信号端连接；所述n为大于1的正整数。可以理解的是，在此实施例中，n与m的值所代表的物理含义不同。

例如，对于CLK1和CLK5这一组时钟信号，其分别为第(8m-7)行栅极驱动电路和第(8m-3)行栅极驱动电路提供时钟信号，且第(8m-7)行栅极驱动电路的输出信号作为第(8m-3)行栅极驱动电路的输入信号，也就是说，第(8m-7)行栅极驱动电路的输出端与第(8m-3)行栅极驱动电路的输入信号端连接，相应的，第(8m-3)行栅极驱动电路的输出端与第(8m-7)行栅极驱动电路的复位信号端连接。因此，对于CLK1和CLK5这一组同频反向的时钟信号连接的栅极驱动电路，第(8m-7)行栅极驱动电路可以看作第n-1级栅极驱动电路，第(8m-3)行栅极驱动电路可以看作第n级栅极驱动电路。

第1行栅极驱动电路接收触发信号STV1后，在时钟信号CLK1为高电平时导通，同理，第3行栅极驱动电路接收触发信号STV1后，在时钟信号CLK3为高电平时导通。第1行栅极驱动电路的输出端Out1的信号作为第5行栅极驱动电路的输入信号，第5行栅极驱动电路接收输出端Out1的信号后，在时钟信号CLK5为高电平时导通，且第5行栅极驱动电路的输出端Out5的信号作为第1行栅极驱动电路的复位信号，第1行栅极驱动电路接收输出端Out5的信号后，对输出端Out1的信号进行复位；相应的，第3行栅极驱动电路的输出端Out3的信号作为第7行栅极驱动电路的输入信号，第7行栅极驱动电路接收输出端Out3的信号后，在时钟信号CLK7为高电平时导通，且第7行栅极驱动电路的输出端Out7的信号作为第3行栅极驱动电路的复位信号，第3行栅极驱动电路接收输出端Out7的信号后，对输出端Out3的信号进行复位。依次类推，第2559行栅极驱动电路的输出端Out2559的信号作为第2555行栅极驱动电路的复位信号，第2557行栅极驱动电路的输出端Out2557的信号作为第2553行栅极驱动电路的复位信号。

因此，在切换扫描频率后，对于第2557行栅极驱动电路和第2559行栅极驱动电路，上一扫描频率下的复位信号已经被取代，而下一扫描频率对应的复位信号还没到来，因此，第2557行栅极驱动电路和第2559行栅极驱动电路的输出一直为高电平，使得第2557行栅极驱动电路和第2559行栅极驱动电路所连接的栅线对应的薄膜晶体管一直打开，对于奇数行的像素单元，最后两行处于亮线状态。

同理，偶数行栅极驱动电路与奇数行栅极驱动电路的分析过程类似，在此不再详述。因此，第2558行栅极驱动电路和第2560行栅极驱动电路的输出一直为高电平，使得第2558行栅极驱动电路和第2560行栅极驱动电路所连接的栅线对应的薄膜晶体管一直打开，对于偶数行的像素单元，最后两行也处于亮线状态。

因此，本实施例中图8所示的级联的栅极驱动电路，在切换扫描频率后，会导致最后4行处于亮线状态，通过在最后4行的栅极驱动电路中增加第一复位子电路，第一复位子电路为实施例一中的复位电路1，向上拉节点输入复位信号，从而将最后4行的栅极驱动电路输出端的电平拉低，解决了扫描频率切换时造成的末端亮线问题，提高显示装置的图像显示效果。当然，还可以在每一行的栅极驱动电路中都增加第一复位子电路。

可以理解的是，在最后4行的栅极驱动电路中增加第一复位子电路时，还需要分别增加第一时钟信号线和第一电平信号线。第一时钟信号线与第一复位子电路的第一时钟信号端连接，用于给第一复位子电路的第一时钟信号端提供第一时钟信号，第一电平信号线与第一复位子电路的第一电平信号端连接，用于给第一复位子电路的第一电平信号端提供第一电平信号。为了节省布线空间，最后4行栅极驱动电路可以共用一根第一电平信号线。

对于除最后4行外的任意一行栅极驱动电路，其包括图7中的输入子电路2、输出子电路3、下拉控制子电路4、下拉子电路5和第二复位子电路6；对于最后4行的栅极驱动电路，其包括图7中的第一复位子电路1、输入子电路2、输出子电路3、下拉控制子电路4、下拉子电路5和第二复位子电路6，当然，也可以将第二复位子电路6去掉。

参照图10，示出了本发明实施例四提供的另一种级联的栅极驱动电路的示意图。

结合图11所示，本发明实施例中，控制信号中包含了一个触发信号和两种时钟信号，一种触发信号为STV1，两种同频反相的时钟信号CLK1和CLK2，CLK1为奇数行栅极驱动电路提供时钟信号，CLK2为偶数行栅极驱动电路提供时钟信号，触发信号STV1用于触发第1行栅极驱动电路，还用于对第2560行栅极驱动电路提供复位信号。

第1行(即第一级)栅极驱动电路接收触发信号STV1后，在时钟信号CLK1为高电平时导通，第1行栅极驱动电路的输出端Out1的信号作为第2行栅极驱动电路的输入信号，第2行(即第2级)栅极驱动电路接收输出端Out1的信号后，在时钟信号CLK2为高电平时导通，且第2行栅极驱动电路的输出端Out2的信号作为第1行栅极驱动电路的复位信号，第1行栅极驱动电路接收输出端Out2的信号后，对输出端Out1的信号进行复位。依次类推，第2560行(即第2560级)栅极驱动电路的输出端Out2560的信号作为第2559行(即第2559级)栅极驱动电路的复位信号。

因此，在切换扫描频率后，第2560行栅极驱动电路的复位信号丢失，第2560行栅极驱动电路的输出一直为高电平，最后一行处于亮线状态。

本实施例中图10所示的级联的栅极驱动电路，在切换扫描频率后，会导致最后一行处于亮线状态，通过在最后一行的栅极驱动电路中增加第一复位子电路，解决了扫描频率切换时造成的末端亮线问题，提高显示装置的图像显示效果。

可以理解的是，由于栅极驱动电路不同级联方式所组成的移位寄存器，在切换扫描频率后，出现末端亮线的行数应当与其包括的时钟信号组数相同。

以上只例举了一个栅极驱动电路驱动一整行栅线的情况，但对于大尺寸的显示装置，由于栅线的负载较大，为了正常开启栅线，一般会采用多边驱动，例如，对于一行栅线，左右两侧均会有一个栅极驱动电路对其进行充电，左右两侧的栅极驱动电路完全对称，且左右两侧对应的控制信号相同。因此当左右两侧分别包括一组时钟信号时，会在最后一行造成末端亮线的问题，因此，可在最后一行栅线对应的左右两侧的栅极驱动电路中，都增加第一复位子电路。

在本发明实施例中，通过在第n行栅极驱动电路中增加第一复位子电路，向上拉节点输入复位信号，当栅极驱动电路在扫描频率被切换时，即使没有复位信号端提供的复位信号对部分栅极驱动电路的输出端进行复位，也可通过复位电路实现复位功能，解决了栅极驱动电路在扫描频率被切换时造成部分行出现亮线的问题，提高显示装置的图像显示效果。

本发明实施例还提供了一种显示装置，包括上述的移位寄存器。

实施例五

参照图12，示出了本发明实施例五提供的一种移位寄存器的驱动方法的程图。该移位寄存器的驱动方法用于驱动实施例四所述的移位寄存器。

步骤1201，在触发信号的控制下，所述栅极驱动电路逐行依次输出。

本发明实施例中，移位寄存器包括n个级联的栅极驱动电路，第1行栅极驱动电路的输入信号端与触发信号线连接，当第1级栅极驱动电路的输入信号端接收到触发信号后，在第二时钟信号端CLK对应的第二时钟信号为高电平时导通，第1级栅极驱动电路的输出端Out1对应输出高电平。

第n-1级栅极驱动电路的输出端与第n级栅极驱动电路的输入信号端连接，第n级栅极驱动电路的输出端与第n-1级栅极驱动电路的复位信号端连接。

例如，图8所示的级联的栅极驱动电路，第(8m-7)行栅极驱动电路可以看作第n-1级栅极驱动电路，第(8m-3)行栅极驱动电路可以看作第n级栅极驱动电路，当m＝1时，第1行栅极驱动电路的输出端与第5行栅极驱动电路的输入信号端连接，第5行栅极驱动电路的输出端与第1行栅极驱动电路的复位信号端连接；第1行栅极驱动电路的输出端Out1对应输出高电平后，第5行栅极驱动电路接收输出端Out1的信号后，在时钟信号CLK5为高电平时导通，第5行栅极驱动电路的输出端Out5对应输出高电平，依次类推，在触发信号的控制下，栅极驱动电路逐行依次输出。

步骤1202，在所述第n-1级栅极驱动电路输出时，通过所述第一开关子电路向所述存储子电路传输所述第n-1级栅极驱动电路的输出信号。

本发明实施例中，在第n-1级栅极驱动电路输出时，第n级栅极驱动电路接收第n-1级栅极驱动电路的输出信号作为输入信号，第n-1级栅极驱动电路的输出信号为高电平时，第n级栅极驱动电路中的第一开关子电路11打开，向第n级栅极驱动电路中的存储子电路12传输第n-1级栅极驱动电路的输出信号。

例如，图8所示的级联的栅极驱动电路，第2555行栅极驱动电路为第n-1级栅极驱动电路，第2559行栅极驱动电路为第n级栅极驱动电路，第2555行栅极驱动电路的输出端Out2555的输出信号作为第2559行栅极驱动电路的输入信号，在第2559行栅极驱动电路中，输入信号为高电平时，第一开关子电路11打开，向存储子电路12传输第2555行栅极驱动电路的输出信号。

步骤1203，在所述第n级栅极驱动电路输出后，在所述第一时钟信号线的控制下，将所述第一电平信号输出至所述第n级栅极驱动电路的上拉节点。

本发明实施例中，针对第n级栅极驱动电路，在向存储子电路12传输第n-1级栅极驱动电路的输出信号后，第n级栅极驱动电路的输入信号为低电平，使得第一开关子电路11关闭，同时，第二时钟信号端CLK对应的第二时钟信号为高电平，使得输出子电路3打开，将第二时钟信号输出至第n级栅极驱动电路的输出端。

针对第n级栅极驱动电路，第一时钟信号线与第一时钟信号端连接，在第n级栅极驱动电路输出后，在所述第一时钟信号线的控制下，第一时钟信号端CKR接收的第一时钟信号为高电平，使得控制子电路13打开，将存储子电路12存储的信号传输至第二开关子电路14，使得第二开关子电路14打开，将第一电平信号端VSD的第一电平信号输出至上拉节点PU，拉低上拉节点PU的电平，使得下拉节点PD的电平升高，下拉子电路5开启，使得所述上拉节点PU和所述输出端Out的电平被拉低。

例如，图8所示的级联的栅极驱动电路，第2559行栅极驱动电路为第n级栅极驱动电路，在向存储子电路12传输第2555行栅极驱动电路的输出信号后，通过第2559行栅极驱动电路对应的输出子电路3，将第二时钟信号输出至第2559行栅极驱动电路的输出端；然后，通过第2559行栅极驱动电路中的控制子电路13，将存储子电路12存储的信号传输至第二开关子电路14，使得第二开关子电路14打开，将第一电平信号端VSD的第一电平信号输出至上拉节点PU，拉低上拉节点PU的电平，使得下拉节点PD的电平升高，下拉子电路5开启，使得第2559行栅极驱动电路中的上拉节点PU和输出端Out2559的电平被拉低。

本发明实施例中，在触发信号的控制下，所述栅极驱动电路逐级依次输出，在所述第n-1级栅极驱动电路输出时，通过所述第一开关子电路向所述存储子电路传输所述第n-1级栅极驱动电路的输出信号，在所述第n级栅极驱动电路输出后，在所述第一时钟信号线的控制下，将所述第一电平信号输出至所述第n级栅极驱动电路的上拉节点。通过在第n级栅极驱动电路中增加第一复位子电路，向上拉节点输入复位信号，当栅极驱动电路在扫描频率被切换时，即使没有复位信号端提供的复位信号对部分栅极驱动电路的输出端进级复位，也可通过复位电路实现复位功能，解决了栅极驱动电路在扫描频率被切换时造成部分级出现亮线的问题，提高显示装置的图像显示效果。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。

以上对本发明所提供的一种复位电路、移位寄存器及其驱动方法、显示装置，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种复位电路，其特征在于，包括：第一端、第二端、第一时钟信号端、第一电平信号端、第一开关子电路、存储子电路、控制子电路和第二开关子电路；

所述第一开关子电路分别与所述第一端和所述存储子电路连接，用于向所述存储子电路传输所述第一端的信号；

所述存储子电路分别与所述第一开关子电路和所述第一电平信号端连接，用于存储所述第一端的信号；

所述控制子电路与所述第一时钟信号端、所述存储子电路和所述第二开关子电路连接，用于在所述第一时钟信号端的控制下，将所述存储子电路存储的信号传输至所述第二开关子电路；

所述第二开关子电路与所述控制子电路、所述第一电平信号端和所述第二端连接，用于在所述控制子电路的控制下，向所述第二端输出所述第一电平信号端的信号。

2.根据权利要求1所述的复位电路，其特征在于，所述第一开关子电路包括第一晶体管；

所述第一晶体管的栅极和第一极均与所述第一端连接，所述第一晶体管的第二极与所述存储子电路连接。

3.根据权利要求1所述的复位电路，其特征在于，所述存储子电路包括第一电容；

所述第一电容的第一端与所述第一开关子电路连接，所述第一电容的第二端与所述第一电平信号端连接。

4.根据权利要求1所述的复位电路，其特征在于，所述控制子电路包括第二晶体管；

所述第二晶体管的栅极与所述第一时钟信号端连接，所述第二晶体管的第一极与所述存储子电路连接，所述第二晶体管的第二极与所述二开关子电路连接。

5.根据权利要求1所述的复位电路，其特征在于，所述第二开关子电路包括第三晶体管；

所述第三晶体管的栅极与所述控制子电路连接，所述第三晶体管的第一极与所述第二端连接，所述第三晶体管的第二极与所述第一电平信号端连接。

6.根据权利要求2-5中任一项所述的复位电路，其特征在于，所述第一晶体管、所述第二晶体管和所述第三晶体管均为N型晶体管。

7.一种移位寄存器，其特征在于，包括n个级联的栅极驱动电路，各行栅极驱动电路包括输入信号端、输出端、上拉节点和复位信号端；

第1级栅极驱动电路的输入信号端与触发信号线连接，第n-1级栅极驱动电路的输出端与第n级栅极驱动电路的输入信号端连接，第n级栅极驱动电路的输出端与第n-1级栅极驱动电路的复位信号端连接；所述n为大于1的正整数；

其中，第n级栅极驱动电路还包括第一时钟信号线、第一电平信号线，以及第一复位子电路，所述第一复位子电路为权利要求1所述的复位电路，所述第一复位子电路的第一端与所述第n级栅极驱动电路的输入信号端连接，所述第一复位子电路的第二端与所述第n级栅极驱动电路的上拉节点连接；

所述第一复位子电路的第一时钟信号端与所述第一时钟信号线连接；

所述第一复位子电路的第一电平信号端与所述第一电平信号线连接。

8.一种显示装置，其特征在于，包括如权利要求7所述的移位寄存器。

9.一种复位电路的驱动方法，其特征在于，应用于驱动权利要求1所述的复位电路，所述驱动方法，包括：

第一阶段，在所述第一端的控制下，通过所述第一开关子电路向所述存储子电路传输所述第一端的信号；

第二阶段，所述控制子电路在所述第一时钟信号端的控制下，将所述存储子电路存储的信号传输至所述第二开关子电路，通过所述第二开关子电路向所述第二端输出所述第一电平信号端的信号。

10.一种移位寄存器的驱动方法，其特征在于，应用于驱动权利要求7所述的移位寄存器，所述驱动方法包括：

在触发信号的控制下，所述栅极驱动电路逐级依次输出；

在所述第n-1级栅极驱动电路输出时，通过所述第一开关子电路向所述存储子电路传输所述第n-1级栅极驱动电路的输出信号；

在所述第n级栅极驱动电路输出后，在所述第一时钟信号线的控制下，将所述第一电平信号输出至所述第n级栅极驱动电路的上拉节点。