CN107452689A - 三维***级封装应用的内嵌扇出型硅转接板及制作方法 - Google Patents

三维***级封装应用的内嵌扇出型硅转接板及制作方法 Download PDF

Info

Publication number
CN107452689A
CN107452689A CN201710826807.4A CN201710826807A CN107452689A CN 107452689 A CN107452689 A CN 107452689A CN 201710826807 A CN201710826807 A CN 201710826807A CN 107452689 A CN107452689 A CN 107452689A
Authority
CN
China
Prior art keywords
metal interconnection
interconnection layer
layer
silicon substrate
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710826807.4A
Other languages
English (en)
Inventor
马盛林
蔡涵
李继伟
罗荣峰
颜俊
龚丹
夏雁鸣
秦利锋
王玮
陈兢
金玉丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen University
Original Assignee
Xiamen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen University filed Critical Xiamen University
Priority to CN201710826807.4A priority Critical patent/CN107452689A/zh
Publication of CN107452689A publication Critical patent/CN107452689A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种三维***级封装应用的内嵌扇出型硅转接板结构，在硅基板正面设侧壁具有一定坡度的凹腔，背面设延伸至凹腔底部的垂直互联结构，垂直互联结构包括若干互相独立的导电柱；硅基板的正面以及凹腔的侧壁和底部设有第一金属互联层以用于与置于凹腔内的微电子芯片焊盘连接以及制作正面引出端；硅基板的背面设有第二金属互联层以用于制作背面引出端，第一金属互联层与第二金属互联层分别与硅基板绝缘设置，导电柱电性连接所述第一金属互联层与第二金属互联层。本发明还公开了其制作方法及在封装上的应用，利用凹腔结合垂直互联结构，从而在满足高密度、小尺寸、低成本的基础上进一步实现三维***封装的应用，提高产品性能。

Description

三维***级封装应用的内嵌扇出型硅转接板及制作方法
技术领域
本发明涉及微电子封装领域，更具体的涉及一种面向三维***级封装应用的新型内嵌扇出型硅转接板结构及制作方法。
背景技术
随着集成电路制造业的快速发展，芯片尺寸向密度更高，速度更快、尺寸更小、成本更低等方向发展，传统的扇入型晶圆级封装已不能满足互连的要求，然而扇出型圆片级封装由于具有小型化、低成本和高集成度等优点，因此扇出型圆片级封装(FOWLP)应运而生，其最适合高要求的移动或无线市场，并进一步促进了高性能、小尺寸市场的发展。
2004年英飞凌发明扇出型圆片级封装(FOWLP)专利，并于2008年提出晶圆级扇出eWLB封装技术，标准的eWLB工艺流程如下：首先在一个载片上贴膜，然后把芯片焊盘面朝下放置于膜上；使用圆片级注塑工艺，将芯片埋入到模塑料中；固化模塑料，移除载片；之后对埋有芯片的模塑料圆片进行晶圆级工艺；在芯片焊盘暴露的一侧进行钝化、金属再布线、制备凸点底部金属层，植球，最后切片完成封装。与此同时，国际上关于Fan-Out圆片级封装的其他封装新技术如雨后春笋般出现，如台积电基于Die Up结构提出的整合扇出型InFO(Integrated Fan-Out)WLP技术、AMKOR基于RDL-First结构提出的SWIFT封装等新技术均使得Fan-Out圆片级封装技术得到进一步的发展。
英飞凌所提出的扇出型封装技术不仅解决微电子芯片小型化尺寸的要求以及I/O数目的需求，而且相对于传统IC封装，扇出型封装将多个芯片组合进单一封装中，解决了线路雍塞的问题；同时扇出型封装无须中介板，在成本上亦低于传统IC封装技术。但是传统的晶圆级扇出封装技术虽具有金属走线尺寸小、线路精确的优势，但却由于翘曲及热应力匹配等问题不能达到面板级扇出封装的封装效率及其对应的低成本目标。
为了解决传统扇出型圆片级封装工艺中所出现的模塑料圆片的翘曲问题及热应力匹配问题，华天昆山开发了嵌入硅基板扇出型封装技术(eSiFO)。其使用硅基板为载体，通过在硅基板上刻蚀凹槽，将芯片正面向上放置且固定于凹槽内，使得芯片表面和硅圆片表面构成一个扇出面，在这个面上进行多层布线，并制作引出端焊球，最后切割，分离、封装，从而达到了增加封装的可操作性、减少面板翘曲、提高整体的对准精度、降低生产成本的目的。但随着结构设计越来越复杂，性能要求愈来愈高，eSiFO技术却无法进一步满足在更小的封装尺寸中实现复杂的多层三维***应用。
发明内容
为解决上述技术问题，我们提出了一种面向三维***级封装应用的新型内嵌扇出型硅转接板技术。利用凹腔结合垂直互联结构，从而在满足高密度、小尺寸、低成本的基础上进一步实现三维***封装的应用，提高产品性能。
本发明的技术方案为：
一种三维***级封装应用的内嵌扇出型硅转接板，包括硅基板，所述硅基板正面设有侧壁具有一定坡度的凹腔，背面设有延伸至所述凹腔底部的垂直互联结构，所述垂直互联结构包括若干互相独立的导电柱；所述硅基板的正面以及所述凹腔的侧壁和底部设有第一金属互联层以用于与置于凹腔内的微电子芯片焊盘连接以及制作正面引出端；所述硅基板的背面设有第二金属互联层以用于制作背面引出端，所述第一金属互联层与第二金属互联层分别与所述硅基板绝缘设置，所述导电柱电性连接所述第一金属互联层与第二金属互联层。
可选的，所述硅基板是电阻率≤0.1Ω·cm的低阻硅材料，所述硅基板背面设有延伸至所述凹腔底部并相互独立的若干环形槽，所述环形槽内填充绝缘材料，所述环形槽内圈之内的硅柱形成所述导电柱，所述硅柱的上下端分别与所述第一金属互联层和第二金属互联层形成欧姆接触。
可选的，所述绝缘材料是二氧化硅、玻璃浆料、聚丙烯或聚对二甲苯等中的一种。
可选的，所述硅基板是电阻率≥1000Ω·cm的高阻硅材料，所述硅基板背面设有延伸至所述凹腔底部并相互独立的若干通孔，所述通孔完全填充或非完全填充导电材料形成所述导电柱，所述导电柱的上下端分别与所述第一金属互联层和第二金属互联层电性连接。
可选的，所述通孔内由外到内依次设置绝缘层、扩散阻挡层和金属导电层，所述扩散阻挡层和金属导电层形成所述导电柱，其中所述绝缘层氧化硅、氮化硅、氧化铝、BCB、聚酰亚胺、玻璃、聚丙烯或聚对二甲苯的一种，所述扩散阻挡层是Ta、TaN、TiW的至少一种，所述导电金属层是Cu、Al、Au、W的至少一种。
可选的，所述硅基板的正、背面和所述凹腔表面设有绝缘层，所述第一金属互联层和第二金属互联层设于所述绝缘层之上，所述绝缘层于所述导电柱两端面开口以实现所述第一金属互联层、第二金属互联层和所述导电柱的电性连接。
可选的，所述绝缘层是氧化硅、氮化硅、氧化铝、BCB、聚酰亚胺、玻璃、聚丙烯或聚对二甲苯的一种；
上述三维***级封装应用的内嵌扇出型硅转接板的制作方法包括以下步骤：
(1)提供低阻硅基板，对硅基板背面进行刻蚀获得若干环形槽，向环形槽内填充绝缘材料，环形槽内圈之内的硅柱形成所述导电柱；或提供高阻硅基板，对硅基板背面进行刻蚀得到若干通孔，于通孔内填充导电材料形成所述导电柱；
(2)对所述硅基板正面进行凹腔制备，所述凹腔底部露出所述导电柱的上端面；
(3)于所述硅基板正、背面以及所述凹腔侧壁和底部覆盖一绝缘层；
(4)对所述导电柱两端面进行绝缘层开窗以暴露出导电柱两端表面；
(5)于所述硅基板正、背面以及所述凹腔侧壁和底部沉积金属以制作第一金属互联层和第二金属互联层。
上述内嵌扇出型硅转接板应用于封装的方法包括以下步骤：
(1)将若干颗微电子芯片焊盘粘接于凹腔内，且凹腔底部的第一金属互联层与芯片焊盘通过接触进行电学连接，使用有机聚合物材料填充凹腔和微电子芯片的间隙；
(2)于步骤(1)形成的结构正、背面覆盖一层绝缘层，并开窗形成窗口；
(3)于正面沉积金属制作第三金属互联层，所述第三金属互联层通过所述窗口与第一金属互联层电性连接；
(4)于步骤(3)形成的结构正面覆盖钝化层，并开窗图形化形成用于引出第三金属互联层的连接口；
(5)于背面所述窗口形成与所述第二金属互联层电性连接的微焊球、微焊垫或微焊点。
可选的，所述第一金属互联层、第二金属互联层和第三金属互联层分别包括依次设置的扩散阻挡层和金属导电层，所述扩散阻挡层是Ta、TaN、TiW的至少一种，所述金属导电层是Cu、Al、Au、Sn的至少一种。
可选的，所述微焊球、微焊垫或微焊点由AgSn、AuSn、CuSn中的至少一种制得。
本发明的有益效果：
(1)与塑封料相比，由于使用硅做载片可以显著降低封装产品的翘曲；
(2)硅基板具有高强度和低应力的特性，可以实现大尺寸芯片封装；
(3)使用晶圆设备和技术可以制作更为密集的线路，实现产品小型化；
(4)硅基板与芯片、金属互联层(RDL)等CET更为匹配，提高产品可靠性；
(5)不需要经过临时键合、塑封和解键合等复杂工艺，可以降低生产成本和缩短工艺流程，更易于实现产业化；
(6)通过凹腔与垂直互联结构可解决三维***封装堆叠问题，实现芯片三维堆栈和三维封装应用。
附图说明
图1为实施例1的内嵌扇出型硅转接板结构示意图；
图2为实施例1制作方法中步骤(3)形成的中间结构示意图；
图3为实施例1制作方法中步骤(4)形成的中间结构俯视图；
图4为实施例1封装应用方法中步骤(2)形成的中间结构示意图；
图5为实施例1封装应用的结构示意图；
图6为实施例2的内嵌扇出型硅转接板结构示意图；
图7为实施例2制作方法中步骤(2)形成的中间结构俯视图；
图8为实施例2封装应用的结构示意图。
具体实施方式
以下结合附图和实施例进行详细说明。
实施例1：
一种新型的面向三维***级封装应用的内嵌扇出型硅转接板结构如图1所示，包括低阻硅材料(≤0.1Ω·cm)制成的硅基板110，所述硅基板110具有一正面000以及一背面001，正面设有侧壁具有一定坡度的凹腔111(优选凹腔111的口径由正面至背面渐次缩小)，背面设有延伸至所述凹腔111底部的垂直互联结构。所述垂直互联结构通过以下结构形成：所述硅基板110背面001设有延伸至所述凹腔111底部并相互独立的若干环形槽112，所述环形槽112内填充绝缘材料形成环形绝缘层120，所述环形绝缘层120内圈之内的硅柱形成导电柱113，即形成若干相互独立的导电柱113，且导电柱113的上端面暴露于所述凹腔111底部。所述硅基板110的正、背面和所述凹腔表面设有绝缘层130，其中所述硅基板110的正面000以及所述凹腔111的侧壁和底部于绝缘层130上设有第一金属互联层140，所述硅基板110的背面001于绝缘层130上设有第二金属互联层150。正、背面的绝缘层130分别于所述导电柱113两端面开口，所述导电柱113的上下端面分别与所述第一金属互联层140和第二金属互联层150形成欧姆接触。
所述环形绝缘层120的绝缘材料是二氧化硅、玻璃浆料、聚丙烯(polypropylene)或聚对二甲苯(Poly-p-xylene)等的一种。所述绝缘层130为氧化硅、氮化硅、氧化铝、BCB、聚酰亚胺(PI)、玻璃、聚丙烯(polypropylene)或聚对二甲苯(Poly-p-xylene)等的一种。
上述硅转接板的制作方法为：
(1)提供低阻硅基板110，通过DRIE、激光等技术对低阻硅基板110背面001进行刻蚀获得到环形槽112，为形成硅柱201做准备；
(2)通过物理或化学方法包括PECVD、CVD、PVD、旋涂或喷涂中的至少一种，将氧化硅、氮化硅、氧化铝、BCB、聚酰亚胺(PI)、玻璃浆料、聚丙烯(polypropylene)或聚对二甲苯(Poly-p-xylene)等至少一种绝缘材料在硅基板背面001及环形槽112内壁沉积一层致密的绝缘层130；
(3)通过物理或化学方法包括PECVD、CVD、真空灌胶中的至少一种将氧化硅、氮化硅、氧化铝、BCB、聚酰亚胺(PI)、玻璃浆料、聚丙烯(polypropylene)或聚对二甲苯(Poly-p-xylene)等绝缘材料完全填充入环形槽112空腔内，形成环形绝缘层120，环形绝缘层120内圈之内的硅柱形成导电柱113，如图2；
(4)通过干法刻蚀包括DIRE、ICP深硅刻蚀，以及湿法腐蚀包括有机或无机湿法腐蚀等的一种技术对所述基板正面000进行凹腔111制备，其俯视图如图3所示；
(5)通过物理或化学方法包括PECVD、CVD、PVD、旋涂或喷涂中的至少一种，在转接板上下表面000、001以及凹腔侧壁和底部覆盖一层致密的绝缘层130；
(6)通过物理或化学方法包括RIE、等离子体刻蚀、湿法腐蚀中的至少一种，在硅基板110的导电柱113(即硅柱)两端端面处实现绝缘层开窗，暴露出硅柱两端表面；
(7)分别于上述结构的正面和背面沉积金属制作第一金属互联层140和第二金属互联层150，具体，金属互联层的做法是通过PVD溅射或蒸发扩散阻挡层和电镀种子层，然后通过电镀或化学镀等方法工艺沉积形成金属导电层。其中扩散阻挡层是Ta、TaN、TiW等至少一种，金属导电层可以是Cu、Al、Au、Sn中的至少一种。第一金属互联层140和第二金属互联层150分别通过绝缘层130的开窗与硅柱上下端面形成欧姆接触。
上述硅转接板在三维***级封装上的应用包括以下步骤：
(1)将若干颗微电子芯片3焊盘朝上置于凹腔111中，凹腔111底端第一金属互联层140与芯片3焊盘通过接触进行电学连接，并通过有机材料作为粘黏剂4将其固定于凹腔111底端；优选的，粘黏剂4为树脂胶类等的一种；微电子芯片3为MEMS芯片、集成电路IC芯片等至少一种；
(2)使用有机填充物5填充凹腔111与微电子芯片3之间的间隙，如图4；有机填充物5材料为玻璃浆料、树脂、聚丙烯(polypropylene)或聚对二甲苯(Poly-p-xylene)等的一种；
(3)通过物理或化学方法包括PECVD、CVD、PVD、旋涂或喷涂中的至少一种在上述结构的正、背两面覆盖一层绝缘层6；优选的，绝缘层6为氧化硅、氮化硅、氧化铝、BCB、聚酰亚胺(PI)、玻璃、聚丙烯(polypropylene)或聚对二甲苯(Poly-p-xylene)等至少一种；对绝缘层6开窗形成窗口；
(4)上述结构的正面沉积金属制作第三金属互联层7，具体，第三金属互联层7的材料和做法参考第一金属互联层140和第二金属互联层150。第三金属互联层7通过所述绝缘层6窗口与第一金属互联层140电性连接；
(5)通过物理或化学方法包括PECVD、CVD、PVD、旋涂或喷涂中的至少一种在上述结构正面覆盖一层钝化层8；优选的，钝化层8为氧化硅、氮化硅、氧化铝、BCB、聚酰亚胺(PI)、玻璃、聚丙烯(polypropylene)或聚对二甲苯(Poly-p-xylene)等至少一种；钝化层8开窗形成用于第三金属互联层7引出的连接口81；
(6)在上述结构背面制作绝缘层6窗口处制作微焊球、微焊垫、微焊点等统称为微焊结构9固定于基板背面001第二金属互连层150上，实现电气连接，如图5；优选的，所述微焊结构9包括AgSn、AuSn、CuSn等至少一种。
实施例2
一种新型的面向三维***级封装应用的内嵌扇出型硅转接板结构如图6所示，包括高阻硅材料(≥1000Ω·cm)制成的硅基板210，所述硅基板210具有一正面000以及一背面001，正面设有侧壁具有一定坡度的凹腔211(优选凹腔211的口径由正面至背面渐次缩小)，背面设有延伸至所述凹腔211底部的垂直互联结构。所述垂直互联结构通过以下结构形成：所述硅基板210背面设有延伸至所述凹腔211底部并相互独立的若干通孔212，所述通孔212填充导电材料形成所述导电柱220。所述硅基板210的正、背面和所述凹腔表面设有绝缘层230，其中所述硅基板210的正面000以及所述凹腔211的侧壁和底部于绝缘层230上设有第一金属互联层240，所述硅基板210的背面001于绝缘层230上设有第二金属互联层250。正、背面的绝缘层230分别于所述导电柱220两端面开口，所述导电柱220的上下端面分别与所述第一金属互联层140和第二金属互联层150电性连接。
进一步，所述通孔212内由外到内依次设置绝缘层230、扩散阻挡层和金属导电层，所述扩散阻挡层和金属导电层形成所述导电柱220，其中所述扩散阻挡层是Ta、TaN、TiW的至少一种，所述导电金属层是Cu、Al、Au、W的至少一种。所述绝缘层230为氧化硅、氮化硅、氧化铝、BCB、聚酰亚胺(PI)、玻璃、聚丙烯(polypropylene)或聚对二甲苯(Poly-p-xylene)等的一种。
上述硅转接板的制作方法为：
(1)提供高阻硅基板210，通过干法刻蚀包括DIRE、ICP深硅刻蚀，以及湿法腐蚀包括有机或无机湿法腐蚀等的一种技术对高阻硅基板210正面000进行凹腔211制备；
(2)通过DRIE、激光等技术对基板背面001进行刻蚀获得到小尺寸、高深宽比硅通孔(TSV)212，为形成实心或空心金属TSV做准备，形成的结构俯视图如7所示；
(3)通过物理或化学方法包括PECVD、CVD、PVD、旋涂或喷涂中的至少一种，将氧化硅、氮化硅、氧化铝、BCB、聚酰亚胺(PI)、玻璃浆料、聚丙烯(polypropylene)或聚对二甲苯(Poly-p-xylene)等至少一种绝缘材料在硅基板上下两面000、001、凹腔211侧壁和底部以及TSV侧壁沉积一层致密连续的绝缘层230；
(4)分别于上述结构的正面和背面沉积金属制作第一金属互联层240和第二金属互联层250、并且于通孔212内沉积金属制作实心或空心的金属柱以形成导电柱220。具体做法是：蒸发扩散阻挡层和电镀种子层，然后通过电镀或化学镀等方法工艺沉积形成金属导电层。其中扩散阻挡层是Ta、TaN、TiW等至少一种，金属导电层可以是Cu、Al、Au等中的至少一种。第一金属互联层240和第二金属互联层250分别与导电柱220上下端面电性连接，实现垂直互联。另外，第二金属互联层250也可以在封装应用时再根据需求进行制作。
上述硅转接板在三维***级封装上的应用参考实施例1，其封装结构参考图8，与实施例1的差别在于，实施例2是通过金属沉积形成的导电柱220来实现与第一金属互联层240和第二金属互联层250的电性连接，第一金属互联层240与芯片3焊盘通过接触进行电学连接，从而实现垂直互联以及两侧引出端的三维***级封装应用。
上述实施例仅用来进一步说明本发明的一种面向三维***级封装应用的新型内嵌扇出型硅转接板结构及制作方法，但本发明并不局限于实施例，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均落入本发明技术方案的保护范围内。

Claims (11)

1.一种三维***级封装应用的内嵌扇出型硅转接板，其特征在于：包括硅基板，所述硅基板正面设有侧壁具有一定坡度的凹腔，背面设有延伸至所述凹腔底部的垂直互联结构，所述垂直互联结构包括若干互相独立的导电柱；所述硅基板的正面以及所述凹腔的侧壁和底部设有第一金属互联层以用于与置于凹腔内的微电子芯片焊盘连接以及制作正面引出端；所述硅基板的背面设有第二金属互联层以用于制作背面引出端，所述第一金属互联层与第二金属互联层分别与所述硅基板绝缘设置，所述导电柱电性连接所述第一金属互联层与第二金属互联层。
2.根据权利要求1所述的三维***级封装应用的内嵌扇出型硅转接板，其特征在于：所述硅基板是电阻率≤0.1Ω·cm的低阻硅材料，所述硅基板背面设有延伸至所述凹腔底部并相互独立的若干环形槽，所述环形槽内填充绝缘材料，所述环形槽内圈之内的硅柱形成所述导电柱，所述硅柱的上下端分别与所述第一金属互联层和第二金属互联层形成欧姆接触。
3.根据权利要求2所述的三维***级封装应用的内嵌扇出型硅转接板，其特征在于：所述绝缘材料是二氧化硅、玻璃浆料、聚丙烯或聚对二甲苯等一种。
4.根据权利要求1所述的三维***级封装应用的内嵌扇出型硅转接板，其特征在于：所述硅基板是电阻率≥1000Ω·cm的高阻硅材料，所述硅基板背面设有延伸至所述凹腔底部并相互独立的若干通孔，所述通孔完全填充或非完全填充导电材料形成所述导电柱，所述导电柱的上下端分别与所述第一金属互联层和第二金属互联层电性连接。
5.根据权利要求4所述的三维***级封装应用的内嵌扇出型硅转接板，其特征在于：所述通孔内由外到内依次设置绝缘层、扩散阻挡层和金属导电层，所述扩散阻挡层和金属导电层形成所述导电柱，所述扩散阻挡层是Ta、TaN、TiW的至少一种，所述导电金属层是Cu、Al、Au、W的至少一种。
6.根据权利要求1所述的三维***级封装应用的内嵌扇出型硅转接板，其特征在于：所述硅基板的正、背面和所述凹腔表面设有绝缘层，所述第一金属互联层和第二金属互联层设于所述绝缘层之上，所述绝缘层于所述导电柱两端面开口以实现所述第一金属互联层、第二金属互联层和所述导电柱的电性连接。
7.根据权利要求5或6所述的三维***级封装应用的内嵌扇出型硅转接板，其特征在于：所述绝缘层是氧化硅、氮化硅、氧化铝、聚酰亚胺、玻璃、聚丙烯或聚对二甲苯的一种。
8.权利要求1～7任一项所述的三维***级封装应用的内嵌扇出型硅转接板的制作方法，其特征在于包括以下步骤：
(1)提供低阻硅基板，对硅基板背面进行刻蚀获得若干环形槽，向环形槽内填充绝缘材料，环形槽内圈之内的硅柱形成所述导电柱；或提供高阻硅基板，对硅基板背面进行刻蚀得到若干通孔，于通孔内填充导电材料形成所述导电柱；
(2)对所述硅基板正面进行凹腔制备，所述凹腔底部露出所述导电柱的上端面；
(3)于所述硅基板正、背面以及所述凹腔侧壁和底部覆盖一绝缘层；
(4)对所述导电柱两端面进行绝缘层开窗以暴露出导电柱两端表面；
(5)于所述硅基板正、背面以及所述凹腔侧壁和底部沉积金属以制作第一金属互联层和第二金属互联层。
9.权利要求1～7任一项所述内嵌扇出型硅转接板应用于封装的方法，其特征在于包括以下步骤：
(1)将若干颗微电子芯片焊盘粘接于凹腔内，且凹腔底部的第一金属互联层与芯片焊盘通过接触进行电学连接，使用有机聚合物材料填充凹腔和微电子芯片的间隙；
(2)于步骤(1)形成的结构正、背面覆盖一层绝缘层，并开窗形成窗口；
(3)于正面沉积金属制作第三金属互联层，所述第三金属互联层通过所述窗口与第一金属互联层电性连接；
(4)于步骤(3)形成的结构正面覆盖钝化层，并开窗图形化形成用于引出第三金属互联层的连接口；
(5)于背面所述窗口形成与所述第二金属互联层电性连接的微焊球、微焊垫或微焊点。
10.根据权利要求9所述应用于封装的方法，其特征在于：所述第一金属互联层、第二金属互联层和第三金属互联层分别包括依次设置的扩散阻挡层和金属导电层，所述扩散阻挡层是Ta、TaN、TiW的至少一种，所述金属导电层是Cu、Al、Au、Sn的至少一种。
11.根据权利要求9所述应用于封装的方法，其特征在于：所述微焊球、微焊垫或微焊点由AgSn、AuSn、CuSn中的至少一种制得。
CN201710826807.4A 2017-09-14 2017-09-14 三维***级封装应用的内嵌扇出型硅转接板及制作方法 Pending CN107452689A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710826807.4A CN107452689A (zh) 2017-09-14 2017-09-14 三维***级封装应用的内嵌扇出型硅转接板及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710826807.4A CN107452689A (zh) 2017-09-14 2017-09-14 三维***级封装应用的内嵌扇出型硅转接板及制作方法

Publications (1)

Publication Number Publication Date
CN107452689A true CN107452689A (zh) 2017-12-08

Family

ID=60495493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710826807.4A Pending CN107452689A (zh) 2017-09-14 2017-09-14 三维***级封装应用的内嵌扇出型硅转接板及制作方法

Country Status (1)

Country Link
CN (1) CN107452689A (zh)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108598062A (zh) * 2018-05-10 2018-09-28 中国电子科技集团公司第五十八研究所 一种新型三维集成封装结构
CN109075140A (zh) * 2018-08-07 2018-12-21 深圳市为通博科技有限责任公司 芯片封装结构及其制造方法
CN110010478A (zh) * 2018-10-10 2019-07-12 浙江集迈科微电子有限公司 一种具有电磁屏蔽功能的射频微***及成型工艺
CN110010547A (zh) * 2018-12-25 2019-07-12 杭州臻镭微波技术有限公司 一种底部带tsv结构的硅空腔结构的制作方法
CN110010498A (zh) * 2018-10-10 2019-07-12 浙江集迈科微电子有限公司 一种侧面散热的密闭型***级封装工艺
CN110010563A (zh) * 2018-10-10 2019-07-12 浙江集迈科微电子有限公司 一种底部散热型射频芯片转接板封装工艺
CN110190376A (zh) * 2018-12-31 2019-08-30 杭州臻镭微波技术有限公司 一种天线结合液冷散热结构的射频***级封装模块及其制作方法
CN110277348A (zh) * 2019-06-05 2019-09-24 浙江芯动科技有限公司 一种半导体tsv结构的制造工艺方法及半导体tsv结构
CN110335852A (zh) * 2019-07-18 2019-10-15 上海先方半导体有限公司 一种扇出封装结构及封装方法
CN110379780A (zh) * 2019-07-31 2019-10-25 中国电子科技集团公司第五十八研究所 一种硅基扇出型晶圆级封装方法及结构
CN110444510A (zh) * 2019-07-02 2019-11-12 中国航空工业集团公司雷华电子技术研究所 一种硅基封装体
CN110610868A (zh) * 2019-09-27 2019-12-24 中国电子科技集团公司第五十八研究所 一种3d扇出型封装方法及结构
CN110634829A (zh) * 2019-08-29 2019-12-31 上海先方半导体有限公司 一种扇出型芯片封装结构及制备方法
CN110783426A (zh) * 2019-09-27 2020-02-11 浙江大学 一种嵌入式光通信模组制作方法
CN111293078A (zh) * 2020-03-17 2020-06-16 浙江大学 一种转接板正反两面空腔嵌入芯片的方法
CN111341754A (zh) * 2020-02-29 2020-06-26 浙江集迈科微电子有限公司 一种超厚转接板的制作方法
CN111403332A (zh) * 2020-02-28 2020-07-10 浙江集迈科微电子有限公司 一种超厚转接板的制作方法
CN111968942A (zh) * 2020-08-24 2020-11-20 浙江集迈科微电子有限公司 一种转接板侧壁互联射频模组的互联工艺
CN112216671A (zh) * 2019-07-11 2021-01-12 中芯集成电路（宁波）有限公司 转接机构及其制作方法、封装体
CN112820712A (zh) * 2020-12-31 2021-05-18 北京大学深圳研究生院 三维异质集成的扇出型封装结构及制造方法
CN113629020A (zh) * 2021-06-25 2021-11-09 北京大学 一种毫米波封装结构及其制备方法
CN115312496A (zh) * 2022-07-12 2022-11-08 武汉大学 基于后通孔技术的三维半导体集成封装结构及工艺
WO2023272641A1 (zh) * 2021-06-30 2023-01-05 深南电路股份有限公司 一种转接板及其制作方法、电路板组件
CN116169115A (zh) * 2022-12-21 2023-05-26 惠州市金百泽电路科技有限公司 一种埋入式芯片封装模块结构及其制作方法
WO2023173862A1 (zh) * 2022-03-14 2023-09-21 上海交通大学 基于光敏复合材料的三维硅基转接结构加工方法及装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103222353A (zh) * 2010-07-23 2013-07-24 德塞拉股份有限公司 组装后平面化的微电子元件
CN105405838A (zh) * 2015-09-01 2016-03-16 苏州含光微纳科技有限公司 一种新型tsv转接板及制作方法
CN105575913A (zh) * 2016-02-23 2016-05-11 华天科技（昆山）电子有限公司 埋入硅基板扇出型3d封装结构
CN105858588A (zh) * 2016-06-23 2016-08-17 中国科学院半导体研究所 一种封装结构及其应用
CN106129023A (zh) * 2016-08-30 2016-11-16 华天科技（昆山）电子有限公司 双面贴装的扇出封装结构及封装方法
WO2017049928A1 (zh) * 2015-09-24 2017-03-30 中芯长电半导体（江阴）有限公司 一种芯片封装结构及封装方法
WO2017128567A1 (zh) * 2016-01-26 2017-08-03 中芯长电半导体（江阴）有限公司 双面扇出型晶圆级封装方法及封装结构
CN207134348U (zh) * 2017-09-14 2018-03-23 厦门大学 三维***级封装应用的内嵌扇出型硅转接板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103222353A (zh) * 2010-07-23 2013-07-24 德塞拉股份有限公司 组装后平面化的微电子元件
CN105405838A (zh) * 2015-09-01 2016-03-16 苏州含光微纳科技有限公司 一种新型tsv转接板及制作方法
WO2017049928A1 (zh) * 2015-09-24 2017-03-30 中芯长电半导体（江阴）有限公司 一种芯片封装结构及封装方法
WO2017128567A1 (zh) * 2016-01-26 2017-08-03 中芯长电半导体（江阴）有限公司 双面扇出型晶圆级封装方法及封装结构
CN105575913A (zh) * 2016-02-23 2016-05-11 华天科技（昆山）电子有限公司 埋入硅基板扇出型3d封装结构
CN105858588A (zh) * 2016-06-23 2016-08-17 中国科学院半导体研究所 一种封装结构及其应用
CN106129023A (zh) * 2016-08-30 2016-11-16 华天科技（昆山）电子有限公司 双面贴装的扇出封装结构及封装方法
CN207134348U (zh) * 2017-09-14 2018-03-23 厦门大学 三维***级封装应用的内嵌扇出型硅转接板

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108598062A (zh) * 2018-05-10 2018-09-28 中国电子科技集团公司第五十八研究所 一种新型三维集成封装结构
CN109075140A (zh) * 2018-08-07 2018-12-21 深圳市为通博科技有限责任公司 芯片封装结构及其制造方法
CN110010478A (zh) * 2018-10-10 2019-07-12 浙江集迈科微电子有限公司 一种具有电磁屏蔽功能的射频微***及成型工艺
CN110010498A (zh) * 2018-10-10 2019-07-12 浙江集迈科微电子有限公司 一种侧面散热的密闭型***级封装工艺
CN110010563A (zh) * 2018-10-10 2019-07-12 浙江集迈科微电子有限公司 一种底部散热型射频芯片转接板封装工艺
CN110010563B (zh) * 2018-10-10 2021-01-15 浙江集迈科微电子有限公司 一种底部散热型射频芯片转接板封装工艺
CN110010478B (zh) * 2018-10-10 2021-01-26 浙江集迈科微电子有限公司 一种具有电磁屏蔽功能的射频微***及成型工艺
CN110010547B (zh) * 2018-12-25 2021-06-15 浙江集迈科微电子有限公司 一种底部带tsv结构的硅空腔结构的制作方法
CN110010547A (zh) * 2018-12-25 2019-07-12 杭州臻镭微波技术有限公司 一种底部带tsv结构的硅空腔结构的制作方法
CN110190376A (zh) * 2018-12-31 2019-08-30 杭州臻镭微波技术有限公司 一种天线结合液冷散热结构的射频***级封装模块及其制作方法
CN110277348B (zh) * 2019-06-05 2021-09-28 浙江芯动科技有限公司 一种半导体tsv结构的制造工艺方法及半导体tsv结构
CN110277348A (zh) * 2019-06-05 2019-09-24 浙江芯动科技有限公司 一种半导体tsv结构的制造工艺方法及半导体tsv结构
CN110444510B (zh) * 2019-07-02 2021-10-12 中国航空工业集团公司雷华电子技术研究所 一种硅基封装体
CN110444510A (zh) * 2019-07-02 2019-11-12 中国航空工业集团公司雷华电子技术研究所 一种硅基封装体
CN112216671A (zh) * 2019-07-11 2021-01-12 中芯集成电路（宁波）有限公司 转接机构及其制作方法、封装体
CN110335852A (zh) * 2019-07-18 2019-10-15 上海先方半导体有限公司 一种扇出封装结构及封装方法
CN110379780A (zh) * 2019-07-31 2019-10-25 中国电子科技集团公司第五十八研究所 一种硅基扇出型晶圆级封装方法及结构
CN110379780B (zh) * 2019-07-31 2024-03-08 中国电子科技集团公司第五十八研究所 一种硅基扇出型晶圆级封装方法及结构
CN110634829A (zh) * 2019-08-29 2019-12-31 上海先方半导体有限公司 一种扇出型芯片封装结构及制备方法
CN110783426A (zh) * 2019-09-27 2020-02-11 浙江大学 一种嵌入式光通信模组制作方法
CN110783426B (zh) * 2019-09-27 2021-07-30 浙江大学 一种嵌入式光通信模组制作方法
CN110610868A (zh) * 2019-09-27 2019-12-24 中国电子科技集团公司第五十八研究所 一种3d扇出型封装方法及结构
CN111403332B (zh) * 2020-02-28 2023-04-28 浙江集迈科微电子有限公司 一种超厚转接板的制作方法
CN111403332A (zh) * 2020-02-28 2020-07-10 浙江集迈科微电子有限公司 一种超厚转接板的制作方法
CN111341754A (zh) * 2020-02-29 2020-06-26 浙江集迈科微电子有限公司 一种超厚转接板的制作方法
CN111341754B (zh) * 2020-02-29 2023-04-28 浙江集迈科微电子有限公司 一种超厚转接板的制作方法
CN111293078B (zh) * 2020-03-17 2022-05-27 浙江大学 一种转接板正反两面空腔嵌入芯片的方法
CN111293078A (zh) * 2020-03-17 2020-06-16 浙江大学 一种转接板正反两面空腔嵌入芯片的方法
CN111968942A (zh) * 2020-08-24 2020-11-20 浙江集迈科微电子有限公司 一种转接板侧壁互联射频模组的互联工艺
CN111968942B (zh) * 2020-08-24 2023-08-04 浙江集迈科微电子有限公司 一种转接板侧壁互联射频模组的互联工艺
CN112820712A (zh) * 2020-12-31 2021-05-18 北京大学深圳研究生院 三维异质集成的扇出型封装结构及制造方法
CN113629020A (zh) * 2021-06-25 2021-11-09 北京大学 一种毫米波封装结构及其制备方法
CN113629020B (zh) * 2021-06-25 2023-09-19 北京大学 一种毫米波封装结构及其制备方法
WO2023272641A1 (zh) * 2021-06-30 2023-01-05 深南电路股份有限公司 一种转接板及其制作方法、电路板组件
US11856702B2 (en) 2021-06-30 2023-12-26 Shennan Circuits Co., Ltd. Adapter board, method for manufacturing the same and circuit board assembly using the same
WO2023173862A1 (zh) * 2022-03-14 2023-09-21 上海交通大学 基于光敏复合材料的三维硅基转接结构加工方法及装置
CN115312496A (zh) * 2022-07-12 2022-11-08 武汉大学 基于后通孔技术的三维半导体集成封装结构及工艺
CN116169115A (zh) * 2022-12-21 2023-05-26 惠州市金百泽电路科技有限公司 一种埋入式芯片封装模块结构及其制作方法

Similar Documents

Publication Publication Date Title
CN107452689A (zh) 三维***级封装应用的内嵌扇出型硅转接板及制作方法
US9818684B2 (en) Electronic device with a plurality of redistribution structures having different respective sizes
US10312220B2 (en) Semiconductor package and fabricating method thereof
US9385083B1 (en) Wafer-level die to package and die to die interconnects suspended over integrated heat sinks
CN103681368B (zh) 半导体装置和将线柱形成为fo‑wlp中的垂直互连的方法
CN106158824B (zh) 集成电路封装件及其形成方法
CN207134348U (zh) 三维***级封装应用的内嵌扇出型硅转接板
TWI619177B (zh) ２ｄ及３ｄ ic封裝之整合中介層方法
CN107833864A (zh) 封装结构及其形成方法
US7446424B2 (en) Interconnect structure for semiconductor package
CN106997855A (zh) 集成电路封装件及其形成方法
WO2017049928A1 (zh) 一种芯片封装结构及封装方法
CN105118823A (zh) 一种堆叠型芯片封装结构及封装方法
CN107706521A (zh) 扇出型天线封装结构及其制备方法
CN107808856A (zh) 半导体封装结构及其制造方法
CN105655320B (zh) 低成本芯片背部硅通孔互连结构及其制备方法
CN107507821A (zh) 集成图像传感器芯片及逻辑芯片的封装结构及封装方法
US10340254B2 (en) Method of producing an interposer-chip-arrangement for dense packaging of chips
CN110364443A (zh) 半导体器件和制造方法
CN110112115A (zh) 集成电路封装件及其形成方法
CN107706520A (zh) 扇出型天线封装结构及其制备方法
CN107452702A (zh) 半导体芯片的封装结构及封装方法
CN107195551A (zh) 扇出型叠层封装结构及其制备方法
CN107611045A (zh) 一种三维芯片封装结构及其封装方法
CN107195625A (zh) 双面塑封扇出型***级叠层封装结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171208

RJ01 Rejection of invention patent application after publication