CN107422242A - 一种vdmos芯片的测试装置及方法 - Google Patents

一种vdmos芯片的测试装置及方法 Download PDF

Info

Publication number
CN107422242A
CN107422242A CN201610346382.2A CN201610346382A CN107422242A CN 107422242 A CN107422242 A CN 107422242A CN 201610346382 A CN201610346382 A CN 201610346382A CN 107422242 A CN107422242 A CN 107422242A
Authority
CN
China
Prior art keywords
vdmos
pin card
chip
wafer
vdmos chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610346382.2A
Other languages
English (en)
Inventor
赵圣哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University Founder Group Co Ltd
Priority to CN201610346382.2A priority Critical patent/CN107422242A/zh
Publication of CN107422242A publication Critical patent/CN107422242A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明实施例提供了一种VDMOS芯片的测试装置及方法，所述装置包括：并排设置的至少两个针卡；其中，所述至少两个针卡之间通过导线连接，且相邻两个针卡之间的间距与晶圆的第一方向上相邻两个垂直双扩散金属‑氧化物半导体场效应晶体管VDMOS芯片之间的间距相等。本发明能够实现同时对晶圆上同一排的至少两个芯片进行并行测试，则在不新增任何成本的前提下，大大缩短了小芯片的测试时间，降低了器件生产过程中的成本。

Description

一种VDMOS芯片的测试装置及方法
技术领域
本发明涉及小芯片测试技术领域，尤其涉及一种VDMOS芯片的测试装置及方法。
背景技术
垂直双扩散金属-氧化物半导体场效应晶体管(vertical double-diffusedMOSFET，VDMOS)是目前常用的功率晶体管，作为一种电压控制型器件，在合适的栅极电压控制下，半导体表面反型，形成导电沟道。VDMOS兼具双极晶体管和普通MOS器件的优点。因此，不论是开关应用还是线性应用，VDMOS均是理想的功率器件。随着半导体设计及工艺的发展，VDMOS器件越来越小，以1安培器件为例，早期一片6寸晶圆上只有上千个器件，但目前的6寸晶圆上可以生产上万个同样性能的器件。器件的成本大幅降低。目前的VDMOS器件正朝着低成本高可靠性方向发展。
VDMOS器件的成本主要包括原材料成本，加工(工艺)成本，测试成本。随着器件技术的发展，同一片晶圆上的芯片数量越来越多，这对于原材料成本以及加工成本基本是无影响的。影响最大的是测试成本。对于早期的器件，测试一片6寸晶圆(以一千个芯片为例)，大概只需十几分钟。对于当前的器件，测试一片6寸晶圆(以一万个管芯为例)，采用同样的测试方法，测试时间则需放大十倍，达到一个多小时。这就使得测试成本成倍增加。
当前的测试方向为：如图1所示的晶圆及芯片，采用单一针卡进行测试。具体测试时，如图1所示，会从1#芯片采用龙摆尾方式按照顺序(1～14)向后逐个芯片测试。***会收集每一个芯片的数据并整理到一起。如图2a、图2b所示的所示为单一针卡的示意图，每个单一针卡包括一个栅极探针101及四个源极探针102。测试时，自动手臂将针卡压到1#芯片上，采集数据后，根据芯片的设计(间距)，步进到2#芯片，采集数据，之后向后逐个测试。由此可见，这种测试方式对于小芯片的晶圆来说，比如典型值一万个芯片，使用目前的测试设备以及测试方法会大大增加测试成本。
发明内容
针对现有技术的缺陷，本发明提供了一种VDMOS芯片的测试装置及方法，解决了现有技术中采用单一针卡测试时，若晶圆上的VDMOS芯片数量较大时造成测试成本浪费的问题。
第一方面，本发明提供了一种VDMOS芯片的测试装置，所述装置包括：并排设置的至少两个针卡；
其中，所述至少两个针卡之间通过导线连接，且相邻两个针卡之间的间距与晶圆的第一方向上相邻两个垂直双扩散金属-氧化物半导体场效应晶体管VDMOS芯片之间的间距相等。
优选地，所述装置包括：第一针卡、第二针卡及第三针卡；
其中，所述第一针卡与所述第二针卡通过导线连接，所述第二针卡与所述第三针卡通过导线连接，所述第一针卡与所述第三针卡通过导线连接。
优选地，每个针卡的步进距离设置为：步进距离＝晶圆的第一方向上相邻两个VDMOS芯片之间的间距×针卡数量。
优选地，所述晶圆上的VDMOS芯片阵列排布，所述VDMOS芯片在第一方向上形成多排，在第二方向上形成多排；所述第一方向与第二方向垂直；
所述针卡的数量小于等于所述晶圆的第一方向上每排VDMOS芯片的数量。
优选地，每个针卡包括：一个栅极探针及至少一个源极探针。
第二方面，本发明提供了一种基于上述任意一种VDMOS芯片的测试装置的VDMOS芯片测试方法，包括：
采用包括N个针卡的VDMOS芯片的测试装置同时测试N个VDMOS芯片，并采集所述N个VDMOS芯片的数据；N大于等于2；
基于预设的步进距离，控制所述VDMOS芯片的测试装置测试另N个VDMOS芯片并采集数据，直至完成晶圆上所有VDMOS芯片的数据采集；
其中，所述N个针卡两两之间通过导线连接，且相邻两个针卡之间的间距与晶圆的第一方向上相邻两个VDMOS芯片之间的间距相等。
优选地，所述方法还包括：
沿晶圆的第一方向，控制所述VDMOS芯片的测试装置逐行顺序测试所述晶圆上的VDMOS芯片。
优选地，所述预设的步进距离为：步进距离＝晶圆的第一方向上相邻两个VDMOS芯片之间的间距×针卡数量。
优选地，所述晶圆上的VDMOS芯片阵列排布，所述VDMOS芯片在第一方向上形成多排，在第二方向上形成多排；所述第一方向与第二方向垂直；
所述针卡的数量N小于等于所述晶圆的第一方向上每排VDMOS芯片的数量。
优选地，每个针卡包括：一个栅极探针及至少一个源极探针。
由上述技术方案可知，本发明提供一种VDMOS芯片的测试装置及方法，通过将至少两个针卡并行到一起，两两之间通过导线连接，且根据晶圆上每排相邻两个VDMOS芯片的间距来设置相邻两个针卡间的间距，如此，能够实现对晶圆上同一排的多个芯片进行并行测试，节省测试时间，降低VDMOS小芯片测试成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些图获得其他的附图。
图1是现有技术中晶圆上多个VDMOS芯片测试顺序示意图；
图2a是现有的VDMOS测试针卡的俯视示意图；
图2b是现有的VDMOS测试针卡的侧视示意图；
图3是本发明一实施例提供的一种VDMOS芯片的测试装置的俯视示意图；
图4是本发明另一实施例提供的一种VDMOS芯片的测试装置的侧视示意图；
图5是本发明一实施例提供的一种VDMOS芯片的测试方法的流程示意图；
图6是本发明另一实施例提供的VDMOS芯片的测试方法中芯片测试顺序的示意图；
图2a～图4中的标记说明：101-栅极探针；102-源极探针；301-第一探针；302-第二探针；303-第三探针。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明一实施例提供了一种VDMOS芯片的测试装置的俯视结构示意图，该测试装置包括：并排设置的至少两个针卡。
其中，所述至少两个针卡之间通过导线连接，且相邻两个针卡之间的间距与晶圆的第一方向上相邻两个垂直双扩散金属-氧化物半导体场效应晶体管VDMOS芯片之间的间距相等。
可理解的是，所述至少两个针卡并排设置，且与晶圆的第一方向平行。
具体来说，晶圆上包括多个VDMOS芯片，多个VDMOS芯片在该晶圆上的第一方向上成多排，在该晶圆的第二方向上成多排，其中，第一方向与第二方向垂直。举例来说，某一晶圆上每行相邻两个VDMOS芯片的间距为100um，则将该测试装置中至少两个针卡成行排列，且相邻两个针卡间的间距设置为100um。在实际应用中，根据晶圆上每排相邻两个VDMOS芯片的间距来设置相邻两个针卡间的间距。
由此可见，本实施例中的VDMOS芯片的测试装置，通过将至少两个针卡并行到一起，两两之间通过导线连接，且根据晶圆上每排相邻两个VDMOS芯片的间距来设置相邻两个针卡间的间距，如此，能够实现对晶圆上同一排的多个芯片进行并行测试，节省测试时间，降低VDMOS小芯片测试成本。
举例来说，如图3、图4所示的一种VDMOS芯片的测试装置，图3为本实施例中VDMOS芯片的测试装置的俯视示意图，图4为本实施例中VDMOS芯片的测试装置的侧视示意图。本实施例中的VDMOS芯片的测试装置包括：并排设置的三个针卡。具体地，如图3及图4所示，该测试装置包括：第一针卡301、第二针卡302及第三针卡303。
其中，所述第一针卡301与所述第二针卡302通过导线连接，所述第二针卡302与所述第三针卡303通过导线连接，所述第一针卡301与所述第三针卡303通过导线连接。
通过这种方式，仅需要一次步进可以同时分别测试三个VDMOS芯片的管芯，大大降低了测试时间。
需要说明的是，若设备处理数据能力较强，可以并行设置更多的针卡，比如10个。
本实施例中，每个针卡的步进距离设置为：步进距离＝晶圆的第一方向上相邻两个VDMOS芯片之间的间距×针卡数量。例如，若测试装置包括并排设置的三个针卡，且晶圆的第一方向上相邻两个VDMOS芯片之间的间距为100um，则每个针卡的步进距离设置为300um。
进一步地，本实施例中所述晶圆上的VDMOS芯片阵列排布，所述VDMOS芯片在第一方向上形成多排，在第二方向上形成多排；所述第一方向与第二方向垂直。
则相应地，所述针卡的数量小于等于所述晶圆的第一方向上每排VDMOS芯片的数量。
其中，每个针卡包括：一个栅极探针及至少一个源极探针。如图2所示，每个针卡包括1个栅极探针及4个源极探针，可理解地，具体源极探针的数量根据通过电流的大小设置，电流越大，则设置的源极探针越多。
图5本发明提供了一种基于上述任意一种VDMOS芯片的测试装置的VDMOS芯片测试方法的流程示意图，如图5所示，该测试方法包括如下步骤：
S1：采用包括N个针卡的VDMOS芯片的测试装置同时测试N个VDMOS芯片，并采集所述N个VDMOS芯片的数据。
其中，N为大于等于2的正整数。具体来说，VDMOS芯片的测试装置包括N个并排设置的针卡，，所述N个针卡两两之间通过导线连接，且相邻两个针卡之间的间距与晶圆的第一方向上相邻两个VDMOS芯片之间的间距相等。由此，该VDMOS芯片的测试装置可同时测试N个VDMOS芯片，大大节省了测试时间。
S2：基于预设的步进距离，控制所述VDMOS芯片的测试装置测试另N个VDMOS芯片并采集数据，直至完成晶圆上所有VDMOS芯片的数据采集。
具体来说，基于预设的步进距离，测试完晶圆上一排的VDMOS芯片后，继续测试晶圆上下一排的VDMOS芯片，直至完成对晶圆上所有VDMOS芯片的测试。
由此可见，本实施例中的VDMOS芯片的测试方法，通过包括N个针卡的VDMOS芯片的测试装置同时测试N个VDMOS芯片，则能够实现同时对晶圆上同一排的N个芯片进行并行测试，如此，在不新增任何成本的前提下，大大缩短了小芯片的测试时间，降低了器件生产过程中的成本。
在本发明的一个可选实施例中，基于上述实施例所述的测试方法，该方法还包括：
沿晶圆的第一方向，控制所述VDMOS芯片的测试装置逐行顺序测试所述晶圆上的VDMOS芯片。
具体来说，如图6所示，在测试时，沿晶圆的第一方向(即从左至右的方向)，控制VDMOS芯片的测试装置逐行顺序测试(如按照1～14的顺序测试)所述晶圆上的VDMOS芯片。例如，当VDMOS芯片的测试装置包括3个并排设置的针卡时，控制VDMOS芯片的测试装置首先同时测试1#～3#针卡，并依次按照4#～6#、7#～9#、10#～12#……的顺序逐行测试。
具体地，所述预设的步进距离为：步进距离＝晶圆的第一方向上相邻两个VDMOS芯片之间的间距×针卡数量。例如，若测试装置包括并排设置的三个针卡，且晶圆的第一方向上相邻两个VDMOS芯片之间的间距为100um，则每个针卡的步进距离设置为300um。
本实施例中，所述晶圆上的VDMOS芯片阵列排布，所述VDMOS芯片在第一方向上形成多排，在第二方向上形成多排；所述第一方向与第二方向垂直。
相应地，所述针卡的数量N小于等于所述晶圆的第一方向上每排VDMOS芯片的数量。
其中，每个针卡包括：一个栅极探针及至少一个源极探针。
应当注意的是，在本发明的***的各个部件中，根据其要实现的功能而对其中的部件进行了逻辑划分，但是，本发明不受限于此，可以根据需要对各个部件进行重新划分或者组合，例如，可以将一些部件组合为单个部件，或者可以将一些部件进一步分解为更多的子部件。
本发明的各个部件实施例可以以硬件实现，或者以在一个或者多个处理器上运行的软件模块实现，或者以它们的组合实现。本领域的技术人员应当理解，可以在实践中使用微处理器或者数字信号处理器(DSP)来实现根据本发明实施例的***中的一些或者全部部件的一些或者全部功能。本发明还可以实现为用于执行这里所描述的方法的一部分或者全部的设备或者装置程序(例如，计算机程序和计算机程序产品)。这样的实现本发明的程序可以存储在计算机可读介质上，或者可以具有一个或者多个信号的形式。这样的信号可以从因特网网站上下载得到，或者在载体信号上提供，或者以任何其他形式提供。
应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。
以上实施方式仅适于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。

Claims (10)

1.一种VDMOS芯片的测试装置，其特征在于，所述装置包括：并排设置的至少两个针卡；
其中，所述至少两个针卡之间通过导线连接，且相邻两个针卡之间的间距与晶圆的第一方向上相邻两个垂直双扩散金属-氧化物半导体场效应晶体管VDMOS芯片之间的间距相等。
2.根据权利要求1所述的装置，其特征在于，所述装置包括：第一针卡、第二针卡及第三针卡；
其中，所述第一针卡与所述第二针卡通过导线连接，所述第二针卡与所述第三针卡通过导线连接，所述第一针卡与所述第三针卡通过导线连接。
3.根据权利要求1所述的装置，其特征在于，每个针卡的步进距离设置为：步进距离＝晶圆的第一方向上相邻两个VDMOS芯片之间的间距×针卡数量。
4.根据权利要求1所述的装置，其特征在于，所述晶圆上的VDMOS芯片阵列排布，所述VDMOS芯片在第一方向上形成多排，在第二方向上形成多排；所述第一方向与第二方向垂直；
所述针卡的数量小于等于所述晶圆的第一方向上每排VDMOS芯片的数量。
5.根据权利要求1所述的装置，其特征在于，每个针卡包括：一个栅极探针及至少一个源极探针。
6.一种基于权利要求1～5中任一项所述的VDMOS芯片的测试装置的VDMOS芯片测试方法，其特征在于，包括：
采用包括N个针卡的VDMOS芯片的测试装置同时测试N个VDMOS芯片，并采集所述N个VDMOS芯片的数据；N大于等于2；
基于预设的步进距离，控制所述VDMOS芯片的测试装置测试另N个VDMOS芯片并采集数据，直至完成晶圆上所有VDMOS芯片的数据采集；
其中，所述N个针卡两两之间通过导线连接，且相邻两个针卡之间的间距与晶圆的第一方向上相邻两个VDMOS芯片之间的间距相等。
7.根据权利要求6所述的方法，其特征在于，所述方法还包括：
沿晶圆的第一方向，控制所述VDMOS芯片的测试装置逐行顺序测试所述晶圆上的VDMOS芯片。
8.根据权利要求6所述的方法，其特征在于，所述预设的步进距离为：步进距离＝晶圆的第一方向上相邻两个VDMOS芯片之间的间距×针卡数量。
9.根据权利要求6所述的方法，其特征在于，所述晶圆上的VDMOS芯片阵列排布，所述VDMOS芯片在第一方向上形成多排，在第二方向上形成多排；所述第一方向与第二方向垂直；
所述针卡的数量N小于等于所述晶圆的第一方向上每排VDMOS芯片的数量。
10.根据权利要求6所述的方法，其特征在于，每个针卡包括：一个栅极探针及至少一个源极探针。
CN201610346382.2A 2016-05-23 2016-05-23 一种vdmos芯片的测试装置及方法 Pending CN107422242A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610346382.2A CN107422242A (zh) 2016-05-23 2016-05-23 一种vdmos芯片的测试装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610346382.2A CN107422242A (zh) 2016-05-23 2016-05-23 一种vdmos芯片的测试装置及方法

Publications (1)

Publication Number Publication Date
CN107422242A true CN107422242A (zh) 2017-12-01

Family

ID=60422294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610346382.2A Pending CN107422242A (zh) 2016-05-23 2016-05-23 一种vdmos芯片的测试装置及方法

Country Status (1)

Country Link
CN (1) CN107422242A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113267714A (zh) * 2021-04-29 2021-08-17 复旦大学 一种多针阵列式伪mos结构测量探头

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6407591B1 (en) * 2000-06-30 2002-06-18 Intel Corporation Self-configurable clock input buffer compatible with high-voltage single-ended and low-voltage differential clock signals
CN1959425A (zh) * 2005-10-31 2007-05-09 富士通株式会社 半导体设备测试装置及半导体设备测试方法
CN101095057A (zh) * 2005-01-03 2007-12-26 佛姆法克特股份有限公司 探针头阵列
CN101346814A (zh) * 2005-12-26 2009-01-14 宋光锡 用于测试半导体器件的探针卡
CN202351277U (zh) * 2011-11-10 2012-07-25 苏州星恒电源有限公司 锂电池测试用探针
CN102998497A (zh) * 2012-12-11 2013-03-27 北京确安科技股份有限公司 一种跳格式探针卡制作方法
CN202994834U (zh) * 2012-11-09 2013-06-12 上海华虹Nec电子有限公司 用于vdmos器件可靠性测试的双列直插陶瓷底座
CN203011961U (zh) * 2012-12-11 2013-06-19 江苏汇成光电有限公司 晶圆测试探针卡
CN203191512U (zh) * 2013-04-18 2013-09-11 重庆大学 应用于有机薄膜场效应晶体管测试的装置
CN103308735A (zh) * 2012-03-14 2013-09-18 东京毅力科创株式会社 晶片检查用接口和晶片检查装置
CN203502148U (zh) * 2013-11-07 2014-03-26 南京环科电子技术有限公司 陶瓷压力传感器芯片数据采集装置
CN103837809A (zh) * 2012-11-23 2014-06-04 北大方正集团有限公司 测试mosfet匹配性的ic布局及测试方法
CN104101744A (zh) * 2013-04-10 2014-10-15 佛山市国星半导体技术有限公司 一种探针卡及led快速点测装置及方法
CN204649917U (zh) * 2015-04-02 2015-09-16 北京华峰测控技术有限公司 一种mosfet晶圆导通电阻的测量装置
CN105445509A (zh) * 2015-11-23 2016-03-30 上海华岭集成电路技术股份有限公司 一种应用于多颗射频芯片并行测试的悬臂式探针***

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6407591B1 (en) * 2000-06-30 2002-06-18 Intel Corporation Self-configurable clock input buffer compatible with high-voltage single-ended and low-voltage differential clock signals
CN101095057A (zh) * 2005-01-03 2007-12-26 佛姆法克特股份有限公司 探针头阵列
CN1959425A (zh) * 2005-10-31 2007-05-09 富士通株式会社 半导体设备测试装置及半导体设备测试方法
CN101346814A (zh) * 2005-12-26 2009-01-14 宋光锡 用于测试半导体器件的探针卡
CN202351277U (zh) * 2011-11-10 2012-07-25 苏州星恒电源有限公司 锂电池测试用探针
CN103308735A (zh) * 2012-03-14 2013-09-18 东京毅力科创株式会社 晶片检查用接口和晶片检查装置
CN202994834U (zh) * 2012-11-09 2013-06-12 上海华虹Nec电子有限公司 用于vdmos器件可靠性测试的双列直插陶瓷底座
CN103837809A (zh) * 2012-11-23 2014-06-04 北大方正集团有限公司 测试mosfet匹配性的ic布局及测试方法
CN203011961U (zh) * 2012-12-11 2013-06-19 江苏汇成光电有限公司 晶圆测试探针卡
CN102998497A (zh) * 2012-12-11 2013-03-27 北京确安科技股份有限公司 一种跳格式探针卡制作方法
CN104101744A (zh) * 2013-04-10 2014-10-15 佛山市国星半导体技术有限公司 一种探针卡及led快速点测装置及方法
CN203191512U (zh) * 2013-04-18 2013-09-11 重庆大学 应用于有机薄膜场效应晶体管测试的装置
CN203502148U (zh) * 2013-11-07 2014-03-26 南京环科电子技术有限公司 陶瓷压力传感器芯片数据采集装置
CN204649917U (zh) * 2015-04-02 2015-09-16 北京华峰测控技术有限公司 一种mosfet晶圆导通电阻的测量装置
CN105445509A (zh) * 2015-11-23 2016-03-30 上海华岭集成电路技术股份有限公司 一种应用于多颗射频芯片并行测试的悬臂式探针***

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113267714A (zh) * 2021-04-29 2021-08-17 复旦大学 一种多针阵列式伪mos结构测量探头
CN113267714B (zh) * 2021-04-29 2022-05-20 复旦大学 一种多针阵列式伪mos结构测量探头

Similar Documents

Publication Publication Date Title
US6806494B2 (en) Method and apparatus for wafer-level burn-in and testing of integrated circuits
CN103267940B (zh) 多模块平行测试***
CN105655350A (zh) 一种阵列基板、显示装置、制作方法和测试方法
US11467210B2 (en) TSV testing using test circuits and grounding means
US20190154755A1 (en) Systems and methods of testing multiple dies
US10012690B2 (en) I/O control circuit for reduced pin count (RPC) device testing
CN106898562A (zh) 半导体结构以及测试栅极氧化层的击穿电压的方法
CN103915416B (zh) 具有薄膜覆晶封装的电子装置
CN107422242A (zh) 一种vdmos芯片的测试装置及方法
CN103837809B (zh) 测试mosfet匹配性的ic布局及测试方法
CN101752346B (zh) 高压mos器件栅氧化层可靠性的测试结构及方法
CN108828382A (zh) 多芯片集成测试方法
US7805647B2 (en) System and method for testing a plurality of circuits
CN205900538U (zh) 一种可靠性测试结构
CN106960802B (zh) 一种半导体静态电流的测试器件及测试方法
CN102176441A (zh) 用于物理失效分析的改进型可寻址测试芯片及制作方法
CN103558426B (zh) 十字型探针卡
CN103645428A (zh) 提高wat测试效率的***及方法
CN1790656A (zh) 一种功率mos器件的测试方法及实现该方法的产品
TWI288960B (en) Probe assembly
CN104637922B (zh) 用于栅介质完整性的测试结构及其测试方法
KR20110139812A (ko) 발광 다이오드 칩에 대한 정전 방전 시험 장치 및 양호한 발광 다이오드 칩 선별 방법
US8269518B1 (en) Method and apparatus for preventing probe card oxidation
CN206819991U (zh) 半导体测试结构
CN104678290A (zh) 多测试流程的测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171201

RJ01 Rejection of invention patent application after publication