CN104637922B - 用于栅介质完整性的测试结构及其测试方法 - Google Patents
用于栅介质完整性的测试结构及其测试方法 Download PDFInfo
- Publication number
- CN104637922B CN104637922B CN201310567444.9A CN201310567444A CN104637922B CN 104637922 B CN104637922 B CN 104637922B CN 201310567444 A CN201310567444 A CN 201310567444A CN 104637922 B CN104637922 B CN 104637922B
- Authority
- CN
- China
- Prior art keywords
- test
- metal wire
- module
- interconnection layer
- gate medium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明揭示了一种用于栅介质完整性的测试结构，该测试结构包括k×l个模块的阵列，每个所述模块由m×n个测试单元阵列形成，同一所述模块的测试单元之间并联连接后，所述模块之间再并联连接。本发明还揭示了该测试结构的测试方法，包括：提供一衬底，根据所述的测试结构在所述衬底上形成实际待测结构；以所述模块为单位进行栅介质完整性的测试，确认被击穿的所述模块；以所述测试单元为单位，对被击穿的所述模块进行栅介质完整性的测试，确认被击穿的测试单元。本发明的测试结构，能够简化分析过程，避免分析过程对测试结构造成的损伤，从而保证测试分析的准确性。
Description
技术领域
本发明涉及半导体制造业中的可靠性(Reliability)领域，特别是涉及一种用于栅介质完整性的测试结构及其测试方法。
背景技术
在半导体器件的制造过程中，为了对制造工艺进行监控，保证半导体器件的可靠性，通常的做法是在器件中形成测试结构(testkey)，用于一些关键参数的测试。在CMOS工艺中，栅介质(gate dielectric)是器件结构中的重要结构，栅介质应该是一个理想的介质层，其中没有影响其绝缘特性的缺陷，但是，在制造过程中如离子扩散侵入、俘获电荷等因素都会影响栅介质的质量。
栅介质完整性(gate dielectric integrity，简称GDI)测试是验证栅介质质量的测试过程。在半导体器件的制造过程中，一般都要形成专门的测试结构用于栅介质完整性测试，检测栅介质中是否存在缺陷，防止栅介质缺陷造成器件的可靠性下降。
现有技术中的栅介质完整性的测试结构由若干个测试单元阵列形成，所述测试单元的数量根据栅介质面积大小的测试要求决定，通常所述测试单元的栅介质的面积一般为1.0um×1.0um，所述测试结构的面积一般为：250um2、500um2、5Kum2或10Kum2等。
在图1中，所述测试结构1具有5×5个所述测试单元111，其中，每个所述测试单元111均具有基底(substrate)、有源区(包括源极以及漏极)和栅极，在图1中未具体示出。所述测试单元111的基底通过第一金属线120连接，其中，所述第一金属线120位于第一互连层(M1)，所述第一金属线120的布图并不限于图所示的横条行结构，还可以为田字形结构等，所述第一金属线120通常连接一第一垫片，用于施加电压；每一行的所述测试单元111的有源区通过第二金属线130连接，其中，所述第二金属线130位于第二互连层(M2)，所述第二金属线130一般为横条行结构，所述第二金属线130通常连接一第二垫片，用于施加电压；每一行的所述测试单元111的栅极通过第三金属线140连接，其中，所述第三金属线140位于第三互连层(M3)，所述第三金属线140一般为横条行结构，所述第三金属线140通常连接一第三垫片，用于施加电压。从而，使得所述测试结构1中所有的所述测试单元111并联连接。
目前，在现有技术中，对所述测试结构1进行栅介质完整性测试时，先对所有的所述测试单元111施加电压，使得某些所述测试单元111的栅介质被击穿而失效；然后，通过电性分析的仪器(EFA Tool)，例如EMMI(微光显微镜)以及OBIRCH(光致电阻率变化技术)抓点定位出被击穿的所述测试单元111大概所在的区域；再经过逐层剥层到第一互连层，通过扫面电子显微镜PVC(被动式电镀衬底技术)进一步确认被击穿的所述测试单元111的精确位置。然而，采用现有的所述测试结构1进行分析时具有以下几个缺点：
1)、由于所述测试结构1的结构面积很大，所述测试结构1中的具体哪一个一个所述测试单元111的栅介质击穿无法预先知道，所以，通过现有的技术很能精确地对被击穿的所述测试单元111进行定位；
2)、在所述测试结构1中，所有的所述测试单元111并联连接，使得位于顶部的互连层(例如第四互连层、第五互连层等)的金属连线会很密集，从而影响EMMI以及OBIRCH进行抓点定位；
3)、使用电性分析的仪器的过程需要对所述测试单元111施加电压，有可能对所述测试单元111造成不必要的二次伤害，干扰分析结果。
因此，如何提供一种用于栅介质完整性的测试结构及其测试方法，能够克服上述缺点，已成为本领域技术人员需要解决的问题。
发明内容
本发明的目的在于，提供一种用于栅介质完整性的测试结构及其测试方法，能够简化分析过程，避免分析过程对测试结构造成的损伤，从而保证测试分析的准确性。
为解决上述技术问题，本发明提供一种用于栅介质完整性的测试结构，包括k×l个模块的阵列，每个所述模块由m×n个测试单元阵列形成，同一所述模块的测试单元之间并联连接后，所述模块之间再并联连接，其中，k、l、m、n均为自然数。
进一步的，在整个所述测试结构中，在整个所述测试结构中，所述测试单元的基底通过第一金属线连接，每一行的所述测试单元的有源区通过第二金属线连接；同一所述模块内，每一列的所述测试单元的栅极通过第三金属线连接，不同所述模块之间的所述第三金属线相隔绝，所述第三金属线位于所述第一金属线以及第二金属线的上层的互连层。
进一步的，所述第一金属线位于第一互连层，所述第二金属线位于第二互连层，所述第三金属线位于第三互连层。
进一步的，每一所述模块的所述第三金属线均连接一第三互连层通孔，所述第三互连层通孔均连接一第四金属线，所述第四金属线位于所述第三金属线的上层的互连层。
进一步的，所述k×l个模块的阵列形成一个组，所述测试结构包括两个以上的所述组，同一所述组的模块之间并联连接后，所述组之间再并联连接。
进一步的，每一所述组的所述第四金属线均具有连接一第四互连层通孔，所述第四互连层通孔均连接一第五金属线，所述第五金属线位于所述第四金属线的上层的互连层。
进一步的，根据本发明的另一面，本发明还提供一种用于栅介质完整性的测试方法，包括：
步骤一：提供一衬底，根据所述的测试结构在所述衬底上形成实际待测结构；
步骤二：以所述模块为单位进行栅介质完整性的测试，确认被击穿的所述模块；
步骤三：以所述测试单元为单位，对被击穿的所述模块进行栅介质完整性的测试，确认被击穿测试单元。
进一步的，在整个所述测试结构中，每一列所述测试单元的基底通过第一金属线连接，每一行的所述测试单元的有源区通过第二金属线连接；同一所述模块内，所述测试单元的栅极通过第三金属线连接，不同所述模块之间的所述第三金属线相隔绝，所述第三金属线位于所述第一金属线以及第二金属线的上层的互连层，每一所述模块的所述第三金属线均连接一第三互连层通孔，所述第三互连层通孔均连接一第四金属线，所述第四金属线位于所述第三金属线的上层的互连层。
进一步的，所述步骤二包括：
将所述待测结构剥层至所述第三金属线所在的互连层，以所述模块为单位进行栅介质完整性的测试。
进一步的，所述步骤三包括：
将所述待测结构剥层至所述第一金属线所在的互连层，以所述测试单元为单位，对被击穿的所述模块进行栅介质完整性的测试。
进一步的，所述k×l个模块的阵列形成一个组，所述测试结构包括两个以上的所述组，同一所述组的模块之间并联连接后，所述组之间再并联连接；在所述步骤一和步骤二之间，还包括：
以所述组为单位进行栅介质完整性的测试，确认被击穿的所述组。
进一步的，采用电压衬底技术，以所述模块为单位进行栅介质完整性的测试。
进一步的，采用电压衬底技术，以所述测试单元为单位，对被击穿的所述模块进行栅介质完整性的测试。
与现有技术相比，本发明提供的用于栅介质完整性的测试结构及其测试方法具有以下优点：
1、本发明提供的用于栅介质完整性的测试结构及其测试方法，该测试结构包括k×l个模块的阵列，每个所述模块由m×n个测试单元阵列形成，同一所述模块的测试单元之间并联连接后，所述模块之间再并联连接，与现有技术相比，所述测试结构具有分级结构，在进行测试分析时，先以所述模块为单位进行栅介质完整性的测试，确认被击穿的所述模块；再以所述测试单元为单位，对被击穿的所述模块进行栅介质完整性的测试，确认被击穿测试单元，能够简化分析过程，避免分析过程对测试结构造成的损伤，从而保证测试分析的准确性。
2、本发明提供的用于栅介质完整性的测试结构及其测试方法，该测试结构的所述k×l个模块的阵列形成一个组，所述测试结构包括两个以上的所述组，同一所述组的模块之间并联连接后，所述组之间再并联连接，以对所述测试结构进行进一步分级，使得所述测试结构具有多层级结构，在进行测试分析时，可以逐层进行分析测试，直到确认被击穿测试单元，从而进一步的简化分析过程，保证测试分析的准确性。
附图说明
图1为现有技术中的用于栅介质完整性的测试结构的示意图；
图2a-图2e为本发明一实施例中用于栅介质完整性的测试结构的示意图；
图3为本发明一实施例中用于栅介质完整性的测试方法的流程图；
图4为本发明一实施例中用于栅介质完整性的测试方法的过程中测试结构的示意图。
具体实施方式
下面将结合示意图对本发明的用于栅介质完整性的测试结构及其测试方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关***或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，提供一种用于栅介质完整性的测试结构及其测试方法，对所述测试结构进行分级，然后逐级进行测试，以确认被击穿的测试单元，简化分析过程，避免分析过程对测试结构造成的损伤，保证测试分析的准确性。
结合上述核心思想，本发明提供一种用于栅介质完整性的测试结构，包括包括k×l个模块的阵列，每个所述模块由m×n个测试单元阵列形成，同一所述模块的测试单元之间并联连接后，所述模块之间再并联连接，其中，k、l、m、n均为自然数。
进一步，结合上述用于栅介质完整性的测试结构，本发明还提供了一种测试方法，包括以下步骤：
步骤S01，提供一衬底，根据所述的测试结构在所述衬底上形成实际待测结构；
步骤S02，以所述模块为单位进行栅介质完整性的测试，确认被击穿的所述模块；
步骤S03，以所述测试单元为单位，对被击穿的所述模块进行栅介质完整性的测试，确认被击穿测试单元。
以下列举所述用于栅介质完整性的测试结构及其测试方法的几个实施例，以清楚说明本发明的内容，应当明确的是，本发明的内容并不限制于以下实施例，其他通过本领域普通技术人员的常规技术手段的改进亦在本发明的思想范围之内。
以下请参考图2a-图2e，其中，图2a-图2e为本发明一实施例中用于栅介质完整性的测试结构的示意图。本第一实施例中，所述测试结构2分为两级：测试单元210、多个所述测试单元210组成的模块200。
所述测试结构2包括k×l个模块200的阵列，每个所述模块200由m×n个测试单元210阵列形成，其中，k、l、m、n均为自然数。在本实施例中，所述测试结构2包括2×2个模块200的阵列，每个所述模块200由4×4个测试单元210阵列形成，但是，k、l、m、n的取值范围并不做具体限制，具体由所述测试结构2的大小以及测试要求进行设置。同一所述模块200的测试单元210之间并联连接后，所述模块200之间再并联连接，从而使得所述测试结构2具有分级结构，在进行测试分析时，先以所述模块200为单位进行栅介质完整性的测试，在所述测试结构2中确认被击穿的所述模块200；再以所述测试单元210为单位，对被击穿的所述模块200进行栅介质完整性的测试，确认被击穿测试单元210，能够简化分析过程，避免分析过程对测试结构2造成的损伤，从而保证测试分析的准确性。
如图2a所示，图2a为所述测试结构2的基底层结构，所述测试结构2的基底层包括栅极201、有源区202以及接触孔(CT)203，每一个所述测试单元210均具有一个所述栅极201。
图2b为所述测试结构2的第一互连层结构，在本实施例中，在整个所述测试结构2中，所述测试单元210的基底通过第一金属线220连接，其中，所述第一金属线220位于第一互连层的金属层(M1)，所述第一互连层的金属层上具有第一互连层的通孔层(V1)，第一互连层的通孔层具有第一互连层通孔221。所述第一金属线220通常连接一第一垫片，用于施加电压。
图2c为所述测试结构2的第二互连层结构，如图2c所示，每一行的所述测试单元210的有源区通过第二金属线230连接，其中，所述第二金属线230位于第二互连层的金属层(M2)，所述第二互连层的金属层上具有第二互连层的通孔层(V2)，第二互连层的通孔层具有第二互连层通孔231。所述第二金属线230通常连接一第二垫片，用于施加电压。
同一所述模块200内，每一行的所述测试单元210的栅极通过第三金属线240连接，不同所述模块200之间的所述第三金属线240相隔绝。其中，图2d为所述测试结构2的第三互连层结构，如图2d所示，所述第三金属线240位于第三互连层的金属层(M3)，所述第三互连层的金属层上具有第三互连层的通孔层(V3)，第三互连层的通孔层具有第三互连层通孔241。
所述第三互连层通孔241均连接一第四金属线260，其中，所述第四金属线260位于第四互连层的金属层(M4)，如图2e所示，图2e为所述测试结构2的第四互连层结构，所述第四金属线260的布图以及形状并不做具体限制，所述第四金属线260通常连接一第三垫片，用于施加电压。从而，使得所述测试结构2具有分级结构。其中，所述测试结构2并不限于上述结构，只要可以实现所述测试结构2具有分级结构，亦在本发明的思想范围之内。另外，所述第一金属线220、第二金属线230、第三金属线240、所述第四金属线260并不限于位于第一互连层、第二互连层、第三互连层、第四互连层，只要所述第三金属线260位于所述第一金属线220以及第二金属线230的上层的互连层，所述第四金属线240位于所述第三金属线260的上层的互连层，亦在本发明的思想范围之内。
以下结合图3具体说明本实施例中用于栅介质完整性的测试结构的测试方法。
首先，进行步骤S11，提供一衬底，根据所述测试结构2在所述衬底上形成实际待测结构。
然后，进行步骤S12，以所述模块200为单位进行栅介质完整性的测试，确认被击穿的所述模块200。在进行步骤S12之间，一般需要先对所有的所述测试单元210施加电压，使得某些所述测试单元210的栅介质被击穿而失效，此为本领域的公知常识，在此不作赘述。较佳的，采用电压衬底技术，以所述模块200为单位进行栅介质完整性的测试，对所述测试结构2的所有模块200进行分析，被击穿的所述模块200显示高亮状态，从而确认被击穿的所述模块200，避免使用EMMI以及OBIRCH进行抓点定位。由于在本实施例中，所述测试结构2通过所述第一金属线220、所述第二金属线230、所述第三金属线240实现分级结构，所以，所述步骤S12包括：将所述待测结构剥层至所述第三金属线240所在的互连层，以所述模块200为单位进行栅介质完整性的测试。如图4a所示，模块200a显示高亮状态，则所述模块200a被击穿。
接着，进行步骤S13：以所述测试单元210为单位，对被击穿的所述模块200a进行栅介质完整性的测试，确认被击穿的测试单元210。较佳的，采用电压衬底技术，以所述测试单元210为单位进行栅介质完整性的测试，对被击穿的所述模块200内的测试单元210进行分析，被击穿的所述测试单元210显示高亮状态，从而确认被击穿的所述测试单元210，避免使用EMMI以及OBIRCH进行抓点定位。由于在本实施例中，所述测试结构2通过所述第一金属线220、所述第二金属线230、所述第三金属线240实现分级结构，所以，所述步骤S13包括：将所述待测结构剥层至所述第二金属线230所在的互连层，以所述测试单元210为单位，对被击穿的所述模块200进行栅介质完整性的测试。如图4b所示，测试单元210a显示高亮状态，则所述测试单元210a被击穿。
本发明并不限于以上实施例，例如所述测试结构分为三级、四级、五级或者更多分级，亦在本发明的思想范围之内。在进行测试分析时，可以逐层进行分析测试，直到确认被击穿测试单元210，从而进一步的简化分析过程，保证测试分析的准确性。
综上所述，本发明提供一种用于栅介质完整性的测试结构及其测试方法，对所述测试结构进行分级，然后逐级进行测试，以确认被击穿的测试单元，简化分析过程，避免分析过程对测试结构造成的损伤，保证测试分析的准确性。。与现有技术相比，本发明提供的含有偏压温度不稳定性测试电路具有以下优点：
1、本发明提供的用于栅介质完整性的测试结构及其测试方法，该测试结构包括k×l个模块的阵列，每个所述模块由m×n个测试单元阵列形成，同一所述模块的测试单元之间并联连接后，所述模块之间再并联连接，与现有技术相比，所述测试结构具有分级结构，在进行测试分析时，先以所述模块为单位进行栅介质完整性的测试，确认被击穿的所述模块；再以所述测试单元为单位，对被击穿的所述模块进行栅介质完整性的测试，确认被击穿测试单元，能够简化分析过程，避免分析过程对测试结构造成的损伤，从而保证测试分析的准确性。
2、本发明提供的用于栅介质完整性的测试结构及其测试方法，该测试结构的所述k×l个模块的阵列形成一个组，所述测试结构包括两个以上的所述组，同一所述组的模块之间并联连接后，所述组之间再并联连接，以对所述测试结构进行进一步分级，使得所述测试结构具有多层级结构，在进行测试分析时，可以逐层进行分析测试，直到确认被击穿测试单元，从而进一步的简化分析过程，保证测试分析的准确性。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (13)
1.一种用于栅介质完整性的测试结构，包括k×l个模块的阵列，每个所述模块由m×n个测试单元阵列形成，同一所述模块的测试单元之间并联连接后，所述模块之间再并联连接，其中，k、l、m、n均为自然数。
2.如权利要求1所述的测试结构，其特征在于，在整个所述测试结构中，所述测试单元的基底通过第一金属线连接，每一行的所述测试单元的有源区通过第二金属线连接；同一所述模块内，每一列的所述测试单元的栅极通过第三金属线连接，不同所述模块之间的所述第三金属线相隔绝，所述第三金属线位于所述第一金属线以及第二金属线的上层的互连层中。
3.如权利要求2所述的测试结构，其特征在于，所述第一金属线位于第一互连层中，所述第二金属线位于第二互连层中，所述第三金属线位于第三互连层中。
4.如权利要求2所述的测试结构，其特征在于，每一所述模块的所述第三金属线均连接一第三互连层通孔，所述第三互连层通孔均连接一第四金属线，所述第四金属线位于所述第三金属线的上层的互连层中。
5.如权利要求1-4中任意一项所述的测试结构，其特征在于，所述k×l个模块的阵列形成一个组，所述测试结构包括两个以上的所述组，同一所述组的模块之间并联连接后，所述组之间再并联连接。
6.如权利要求5所述的测试结构，其特征在于，每一所述组的所述第四金属线均具有连接一第四互连层通孔，所述第四互连层通孔均连接一第五金属线，所述第五金属线位于所述第四金属线的上层的互连层。
7.一种用于栅介质完整性的测试方法，包括：
步骤一：提供一衬底，根据如权利要求1所述的测试结构在所述衬底上形成实际待测结构；
步骤二：以所述模块为单位进行栅介质完整性的测试，确认被击穿的所述模块；
步骤三：以所述测试单元为单位，对被击穿的所述模块进行栅介质完整性的测试，确认被击穿的测试单元。
8.如权利要求7所述的测试方法，其特征在于，在整个所述测试结构中，每一列所述测试单元的基底通过第一金属线连接，每一行的所述测试单元的有源区通过第二金属线连接；同一所述模块内，所述测试单元的栅极通过第三金属线连接，不同所述模块之间的所述第三金属线相隔绝，所述第三金属线位于所述第一金属线以及第二金属线的上层的互连层，每一所述模块的所述第三金属线均连接一第三互连层通孔，所述第三互连层通孔均连接一第四金属线，所述第四金属线位于所述第三金属线的上层的互连层。
9.如权利要求8所述的测试方法，其特征在于，所述步骤二包括：
将所述待测结构剥层至所述第三金属线所在的互连层，以所述模块为单位进行栅介质完整性的测试。
10.如权利要求8所述的测试方法，其特征在于，所述步骤三包括：
将所述待测结构剥层至所述第一金属线所在的互连层，以所述测试单元为单位，对被击穿的所述模块进行栅介质完整性的测试。
11.如权利要求8所述的测试方法，其特征在于，所述k×l个模块的阵列形成一个组，所述测试结构包括两个以上的所述组，同一所述组的模块之间并联连接后，所述组之间再并联连接；在所述步骤一和步骤二之间，还包括：
以所述组为单位进行栅介质完整性的测试，确认被击穿的所述组。
12.如权利要求7所述的测试方法，其特征在于，采用电压衬底技术，以所述模块为单位进行栅介质完整性的测试。
13.如权利要求7所述的测试方法，其特征在于，采用电压衬底技术，以所述测试单元为单位，对被击穿的所述模块进行栅介质完整性的测试。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310567444.9A CN104637922B (zh) | 2013-11-14 | 2013-11-14 | 用于栅介质完整性的测试结构及其测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310567444.9A CN104637922B (zh) | 2013-11-14 | 2013-11-14 | 用于栅介质完整性的测试结构及其测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104637922A CN104637922A (zh) | 2015-05-20 |
| CN104637922B true CN104637922B (zh) | 2018-04-27 |
Family
ID=53216484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310567444.9A Active CN104637922B (zh) | 2013-11-14 | 2013-11-14 | 用于栅介质完整性的测试结构及其测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104637922B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115954343B (zh) * | 2023-03-09 | 2023-06-09 | 合肥晶合集成电路股份有限公司 | 栅氧化层测试结构 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6812046B2 (en) * | 2002-07-29 | 2004-11-02 | Sun Microsystems Inc. | Method and apparatus for electronically aligning capacitively coupled chip pads |
| CN100533703C (zh) * | 2003-08-25 | 2009-08-26 | 陶-梅特里克斯公司 | 用于评估半导体元件与晶片制造的技术 |
| JP4573794B2 (ja) * | 2005-03-31 | 2010-11-04 | 東京エレクトロン株式会社 | プローブカードおよび微小構造体の検査装置 |
| CN100499111C (zh) * | 2006-08-10 | 2009-06-10 | 中芯国际集成电路制造(上海)有限公司 | Mos电容测试结构及失效点定位方法 |
| CN101281897B (zh) * | 2007-04-06 | 2011-07-20 | 中芯国际集成电路制造(上海)有限公司 | 用于测试栅氧化层完整性的矩阵型测试结构 |
| CN101640180B (zh) * | 2009-08-31 | 2011-05-04 | 浙江大学 | 一种用于测试半导体生产工艺缺陷的测试芯片及制作方法 |
-
2013
- 2013-11-14 CN CN201310567444.9A patent/CN104637922B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104637922A (zh) | 2015-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102011087272A1 (de) | Halbleiterherstellungs- und -prüfverfahren, Prüfvorrichtung und Prüfsystem | |
| US20200191859A1 (en) | Failure positioning method | |
| US8836363B2 (en) | Probe card partition scheme | |
| US11728227B1 (en) | Test structure and test method thereof | |
| CN102937695A (zh) | 一种硅通孔超薄晶圆测试结构及测试方法 | |
| CN103839771A (zh) | 半导体器件失效分析样品制作方法以及分析方法 | |
| US7998853B1 (en) | Semiconductor device with through substrate vias | |
| CN105118798A (zh) | 电迁移测试结构及测试方法 | |
| CN103941171B (zh) | 半导体测试结构及测试方法 | |
| CN106449465B (zh) | 一种存储器芯片上测试单个比特的方法 | |
| US10768222B1 (en) | Method and apparatus for direct testing and characterization of a three dimensional semiconductor memory structure | |
| CN105137317A (zh) | 快速测试晶圆电性用的转接板工艺和转接板结构 | |
| CN107505558A (zh) | 一种晶圆测试中动态修改参数达到提高良率的方法 | |
| US20070035318A1 (en) | Donut-type parallel probe card and method of testing semiconductor wafer using same | |
| US7101722B1 (en) | In-line voltage contrast determination of tunnel oxide weakness in integrated circuit technology development | |
| CN105144361B (zh) | 用于oled显示面板的检测*** | |
| CN104637922B (zh) | 用于栅介质完整性的测试结构及其测试方法 | |
| CN110261753A (zh) | 半导体器件失效分析方法 | |
| CN103364660A (zh) | 一种目标芯片中多个晶体管的测试方法 | |
| CN205900538U (zh) | 一种可靠性测试结构 | |
| KR20130117290A (ko) | 적층형 반도체 장치, 그 제조 방법 및 테스트 방법 | |
| CN106601645B (zh) | 一种测试结构及其布设方法 | |
| US8056025B1 (en) | Integration of open space/dummy metal at CAD for physical debug of new silicon | |
| CN103837809B (zh) | 测试mosfet匹配性的ic布局及测试方法 | |
| CN116884864A (zh) | 半导体器件的失效分析方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |