CN1790656A - 一种功率mos器件的测试方法及实现该方法的产品 - Google Patents
一种功率mos器件的测试方法及实现该方法的产品 Download PDFInfo
- Publication number
- CN1790656A CN1790656A CN 200410093189 CN200410093189A CN1790656A CN 1790656 A CN1790656 A CN 1790656A CN 200410093189 CN200410093189 CN 200410093189 CN 200410093189 A CN200410093189 A CN 200410093189A CN 1790656 A CN1790656 A CN 1790656A
- Authority
- CN
- China
- Prior art keywords
- chip
- probe
- testing
- power mos
- silicon chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明公布了一种功率MOS器件的测试方法和实现该方法的产品,对多个器件进行同时测试,将封装后良品率可能较低的硅片在硅片测试阶段发现出来,并进行全数芯片的测试,剔除不良芯片,从而避免了过多的不良芯片封装成本的浪费。本发明可用于功率MOS器件的测试。
Description
技术领域
本发明涉及一种半导体器件的测试方法,尤其是涉及一种功率MOS器件的测试方法和实现该方法的产品。
背景技术
使用8英寸硅圆片进行大功率MOS器件制造时,由于单个分立器件的芯片面积较小,一片硅片上的有效芯片个数通常较多。用于器件的封装和测试的成本甚至还超过了芯片制造本身。为了降低测试成本,在进行硅片测试时,现有的测试方案如下:1,使用抽样测试的方法,当良品率达到一定值,如80%以上时,则不对硅片上的所有芯片进行测试而将硅片进行封装。2,对于抽样测试良品率小于80%的硅片,进行硅片上全数芯片的测试,测试后将不良芯片剔除。
抽样测试虽然大大降低了硅片测试的成本,但是对于进行多个芯片封装的情况,当硅片的良品率不高、在进行硅片测试时只进行了抽样测试而未对硅片上全数芯片测试,也未将不良芯片剔除时,多个芯片封装后的良品率将大幅度降低。如当硅片的良品率为80%,如果将其上的两个芯片封在一起,其为良品的概率就仅有80%×80%=64%,这种情况下有36%的芯片封装成本被浪费。已有测试方法的缺点是,在硅片的良品率不高的情况下,封装后的良品率将大幅度下降,浪费大量的封装成本。
发明内容
本发明要解决的技术问题是,提供一种可以降低封装成本损失的大功率MOS器件测试方法及实现该方法的产品。
为解决上述技术问题,本发明一种功率MOS器件的测试方法,包括以下步骤:第一步,待测芯片用相同探针并联后连接到测试机的Gate Sense,Gate Force,Source Sense以及Source Force端;第二步,同时对硅片上的多个器件进行测试;第三步,挑出良品率较低的硅片;第四步,并对良品率较低的硅片进行全数芯片测试;第五步,将不良的芯片剔除。
实现本发明一种功率MOS器件的测试方法的测试用探针卡,当同时测试的芯片数为n,探针卡的探针数为4×n,其漏电测试规格为已有探针卡漏电测试规格的n倍,导通电阻为已有探针卡导通电阻的n分之一,击穿电压的规格和已有技术探针卡击穿电压规格相同,阈值电压的规格和已有技术的探针卡阈值电压的规格相同。
本发明一种功率MOS器件的测试方法,模拟封装后的情况,对硅片上的多个器件进行同时测试,可以降低封装成本的损失。
附图说明
图1为已有技术中单个芯片的探针卡版图;
图2为本发明一种实现功率MOS器件的测试方法的探针卡版图;
图3为本发明一种功率MOS器件的测试方法步骤流程图。
具体实施方式
以两个芯片封装的情况为例子,说明本发明的具体实施方案。修改测试用探针卡上探针的分布,从原来仅用于单个芯片测试的探针分布修改成适用于多芯片测试用的探针分布。测试所用的测试机有Gate Sense,GateForce,Source Sense及Source Force端。已有技术中单个芯片的探针卡版图如图1所示,黑色的小点代表探针。图中4条从探针的引出线分别连接到测试机的Gate Sense,Gate Force,Source Sense及Source Force端。
用于两个芯片同时测试的探针卡版图如图2所示,共有8根探针,探针的连接方式如下:先将左右两个芯片测试用相同探针并联后连接到测试机的Gate Sense,Gate Force,Source Sense以及Source Force端。该探针卡漏电测试规格为已有探针卡漏电测试规格的2倍,导通电阻为已有探针卡导通电阻的二分之一,击穿电压和阈值电压的规格都和已有技术的探针卡相同。然后进行测试,由于本发明在硅片测试时对多个器件进行同时测试,模拟封装后的情况,硅片测试时的良品率就与封装后的良品率情况一致。通过硅片上多个器件同时测试,将封装后良品率可能较低的硅片在硅片测试阶段就发现出来,并进行全数芯片的测试,将不良的芯片剔除,从而避免了过多的不良芯片的封装成本的浪费。
Claims (2)
1.一种功率MOS器件的测试方法,其特征在于:
第一步,将待测芯片用相同探针并联后连接到测试机的Gate Sense,Gate Force,Source Sense以及Source Force端;
第二步,同时对硅片上的多个器件进行测试;
第三步,挑出良品率较低的硅片;
第四步,对良品率较低的硅片进行全数芯片测试;
第五步,将不良的芯片剔除。
2.实现权利要求1所述的测试方法的探针卡,其特征在于:当同时测试的芯片数为n,探针卡的探针数为4×n,其漏电测试规格为已有探针卡漏电测试规格的n倍,导通电阻为已有探针卡导通电阻的n分之一,击穿电压的规格和已有技术探针卡击穿电压规格相同,阈值电压的规格和已有技术的探针卡阈值电压的规格相同。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200410093189 CN1790656A (zh) | 2004-12-17 | 2004-12-17 | 一种功率mos器件的测试方法及实现该方法的产品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200410093189 CN1790656A (zh) | 2004-12-17 | 2004-12-17 | 一种功率mos器件的测试方法及实现该方法的产品 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1790656A true CN1790656A (zh) | 2006-06-21 |
Family
ID=36788362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200410093189 Pending CN1790656A (zh) | 2004-12-17 | 2004-12-17 | 一种功率mos器件的测试方法及实现该方法的产品 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1790656A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101587148B (zh) * | 2008-05-20 | 2011-07-20 | 中芯国际集成电路制造(上海)有限公司 | 一种减小mos器件导通电阻测试值的方法 |
CN102175919A (zh) * | 2011-01-28 | 2011-09-07 | 上海宏力半导体制造有限公司 | 金属硅化物薄膜电阻模型的提取方法 |
CN104142459A (zh) * | 2013-05-09 | 2014-11-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体检测电路及检测方法 |
CN107941421A (zh) * | 2017-11-06 | 2018-04-20 | 歌尔股份有限公司 | 一种产品的气密性测试方法和装置 |
CN108241765A (zh) * | 2016-12-26 | 2018-07-03 | 杭州广立微电子有限公司 | 一种芯片晶体管测试芯片设计方法 |
CN115914063A (zh) * | 2023-02-17 | 2023-04-04 | 四川景诺电子有限公司 | 一种基于5g通信的智能终端自动化测试方法及测试*** |
-
2004
- 2004-12-17 CN CN 200410093189 patent/CN1790656A/zh active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101587148B (zh) * | 2008-05-20 | 2011-07-20 | 中芯国际集成电路制造(上海)有限公司 | 一种减小mos器件导通电阻测试值的方法 |
CN102175919A (zh) * | 2011-01-28 | 2011-09-07 | 上海宏力半导体制造有限公司 | 金属硅化物薄膜电阻模型的提取方法 |
CN102175919B (zh) * | 2011-01-28 | 2015-11-04 | 上海华虹宏力半导体制造有限公司 | 金属硅化物薄膜电阻模型的提取方法 |
CN104142459A (zh) * | 2013-05-09 | 2014-11-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体检测电路及检测方法 |
CN108241765A (zh) * | 2016-12-26 | 2018-07-03 | 杭州广立微电子有限公司 | 一种芯片晶体管测试芯片设计方法 |
CN107941421A (zh) * | 2017-11-06 | 2018-04-20 | 歌尔股份有限公司 | 一种产品的气密性测试方法和装置 |
CN115914063A (zh) * | 2023-02-17 | 2023-04-04 | 四川景诺电子有限公司 | 一种基于5g通信的智能终端自动化测试方法及测试*** |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7307441B2 (en) | Integrated circuit chips and wafers including on-chip test element group circuits, and methods of fabricating and testing same | |
CN103293503B (zh) | 探针卡的检测方法 | |
CN102253324B (zh) | 一种mos器件热载流子效应的测试结构及测试方法 | |
CN108807212A (zh) | 晶圆测试方法及晶圆测试装置 | |
US7279921B1 (en) | Apparatus and method for testing power and ground pins on a semiconductor integrated circuit | |
CN204144249U (zh) | Goi_tddb测试电路结构 | |
CN102565653B (zh) | 一种晶圆测试方法 | |
TW200414394A (en) | Reduced chip testing scheme at wafer level | |
CN102157415B (zh) | 裸芯片的晶圆参数的测试方法 | |
CN106898562A (zh) | 半导体结构以及测试栅极氧化层的击穿电压的方法 | |
CN102110659B (zh) | 半导体装置及其探针测试方法 | |
CN206348429U (zh) | 一种mos器件hci可靠性测试结构 | |
CN1790656A (zh) | 一种功率mos器件的测试方法及实现该方法的产品 | |
CN103163435B (zh) | 晶圆可接受性测试之击穿电压测试装置及方法 | |
CN101872002B (zh) | 探针检测装置及其方法 | |
CN103837809B (zh) | 测试mosfet匹配性的ic布局及测试方法 | |
CN100362642C (zh) | 同时测多个金属-氧化物-半导体器件热载流子的测试结构 | |
CN101752346B (zh) | 高压mos器件栅氧化层可靠性的测试结构及方法 | |
CN102539852A (zh) | 一种用于晶圆级封装芯片自动检测的测试头及其实现方法 | |
CN102128991B (zh) | 一种老化测试装置及测试方法 | |
US10018668B2 (en) | Kill die subroutine at probe for reducing parametric failing devices at package test | |
CN109196631A (zh) | 具有多个栅极垫的半导体器件 | |
US7851273B2 (en) | Method of testing an integrated circuit die, and an integrated circuit die | |
CN108398631B (zh) | 静电放电失效验证方法 | |
CN102759697A (zh) | Mos晶体管封装级测试方法以及mos晶体管制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |