CN107393934A - 一种阵列基板、其制作方法及显示装置 - Google Patents
一种阵列基板、其制作方法及显示装置 Download PDFInfo
- Publication number
- CN107393934A CN107393934A CN201710692964.0A CN201710692964A CN107393934A CN 107393934 A CN107393934 A CN 107393934A CN 201710692964 A CN201710692964 A CN 201710692964A CN 107393934 A CN107393934 A CN 107393934A
- Authority
- CN
- China
- Prior art keywords
- transistor
- layer
- array base
- base palte
- interlayer dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 26
- 239000010410 layer Substances 0.000 claims abstract description 163
- 239000011229 interlayer Substances 0.000 claims abstract description 53
- 230000004888 barrier function Effects 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000001257 hydrogen Substances 0.000 claims abstract description 30
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 30
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 39
- 229910052684 Cerium Inorganic materials 0.000 claims description 21
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052746 lanthanum Inorganic materials 0.000 claims description 20
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 19
- 239000000377 silicon dioxide Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- KJXBRHIPHIVJCS-UHFFFAOYSA-N oxo(oxoalumanyloxy)lanthanum Chemical compound O=[Al]O[La]=O KJXBRHIPHIVJCS-UHFFFAOYSA-N 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical group O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- NTWUDWUVKKRQRK-UHFFFAOYSA-N aluminum;cerium(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Al+3].[Ce+3] NTWUDWUVKKRQRK-UHFFFAOYSA-N 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 239000004411 aluminium Substances 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims 2
- 238000007254 oxidation reaction Methods 0.000 claims 2
- 150000002431 hydrogen Chemical class 0.000 abstract description 9
- 230000007423 decrease Effects 0.000 abstract description 4
- 229920001621 AMOLED Polymers 0.000 description 8
- 239000000203 mixture Substances 0.000 description 7
- 229910052761 rare earth metal Inorganic materials 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 229910007541 Zn O Inorganic materials 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 150000004678 hydrides Chemical class 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910007264 Si2H6 Inorganic materials 0.000 description 1
- 229910003910 SiCl4 Inorganic materials 0.000 description 1
- 229910004014 SiF4 Inorganic materials 0.000 description 1
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 1
- 229910003828 SiH3 Inorganic materials 0.000 description 1
- 229910003822 SiHCl3 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910020923 Sn-O Inorganic materials 0.000 description 1
- 229910007604 Zn—Sn—O Inorganic materials 0.000 description 1
- ROLJWXCAVGNMAK-UHFFFAOYSA-N [Ce]=O Chemical compound [Ce]=O ROLJWXCAVGNMAK-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- CZMAIROVPAYCMU-UHFFFAOYSA-N lanthanum(3+) Chemical compound [La+3] CZMAIROVPAYCMU-UHFFFAOYSA-N 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- -1 rare earth ions Chemical class 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 210000000707 wrist Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/32—Stacked devices having two or more layers, each emitting at different wavelengths
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种阵列基板、其制作方法及显示装置，包括：衬底基板，设置于衬底基板上的第一晶体管和第二晶体管；第二晶体管的有源层设置于第一晶体管的层间介质层背离衬底基板的一侧；第一晶体管的层间介质层与第二晶体管的有源层之间设置有绝缘层，绝缘层具有阻挡氢的能力。由于绝缘层位于第一晶体管的层间介质层与第二晶体管的有源层之间，并且具有阻挡氢的能力，因此，有效避免了在形成第一晶体管的层间介质层的过程中产生的氢扩散至第二晶体管的有源层，导致第二晶体管性能下降的现象。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板、其制作方法及显示装置。
背景技术
有机发光二极管(Organic Light Emitting Display,OLED)显示面板按照驱动方式可以分为无源矩阵型OLED(Passive Matrix OLED,PMOLED)显示面板和有源矩阵型OLED(Active Matrix OLED,AMOLED)显示面板两大类。其中，AMOLED显示面板具有呈阵列式排布的像素单元，属于主动显示类型，具有发光效能高、对比度高、视角宽、响应速度快、可制作大尺寸可挠性面板等诸多优点，在平板显示领域受到科学家和产业界的广泛重视，成为了新一代平板显示的研究热点。
在AMOLED显示面板的生产过程中，需要在一个晶体管上形成另一晶体管的有源层时，会涉及到形成有源层的多步温度在300℃-500℃之间的退火(Aneal)及后烘(Oven)等高温处理工艺。
发明内容
发明人发现，在AMOLED显示面板的生产过程中对膜层进行高温处理环节时，在形成靠近衬底设置的晶体管的层间介质层(Inter Layer Dielectric，ILD)时产生的氢可能会进入远离衬底设置的晶体管的有源层中，使得有源层的电性能发生变化，甚至会导致有源层从半导体变为导体，进而影响在上设置的晶体管的特性。有鉴于此，本发明实施例提供一种阵列基板、其制作方法及显示装置，用以解决现有技术中存在的，在形成靠近衬底的晶体管的层间介质层的过程中产生的氢影响在远离衬底设置的晶体管的特性的问题。
因此，本发明实施例提供的一种阵列基板，包括：衬底基板，设置于所述衬底基板上的第一晶体管和第二晶体管；
所述第二晶体管的有源层设置于所述第一晶体管的层间介质层背离所述衬底基板的一侧；
所述第一晶体管的层间介质层与所述第二晶体管的有源层之间设置有绝缘层，所述绝缘层具有阻挡氢的能力。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述第一晶体管的有源层的材料为低温多晶硅；所述第二晶体管的有源层的材料为氧化物。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述绝缘层的材料为氧化铝、掺铈氧化铝、掺镧氧化铝、掺铈氧化硅、掺镧氧化硅之一或组合。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述绝缘层的厚度为
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述掺铈氧化铝、所述掺镧氧化铝、所述掺铈氧化硅和所述掺镧氧化硅中所掺杂铈或镧的质量分数为0.05％-5％。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，还包括：设置于所述绝缘层面向所述第二晶体管的有源层一侧的氧化硅层。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，还包括：设置于所述绝缘层与所述氧化硅层之间的氮化硅层。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述第一晶体管的源漏极位于所述第一晶体管的层间介质层与所述绝缘层之间。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述第二晶体管的栅极与所述第一晶体管的源漏极同层设置。
本发明实施例还提供了一种显示装置，包括上述阵列基板。
本发明实施例还提供了一种阵列基板的制作方法，包括：
提供一衬底基板；
在所述衬底基板上形成第一晶体管的层间介质层；
在所述第一晶体管的层间介质层上形成具有阻氢作用的绝缘层；
在所述绝缘层上形成所述第二晶体管的有源层。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，在所述衬底基板上形成第一晶体管的层间介质层之前，还包括：在所述衬底基板上依次形成所述第一晶体管的有源层、栅极绝缘层和栅极。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，在所述衬底基板上形成第一晶体管的层间介质层之后，且在所述第一晶体管的层间介质层上形成具有阻氢作用的绝缘层之前，还包括：采用一次构图工艺在所述层间介质层上同时形成所述第一晶体管的源漏极与所述第二晶体管的栅极。
本发明有益效果如下：
本发明实施例提供的阵列基板、其制作方法及显示装置，包括：第一晶体管和第二晶体管；第二晶体管的有源层设置于第一晶体管的层间介质层背离衬底基板的一侧；第一晶体管的层间介质层与第二晶体管的有源层之间设置有绝缘层，绝缘层具有阻挡氢的能力。由于绝缘层位于第一晶体管的层间介质层与第二晶体管的有源层之间，并且具有阻挡氢的能力，因此，有效避免了在形成第一晶体管的层间介质层的过程中产生的氢扩散至第二晶体管的有源层，导致第二晶体管性能下降的现象。
附图说明
图1为本发明实施例提供的阵列基板的结构示意图；
图2为本发明实施例提供的阵列基板的制作方法流程图。
具体实施方式
下面结合附图，对本发明实施例提供的阵列基板、其制作方法及显示装置的具体实施方式进行详细的说明。需要说明的是，本文所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
附图中各膜层的形状和大小不反映阵列基板的真实比例，目的只是示意说明本发明内容。
本发明实施例提供的一种阵列基板，如图1所示，包括：衬底基板101、设置于衬底基板101上的第一晶体管和第二晶体管；
第二晶体管的有源层102设置于第一晶体管的层间介质层103背离衬底基板101的一侧；
第一晶体管的层间介质层103与第二晶体管的有源层102之间设置有绝缘层104，绝缘层104具有阻挡氢的能力。
具体地，在本发明实施例提供的上述阵列基板中，第一晶体管的层间介质层103一般由氮化硅层和氧化硅层构成。就形成氮化硅层的原料气体而言，作为氮源气体，可使用NH3、NH2H2N、N2等，优选NH3；作为硅源气体，可使用SiH4、Si2H6、SiCl4、SiHCl3、SiH2Cl2、SiH3Cl3、SiF4等，优选SiH4，因此，在形成氮化硅层的过程中会产生较多的氢；而具有阻氢作用的绝缘层104位于第一晶体管的层间介质层103与第二晶体管的有源层102之间，因此，采用绝缘层104可有效避免在形成第一晶体管的层间介质层103的过程中产生的氢扩散至第二晶体管的有源层102，导致第二晶体管性能下降的现象。
低温多晶硅技术(Low Temperature Poly-silicon，LTPS)和氧化物技术(Oxide)因其自身的优点分别被用于开发AMOLED显示面板。具体地，低温多晶硅晶体管有助于实现AMOLED显示面板的高分辨率、低功耗、高画质等性能；金属氧化物晶体管具有较高的迁移率、薄膜均匀性好、工艺温度低、关态电流(Ioff)小等优点，且与非晶硅晶体管的制作工艺过程相兼容，有利于降低AMOLED显示面板的开发成本。
有鉴于此，在本发明实施例提供的上述阵列基板中，第一晶体管的有源层105的材料优选为低温多晶硅；第二晶体管的有源层102的材料优选为氧化物，具体地，第二晶体管的有源层102的材料可以为In-Ga-Zn-O、In-Ga-O、Ga-Zn-O、In-Hf-Zn-O、In-Sn-Zn-O、In-Sn-O、In-Zn-O、Zn-Sn-O和In-Al-Zn-O中的一种或几种。
在具体实施时，在本发明实施例提供的上述阵列基板中，绝缘层104的材料可以为氧化铝、掺铈氧化铝、掺镧氧化铝、掺铈氧化硅、掺镧氧化硅之一或任意组合，在此不做具体限定。
具体地，因为稀土元素与氢具有较强的化学亲合力可大量吸附和溶解氢,所以当在氧化铝或氧化硅中掺杂的稀土元素与形成第一晶体管的层间介质层103的过程中产生的氢原子相遇时，能迅速形成稳定的氢化物，从而可阻挡氢向第二晶体管的有源层102的扩散。进一步地，这些氢化物熔点较高、比重较大即不轻易扩散,可作为微小质点弥散分布于基体中，并不会影响其他膜层的性质。
进一步地，因稀土元素铈在150℃-300℃时可迅速与氢结合，生成分解温度在1000℃以上的二氢或三氢化物；稀土元素镧在100℃时可迅速与氢结合，生成分解温度在700℃以上的二氢或三氢化物，铈和镧的氢化物在后续温度300℃-500℃的高温处理工艺过程中不会分解，从而可以较好的阻止在形成第一晶体管的层间介质层103的过程中产生的氢扩散至第二晶体管的有源层102，因此，较佳地，可以选择稀土元素铈或稀土元素镧进行掺杂。
此外，氧化铝本身较致密，也可以在一定程度上阻挡在形成第一晶体管的层间介质层103过程中产生的氢扩散至第二晶体管的有源层102。并且，一般晶体管多采用氧化硅层作为栅绝缘层，在本发明实施例中以氧化硅为膜层基底，不会影响第二晶体管的栅绝缘层(GI)的介电常数。
进一步地，在本发明实施例提供的上述阵列基板中，掺铈氧化铝、掺镧氧化铝、掺铈氧化硅和掺镧氧化硅中所掺杂铈或镧的质量分数可以为0.05％-5％。在具体实施时，可根据采用不同设备、不同工艺条件形成第一晶体管的层间介质层103过程中的产氢量，设计所掺杂铈或镧的多少。一般地，产氢越多，所需掺杂铈或镧越多；产氢越少，所需掺杂铈或镧越少。
在具体实施时，在本发明实施例提供的上述阵列基板中，绝缘层104的厚度可以为当然，在具体实施时，还可根据实际需要设置绝缘层的厚度，在此不做具体限定。
在具体实施时，绝缘层104中掺杂的铈或镧离子在将氢完全结合后，若仍有游离的铈或镧，则这些游离的铈或镧可能会进入第二晶体管的有源层102，于是为了阻挡掺杂的铈或镧进入第二晶体管的有源层102，在本发明实施例提供的上述阵列基板中，还可以包括：设置于绝缘层104面向第二晶体管的有源层102一侧的氧化硅层106。并且，氧化硅层106的厚度可以为
具体地，为了进一步阻挡掺杂的铈或镧进入第二晶体管的有源层102，在本发明实施例提供的上述阵列基板中，还可以包括：设置于绝缘层104与氧化硅层106之间的氮化硅层107；且氮化硅层107的厚度可以为此外，氮化硅层107亦可设置于第一晶体管的层间介质层103所在层与绝缘层104之间，在此不做限定。
在具体实施时，在本发明实施例提供的上述阵列基板中，如图1所示，第一晶体管的源漏极108具体可以位于第一晶体管的层间介质层103与绝缘层104之间。
在具体实施时，为了简化制作工艺，在本发明实施例提供的上述阵列基板中，如图1所示，第二晶体管的栅极109可以与第一晶体管的源漏极108同层设置。并且，上述设置于第二晶体管的栅极109所在层与第二晶体管的有源层102之间的绝缘层104、氮化硅层107、氧化硅层106三者可以共同复用为第二晶体管的栅绝缘层。
进一步地，如图1所示，在本发明实施例提供的上述阵列基板中，第一晶体管还可以包括：设置于衬底基板101与第一晶体管的层间介质层103之间的有源层109、栅极绝缘层110和栅极111，其中，第一晶体管的源漏极108通过贯穿第一晶体管的层间介质层103和栅绝缘层110的过孔与有源层109导通连接；第二晶体管还可以包括：位于第二晶体管的有源层102背离衬底基板101一侧表面上的源漏极(图中未示出)。
值得注意的是，在本发明实施例提供的上述阵列基板中，第一晶体管和第二晶体管均可以为底栅型晶体管或顶栅型晶体管，在此不做限定。并且，在第一晶体管和第二晶体管位于阵列基板的显示区域时，二者均可以根据实际需要设置为驱动晶体管或开关晶体管，在此亦不做限定。
相应地，本发明实施例提供了一种阵列基板的制作方法，由于该制作方法解决问题的原理与上述阵列基板解决问题的原理相似，因此，本发明实施例提供的该制作方法的实施可以参见本发明实施例提供的上述阵列基板的实施，重复之处不再赘述。
具体地，本发明实施例提供的一种阵列基板的制作方法，如图2所示，具体可以包括以下步骤：
S201、提供一衬底基板；
S202、在衬底基板上形成第一晶体管的层间介质层；
S203、在第一晶体管的层间介质层上形成具有阻氢作用的绝缘层；
S204、在绝缘层上形成第二晶体管的有源层。
在具体实施时，在本发明实施例提供的上述制作方法中，在执行步骤S202在衬底基板上形成第一晶体管的层间介质层之前，一般还需要执行以下步骤：在衬底基板上依次形成第一晶体管的有源层、栅极绝缘层和栅极。
在具体实施时，为简化制作工艺，还可以设置第一晶体管的源漏极与第二晶体管的栅极同层，也就是说，在本发明实施例提供的上述制作方法中，在执行步骤S202在衬底基板上形成第一晶体管的层间介质层之后，且在执行步骤S203在第一晶体管的层间介质层上形成具有阻氢作用的绝缘层之前，还可以执行以下步骤：采用一次构图工艺在层间介质层上同时形成第一晶体管的源漏极与第二晶体管的栅极。
在具体实施时，为了防止绝缘层中掺杂的铈或镧等稀土离子扩散入第二晶体管的有源层，在本发明实施例提供的上述制作方法中，在执行步骤S203在第一晶体管的层间介质层上形成具有阻氢作用的绝缘层之后，且在执行步骤S204在绝缘层上形成第二晶体管的有源层之前，还可以执行以下步骤：在绝缘层上依次形成氮化硅层和氧化硅层。
在具体实施时，在本发明实施例提供的上述制作方法中，第一晶体管的有源层的材料为低温多晶硅；第二晶体管的有源层的材料为氧化物。
进一步地，在本发明实施例提供的上述制作方法中，在第二晶体管的有源层的材料为氧化物时，步骤S204在绝缘层上形成第二晶体管的有源层，具体可以通过以下方式进行实现：
在绝缘层上依次沉积氧化物半导体层和光刻胶层；
对光刻胶层进行曝光，形成曝光后的光刻胶图形；
对曝光后的光刻胶图形进行显影，以暴露出氧化物半导体层；
将暴露出的氧化物半导体层在300℃-500℃的条件下高温处理0.5h-1h；
对高温处理后的氧化物半导体层进行刻蚀，并去除未曝光光刻胶图形，以形成第二晶体管的有源层。
一般地，在本发明实施例提供的上述制作方法中，在执行步骤S204在绝缘层上形成第二晶体管的有源层之后，还包括以下步骤：
通过构图工艺在第二晶体管的有源层上形成第二晶体管的源漏极。
可以理解的是，在对氧化物半导体层进行高温处理时，由于绝缘层104的存在，其具有阻挡氢的能力，能够与氢结合，防止氧化物半导体层受到影响，保证晶体管器件的性能。
需要说明的是，在本发明实施例提供的上述制作方法中，形成各膜层结构涉及到的构图工艺，不仅可以包括沉积、光刻胶涂覆、掩模板掩模、曝光、显影、刻蚀、光刻胶剥离等部分或全部的工艺过程，还可以包括其他工艺过程，具体以实际制作过程中形成所需构图的图形为准，在此不做限定。例如，在显影之后和刻蚀之前还可以包括后烘工艺。
其中，沉积工艺可以为化学气相沉积法、热气相沉积法、等离子体增强化学气相沉积法或物理气相沉积法，在此不做限定；掩膜工艺中所用的掩膜板可以为半色调掩膜板、单缝衍射掩模板或灰色调掩模板，在此不做限定；刻蚀可以为干法刻蚀或者湿法刻蚀，在此不做限定。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述阵列基板，该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪、智能手表、健身腕带、个人数字助理等任何具有显示功能的产品或部件。该显示装置的实施可以参见上述阵列基板的实施例，重复之处不再赘述。
本发明实施例提供的上述阵列基板、其制作方法及显示装置，包括：第一晶体管和第二晶体管；第二晶体管的有源层设置于第一晶体管的层间介质层背离衬底基板的一侧；第一晶体管的层间介质层与第二晶体管的有源层之间设置有绝缘层，绝缘层具有阻挡氢的能力。由于绝缘层位于第一晶体管的层间介质层与第二晶体管的有源层之间，并且具有阻挡氢的能力，因此，有效避免了在形成第一晶体管的层间介质层过程中产生的氢扩散至第二晶体管的有源层，导致第二晶体管性能下降的现象。
需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (13)
1.一种阵列基板，包括：衬底基板，设置于所述衬底基板上的第一晶体管和第二晶体管；其特征在于，
所述第二晶体管的有源层设置于所述第一晶体管的层间介质层背离所述衬底基板的一侧；
所述第一晶体管的层间介质层与所述第二晶体管的有源层之间设置有绝缘层，所述绝缘层具有阻挡氢的能力。
2.如权利要求1所述的阵列基板，其特征在于，所述第一晶体管的有源层的材料为低温多晶硅；所述第二晶体管的有源层的材料为氧化物。
3.如权利要求1所述的阵列基板，其特征在于，所述绝缘层的材料为氧化铝、掺铈氧化铝、掺镧氧化铝、掺铈氧化硅、掺镧氧化硅之一或组合。
4.如权利要求1所述的阵列基板，其特征在于，所述绝缘层的厚度为
5.如权利要求3所述的阵列基板，其特征在于，所述掺铈氧化铝、所述掺镧氧化铝、所述掺铈氧化硅和所述掺镧氧化硅中所掺杂铈或镧的质量分数为0.05％-5％。
6.如权利要求1所述的阵列基板，其特征在于，还包括：设置于所述绝缘层面向所述第二晶体管的有源层一侧的氧化硅层。
7.如权利要求6所述的阵列基板，其特征在于，还包括：设置于所述绝缘层与所述氧化硅层之间的氮化硅层。
8.如权利要求1-7任一项所述的阵列基板，其特征在于，所述第一晶体管的源漏极位于所述第一晶体管的层间介质层与所述绝缘层之间。
9.如权利要求8所述的阵列基板，其特征在于，所述第二晶体管的栅极与所述第一晶体管的源漏极同层设置。
10.一种显示装置，其特征在于，包括：如权利要求1-9任一项所述的阵列基板。
11.一种阵列基板的制作方法，其特征在于，包括：
提供一衬底基板；
在所述衬底基板上形成第一晶体管的层间介质层；
在所述第一晶体管的层间介质层上形成具有阻氢作用的绝缘层；
在所述绝缘层上形成所述第二晶体管的有源层。
12.如权利要求11所述的制作方法，其特征在于，在所述衬底基板上形成第一晶体管的层间介质层之前，还包括：在所述衬底基板上依次形成所述第一晶体管的有源层、栅极绝缘层和栅极。
13.如权利要求11所述的制作方法，其特征在于，在所述衬底基板上形成第一晶体管的层间介质层之后，且在所述第一晶体管的层间介质层上形成具有阻氢作用的绝缘层之前，还包括：采用一次构图工艺在所述层间介质层上同时形成所述第一晶体管的源漏极与所述第二晶体管的栅极。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710692964.0A CN107393934B (zh) | 2017-08-14 | 2017-08-14 | 一种阵列基板、其制作方法及显示装置 |
| PCT/CN2018/080635 WO2019033758A1 (zh) | 2017-08-14 | 2018-03-27 | 一种阵列基板、其制作方法及显示装置 |
| US16/314,298 US11302722B2 (en) | 2017-08-14 | 2018-03-27 | Array substrate, manufacturing method thereof and display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710692964.0A CN107393934B (zh) | 2017-08-14 | 2017-08-14 | 一种阵列基板、其制作方法及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107393934A true CN107393934A (zh) | 2017-11-24 |
| CN107393934B CN107393934B (zh) | 2020-02-21 |
Family
ID=60355794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710692964.0A Active CN107393934B (zh) | 2017-08-14 | 2017-08-14 | 一种阵列基板、其制作方法及显示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11302722B2 (zh) |
| CN (1) | CN107393934B (zh) |
| WO (1) | WO2019033758A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019033758A1 (zh) * | 2017-08-14 | 2019-02-21 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示装置 |
| CN109859623A (zh) * | 2017-11-30 | 2019-06-07 | 云谷（固安）科技有限公司 | 阵列基板及其制备方法及显示屏 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103839970A (zh) * | 2012-11-20 | 2014-06-04 | 三星显示有限公司 | 显示装置 |
| US20150048320A1 (en) * | 2013-08-16 | 2015-02-19 | Samsung Display Co., Ltd. | Thin-film transistor array substrate, display device including the same, and method of manufacturing the thin-film transistor array substrate |
| CN106876412A (zh) * | 2017-03-15 | 2017-06-20 | 厦门天马微电子有限公司 | 一种阵列基板以及制作方法 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW513753B (en) | 2000-03-27 | 2002-12-11 | Semiconductor Energy Lab | Semiconductor display device and manufacturing method thereof |
| JP2002229473A (ja) | 2001-01-31 | 2002-08-14 | Canon Inc | 表示装置の製造方法 |
| US7227306B2 (en) * | 2003-08-28 | 2007-06-05 | Samsung Sdi Co., Ltd. | Organic electroluminescence display having recessed electrode structure |
| US7829394B2 (en) | 2005-05-26 | 2010-11-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| TWI596741B (zh) | 2009-08-07 | 2017-08-21 | 半導體能源研究所股份有限公司 | 半導體裝置和其製造方法 |
| CN102683422B (zh) | 2012-03-21 | 2016-03-23 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管及制作方法、阵列基板、显示装置 |
| CN103219283A (zh) | 2013-03-19 | 2013-07-24 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法、显示装置 |
| JP6467171B2 (ja) * | 2013-09-17 | 2019-02-06 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN104900533B (zh) | 2015-04-13 | 2018-12-18 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置 |
| US9985082B2 (en) * | 2016-07-06 | 2018-05-29 | Lg Display Co., Ltd. | Organic light emitting display device comprising multi-type thin film transistor and method of manufacturing the same |
| JP6832656B2 (ja) | 2016-09-14 | 2021-02-24 | 株式会社ジャパンディスプレイ | 半導体装置の製造方法 |
| CN107068613A (zh) | 2016-12-30 | 2017-08-18 | 深圳市华星光电技术有限公司 | Oled显示装置的阵列基板及其制作方法 |
| JP2018170324A (ja) | 2017-03-29 | 2018-11-01 | 株式会社ジャパンディスプレイ | 表示装置 |
| CN107026178B (zh) | 2017-04-28 | 2019-03-15 | 深圳市华星光电技术有限公司 | 一种阵列基板、显示装置及其制作方法 |
| CN107359168A (zh) | 2017-07-11 | 2017-11-17 | 京东方科技集团股份有限公司 | 显示面板及其制备方法、显示装置 |
| CN107275350B (zh) | 2017-07-19 | 2020-03-10 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法和显示装置 |
| CN107452756B (zh) | 2017-07-28 | 2020-05-19 | 京东方科技集团股份有限公司 | 薄膜晶体管结构及其制造方法、显示面板、显示装置 |
| CN107393934B (zh) | 2017-08-14 | 2020-02-21 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示装置 |
| CN107369780B (zh) | 2017-08-25 | 2023-12-01 | 京东方科技集团股份有限公司 | 一种显示器件的封装结构及其封装方法、显示装置 |
| CN207503977U (zh) | 2017-09-22 | 2018-06-15 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及显示装置 |
| CN107507841B (zh) | 2017-09-22 | 2021-01-22 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN107818991B (zh) | 2017-10-23 | 2020-06-05 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板 |
| US10735087B2 (en) | 2017-11-21 | 2020-08-04 | Hughes Network Systems, Llc | Interference reduction with optimized bandwidth utilization |
| CN107994066B (zh) | 2017-12-06 | 2020-12-04 | 合肥鑫晟光电科技有限公司 | Tft、制作方法、阵列基板、显示面板及装置 |
-
2017
- 2017-08-14 CN CN201710692964.0A patent/CN107393934B/zh active Active
-
2018
- 2018-03-27 US US16/314,298 patent/US11302722B2/en active Active
- 2018-03-27 WO PCT/CN2018/080635 patent/WO2019033758A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103839970A (zh) * | 2012-11-20 | 2014-06-04 | 三星显示有限公司 | 显示装置 |
| US20150048320A1 (en) * | 2013-08-16 | 2015-02-19 | Samsung Display Co., Ltd. | Thin-film transistor array substrate, display device including the same, and method of manufacturing the thin-film transistor array substrate |
| CN106876412A (zh) * | 2017-03-15 | 2017-06-20 | 厦门天马微电子有限公司 | 一种阵列基板以及制作方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019033758A1 (zh) * | 2017-08-14 | 2019-02-21 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示装置 |
| US11302722B2 (en) | 2017-08-14 | 2022-04-12 | Boe Technology Group Co., Ltd. | Array substrate, manufacturing method thereof and display device |
| CN109859623A (zh) * | 2017-11-30 | 2019-06-07 | 云谷（固安）科技有限公司 | 阵列基板及其制备方法及显示屏 |
| CN109859623B (zh) * | 2017-11-30 | 2021-05-18 | 云谷（固安）科技有限公司 | 阵列基板及其制备方法及显示屏 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11302722B2 (en) | 2022-04-12 |
| US20210013243A1 (en) | 2021-01-14 |
| WO2019033758A1 (zh) | 2019-02-21 |
| CN107393934B (zh) | 2020-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105097675B (zh) | 阵列基板及其制备方法 | |
| WO2017166431A1 (zh) | Tft阵列基板及其制造方法、显示装置 | |
| CN106098628B (zh) | Tft背板的制作方法及tft背板 | |
| CN106057735B (zh) | Tft背板的制作方法及tft背板 | |
| CN102983155B (zh) | 柔性显示装置及其制作方法 | |
| US10020382B1 (en) | Method of manufacturing low temperature poly-silicon array substrate, array substrate, and display panel | |
| CN203026507U (zh) | 柔性显示装置 | |
| CN107425044B (zh) | 一种柔性显示面板、其制作方法及显示装置 | |
| JP2019511831A5 (zh) | ||
| CN105070724A (zh) | Tft基板的制作方法及制得的tft基板 | |
| CN105489552A (zh) | Ltps阵列基板的制作方法 | |
| CN107706209B (zh) | 有机电致发光显示面板及其制作方法 | |
| Nakata et al. | Development of flexible displays using back‐channel‐etched In–Sn–Zn–O thin‐film transistors and air‐stable inverted organic light‐emitting diodes | |
| CN106098629B (zh) | Tft基板及其制作方法 | |
| WO2016201725A1 (zh) | 低温多晶硅tft基板的制作方法及低温多晶硅tft基板 | |
| CN102646683A (zh) | 一种阵列基板及其制造方法 | |
| CN106449655A (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| CN107393934A (zh) | 一种阵列基板、其制作方法及显示装置 | |
| WO2019071693A1 (zh) | 低温多晶硅薄膜及晶体管的制造方法 | |
| WO2019071692A1 (zh) | 低温多晶硅薄膜及晶体管的制造方法 | |
| WO2019071694A1 (zh) | 低温多晶硅薄膜及晶体管的制造方法 | |
| CN105552035B (zh) | 低温多晶硅tft阵列基板的制作方法及其结构 | |
| CN108258021B (zh) | 薄膜晶体管、其制备方法、阵列基板及显示装置 | |
| CN104658898A (zh) | 低温多晶硅薄膜的制作方法 | |
| CN106952963B (zh) | 一种薄膜晶体管及制作方法、阵列基板、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |