CN107393902A - 用于rram技术的金属接合方法 - Google Patents

用于rram技术的金属接合方法 Download PDF

Info

Publication number
CN107393902A
CN107393902A CN201710282433.4A CN201710282433A CN107393902A CN 107393902 A CN107393902 A CN 107393902A CN 201710282433 A CN201710282433 A CN 201710282433A CN 107393902 A CN107393902 A CN 107393902A
Authority
CN
China
Prior art keywords
interconnection line
layer
interconnection
rram
integrated chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710282433.4A
Other languages
English (en)
Other versions
CN107393902B (zh
Inventor
陈侠威
张至扬
杨晋杰
杨仁盛
涂国基
朱文定
廖钰文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107393902A publication Critical patent/CN107393902A/zh
Application granted granted Critical
Publication of CN107393902B publication Critical patent/CN107393902B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/10—SRAM devices comprising bipolar components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明实施例涉及具有接触RRAM(电阻式随机存取存储器)器件的上电极的互连线的集成电路，以及形成方法。在一些实施例中，集成电路包括具有设置于下电极和上电极之间的介电数据存储层的RRAM器件。互连线接触上电极的上表面，并且互连通孔布置在互连线上。互连通孔从互连线的一个或多个最外侧壁回缩。互连线具有相对大的尺寸，其提供互连线和上电极之间的良好电连接，从而增加RRAM器件的工艺窗口。本发明实施例涉及用于RRAM技术的金属接合方法。

Description

用于RRAM技术的金属接合方法
技术领域
本发明实施例涉及用于RRAM技术的金属接合方法。
背景技术
许多现代电子器件包含配置为存储数据的电子存储器。电子存储器可以是易失性存储器或非易失性存储器。易失性存储器在通电时存储数据，而非易失性存储器能够在去除电源时存储数据。电阻式随机存取存储器(RRAM)是用于下一代非易失性存储器技术的一种有前景的候选。RRAM结构简单、占用单元面积小、开关电压低、开关速度快、与CMOS制造工艺兼容。
发明内容
根据本发明的一个实施例，提供了一种集成芯片，包括：电阻式随机存取存储(RRAM)器件，布置在衬底上方并包括设置在下电极和上电极之间的介电数据存储层；上互连线，接触所述上电极的上表面；以及互连通孔，布置在所述上互连线上，其中，所述互连通孔从所述上互连线的一个或多个最外侧壁回缩。
根据本发明的另一实施例，还提供了一种集成芯片，包括：下互连结构，被布置在衬底上方的第一层间介电(ILD)层围绕；电阻随机存取存储(RRAM)器件，布置在所述下互连结构上方并且被第二层间介电层围绕，其中，所述电阻式随机存取存储器件包括设置在下电极和上电极之间的介电数据存储层；以及上互连线，接触所述上电极的上表面，其中，所述上互连线延伸超出所述电阻式随机存取存储器件的相对最外侧壁。
根据本发明的又一实施例，还提供了一种形成集成芯片的方法，包括：在衬底上方的第一层间介电(ILD)层内形成下互连结构；在所述下互连结构上方形成电阻式随机存取存储器件；在所述电阻式随机存取存储器件上方形成第二层间介电层；图案化所述第二层间介电层以限定从所述第二层间介电层的上表面延伸至所述电阻式随机存取存储器件的上表面的腔；以及在所述第二层间介电层中的所述腔内形成延伸超出所述电阻式随机存取存储器件的相对侧壁的上互连线。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
图1示出包括电阻式随机存取存储(RRAM)器件的集成芯片(IC)的一些实施例的截面图，该RRAM器件具有接触上面的互连线的上电极。
图2示出具有RRAM器件的IC的一些额外实施例的截面图，该RRAM器件具有接触上面的互连线的上电极。
图3示出具有包括RRAM器件的RRAM单元的IC的一些额外实施例的截面图，该RRAM器件具有接触上面的互连线的上电极。
图4示出具有包括RRAM器件的RRAM单元的IC的一些可选实施例的截面图，该RRAM器件具有接触上面的互连线的上电极。
图5示出具有RRAM器件的IC的一些额外实施例的截面图，该RRAM器件具有接触上面的金属互连线的上电极。
图6至图12示出形成包括RRAM器件的IC的方法的截面图的一些实施例，该RRAM器件具有接触上面的互连线的上电极。
图13示出形成包括RRAM器件的IC的方法的一些实施例的流程图，该RRAM器件具有接触上面的互连线的上电极。
图14至图21示出形成包括RRAM器件的IC的方法的一些可选实施例的截面图，该RRAM器件具有接触上面的互连线的上电极。
图22示出形成包括RRAM器件的IC的方法的一些可选实施例的流程图，该RRAM器件具有接触上面的互连线的上电极。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。
电阻式随机存取存储器(RRAM)器件通常包括布置在设置于后段制程(BEOL)金属化堆叠件内的上导电电极和下导电电极之间的高k介电材料层。RRAM器件配置为基于电阻状态之间的可逆切换的工艺操作。通过选择性地形成穿过高k介电材料层的导电细丝来确保这种可逆切换。例如，可以通过对导电电极施加电压来形成延伸穿过高k介电材料层的导电细丝来使通常是绝缘的高k介电材料层导电。具有第一(例如，高)电阻状态的RRAM器件对应于第一数据值(例如，逻辑'0')，并且具有第二(例如，低)电阻状态的RRAM器件对应于第二数据值(例如，逻辑“1”)。
通常，RRAM器件具有接触上面的互连通孔(其从上电极的最外侧壁回缩)的上电极。然而，通过按比例缩小RRAM器件的上电极，RRAM器件变小，技术节点的部件尺寸减小。随着上电极的尺寸变小，RRAM器件的工艺窗口变小，并且将互连通孔准确地接合到上电极上变得更加难。例如，随着上电极的尺寸减小，与上电极的尺寸相比，作为百分比，重叠和临界尺寸(CD)公差的大小变得更大。将互连通孔接合到上电极上的误差可能导致上电极和互连通孔之间的差的电连接。差的电连接可能导致高电阻连接甚至器件故障。
本发明涉及具有接触RRAM(电阻式随机存取存储器)器件的上电极的互连线的集成电路，以及形成方法。在一些实施例中，集成芯片包括布置在衬底上方的RRAM器件。RRAM器件具有布置在下电极和上电极之间的介电层。互连线接触上电极。互连通孔布置在互连线上并且从互连线的一个或多个最外侧壁回缩。互连线具有相对大的尺寸，其提供互连线和上电极之间的良好电连接，从而增加RRAM器件的工艺窗口。
图1示出包括电阻式随机存取存储器(RRAM)器件的集成芯片(IC)100的一些实施例的截面图，该RRAM具有接触上面的互连线的上电极。
集成芯片100包括设置在位于衬底102上方的介电结构104内的RRAM器件108。介电结构104包括围绕多个互连层的多个堆叠的层间介电(ILD)层104a-104c。RRAM器件108包括下电极110、布置在下电极110上方的介电数据存储层112和布置在介电数据存储层112上方的上电极114。下电极110包括导电材料，介电数据存储层112包括具有可变电阻的介电材料，并且上电极114包括导电材料。
在布置在介电结构104内的下互连结构106上方布置RRAM器件108。RRAM器件108具有从下互连结构106的侧壁横向偏移的侧壁。在一些实施例中，RRAM器件108可以超出下互连结构106的侧壁延伸第一距离d1(例如，当下互连结构是互连通孔时)。在其他实施例(未示出)中，RRAM器件108可以从下互连结构106的侧壁回缩(例如，当下互连结构是互连线时)。
在RRAM器件108上方布置上互连线116。上互连线116超出RRAM器件108的相对侧壁横向延伸第二距离d2。在一些实施例中，上互连线116直接接触RRAM器件108的上电极114。应当理解，如本文所述，上互连线116可以包括沿着上互连线116的下表面和/或侧壁布置的一个或多个衬垫层(未示出)。例如，一个或多个衬垫层可以包括配置为防止金属离子扩散到周围介电结构104中的扩散阻挡层。
可以在相同ILD层内(例如，在垂直相邻的蚀刻停止层之间)布置上互连线116和RRAM器件108。例如，在一些实施例中，可以在设置于围绕下互连结构106的第一ILD层104a上方的第二ILD层104b内布置上互连线116和RRAM器件108。在其他实施例中，可以通过与RRAM器件108和上互连线116相同的ILD层围绕下互连结构106。
在上互连线116上(从而使得RRAM器件108通过上互连线116与互连通孔118分开)布置互连通孔118。互连通孔118从上互连线116的一个或多个侧壁回缩第三距离d3。可以在互连通孔118上方布置额外的互连线120。在一些实施例中，可以在相同的ILD层内布置互连通孔118和额外的互连线120。例如，可以在布置在第二ILD层104b上方的第三ILD层104c内布置互连通孔118和额外的互连线120。
因为上互连线116延伸超出RRAM器件108的相对侧壁，所以其改善了RRAM器件108的工艺窗口并且提供了上电极114和上互连线116之间的良好电连接。良好的电连接使得RRAM器件108不易受到处理误差(例如，重叠误差、临界尺寸(CD)误差等)的影响。
图2示出具有RRAM器件的集成芯片200的一些额外实施例的截面图，该RRAM器件具有接触上面的互连线的上电极。
集成芯片200包括存储区202和逻辑区204。存储区202包括布置在设置于衬底102上方的第一ILD层104a内的第一下互连结构206。在各个实施例中，衬底102可以包括任何类型的半导体主体以及任何其他类型的互连层和/或与其相关联的器件。在一些实施例中，第一下互连结构206可以包括布置在第一互连线和衬底102之间的导电接触件。在其他实施例(未示出)中，第一下互连结构206可以包括通过一个或多个互连线与衬底102分开的互连通孔。在其他实施例(未示出)中，第一下互连结构206可以包括互连线。
在第一下互连结构206上方布置RRAM器件108，并且在RRAM器件108上方布置上互连线208。在设置于第一ILD层104a上方的第二ILD层104b内布置RRAM器件108和上互连线208。上互连线208具有接触RRAM器件108的下表面208L和接触第一互连通孔210的上表面208U。在第一互连通孔210上方布置额外的互连线212。在设置于第二ILD层104b上方的第三ILD层104c内布置第一互连通孔210和额外的互连线212。
在一些实施例中，上互连线208在RRAM器件108的上表面下方延伸距离207。在这种实施例中，上互连线208具有限定上互连线208的下表面208L内的凹槽的内侧壁209。RRAM器件108嵌入在凹槽内，从而使得上互连线208横向围绕RRAM器件108的最外侧壁。
逻辑区204包括布置在第一ILD层104a内的第二下互连结构214。在各个实施例中，第二下互连结构214可以包括导电接触件、互连通孔或互连线。在第二下互连结构214上方的第二ILD层104b内布置第一互连线216。在第一互连线216上方布置第二互连通孔218，并且在第二互连通孔218上方布置第二互连线220。在一些实施例中，在第三ILD层104c内布置第二互连通孔218和第二互连线220。
上互连线208和第一互连线216延伸至第二ILD层104b的上表面222。上互连线208具有小于第一互连线216的第二高度h2的第一高度h1。在一些实施例中，在第一互连线216的下表面216L之上的位置处布置上互连线208的下表面208L。在一些实施例中，上互连线208和第一互连线216具有大致共面(例如，在化学机械平坦化工艺的公差内的平面)的上表面208U和216U。
图3示出具有包括RRAM器件的RRAM单元的集成芯片300的一些额外实施例的截面图，该RRAM器件具有接触上面的互连线的上电极。虽然集成芯片300示出为具有1T1R(一个晶体管、一个电阻器)的RRAM器件结构，但是应当理解，在其他实施例中，所公开的RRAM器件可以应用于其他RRAM器件结构(例如，2T2R)。
集成芯片300包括具有布置在介电结构104内的RRAM器件316的存储区302，该介电结构104包括由蚀刻停止层(ESL)103a-103b分开的多个ILD层104a-104c。存储区302包括布置在衬底102内的第一晶体管器件306a。第一晶体管器件306a包括由沟道区307分开的源极区308s和漏极区308d。第一晶体管器件306a还包括通过栅极电介质309与沟道区307分开的栅电极310。可以在第一晶体管器件306a的一个或多个侧面上布置隔离结构303(例如，浅沟槽隔离结构)，以在第一晶体管器件306a和相邻的晶体管器件之间提供隔离。
源极区308s通过包括一个或多个导电接触件、互连线和/或互连通孔的互连层313的第一堆叠件连接至选择线312。栅电极310通过包括一个或多个导电接触件、互连线和/或互连通孔的互连层317的第二堆叠件连接至字线314。漏极区308d通过包括一个或多个导电接触件、互连线和/或互连通孔的互连层319的第三堆叠件连接至RRAM器件316的下电极110。RRAM器件316的下电极110通过介电数据存储层112与上电极114分开。上互连线320进一步将RRAM器件316的上电极114连接至位于RRAM器件316上方的位线322。
在RRAM器件316的操作期间，选择线312、字线314和位线322配置为施加电压到RRAM器件316上。下电极110和上电极114之间的电压差将产生延伸到介电数据存储层112中的电场。电场作用于介电数据存储层112内的氧空位，诱导导电路径(例如，包括氧空位)形成为贯穿介电数据存储层112。取决于所施加的电压，介电数据存储层112将在与第一数据状态和第二数据状态相关联的电阻状态之间经历可逆变化。
在一些实施例中，可以在RRAM器件316的相对侧上布置侧壁间隔件318。在各个实施例中，侧壁间隔件318可包括例如氮化硅、氮氧化硅或二氧化硅。在一些实施例中，侧壁间隔件318可以将上互连线320的内侧壁与上电极114的侧壁横向地分开(因为在集成芯片300的制造期间侧壁间隔件318比ILD层104b更耐蚀刻)。在一些实施例中，在第一ILD层104a和第二ILD层104b之间延伸的第一ESL103a沿着RRAM器件316的相对两侧延伸至上互连线320的下表面。蚀刻停止层103a可以直接接触侧壁间隔件318的侧壁。因为第一ESL 103a沿着RRAM器件316的侧壁延伸，所以RRAM器件316可以不通过蚀刻停止层与第一ILD层104a分开。
在一些实施例中，互连层313的第一堆叠件和互连层317的第二堆叠件分别包括与RRAM器件316横向分开的互连线311和315。互连线311和315在第二ILD层104b的下表面和上表面之间延伸。上互连线320从第二ILD层104b的上表面延伸至第二ILD的下表面上方的位置，从而使得上互连线具有小于互连线311和315的高度的高度。在一些实施例中，上互连线320和互连线311和315可以具有大致共面(例如，在CMP工艺的公差内的平面)的上表面。
在一些实施例中，集成芯片300还可以包括具有布置在衬底102内的第二晶体管器件306b的逻辑区304。在逻辑区304内的第二ILD层104b内布置第一互连线324。在一些实施例中，第一互连线324具有大致等于存储区302内的金属互连线311和315的高度的高度。
图4示出具有包括RRAM器件的RRAM单元的集成芯片400的一些可选实施例的截面图，该RRAM器件具有接触上面的互连线的上电极。
集成芯片400包括存储区302和逻辑区402。存储区包括布置在衬底102上方的第三ILD层404c内的RRAM器件316。第三ILD层404c通过第二蚀刻停止层(ESL)403b与第一ILD层404a分开。在一些实施例中，第三ILD层404c接触第二ESL 403b的上表面，而第一ILD层404a接触第二ESL 403b的下表面。在第三ILD层404c内的RRAM器件316上方布置上互连线320。上互连线320延伸超出RRAM器件316的相对侧壁。
逻辑区402包括布置在第一ILD层404a上方的第二ILD层404b内的第一互连线406。第二ILD层404b通过第一ESL 403a与第一ILD层404a分开。第一互连通孔408和第二互连线410布置在第三ILD层404c内，第三ILD层404c通过第二ESL 403b与第二ILD层404b分开。在一些实施例中，第一ESL 403a和第二ESL 403b可以包括相同的材料。在其他实施例中，第一ESL 403a和第二ESL 403b可以包括不同的材料。
第一互连线406具有小于RRAM器件316的高度的第一高度，并且第二互连线410具有小于上互连线320的高度的第二高度。这使得RRAM器件316的顶面与第一互连通孔408对准，从而使得沿着RRAM器件316的上表面延伸的线412与第一互连通孔408相交。
图5示出具有RRAM器件的集成芯片500的一些额外实施例的截面图，该RRAM器件具有接触上面的金属互连线的上电极。
集成芯片500包括分别具有设置在位于衬底102上方的介电结构506内的多个后段制程(BEOL)金属互连层的存储区502和逻辑区504。在一些实施例中，介电结构506可以包括多个堆叠的层间介电(ILD)层506a-506f。在各个实施例中，多个ILD层506a-506f可包括诸如低k介电材料或超低k(ULK)介电材料的一种或多种介电材料。在一些实施例中，一种或多种介电材料可以包括SiO2、SiCO、氟硅酸盐玻璃、磷酸盐玻璃(例如，硼磷酸盐硅酸盐玻璃)等。在一些实施例中，可在相邻的ILD层506a-506f之间设置蚀刻停止层(ESL)505a-505e。例如，在第一ILD层506a和第二ILD层506b之间设置第一ESL 505a，在第二ILD层506b和第三ILD层506c之间设置第二ESL 505b等。在各个实施例中，ESL 505a-505e可以包括氮化物、碳化硅、碳掺杂氧化物或其他类似材料。
在第一ILD层506a内布置第一导电接触件507a和第二导电接触件507b。第一导电接触件507a电连接至第一晶体管器件306a，以及第二导电接触件电连接至第二晶体管器件306b。在各个实施例中，第一导电接触件507a和第二导电接触件507b可以连接至第一晶体管器件306a和第二晶体管器件306b的源极区、漏极区或栅电极。在一些实施例中，第一导电接触件507a和第二导电接触件507b可以包括例如钨。
在第一导电接触件507a和第二导电接触件507b上方设置金属互连线508a-508e和金属通孔510a-510d的交替层。金属互连线508a-508e和金属通孔510a-510d包括导电材料。在一些实施例中，金属互连线508a-508e和金属通孔510a-510d包括导电芯512和将导电芯与周围的ILD层分开的衬垫层514。在一些实施例中，衬垫层可以包括钛(Ti)、氮化钛(TiN)、钽(Ta)或氮化钽(TaN)。在一些实施例中，导电芯可包括例如铜和/或铝，和/或碳纳米管。
在一些实施例中，金属互连线508a-508e和金属通孔510a-510d可以具有不同的最小宽度(即，最小尺寸)值。例如，金属互连线508a可以具有第一最小宽度值(例如，小于或等于约30-40nm)，而互连线508b可以具有大于第一最小宽度值的第二最小宽度值(例如，大于或等于约40-50nm)。在一些实施例中，金属互连线508a-508e和金属通孔510a-510d的最小宽度可以随着与衬底距离的增加而增加。
可在金属互连线508c和上金属互连线518之间布置RRAM器件516。RRAM器件516通过ILD层506e与金属通孔510c横向分开。在一些实施例中，金属通孔510c可以具有大于RRAM器件516的高度的高度hv。在这种实施例中，上金属互连线518具有大于金属互连线508d的高度的高度。
在一些实施例中，上金属互连线518在RRAM器件516的顶面下方延伸距离524。在一些实施例中，距离524大于衬垫层522的厚度。在这种实施例中，衬垫层522和导电芯520具有布置在RRAM器件516的顶面下方的底面。在其他实施例(未示出)中，距离524小于衬垫层522的厚度。在这种实施例中，衬垫层522具有布置在RRAM器件516的顶面下方的底面，而导电芯520具有布置在RRAM器件516的顶面下方的底面。在一些实施例中，其中RRAM器件516包括沿着RRAM器件516的相对两侧布置的侧壁间隔件526，侧壁间隔件526可以横向布置在上金属互连线518和RRAM器件516之间。
图6至图12示出形成包括RRAM器件的IC的方法的截面图600-1200的一些实施例，该RRAM器件具有接触互连线的上电极。虽然图6至图12中所示的截面图参考形成具有接触互连线的上电极的RRAM器件的方法来描述，但是应当理解，图中所示的结构不限于形成方法，而是可以独立于该方法。
如图6的截面图600所示，在位于衬底102上方的第一ILD层104a内形成下互连层。下互连层包括布置在存储区202内的衬底102上方的第一下互连结构206和布置在逻辑区204内的衬底102上方的第二下互连结构214。在各个实施例中，衬底102可以包括任何类型的半导体主体(例如，硅、SiGe、SOI)，诸如半导体晶圆和/或位于晶圆上的一个或多个管芯，以及与其相关联的任何其他类型的金属层、器件、半导体和/或外延层等。在一些实施例中，下互连层可以包括布置在第一互连线层和衬底102之间的导电接触件。在其他实施例(未示出)中，下互连层可以包括通过一个或多个金属互连线与衬底102分开的互连通孔。在其他实施例(未示出)中，下互连层可以包括互连线。
在一些实施例中，可以使用单镶嵌工艺形成第一下互连结构206和第二下互连结构214。例如，可以通过使用汽相沉积工艺(例如，原子层沉积、物理汽相沉积、化学汽相沉积等)在衬底102上方形成第一ILD层104a来形成第一下互连结构206和第二下互连结构214。选择性地蚀刻第一ILD层104a以在第一ILD层104a内限定多个腔。用第一导电材料填充多个腔。在各个实施例中，第一导电材料可包括例如铜、钨、铝和/或碳纳米管。在一些实施例中，可以通过镀工艺(例如，电镀工艺、化学镀工艺)来沉积第一导电材料。在其他实施例中，可使用汽相沉积技术(例如，CVD、PVD、ALD、PE-ALD等)沉积第一导电材料。在一些实施例中，在用第一导电材料填充多个腔之前，可以在多个腔内沉积一个或多个衬垫层(未示出)。
如图7的截面图700所示，在存储区202内和逻辑区204内的第一ILD层104a上方形成RRAM堆叠件701。在一些实施例中，可以通过在第一ILD层104a上方形成下电极层702，在下电极层702上方形成介电数据存储层704，以及在介电数据存储层704上方形成上电极层706来形成RRAM堆叠件701。在一些实施例中，可以在形成在下互连层上方的扩散阻挡层(未示出)上形成下电极层702。
在各个实施例中，可以使用汽相沉积技术(例如，CVD、PVD、ALD、PE-ALD等)来沉积下电极层702、介电数据存储层704和上电极层706。在各个实施例中，下电极层702和上电极层706可以包括金属氮化物或金属。例如，在一些实施例中，下电极层702和/或上电极层706可以包括诸如铂(Pt)、铝-铜(AlCu)、氮化钛(TiN)、金(Au)、钛(Ti)、钽(Ta)、氮化钽(TaN)、钨(W)、氮化钨(WN)和/或铜(Cu)的导电材料。在各个实施例中，例如，介电数据存储层704可以包括氧化镍(NiO)、氧化钛(TiO)、氧化铪(HfO)、氧化锆(ZrO)、氧化锌(ZnO)、氧化钨(WO3)、氧化铝(Al2O3)、氧化钽(TaO)、氧化钼(MoO)和/或氧化铜(CuO)。
如图8的截面图800所示，图案化(图7的)RRAM堆叠件701以限定存储区202内的RRAM器件108。RRAM器件108包括下电极110、布置在下电极110上方的介电数据存储层112和布置在介电数据存储层112上方的上电极114。在一些实施例中，RRAM器件108可以超出第一下互连结构206的侧壁延伸第一距离d1。在其他实施例(未示出)中，RRAM器件108可以从第一下互连结构206的侧壁回缩。
在一些实施例中，可以通过将RRAM堆叠件选择性地暴露于未被掩蔽层(例如，光刻胶层和/或硬掩模层)覆盖的区域中的蚀刻剂来图案化(图7的)RRAM堆叠件701。在一些实施例中，蚀刻剂可以包括具有包括氟物质(例如CF4、CHF3、C4F8等)的蚀刻化学品的干蚀刻剂。在其他实施例中，蚀刻剂可以包括具有氢氟酸(HF)的湿蚀刻剂。在一些实施例中，图案化RRAM堆叠件可以从逻辑区204内去除RRAM堆叠件。
在一些实施例中，可以在RRAM器件108的相对两侧上形成侧壁间隔件318。在这种实施例中，通过在第一ILD层104a上方沉积间隔件层来形成侧壁间隔件。随后蚀刻间隔件层以从平行表面去除间隔件层，留下沿着RRAM器件108的相对两侧的间隔件层作为侧壁间隔件318。在各个实施例中，间隔件层可以包括氮化硅、二氧化硅(SiO2)、氮氧化硅(例如，SiON)或类似的材料。
如图9的截面图900所示，在RRAM器件108上方形成第二ILD层104b。可以通过汽相沉积技术(例如，CVD、PVD、ALD、PE-ALD等)形成第二ILD层104b。在一些实施例中，可以在形成第二ILD层104b之前，在第一ILD层104a上方形成第一蚀刻停止层(ESL)103a。第一ESL103a沿着侧壁并在RRAM器件108的上表面上方延伸。然而，因为在图案化RRAM堆叠件之后沉积第一ESL 103a，所以第一ESL 103a不在RRAM器件108下方延伸。因此，RRAM器件108不通过蚀刻停止层与第一ILD层104a分开。
如图10的截面图1000所示，选择性地蚀刻第二ILD层104b以限定第二ILD层104b内的多个第二腔1002-1004。在一些实施例中，可以通过将第二ILD层104b选择性地暴露于在未被掩蔽层1006覆盖的区域中的蚀刻剂1008来图案化第二ILD层104b。在各个实施例中，蚀刻剂1008可包括干蚀刻剂(例如，CF4、CHF3、C4F8等)或湿蚀刻剂(氢氟酸)。在一些实施例中，可以由下表面限定RRAM器件108上方的腔1002，下表面布置在RRAM器件108的上表面之下距离1010处。
在一些实施例中，其中沿着RRAM器件108的相对两侧布置侧壁间隔件318，蚀刻剂1008具有蚀刻选择性，其以比第二ILD层104b更慢的速率蚀刻侧壁间隔件。在这种实施例中，蚀刻剂1008以比第二ILD层104b更慢的速率蚀刻侧壁间隔件308，导致侧壁间隔件308延伸至腔1002的底面上方的位置处。
如图11的截面图1100所示，在多个第二腔1002-1004内形成第二导电材料。在各个实施例中，第二导电材料可以包括例如铜、钨、铝和/或碳纳米管。在各个实施例中，可以通过镀工艺(例如，电镀工艺、化学镀工艺)或通过汽相沉积技术(例如，CVD、PVD、ALD等)来沉积第二导电材料。在沉积第二导电材料之后可以(沿着线1102)实施平坦化工艺(例如，化学机械平坦化工艺)以在RRAM器件108上方形成上互连线208并且在第二下互连结构214上方形成第一互连线216。上互连线208超出RRAM器件108的相对侧壁横向延伸第二距离d2。
如图12的截面图1200所示，分别在位于上互连线208和第一互连线216上面的位置处的第三ILD层104c内形成第一互连通孔210和第二互连通孔218。第一互连通孔210从上互连线208的一个或多个侧壁回缩第三距离d3。可以在第一互连通孔210上方的第三ILD层104c内形成额外的互连线212，并且可以在第一互连通孔210上方的第三ILD层104c内形成第二互连线220。
在一些实施例中，可以使用双镶嵌工艺形成第一互连通孔210、第二互连通孔218、额外的互连线212和第二互连线220，该双镶嵌工艺选择性地将第三ILD层104c暴露于蚀刻剂(例如，CF4、CHF3、C4F8、HF等)，蚀刻剂配置为形成多个贯通孔和位于多个贯通孔上方的多个金属沟槽。后续在多个贯通孔和金属沟槽中形成第三导电材料(例如，铜、铝、碳纳米管等)。在一些实施例中，可以在形成第三ILD层104c之前在第二ILD层104b上方形成第二蚀刻停止层(ESL)103b。
图13示出形成包括RRAM器件的IC的方法1300的一些实施例的流程图，该RRAM器件具有接触互连线的上电极。
虽然所公开的方法(例如，方法1300和2200)在以下示出并且描述为一系列步骤或事件，但应该理解，这些步骤或事件的所示顺序不是限制性的。例如，一些步骤可以以不同顺序发生和/或与除了本文所示和/或所述步骤或事件之外的其他步骤或事件同时发生。另外，并不要求所有示出的步骤都用来实施本文所描述的一个或多个方面或实施例。此外，可在一个或多个单独步骤和/或阶段进行本文描述的这些步骤的一个或多个。
在1302处，在衬底上方的第一层间介电(ILD)层内形成下互连结构。在各个实施例中，下互连结构可以包括互连接触件、互连通孔或互连线。图6示出了对应于步骤1302的截面图600的一些实施例。
在1304处，在下互连结构上方形成RRAM器件。图7至图8示出对应于步骤1304的截面图700-800的一些实施例。
在1306处，在RRAM器件上方形成第二ILD层。图9示出了对应于步骤1306的截面图900的一些实施例。
在1308处，图案化第二ILD层以限定从第二ILD层的上表面延伸至RRAM器件的上表面的腔。图10示出对应于步骤1308的截面图1000的一些实施例。
在1310处，在腔内形成上互连线。上互连线延伸超出RRAM器件的相对侧壁。图11示出对应于步骤1310的截面图1100的一些实施例。
在1312处，在上互连线上方形成第三ILD层。图12示出对应于步骤1312的截面图1200的一些实施例。
在1314处，互连通孔如果在上互连线上方形，则从上互连线的一个或多个最外侧壁回缩。图12示出对应于步骤1314的截面图1200的一些实施例。
图14至图21示出形成包括RRAM器件的IC的可选方法的截面图1400-2100的一些实施例，该RRAM器件具有接触互连线的上电极。虽然图14至图21中所示的截面图参考形成具有接触互连线的上电极的RRAM器件的方法来描述，但是应当理解，图中所示的结构不限于形成方法，而是可以独立于改方法。
如图14的截面图1400所示，在衬底102上方的第一ILD层404a内形成下互连层。下互连层包括布置在存储区202内的第一下互连结构206和布置在逻辑区402内的第二下互连结构214。
如图15的截面图1500所示，在存储区202内和逻辑区402内的第一ILD层404a上方形成第二ILD层404b。后续在逻辑区402内的第二ILD层404b内形成第一互连线406。第一互连线406位于第二下互连结构214上方。在一些实施例中，可以在形成第二ILD层404b之前在第一ILD层404a上方形成第一蚀刻停止层(ESL)403a。在一些实施例中，使用单镶嵌工艺形成第一互连线406。
如图16的截面图1600所示，从存储区202内去除第二ILD层404b。在一些实施例中，可以通过将第二ILD层404b选择性地暴露于未被掩蔽层1602覆盖的区域1604中的蚀刻剂1606来去除第二ILD层404b。在各个实施例中，蚀刻剂1606可包括干蚀刻剂(例如，CF4、CHF3、C4F8等)或湿蚀刻剂(氢氟酸)。
如图17A的截面图1700所示，在第一下互连结构206上方的存储区202内形成RRAM器件108。RRAM器件108包括布置在下电极110和上电极114之间的介电数据存储层112。在一些实施例中，如图17B的截面图1702所示，沿着RRAM器件108的相对侧壁形成侧壁间隔件318。在这种实施例中，通过在第一ILD层404a上方沉积间隔件层来形成侧壁间隔件318。后续蚀刻间隔件层以从水平表面去除间隔件层，留下沿着RRAM器件108的相对侧壁的间隔件层作为侧壁间隔件318。
如图18的截面图1800所示，形成第三ILD层404c。在存储区202内的第一ILD层404a和RRAM器件108上方形成第三ILD层404c。在逻辑区402内的第二ILD层404b上方形成第三ILD层404c。在一些实施例中，可以在形成第三ILD层404c之前在存储区202和逻辑区402内形成第二蚀刻停止层(ESL)403b。
如图19的截面图1900所示，图案化第三ILD层404c以形成多个腔1902-1904。多个腔1902-1904包括从第三ILD层404c的上表面垂直延伸至RRAM器件108的上表面的第一腔1902。多个腔1902-1904还包括第二腔1904，该第二腔具有沿着第三ILD层404c的上表面布置并且限定互连线沟槽的上部区域1904a，以及限定布置在第一互连线406上方的贯通孔的下部区域1904b。
如图20的截面图2000所示，在多个腔1902-1904内形成第二导电材料。可以在形成第二导电材料之后(沿线2002)实施平坦化工艺(例如，化学机械平坦化工艺)，以在RRAM器件108上方形成上互连线208，并且在第一互连线406上方形成第一互连通孔408和第二互连线410。上互连线208超出RRAM器件108的相对侧壁横向延伸第二距离d2。
如图21的截面图2100所示，在存储区202内且在逻辑区402内的第三ILD层404c上方形成第四ILD层404d。在第四ILD层404d内形成额外的互连通孔2102和互连线2104。在一些实施例中，在形成额外的互连通孔2102和互连线2104之前，可以在存储区202和逻辑区402内形成第三蚀刻停止层(ESL)403c。在一些实施例中，可以使用双镶嵌工艺形成额外的互连通孔2102和互连线2104。
图22示出形成包括RRAM器件的IC的方法2200的一些可选实施例的流程图，该RRAM器件具有接触互连线的上电极。
在2202处，在存储区和逻辑区中的衬底上方的第一层间介电(ILD)层内形成下互连结构。在一些实施例中，下互连结构可以包括形成在存储区内的第一下互连结构和形成在逻辑区内的第二下互连结构。图14示出对应于步骤2202的截面图1400的一些实施例。
在2204处，在存储区和逻辑区中的第一ILD层上方形成第二ILD层。图15示出对应于步骤2204的截面图1500的一些实施例。
在2206处，在逻辑区内的第二ILD层中形成第一互连线。可以在第二下互连结构上方形成第一互连线。图15示出对应于步骤2206的截面图1500的一些实施例。
在2208处，从存储区内去除第二ILD层。图16示出对应于步骤2208的截面图1600的一些实施例。
在2210处，在存储区内的第一下互连结构上方形成RRAM器件。图17示出对应于步骤2210的截面图1700的一些实施例。
在2212处，在存储区内的RRAM器件上方且在逻辑区内的第二ILD层上方形成第三ILD层。图18示出对应于步骤2212的截面图1800的一些实施例。
在2214处，图案化第三ILD层以限定第三ILD层内的腔。腔包括从第三ILD层的上表面延伸至RRAM器件的上表面的第一腔和从第三ILD层的上表面延伸至第一互连线的上表面的第二腔。图19示出对应于步骤2214的截面图1900的一些实施例。
在2216处，延伸超出RRAM器件的相对侧壁的上互连线形成在第三ILD层内的位于RRAM器件上方的第一腔内。图20示出对应于步骤2216的截面图2000的一些实施例。
在2218处，在第三ILD层中的位于第一互连线上方的第二腔内形成互连通孔和第二互连线。图20示出对应于步骤2218的截面图2000的一些实施例。
在2220处，在存储区内和逻辑区内的第三ILD层上方的第四ILD层内形成额外的互连通孔和互连线。图21示出对应于步骤2218的截面图2100的一些实施例。
因此，在一些实施例中，本发明涉及具有互连线的集成电路，该互连线接触RRAM(电阻式随机存取存储器)器件的上电极以提供至上电极的良好电连接，这增加了RRAM器件的工艺窗口并提供低的上电极电阻。
在一些实施例中，本发明涉及一种集成芯片。集成芯片包括布置在衬底上方并包括设置于下电极和上电极之间的介电数据存储层的电阻式随机存取存储器(RRAM)器件。上互连线接触上电极的上表面，并且互连通孔布置在上互连线上。互连通孔从上互连线的一个或多个最外侧壁回缩。
在其他实施例中，本发明涉及一种集成芯片。集成芯片包括由布置在衬底上方的第一层间介电(ILD)层围绕的下互连结构。电阻式随机存取存储器(RRAM)器件布置在下互连结构上方并且被第二ILD层围绕。RRAM器件包括设置在下电极和上电极之间的介电数据存储层。上互连线接触上电极的上表面。上互连线延伸超出RRAM器件的相对最外侧壁。
在又一实施例中，本发明涉及一种形成集成芯片的方法。该方法包括在衬底上方的第一层间介电(ILD)层内形成下互连结构。该方法还包括在下互连结构上方形成RRAM器件，以及在RRAM器件上方形成第二ILD层。该方法还包括图案化第二ILD层以限定从第二ILD层的上表面延伸至RRAM器件的上表面的腔。该方法还包括在第二ILD层中的腔内形成延伸超出RRAM器件的相对侧壁的上互连线。
根据本发明的一个实施例，提供了一种集成芯片，包括：电阻式随机存取存储(RRAM)器件，布置在衬底上方并包括设置在下电极和上电极之间的介电数据存储层；上互连线，接触所述上电极的上表面；以及互连通孔，布置在所述上互连线上，其中，所述互连通孔从所述上互连线的一个或多个最外侧壁回缩。
在上述集成芯片中，所述上互连线延伸超出所述电阻式随机存取存储器件的相对最外侧壁。
在上述集成芯片中，还包括：布置在所述衬底上方的第一互连线，位于从所述上互连线横向偏移的位置处，其中，所述第一互连线具有比所述上互连线的高度大的高度。
在上述集成芯片中，还包括：布置在所述衬底上方的第一互连线，位于从所述上互连线横向偏移的位置处，其中，所述第一互连线具有比所述上互连线的高度小的高度。
在上述集成芯片中，所述上互连线包括导电芯和沿着所述导电芯的下表面和侧壁布置的一个或多个衬垫层。
在上述集成芯片中，所述上互连线在所述电阻式随机存取存储器件的所述上表面下方延伸。
在上述集成芯片中，其中，所述上互连线具有限定位于所述上互连线的下表面内的凹槽的侧壁；以及其中，所述电阻式随机存取存储器件嵌入在所述凹槽内。
在上述集成芯片中，还包括：层间介电(ILD)层，围绕所述电阻式随机存取存储器件和所述上互连线，其中，所述上互连线延伸至所述层间介电层的顶面。
在上述集成芯片中，还包括：布置在所述衬底上方的第一互连线，位于从所述上互连线横向偏移的位置处，其中，所述第一互连线从所述层间介电层的底面延伸至所述层间介电层的所述顶面。
在上述集成芯片中，还包括：沿着所述层间介电层的底面布置的第一蚀刻停止层和沿着所述层间介电层的所述顶部布置的第二蚀刻停止层，其中，所述层间介电层在所述第一蚀刻停止层和所述第二蚀刻停止层之间连续地延伸。
根据本发明的另一实施例，还提供了一种集成芯片，包括：下互连结构，被布置在衬底上方的第一层间介电(ILD)层围绕；电阻随机存取存储(RRAM)器件，布置在所述下互连结构上方并且被第二层间介电层围绕，其中，所述电阻式随机存取存储器件包括设置在下电极和上电极之间的介电数据存储层；以及上互连线，接触所述上电极的上表面，其中，所述上互连线延伸超出所述电阻式随机存取存储器件的相对最外侧壁。
在上述集成芯片中，所述上互连线在所述电阻式随机存取存储器件的上表面下方延伸。
在上述集成芯片中，所述上互连线从所述上电极的所述上表面延伸至所述第二层间介电层的顶面。
在上述集成芯片中，还包括：蚀刻停止层，布置在所述第一层间介电层和所述第二层间介电层之间。
在上述集成芯片中，所述蚀刻停止层沿着所述电阻式随机存取存储器件的侧壁延伸。
在上述集成芯片中，还包括：布置在所述衬底上方的第一互连线，位于从所述上互连线横向偏移的位置处，其中，所述第一互连线具有比所述上互连线的高度大的高度。
在上述集成芯片中，还包括：侧壁间隔件，沿着所述电阻式随机存取存储器件的侧壁布置，其中，所述侧壁间隔件横向布置在所述电阻式随机存取存储器件的侧壁和所述上互连线之间。
根据本发明的又一实施例，还提供了一种形成集成芯片的方法，包括：在衬底上方的第一层间介电(ILD)层内形成下互连结构；在所述下互连结构上方形成电阻式随机存取存储器件；在所述电阻式随机存取存储器件上方形成第二层间介电层；图案化所述第二层间介电层以限定从所述第二层间介电层的上表面延伸至所述电阻式随机存取存储器件的上表面的腔；以及在所述第二层间介电层中的所述腔内形成延伸超出所述电阻式随机存取存储器件的相对侧壁的上互连线。
在上述方法中，还包括：在所述上互连线上方形成第三层间介电层；以及在所述上互连线上方的位置处的所述第三层间介电层内形成互连通孔，其中，所述互连通孔从所述上互连线的一个或多个最外侧壁回缩。
在上述方法中，还包括：在所述第二层间介电层中的所述腔内沉积导电材料；以及对所述导电材料和所述第二层间介电层实施平坦化工艺。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种集成芯片，包括：
电阻式随机存取存储(RRAM)器件，布置在衬底上方并包括设置在下电极和上电极之间的介电数据存储层；
上互连线，接触所述上电极的上表面；以及
互连通孔，布置在所述上互连线上，其中，所述互连通孔从所述上互连线的一个或多个最外侧壁回缩。
2.根据权利要求1所述的集成芯片，其中，所述上互连线延伸超出所述电阻式随机存取存储器件的相对最外侧壁。
3.根据权利要求1所述的集成芯片，还包括：
布置在所述衬底上方的第一互连线，位于从所述上互连线横向偏移的位置处，其中，所述第一互连线具有比所述上互连线的高度大的高度。
4.根据权利要求1所述的集成芯片，还包括：
布置在所述衬底上方的第一互连线，位于从所述上互连线横向偏移的位置处，其中，所述第一互连线具有比所述上互连线的高度小的高度。
5.根据权利要求1所述的集成芯片，其中，所述上互连线包括导电芯和沿着所述导电芯的下表面和侧壁布置的一个或多个衬垫层。
6.根据权利要求1所述的集成芯片，其中，所述上互连线在所述电阻式随机存取存储器件的所述上表面下方延伸。
7.根据权利要求1所述的集成芯片，
其中，所述上互连线具有限定位于所述上互连线的下表面内的凹槽的侧壁；以及
其中，所述电阻式随机存取存储器件嵌入在所述凹槽内。
8.根据权利要求1所述的集成芯片，还包括：
层间介电(ILD)层，围绕所述电阻式随机存取存储器件和所述上互连线，其中，所述上互连线延伸至所述层间介电层的顶面。
9.一种集成芯片，包括：
下互连结构，被布置在衬底上方的第一层间介电(ILD)层围绕；
电阻随机存取存储(RRAM)器件，布置在所述下互连结构上方并且被第二层间介电层围绕，其中，所述电阻式随机存取存储器件包括设置在下电极和上电极之间的介电数据存储层；以及
上互连线，接触所述上电极的上表面，其中，所述上互连线延伸超出所述电阻式随机存取存储器件的相对最外侧壁。
10.一种形成集成芯片的方法，包括：
在衬底上方的第一层间介电(ILD)层内形成下互连结构；
在所述下互连结构上方形成电阻式随机存取存储器件；
在所述电阻式随机存取存储器件上方形成第二层间介电层；
图案化所述第二层间介电层以限定从所述第二层间介电层的上表面延伸至所述电阻式随机存取存储器件的上表面的腔；以及
在所述第二层间介电层中的所述腔内形成延伸超出所述电阻式随机存取存储器件的相对侧壁的上互连线。
CN201710282433.4A 2016-04-27 2017-04-26 用于rram技术的金属接合方法 Active CN107393902B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662328215P 2016-04-27 2016-04-27
US62/328,215 2016-04-27
US15/442,174 US10163981B2 (en) 2016-04-27 2017-02-24 Metal landing method for RRAM technology
US15/442,174 2017-02-24

Publications (2)

Publication Number Publication Date
CN107393902A true CN107393902A (zh) 2017-11-24
CN107393902B CN107393902B (zh) 2022-01-07

Family

ID=60156983

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710282433.4A Active CN107393902B (zh) 2016-04-27 2017-04-26 用于rram技术的金属接合方法

Country Status (5)

Country Link
US (5) US10163981B2 (zh)
KR (1) KR102005143B1 (zh)
CN (1) CN107393902B (zh)
DE (1) DE102017104622B4 (zh)
TW (1) TWI653727B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110660902A (zh) * 2018-06-28 2020-01-07 台湾积体电路制造股份有限公司 存储器装置、集成电路及制造存储器装置的方法
CN110957422A (zh) * 2018-09-26 2020-04-03 台湾积体电路制造股份有限公司 用于制造存储器件的方法和集成电路
CN112542542A (zh) * 2019-09-23 2021-03-23 台湾积体电路制造股份有限公司 集成芯片及其形成方法
CN112670314A (zh) * 2019-10-15 2021-04-16 台湾积体电路制造股份有限公司 集成芯片及其形成方法
CN113629098A (zh) * 2020-05-07 2021-11-09 华邦电子股份有限公司 电阻式存储器装置

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11075339B2 (en) 2018-10-17 2021-07-27 Cerfe Labs, Inc. Correlated electron material (CEM) devices with contact region sidewall insulation
US10566527B2 (en) 2018-03-23 2020-02-18 ARM, Ltd. Method for fabrication of a CEM device
US10833271B2 (en) 2018-03-23 2020-11-10 Arm Ltd. Method for fabrication of a CEM device
KR102564790B1 (ko) 2018-07-11 2023-08-09 삼성전자주식회사 자기 기억 소자 및 그 제조방법
FR3086452B1 (fr) * 2018-09-21 2021-05-21 St Microelectronics Rousset Cellule a memoire resistive
US10985316B2 (en) * 2018-09-27 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Bottom electrode structure in memory device
US10553789B1 (en) 2018-10-29 2020-02-04 International Business Machines Corporation Fully aligned semiconductor device with a skip-level via
US20200259083A1 (en) * 2019-02-08 2020-08-13 Arm Limited Method for fabrication of a cem device
WO2020179199A1 (ja) * 2019-03-04 2020-09-10 パナソニックセミコンダクターソリューションズ株式会社 不揮発性記憶装置およびその製造方法
US11038108B2 (en) * 2019-05-24 2021-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Step height mitigation in resistive random access memory structures
TWI722546B (zh) * 2019-08-22 2021-03-21 華邦電子股份有限公司 半導體元件及其製造方法
US20210098373A1 (en) * 2019-09-26 2021-04-01 Intel Corporation Integrated circuit structures having differentiated interconnect lines in a same dielectric layer
US20210098363A1 (en) * 2019-09-30 2021-04-01 Globalfoundries Singapore Pte. Ltd. Thin film based passive devices and methods of forming the same
TWI752377B (zh) * 2019-11-18 2022-01-11 華邦電子股份有限公司 半導體元件及其製造方法
CN112951986A (zh) * 2019-12-11 2021-06-11 华邦电子股份有限公司 半导体元件及其制造方法
US11322395B2 (en) * 2019-12-18 2022-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric capping structure overlying a conductive structure to increase stability
US11152426B2 (en) * 2020-01-15 2021-10-19 Taiwan Semiconductor Manufacturing Company Limited Memory device using an etch stop dielectric layer and methods for forming the same
US11437431B2 (en) * 2020-01-15 2022-09-06 Taiwan Semiconductor Manufacturing Company Limited Memory device with flat-top bottom electrodes and methods for forming the same
US11201276B2 (en) 2020-02-13 2021-12-14 Cerfe Labs, Inc. Switch cell device
US11302629B2 (en) * 2020-02-19 2022-04-12 Nanya Technology Corporation Semiconductor device with composite passivation structure and method for preparing the same
US11133466B1 (en) 2020-04-29 2021-09-28 Cerfe Labs, Inc. Methods for controlling switching characteristics of a correlated electron material device
US11495743B2 (en) 2020-05-05 2022-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Non-volatile memory device and manufacturing technology
US10950302B1 (en) * 2020-05-19 2021-03-16 Winbond Electronics Corp. Resistive memory device
US11404366B2 (en) * 2020-05-27 2022-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid interconnect structure for self aligned via
US11569244B2 (en) 2020-05-29 2023-01-31 Taiwan Semiconductor Manufacturing Company Limited Vertical heterostructure semiconductor memory cell and methods for making the same
DE102021108598A1 (de) * 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Heterostruktur-oxidhalbleitertransistor mit vertikalem gate-all-around (vgaa) und verfahren zu dessen herstellung
US11856801B2 (en) * 2020-06-16 2023-12-26 Taiwan Semiconductor Manufacturing Company Limited Threshold voltage-modulated memory device using variable-capacitance and methods of forming the same
US11538524B2 (en) 2020-07-15 2022-12-27 Weebit Nano Ltd. Silicon over insulator two-transistor two-resistor in-series resistive memory cell
US11844285B2 (en) * 2020-10-19 2023-12-12 Taiwan Semiconductor Manufacturing Company Limited Magnetic tunnel junction memory cell with a buffer-layer and methods for forming the same
US11742283B2 (en) * 2020-12-31 2023-08-29 Globalfoundries Singapore Pte. Ltd. Integrated thin film resistor and memory device
US11770986B2 (en) 2021-04-22 2023-09-26 International Business Machines Corporation Etch-resistant doped scavenging carbide electrodes
US11956975B2 (en) 2021-09-16 2024-04-09 International Business Machines Corporation BEOL fat wire level ground rule compatible embedded artificial intelligence integration
US20240114813A1 (en) * 2022-09-29 2024-04-04 Tetramem Inc. Cmos-compatible resistive random-access memory devices with a via device structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120074507A1 (en) * 2010-09-29 2012-03-29 Crossbar, Inc. Integration of an amorphous silicon resistive switching device
US20120268981A1 (en) * 2007-08-10 2012-10-25 Renesas Electronics Corporation Semiconductor device and its manufacturing method
CN103370790A (zh) * 2011-12-19 2013-10-23 松下电器产业株式会社 非易失性存储装置及其制造方法
CN104752456A (zh) * 2013-12-27 2015-07-01 台湾积体电路制造股份有限公司 用于改进的rram可靠性的金属线连接件、包括它的半导体布置及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4336320A (en) * 1981-03-12 1982-06-22 Honeywell Inc. Process for dielectric stenciled microcircuits
US6633083B2 (en) * 2000-02-28 2003-10-14 Advanced Micro Devices Inc. Barrier layer integrity test
US20020137323A1 (en) * 2001-01-03 2002-09-26 Loboda Mark Jon Metal ion diffusion barrier layers
US7884349B2 (en) * 2002-08-02 2011-02-08 Unity Semiconductor Corporation Selection device for re-writable memory
JP5428982B2 (ja) 2010-03-19 2014-02-26 東京電力株式会社 電力系統訓練用シミュレータ
US20120241710A1 (en) * 2011-03-21 2012-09-27 Nanyang Technological University Fabrication of RRAM Cell Using CMOS Compatible Processes
US8891276B2 (en) * 2011-06-10 2014-11-18 Unity Semiconductor Corporation Memory array with local bitlines and local-to-global bitline pass gates and gain stages
JP5788274B2 (ja) * 2011-09-14 2015-09-30 ルネサスエレクトロニクス株式会社 抵抗変化型不揮発記憶装置、半導体装置及び抵抗変化型不揮発記憶装置の製造方法
TWI458077B (zh) * 2012-05-31 2014-10-21 Ind Tech Res Inst 電阻式隨機存取記憶體及其製造方法
US10096653B2 (en) * 2012-08-14 2018-10-09 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9331277B2 (en) * 2013-01-21 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. One transistor and one resistive random access memory (RRAM) structure with spacer
US8963114B2 (en) * 2013-03-06 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. One transistor and one resistive (1T1R) random access memory (RRAM) structure with dual spacers
KR102053926B1 (ko) * 2013-03-15 2019-12-09 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
US9112148B2 (en) * 2013-09-30 2015-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell structure with laterally offset BEVA/TEVA
US10319908B2 (en) * 2014-05-01 2019-06-11 Crossbar, Inc. Integrative resistive memory in backend metal layers
US9865649B2 (en) * 2015-09-25 2018-01-09 Globalfoundries Singapore Pte. Ltd. Integrated two-terminal device and logic device with compact interconnects having shallow via for embedded application

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120268981A1 (en) * 2007-08-10 2012-10-25 Renesas Electronics Corporation Semiconductor device and its manufacturing method
US20120074507A1 (en) * 2010-09-29 2012-03-29 Crossbar, Inc. Integration of an amorphous silicon resistive switching device
CN103370790A (zh) * 2011-12-19 2013-10-23 松下电器产业株式会社 非易失性存储装置及其制造方法
CN104752456A (zh) * 2013-12-27 2015-07-01 台湾积体电路制造股份有限公司 用于改进的rram可靠性的金属线连接件、包括它的半导体布置及其制造方法
US20150187418A1 (en) * 2013-12-27 2015-07-02 Taiwan Semiconductor Manufacturing Co., Ltd. Metal Line Connection for Improved RRAM Reliability, Semiconductor Arrangement Comprising the Same, and Manufacture Thereof

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110660902A (zh) * 2018-06-28 2020-01-07 台湾积体电路制造股份有限公司 存储器装置、集成电路及制造存储器装置的方法
CN110660902B (zh) * 2018-06-28 2022-11-18 台湾积体电路制造股份有限公司 存储器装置、集成电路及制造存储器装置的方法
CN110957422A (zh) * 2018-09-26 2020-04-03 台湾积体电路制造股份有限公司 用于制造存储器件的方法和集成电路
CN110957422B (zh) * 2018-09-26 2023-09-26 台湾积体电路制造股份有限公司 用于制造存储器件的方法和集成电路
CN112542542A (zh) * 2019-09-23 2021-03-23 台湾积体电路制造股份有限公司 集成芯片及其形成方法
CN112542542B (zh) * 2019-09-23 2024-05-07 台湾积体电路制造股份有限公司 集成芯片及其形成方法
CN112670314A (zh) * 2019-10-15 2021-04-16 台湾积体电路制造股份有限公司 集成芯片及其形成方法
CN112670314B (zh) * 2019-10-15 2024-05-07 台湾积体电路制造股份有限公司 集成芯片及其形成方法
CN113629098A (zh) * 2020-05-07 2021-11-09 华邦电子股份有限公司 电阻式存储器装置
CN113629098B (zh) * 2020-05-07 2023-11-07 华邦电子股份有限公司 电阻式存储器装置

Also Published As

Publication number Publication date
DE102017104622B4 (de) 2021-04-22
US20180374901A1 (en) 2018-12-27
US20200098828A1 (en) 2020-03-26
US11094744B2 (en) 2021-08-17
US20200020745A1 (en) 2020-01-16
US20210366988A1 (en) 2021-11-25
US11889705B2 (en) 2024-01-30
US20170317143A1 (en) 2017-11-02
TW201806117A (zh) 2018-02-16
US10163981B2 (en) 2018-12-25
US10903274B2 (en) 2021-01-26
KR102005143B1 (ko) 2019-07-29
CN107393902B (zh) 2022-01-07
DE102017104622A1 (de) 2017-11-02
TWI653727B (zh) 2019-03-11
US10566387B2 (en) 2020-02-18
KR20170122660A (ko) 2017-11-06

Similar Documents

Publication Publication Date Title
CN107393902A (zh) 用于rram技术的金属接合方法
US10629811B2 (en) Resistance variable memory structure and method of forming the same
KR101933269B1 (ko) Rram 구조물을 위한 하단 전극
TWI594405B (zh) 積體電路及其製造方法
CN109119532B (zh) 电阻式随机存取存储器装置
KR102146761B1 (ko) Rram 성능을 향상시키기 위한 리캡층 스킴
KR102342467B1 (ko) 포밍 및 세트 전압을 감소시키기 위한 3d rram 셀 구조물
CN110875353B (zh) 存储器装置及其形成方法
CN106159086A (zh) Rram器件
TWI695498B (zh) 積體晶片及其形成方法
US8921818B2 (en) Resistance variable memory structure
US20180083188A1 (en) Resistance Variable Memory Structure
TWI770662B (zh) 積體晶片、記憶體元件及其形成方法
JP2023507251A (ja) 堅牢な抵抗性ランダム・アクセス・メモリ接続のための自己整合的なエッジ・パッシベーション

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant