CN103370790A - 非易失性存储装置及其制造方法 - Google Patents

非易失性存储装置及其制造方法 Download PDF

Info

Publication number
CN103370790A
CN103370790A CN2012800088825A CN201280008882A CN103370790A CN 103370790 A CN103370790 A CN 103370790A CN 2012800088825 A CN2012800088825 A CN 2012800088825A CN 201280008882 A CN201280008882 A CN 201280008882A CN 103370790 A CN103370790 A CN 103370790A
Authority
CN
China
Prior art keywords
mentioned
electrode layer
current controling
electro
top electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012800088825A
Other languages
English (en)
Other versions
CN103370790B (zh
Inventor
川岛良男
早川幸夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN103370790A publication Critical patent/CN103370790A/zh
Application granted granted Critical
Publication of CN103370790B publication Critical patent/CN103370790B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

非易失性存储装置具备：存储器单元阵列（10），具有由电阻变化元件（141）和第1电流控制元件（142）构成的多个存储器单元（11）；以及电流控制元件参数产生电路（20），具有配置在基板（100）与第2层间绝缘层（105）之间的第3布线（203）、配置在第2层间绝缘层（105）上的第4布线（219）、在第3布线（203）与第4布线（219）之间通过将电阻变化元件（141）除去而不经由电阻变化元件（141）地与第3布线（203）及第4布线（219）连接、且具有与第1电流控制元件（142）相同的非线性电流控制特性的第2电流控制元件（242）。

Description

非易失性存储装置及其制造方法
技术领域
本发明涉及电阻变化型的非易失性存储装置及其制造方法。
背景技术
近年来，随着电子设备中的数字技术的发展，为了保存音乐、图像及信息等的数据，活跃地进行着大容量且非易失性的存储装置的开发。例如，使用强电介体作为电容元件的非易失性存储装置已经在许多领域中被使用。
对于这样的使用强电介体电容器的非易失性存储装置，有在容易取得与通常的半导体工艺的相容性且能够微细化的方面受到关注的存储装置。例如是使用TMR（Tunneling Magnetroresistive）元件等磁阻效应型的存储元件的非易失性存储装置、使用电阻值根据电脉冲的施加而变化并持续保持该状态的电阻变化型的存储元件（电阻变化元件）的非易失性存储装置（称作ReRAM）等。
例如在专利文献1中，公开了如下结构：将电阻变化元件和二极管在垂直方向上串联配置，在接触孔内形成构成电阻变化元件的可变电阻膜，在接触孔上形成二极管，从而实现比电阻变化元件的有效面积更大的二极管的有效面积。
在专利文献2中，作为实现非易失性存储装置的高集成化的构造之一而公开了交叉点构造。在该专利文献2所公开的交叉点构造的非易失性存储装置中，具有电阻变化元件的存储元件以阵列状配置了多个，该存储元件配置在处于与正交于多个第1布线的多个第2布线的各交叉区域中的导通孔内。此外，在该存储元件中，串联地配置有具有非线性的电流－电压特性的元件（非线性元件或电流控制元件）。该具有非线性的电流－电压特性的元件从阵列状的多个存储元件中将规定的存储元件有选择地设为活动（active）。具体而言，例如通过作为电流控制元件而使用MIM（Metal－Insulator－Metal）型二极管，能够对该存储元件在双向上进行电流控制。
现有技术文献
专利文献
专利文献1：国际公开第2008/047530号
专利文献2：美国专利第6753561号说明书
发明概要
发明要解决的问题
但是，在具备以往的串联连接着电阻变化元件和非线性电流控制元件的存储元件（存储器单元）的交叉点构造的非易失性存储装置中，有在晶片基板（形成有多个非易失性存储装置的基板）上的面内，各电流控制元件的非线性电流控制特性不均匀的情况。
发明内容
本发明是鉴于这样的情况而做出的，目的是提供一种能够在各芯片中检测出存储器单元的非线性电流控制特性的非易失性存储装置。
用于解决问题的手段
为了达到上述目的，有关本发明的一技术方案的非易失性存储装置具备：存储器单元阵列，具有多个将第1电流控制元件与电阻变化元件串联连接而成的层叠型构造的存储器单元；以及电流控制元件参数产生电路，具有用于评价上述第1电流控制元件的电流控制特性的第2电流控制元件，与上述存储器单元阵列电连接，使上述存储器单元动作；在形成上述存储器单元阵列的区域及形成上述电流控制元件参数产生电路的区域中，设有第1层叠体，该第1层叠体由电流控制元件下部电极层、电流控制层及电流控制元件上部电极层构成，并作为上述第1电流控制元件及上述第2电流控制元件发挥功能；在上述第1层叠体上设有第2层叠体，该第2层叠体由电阻变化元件下部电极层、包含缺氧型的第1金属氧化物的第1氧化物层、包含缺氧度比上述第1金属氧化物小且电阻值比上述第1金属氧化物高的第2金属氧化物的第2氧化物层、以及电阻变化元件上部电极层构成，并作为上述电阻变化元件发挥功能；在形成上述电流控制元件参数产生电路的区域中，上述第2层叠体的一部分被除去，以使上述第2电流控制元件与配置在上述第2电流控制元件的上方的层不经由上述第2氧化物层而连接。
上述构造的非易失性存储装置也可以按照以下的制造方法制造：在形成上述存储器单元阵列的区域及形成上述电流控制元件参数产生电路的区域中，形成第1层叠膜，该第1层叠膜用于构成上述第1电流控制元件及上述第2电流控制元件，由电流控制元件下部电极层、电流控制层及电流控制元件上部电极层构成；在形成上述存储器单元阵列的区域及形成上述电流控制元件参数产生电路的区域中，在上述第1层叠膜上，形成第2层叠膜，该第2层叠膜用于构成上述电阻变化元件，由电阻变化元件下部电极层、包含缺氧型的第1金属氧化物的第1氧化物层、包含缺氧度比上述第1金属氧化物小且电阻值比上述第1金属氧化物高的第2金属氧化物的第2氧化物层、以及电阻变化元件上部电极层构成；在形成上述第2电流控制元件的区域中，将上述第2层叠体的一部分除去，以使上述第2电流控制元件与配置在上述第2电流控制元件的上方的层不经由上述第2氧化物层而连接。
发明效果
通过做成这样的结构，第1电流控制元件和第2电流控制元件具有相同的电流控制特性。由此，通过检测第2电流控制元件的电流控制特性，能够检测形成在存储器单元中的第1电流控制元件的电流控制特性。结果，能够提供一种能够检测构成存储器单元的电流控制元件的非线性电流控制特性、反馈到写入电压及读出电压的设定中的非易失性存储装置及其制造方法。
附图说明
图1是表示本发明的实施方式1的非易失性存储装置的一部分的结构的框图。
图2是表示本发明的实施方式1的非易失性存储装置的结构例的俯视图。
图3A是表示有关本发明的实施方式1的存储器单元阵列的结构例的剖视图。
图3B是表示有关本发明的实施方式1的存储器单元阵列的结构例的剖视图。
图3C是表示有关本发明的实施方式1的非易失性存储装置的结构例的剖视图。
图4是表示有关本发明的实施方式1的电流控制元件参数产生电路的结构例的剖视图。
图5是表示有关本发明的实施方式1的非易失性存储装置的制造方法的剖视图。
图6是表示有关本发明的实施方式1的非易失性存储装置的制造方法的剖视图。
图7是表示有关本发明的实施方式1的非易失性存储装置的制造方法的剖视图。
图8是表示有关本发明的实施方式1的非易失性存储装置的制造方法的剖视图。
图9是表示有关本发明的实施方式1的非易失性存储装置的制造方法的剖视图。
图10是表示有关本发明的实施方式1的非易失性存储装置的制造方法的剖视图。
图11是表示有关本发明的实施方式1的非易失性存储装置的制造方法的剖视图。
图12是表示有关本发明的实施方式1的非易失性存储装置的制造方法的剖视图。
图13是表示有关本发明的实施方式1的非易失性存储装置的制造方法的剖视图。
图14是表示有关本发明的实施方式1的非易失性存储装置的制造方法的剖视图。
图15是表示有关本发明的实施方式1的非易失性存储装置的制造方法的剖视图。
图16A是表示有关本发明的实施方式2的电流控制元件参数产生电路的结构例的剖视图。
图16B是表示有关本发明的实施方式2的非易失性存储装置的结构例的剖视图。
图17是表示有关本发明的实施方式2的非易失性存储装置的制造方法的剖视图。
图18是表示有关本发明的实施方式2的非易失性存储装置的制造方法的剖视图。
图19是表示有关本发明的实施方式2的非易失性存储装置的制造方法的剖视图。
图20是表示有关本发明的实施方式2的非易失性存储装置的制造方法的剖视图。
图21是表示有关本发明的实施方式2的非易失性存储装置的制造方法的剖视图。
图22是表示有关本发明的实施方式2的非易失性存储装置的制造方法的剖视图。
图23是表示有关本发明的实施方式2的非易失性存储装置的制造方法的剖视图。
图24是表示有关本发明的实施方式2的非易失性存储装置的制造方法的剖视图。
图25是表示有关本发明的实施方式2的非易失性存储装置的制造方法的剖视图。
图26是表示有关本发明的实施方式2的非易失性存储装置的制造方法的剖视图。
图27是表示有关本发明的实施方式2的非易失性存储装置的制造方法的剖视图。
图28是表示有关本发明的实施方式2的非易失性存储装置的制造方法的剖视图。
图29是表示有关本发明的实施方式2的变形例的电流控制元件参数产生电路的结构例的剖视图。
图30A是表示有关本发明的实施方式3的电流控制元件参数产生电路的结构例的剖视图。
图30B是表示有关本发明的实施方式3的非易失性存储装置的结构例的剖视图。
图31是表示有关本发明的实施方式3的非易失性存储装置的制造方法的剖视图。
图32是表示有关本发明的实施方式3的非易失性存储装置的制造方法的剖视图。
图33是表示有关本发明的实施方式3的非易失性存储装置的制造方法的剖视图。
图34是表示有关本发明的实施方式3的非易失性存储装置的制造方法的剖视图。
图35是表示有关本发明的实施方式3的非易失性存储装置的制造方法的剖视图。
图36是表示有关本发明的实施方式3的非易失性存储装置的制造方法的剖视图。
图37是表示有关本发明的实施方式3的非易失性存储装置的制造方法的剖视图。
图38是表示有关本发明的实施方式3的非易失性存储装置的制造方法的剖视图。
图39是表示有关本发明的实施方式3的非易失性存储装置的制造方法的剖视图。
图40是表示有关本发明的实施方式3的非易失性存储装置的制造方法的剖视图。
具体实施方式
本发明人关于在背景技术栏中记载的非易失性存储装置发现，会发生以下的问题。
如上述那样，在以往的具备由电阻变化元件与非线性电流控制元件串联连接而成的存储元件（存储器单元）的交叉点构造的非易失性存储装置中，在晶片基板（形成有多个非易失性存储装置的基板）上的面内，有各电流控制元件的非线性电流控制特性不均匀的情况。在此情况下，由于在将晶片基板分离而形成的芯片（形成有1个非易失性存储装置的基板）各自中电流控制元件的非线性电流控制特性不均匀，所以应对各电阻变化元件施加的最优的电压没有施加到。结果，在信号的读出或写入动作中可能发生误动作或不均匀。对于这样的问题，如果能够在各芯片中检测存储器单元的非线性电流控制特性，则通过使用检测结果将读出或写入动作最优化，能够抑制这样的误动作或不均匀。
所以，有关本发明的一技术方案的非易失性存储装置具备：存储器单元阵列，具有多个将第1电流控制元件与电阻变化元件串联连接而成的层叠型构造的存储器单元；以及电流控制元件参数产生电路，具有用于评价上述第1电流控制元件的电流控制特性的第2电流控制元件，与上述存储器单元阵列电连接，使上述存储器单元动作；在形成上述存储器单元阵列的区域及形成上述电流控制元件参数产生电路的区域中，设有第1层叠体，该第1层叠体由电流控制元件下部电极层、电流控制层及电流控制元件上部电极层构成，并作为上述第1电流控制元件及上述第2电流控制元件发挥功能；在上述第1层叠体上设有第2层叠体，该第2层叠体由电阻变化元件下部电极层、包含缺氧型的第1金属氧化物的第1氧化物层、包含缺氧度比上述第1金属氧化物小且电阻值比上述第1金属氧化物高的第2金属氧化物的第2氧化物层、以及电阻变化元件上部电极层构成，并作为上述电阻变化元件发挥功能；在形成上述电流控制元件参数产生电路的区域中，上述第2层叠体的一部分被除去，以使上述第2电流控制元件与配置在上述第2电流控制元件的上方的层不经由上述第2氧化物层而连接。
通过做成这样的结构，第1电流控制元件和第2电流控制元件具有相同的电流控制特性。由此，通过检测第2电流控制元件的电流控制特性，能够检测形成在存储器单元中的第1电流控制元件的电流控制特性。
进而，通过在各芯片中与存储器单元阵列电连接的控制电路中形成第2电流控制元件，即使在晶片基板上电流控制元件特性不均匀，也能够按每个芯片检测电流控制特性。因此，例如在控制电路是生成对存储器单元施加的电压的电路的情况下，能够检测存储器单元的电流控制特性，所以能够施加使存储器单元动作的最优的电压，能够防止误动作或不均匀。
也可以是，上述非易失性存储装置还具备基板；上述存储器单元阵列具有配置在上述基板上的层间绝缘层、在上述基板与上述层间绝缘层之间的上述基板上相互平行地配置的多个第1布线、以与上述第1布线立体交叉的方式在上述层间绝缘层上相互平行地配置的多个第2布线、和配置在位于上述第1布线与上述第2布线的各交叉部的上述层间绝缘层内的上述多个存储器单元；上述电流控制元件参数产生电路具有配置在上述基板与上述层间绝缘层之间的第3布线、配置在上述层间绝缘层上的第4布线、和在上述第3布线与上述第4布线之间不经由上述第2氧化物层而连接在上述第3布线及上述第4布线上的上述第2电流控制元件；上述第1电流控制元件和第2电流控制元件具有相同的非线性电流控制特性。
此外，也可以是，非易失性存储装置还具备：控制电路；写入电路，为了向上述多个存储器单元中的规定的存储器单元写入信息，对上述规定的存储器单元施加电压；以及读出电路，为了从上述规定的存储器单元读出信息而施加电压；上述电流控制元件参数产生电路取得表示上述第2电流控制元件的非线性电流控制特性的非线性电流控制特性参数，向上述控制电路输出与上述非线性电流控制特性参数对应的非线性电流控制特性参数信号；上述控制电路基于上述非线性电流控制特性参数信号生成控制上述写入电路及上述读出电路的控制信号，向上述写入电路及上述读出电路的至少一方输出上述控制信号；上述写入电路及上述读出电路的至少一方基于上述控制信号决定对上述规定的存储器单元施加的电压。
此外，也可以是，上述第1电流控制元件的第1电流控制层及上述第2电流控制元件的第2电流控制层具有相同的组成和相同的膜厚。
此外，也可以是，上述第1电流控制层及上述第2电流控制层通过相同（同一）工序形成。
此外，也可以是，上述存储器单元是将上述第1电流控制元件与上述电阻变化元件串联连接而成的构造。
此外，也可以是，上述第1电流控制元件由第1电流控制元件下部电极层、形成在上述第1电流控制元件下部电极层上的第1电流控制层、和形成在上述第1电流控制层上的第1电流控制元件上部电极层构成；上述第2电流控制元件由第2电流控制元件下部电极层、形成在上述第2电流控制元件下部电极层上的第2电流控制层、和形成在上述第2电流控制层上的第2电流控制元件上部电极层构成；上述第1电流控制元件下部电极层及上述第2电流控制元件下部电极层具有相同的组成和相同的膜厚；上述第1电流控制层及上述第2电流控制层具有相同的组成和相同的膜厚；上述第1电流控制元件上部电极层及上述第2电流控制元件上部电极层具有相同的组成和相同的膜厚。
此时，也可以是，上述电阻变化元件由以下部分构成：第1电阻变化元件下部电极层，形成在上述第1电流控制元件上部电极层上；电阻变化层，由形成在上述第1电阻变化元件下部电极层上的包含缺氧型的第1金属氧化物的第1氧化物层、和包含缺氧度比上述第1金属氧化物小且电阻值比上述第1金属氧化物高的第2金属氧化物的第2氧化物层层叠而构成；以及第1电阻变化元件上部电极层，形成在上述电阻变化层上。
此外，也可以是，上述第1电阻变化元件上部电极层由包括铱、铂或钯的贵金属构成。
此外，也可以是，上述第1金属氧化物及上述第2金属氧化物由钽氧化物TaOx（0<x<2.5）、铪氧化物HfOx（0<x<2.0）或锆氧化物ZrOx（0<x<2.0）构成。
通过做成这样的结构，构成存储器单元的电阻变化元件的电阻变化动作在与第1电阻上部电极层接触的缺氧度较小的高电阻层即第2氧化物层内发生，除了动作的高速性以外还能够防止串扰，能够实现具有可逆而稳定的改写特性和良好的保持特性的存储器单元。
此外，能够实现存储器单元具有高电阻层的没有工艺损害的存储器单元。
此外，也可以是，上述电流控制元件参数产生电路具有形成在上述第2电流控制元件与上述第4布线之间的电阻体；上述电阻体由以下部分构成：第2电阻变化元件下部电极层，形成在上述第2电流控制元件上部电极层上；电阻层，形成在上述第2电阻变化元件下部电极层上，包含上述第1金属氧化物，不包含上述第2金属氧化物；以及第2电阻变化元件上部电极层，形成在上述电阻层上；上述第1电阻变化元件下部电极层及上述第2电阻变化元件下部电极层具有相同的组成和相同的膜厚；上述第1电阻变化元件上部电极层及上述第2电阻变化元件上部电极层具有相同的组成。
此外，也可以是，上述电流控制元件参数电路具有形成在上述第2电流控制元件与上述第4布线之间的电阻体；上述电阻体由以下部分构成：第2电阻变化元件下部电极层，形成在上述第2电流控制元件上部电极层上；以及第2电阻变化元件上部电极层，在上述第2电阻变化元件下部电极层上与上述第2电阻变化元件下部电极层接触而形成；上述第1电阻变化元件下部电极层及上述第2电阻变化元件下部电极层具有相同的组成；上述第1电阻变化元件上部电极层及上述第2电阻变化元件上部电极层具有相同的组成。
此外，也可以是，上述电流控制元件参数产生电路具有形成在上述第2电流控制元件与上述第4布线之间的电阻体；上述电阻体由以下的部分构成：第2电阻变化元件下部电极层，形成在上述第2电流控制元件上部电极层上；电阻层，由形成在上述第2电阻变化元件下部电极层上的包含上述第1金属氧化物的第3氧化物层与包含上述第2金属氧化物的第4氧化物层层叠而构成；以及第2电阻变化元件上部电极层，形成在上述电阻层上；在上述电阻体上，将上述第2电阻变化元件上部电极层和上述第4氧化物层贯通而设置有与上述第4布线连接的接触部；上述第1电阻变化元件下部电极层及上述第2电阻变化元件下部电极层具有相同的组成和相同的膜厚；上述第1电阻变化元件上部电极层及上述第2电阻变化元件上部电极层具有相同的组成；上述第3氧化物层及上述第1氧化物层具有相同的组成和相同的膜厚；上述第4氧化物层及上述第2氧化物层具有相同的组成和相同的膜厚。
通过做成这样的结构，存储器单元是具有高电阻层的没有工艺损害的层叠构造，即使存储器单元的电阻变化元件为高电阻的状态，第2电流控制元件也不经由电阻变化元件的高电阻层而连接在布线上。因而，通过检测第2电流控制元件的电流控制特性，能够检测存储器单元的第1电流控制元件的电流控制特性。
有关本发明的一技术方案的非易失性存储装置的制造方法，是非易失性存储装置的制造方法，上述非易失性存储装置具备：存储器单元阵列，具有多个将第1电流控制元件与电阻变化元件串联连接而成的层叠型构造的存储器单元；以及电流控制元件参数产生电路，具有用于评价上述第1电流控制元件的电流控制特性的第2电流控制元件，与上述存储器单元阵列电连接，使上述存储器单元动作；在上述非易失性存储装置的制造方法中，在形成上述存储器单元阵列的区域及形成上述电流控制元件参数产生电路的区域中，形成第1层叠膜，该第1层叠膜用于构成上述第1电流控制元件及上述第2电流控制元件，由电流控制元件下部电极层、电流控制层及电流控制元件上部电极层构成；在形成上述存储器单元阵列的区域及形成上述电流控制元件参数产生电路的区域中，在上述第1层叠膜上，形成第2层叠膜，该第2层叠膜用于构成上述电阻变化元件，由电阻变化元件下部电极层、包含缺氧型的第1金属氧化物的第1氧化物层、包含缺氧度比上述第1金属氧化物小且电阻值比上述第1金属氧化物高的第2金属氧化物的第2氧化物层、以及电阻变化元件上部电极层构成；在形成上述第2电流控制元件的区域中，将上述第2层叠体的一部分除去，以使上述第2电流控制元件与配置在上述第2电流控制元件的上方的层不经由上述第2氧化物层而连接。
通过做成这样的制造方法，能够制造具有相同的电流控制特性的第1电流控制元件和第2电流控制元件。结果，通过检测第2电流控制元件的电流控制特性，能够检测存储器单元的第1电流控制元件的电流控制特性。
这里，也可以是，上述非易失性存储装置的制造方法包括如下工序：在基板上形成上述电流控制元件下部电极层的工序；在上述电流控制元件下部电极层上形成上述电流控制层的工序；在上述电流控制层上形成上述电流控制元件上部电极层的工序；在上述电流控制元件上部电极层上形成上述电阻变化元件下部电极层的工序；在上述电阻变化元件下部电极层上形成上述第1氧化物层后、在上述第1氧化物层上形成上述第2氧化物层的工序；在上述第2氧化物层上形成上述电阻变化元件上部电极层的工序；在通过对上述电阻变化元件上部电极层、上述第1氧化物层、上述第2氧化物层及上述电阻变化元件下部电极层进行构图而形成上述电阻变化元件后，对上述电流控制元件上部电极层、上述电流控制层及上述电流控制元件下部电极层进行构图并分离，由此同时形成接触在上述电阻变化元件的下方而形成的上述第1电流控制元件、和与上述电阻变化元件分离的上述第2电流控制元件的各元件的工序；以及形成与上述第1电流控制元件及上述电阻变化元件电连接的布线、和与上述第2电流控制元件电连接的布线的工序；在通过上述构图形成各元件的工序中，在用于上述电阻变化元件的形成的构图和用于上述第1电流控制元件的形成的构图中使用相同的掩模；在形成上述电阻变化元件上部电极层的工序、通过上述构图而形成各元件的工序、和形成上述布线的工序的某个工序中，将形成上述第2电流控制元件的区域的上述第2氧化物层有选择地除去。
此时，也可以是，在通过上述构图形成各元件的工序中，当形成上述电阻变化元件时，将形成上述第2电流控制元件的区域的上述电阻变化元件上部电极层、上述第1氧化物层及上述第2氧化物层除去。
通过做成这样的方法，存储器单元的第1电流控制元件和第2电流控制元件由于由相同的电极层、相同的电流控制层构成，所以具有相同的电流控制特性。因此，通过检测第2电流控制元件的电流控制特性，能够检测存储器单元的第1电流控制元件的电流控制特性。
进而，当将形成第2电流控制元件的区域的第2氧化物层除去时，形成电阻变化元件的区域的第2氧化物层被第2上部电极层覆盖，所以能够将电阻变化元件的电阻变化动作的电阻变化层不带来工艺损害地形成。
进而，能够通过使用以往的CMOS工艺等的半导体工艺来制造非易失性存储装置。因而，在电阻变化元件及电流控制元件的制造中也可以不使用各自固有的特殊的半导体工艺，能够实现与微细化进展的半导体工艺亲和性较好的制造方法。
此外，也可以是，在形成上述电阻变化元件上部电极层的工序中，在形成上述第2电流控制元件的区域中将上述电阻变化元件上部电极层和上述第2氧化物层连续除去后，在上述电阻变化元件上部电极层和通过上述除去而露出的上述第1氧化物层上再次形成上述电阻变化元件上部电极层。
此外，也可以是，在形成上述电阻变化元件上部电极层的工序中，在形成上述第2电流控制元件的区域中将上述电阻变化元件上部电极层、上述第2氧化物层和上述第1氧化物层连续除去后，在上述电阻变化元件上部电极层和通过上述除去而露出的上述电阻变化元件下部电极层上再次形成上述电阻变化元件上部电极层。
通过做成这样的制造方法，在形成第2电流控制元件的区域中，将与电阻变化元件的电阻变化层对应的层完全蚀刻除去。因而，在对作为金属氧化物的第2氧化物层及第1氧化物层进行干式蚀刻时使用的蚀刻气体中，也可以使用由于打入到金属氧化物中而带来金属氧化物成为高电阻状态那样的蚀刻损害的气体，工艺自由度增加。
此外，也可以是，在形成上述电阻变化元件上部电极层的工序中，进行上述除去前的上述电阻变化元件上部电极层的膜厚比在进行上述除去后形成在上述电阻变化元件上部电极层上的上述电阻变化元件上部电极层的膜厚薄。
通过做成这样的制造方法，在存储器单元阵列和控制电路中能够使第2电阻上部电极层的膜厚差及尺寸差变小，所以能够使因在第1电流控制元件上连接着电阻变化元件、而在第2电流控制元件上没有连接电阻变化元件而带来的各电流控制元件的电流控制特性差变小。
此外，也可以是，在形成上述布线的工序中，在形成上述第2电流控制元件的区域中，形成将上述电阻变化元件上部电极层和上述第2氧化物层贯通的接触孔后，在上述接触孔内形成与电连接到上述第2电流控制元件的布线连接的插塞。
通过做成这样的制造方法，能够完全防止对存储器单元（电阻变化元件）的工艺损害，并且稳定地制造电阻值较低的第2电流控制元件。
以下，参照附图对有关本发明的实施方式的非易失性存储装置及其制造方法进行说明。另外，在图中，带有相同的附图标记的结构，认为是表示实质上相同的结构、动作及效果等的要素，有省略说明的情况。此外，附图是为了容易理解而将各个构成要素示意地表示的图，形状等不是正确的显示，其构成要素的个数等也设为容易图示的个数。在以下的实施方式的构成要素中，关于在表示本发明的最上位概念的独立权利要求中没有记载的构成要素，设为任意的构成要素而进行说明。
（实施方式1）
对有关本发明的实施方式1的非易失性存储装置的结构及制造方法进行说明。
图1是表示有关本实施方式的非易失性存储装置的一部分的结构的框图。
该非易失性存储装置具备存储器单元阵列10和与存储器单元阵列10电连接的电流控制元件参数产生电路20（以下，简单记为参数产生电路）。另外，非易失性存储装置也可以还具备将存储器单元阵列10与参数产生电路20连结的例如放大器等。
存储器单元阵列10具备立体交叉的多个位线和多个字线、以及配置在多个位线与多个字线的各交叉点上、将电阻变化元件与第1电流控制元件串联连接而成的多个存储器单元。存储器单元的一端连接在位线上，另一端连接在字线上。存储器单元阵列10还具备位线选择电路、字线选择电路、为了向多个存储器单元中的规定的存储器单元写入信息而对规定的存储器单元施加电压的写入驱动器电路、为了从规定的存储器单元读出信息而施加电压的读出电路、电源电路和用于控制它们的控制电路。参数产生电路20具备多个由第2电流控制元件构成的电流控制元件特性评价单元（以下，单记作评价单元）而作为用于评价第1电流控制元件的非线性电流控制特性的元件。换言之，参数产生电路20产生与第1电流控制元件的非线性电流控制特性对应的第2电流控制元件的非线性电流控制特性的非线性电流控制特性参数的值。具体而言，参数产生电路20测定第2电流控制元件的非线性电流控制特性，提取（取得）第2电流控制元件的阈值电压（VF）等的表示非线性电流控制特性的非线性电流控制特性参数，向存储器单元阵列10的控制电路供给（输出）非线性电流控制特性参数的值（与所取得的非线性电流控制特性参数对应的非线性电流控制特性参数信号）。存储器单元阵列10的控制电路根据被提供的非线性电流控制特性参数的值计算读出动作或写入动作所需要的施加电压，向电源电路、写入驱动器电路或读出电路等输出控制信号。即，控制电路基于非线性电流控制特性参数信号生成对写入驱动器电路及读出电路进行控制的控制信号，向写入驱动器电路及读出电路的至少一方输出控制信号。电源电路、写入驱动器电路或读出电路等根据被输入的控制信号输出适当的施加电压。即，电源电路、写入驱动器电路及读出电路的至少1个基于控制信号决定对规定的存储器单元施加的电压。
另外，评价单元也可以不包括电阻变化元件。第1电流控制元件和第2电流控制元件实质上是相同的形态。第1电流控制元件和第2电流控制元件也可以呈现相同的非线性电流控制特性。这里，所谓“相同的非线性电流控制特性”，是指除了寄生电阻成分以外，第2电流控制元件的阈值电压、关闭电流及开启电流等的特性与第1电流控制元件的特性在10%左右的偏差的范围内，实质上是相同的。
图2是表示有关本实施方式的非易失性存储装置的一部分的结构例的俯视图。图3A及图3B是表示有关本实施方式的存储器单元阵列10的结构例的剖视图。图3C是表示有关本实施方式的存储器单元阵列10及参数产生电路20的结构例的剖视图。另外，图3A是将由图2中的A－A’表示的单点划线的截面在箭头方向上观察的剖视图，图3B是将由图2中的B－B’表示的单点划线的截面在箭头方向上观察的剖视图，图3C是将由图2中的D－D’表示的单点划线的截面在箭头方向上观察的剖视图。
有关本实施方式的非易失性存储装置在形成存储器单元阵列10的区域及形成参数产生电路20的区域中，设有由第1下部电极层108、208、电流控制层109、209及第1上部电极层110、210构成、且作为第1电流控制元件142或第2电流控制元件242发挥功能的第1层叠体，在第1层叠体之上，设有由第2下部电极层111、包含缺氧型的第1金属氧化物的第1氧化物层112a、包含与上述第1金属氧化物相比缺氧度较小且电阻值较高的第2金属氧化物的第2氧化物层112b、以及第2上部电极层113构成、且作为电阻变化元件141发挥功能的第2层叠体，在形成参数产生电路20的区域中，上述第2层叠体的至少一部分被除去，以使第2电流控制元件242与配置在第2电流控制元件242的上方的层不经由第2氧化物层112b而连接。
如图3C所示，在本实施方式中，对在形成参数产生电路20的区域中上述第2层叠体的全部被除去、上述第2层叠体完全消失的结构例进行说明。关于上述第2层叠体的一部分被除去、其他一部分被保留的结构例，在后面用实施方式2、3说明。
更详细地讲，有关本实施方式的非易失性存储装置也可以具备：基板100；存储器单元阵列10，具有形成在基板100上的第1层间绝缘层101、第2层间绝缘层105及第3层间绝缘层116、在基板100与第2层间绝缘层105之间的基板100上交替地平行配置的条状的多个第1布线103、以与第1布线103立体交叉的方式在第3层间绝缘层116中相互平行地配置的条状的多个第2布线119、以及配置在位于第1布线103与第2布线119的各交叉部的第3层间绝缘层116内且由电阻变化元件141和第1电流控制元件142构成的多个存储器单元11；以及参数产生电路20（仅显示了第2电流控制元件及其布线部），具有配置在基板100与第2层间绝缘层105之间的基板100上的第3布线203（配置在与第1布线相同的层中）、以及配置在第2层间绝缘层105上的第4布线219（配置在与第2布线相同的层中）。
也可以是，参数产生电路20还具有形成在位于第3布线203与第4布线219之间的第3层间绝缘层116内、不经由电阻变化元件而与第3布线203及第4布线219连接的、用于评价第1电流控制元件142的非线性电流控制特性的第2电流控制元件242；第1电流控制元件142及第2电流控制元件242具有相同的非线性电流控制特性。
此外，也可以是，第1电流控制元件142的第1电流控制层109及第2电流控制元件242的第2电流控制层209具有相同的组成和相同的膜厚。这里，“相同的组成”及“相同的膜厚”是指第1电流控制元件142及第2电流控制元件242的非线性电流控制特性实质上相同的程度的组成及膜厚。即，所谓“实质上相同的组成”，是如果为相同的膜厚则表示同等的非线性电流控制特性的组成，所谓“实质上相同的膜厚”，是如果为相同的组成则表示同等的非线性电流控制特性的膜厚。
此外，也可以是，第1电流控制层109及第2电流控制层209通过相同（同一）工序形成。
此外，存储器单元11是将第1电流控制元件142与电阻变化元件141串联连接而成的层叠型构造。
此外，也可以是，第1电流控制元件142由第1下部电极层108、形成在第1下部电极层108上的第1电流控制层109和形成在第1电流控制层109上的第1上部电极层110构成；第2电流控制元件242由第2下部电极层208、形成在第2下部电极层208上的第2电流控制层209和形成在第2电流控制层209上的第2上部电极层210构成；第1下部电极层108及第2下部电极层208具有实质上相同的组成和实质上相同的膜厚；第1上部电极层110及第2上部电极层210具有实质上相同的组成和实质上相同的膜厚。
此外，电阻变化元件141由形成在第1上部电极层110上的第3下部电极层111、形成在第3下部电极层111上的由包含缺氧型的第1金属氧化物的第1氧化物层112a和包含与第1金属氧化物相比缺氧度较小且电阻值较高的第2金属氧化物的第2氧化物层112b层叠而构成的电阻变化层112、以及形成在电阻变化层112上的第3上部电极层113构成。
此时，第3上部电极层113由包括铱、铂或钯的贵金属构成。此外，第1金属氧化物及第2金属氧化物由缺氧型的钽氧化物TaOx（0<x<2.5），铪氧化物HfOx（0<x<2.0）或锆氧化物ZrOx（0<x<2.0）等构成。这里，所谓缺氧型，是指具有化学计量的组成、含氧量比呈现绝缘性的金属氧化物少的金属氧化物，通常呈现半导体的特性。
以下，对有关本实施方式的非易失性存储装置详细地说明。
图2所示的存储器单元阵列10具备多个第1布线103、多个第2布线119、以及由电阻变化元件141及第1电流控制元件142构成的多个存储器单元11。
多个第1布线103在形成有晶体管等的基板100上形成。多个第1布线103相互平行地形成为条形状。多个第2布线119相互平行地形成为条形状。另外，以下假设第1布线103与第2布线119正交而说明，但并不一定需要正交，只要以立体交叉的方式配置就可以。此外，在多个第1布线103与多个第2布线119立体交叉的位置上，形成了由电阻变化元件141及第1电流控制元件142构成的存储器单元11。
以下，对存储器单元阵列10的更具体的结构进行说明。
如图3A、图3B及图3C所示，存储器单元阵列10形成在基板100上，具备第1层间绝缘层101、第1阻挡金属层102、第1布线103、第1衬垫（liner）层104、第2层间绝缘层105、第2阻挡金属层106、插塞（plug）107a及107b、电阻变化元件141、第1电流控制元件142、第3层间绝缘层116、第3阻挡金属层117、接触孔118a及118b、第2布线119和第2衬垫层120。
第1阻挡金属层102形成在为了在第1层间绝缘层101中埋入第1布线103而形成的布线槽内。该第1阻挡金属层102例如将厚度5nm以上且40nm以下的钽氮化物和厚度5nm以上且40nm以下的钽依次堆积而构成。
第1布线103形成在第1层间绝缘层101中，例如由铜等构成。具体而言，第1布线103在形成在第1层间绝缘层101的布线槽内的第1阻挡金属层102上，以使该布线槽被第1布线103及第1阻挡金属层102完全填充的方式形成。
第1衬垫层104形成在包括第1布线103的第1层间绝缘层101上。该第1衬垫层104例如由厚度30nm以上且200nm以下的硅氮化物构成。
第2层间绝缘层105形成在第1衬垫层104上，例如由厚度100nm以上且500nm以下的硅氧化物构成。
这里，第1衬垫层104及第2层间绝缘层105在内部具有接触孔118a及118b。
第2阻挡金属层106形成在第1衬垫层104及第2层间绝缘层105中，具体而言，在形成于第1衬垫层104及第2层间绝缘层105中的接触孔118a内形成。第2阻挡金属层106例如将厚度5nm以上且40nm以下的钽氮化物和厚度5nm以上且40nm以下的钽依次堆积而构成。
插塞107a形成在第1衬垫层104及第2层间绝缘层105中的接触孔118a中，与第1布线103电连接。具体而言，插塞107a在形成于第1衬垫层104及第2层间绝缘层105中的接触孔118a中的第2阻挡金属层106上形成，与第1布线103电连接。该插塞107a例如以直径50nm以上且200nm以下形成。
插塞107b形成在第1衬垫层104及第2层间绝缘层105中的接触孔118b中，与第1布线103电连接。具体而言，插塞107b在形成于第1衬垫层104及第2层间绝缘层105中的接触孔118b中的第3阻挡金属层117上形成，与第1布线103电连接。该插塞107b例如以直径50nm以上且200nm以下形成。
第1电流控制元件142是MIM型二极管或MSM（Metal－Semiconductor－Metal）型二极管等，形成在第2层间绝缘层105上，与插塞107a电连接且物理连接。该第1电流控制元件142由第1下部电极层108、第1电流控制层109和第1上部电极层110构成。
第1下部电极层108形成在基板100上（具体而言是第2层间绝缘层105上），例如由钽氮化物构成。第1电流控制层109形成在第1下部电极层108上，例如由缺氮型的硅氮化物构成。第1上部电极层110形成在第1电流控制层109上，例如由钽氮化物构成。
这里，所谓缺氮型的硅氮化物，是指在将硅氮化物记为SiNz（0<z）的情况下，氮N的组成z是比在化学计量上稳定的状态（化学计量的组成）少的组成时的氮化物。由于Si3N4是在化学计量上稳定的状态，所以在0<z<1.33的情况下可以说是缺氮型的硅氮化物。因而，在第1电流控制层109中使用缺氮型硅氮化物、在第1下部电极层108及第1上部电极层110的电极材料中使用钽氮化物的情况下，在0<z≤0.85时，SiNz呈现半导体特性，能够构成能够将足够电阻变化的电压－电流开启、关闭的MSM二极管。
钽氮化物的功函数是4.6eV，与硅的电子亲和力3.8eV相比足够高，所以在第1下部电极层108与第1电流控制层109的界面、以及第1电流控制层109与第1上部电极层110的界面形成肖特基势垒。此外，钽等的高熔点金属及其氮化物的耐热性良好，即使被施加大电流密度的电流也呈现稳定的特性。基于以上的理由，作为构成作为MSM二极管的第1电流控制元件142的电极材料，也可以是钽或钽氮化物、钛或钛氮化物、钨或氮化钨等。
第1电流控制元件142如以上这样构成。
电阻变化元件141形成在第1电流控制元件142上，与第1电流控制元件142串联连接。该电阻变化元件141由第3下部电极层111、电阻变化层112和第3上部电极层113构成。
电阻变化层112形成在第3下部电极层111上，介于第3下部电极层111与第3上部电极层113之间，是电阻值基于施加在第3下部电极层111与第3上部电极层113之间的电信号而可逆地变化的层。例如是根据施加在第3下部电极层111与第3上部电极层113之间的电压的极性而可逆地在高电阻状态和低电阻状态之间迁移的层。电阻变化层112将与第3下部电极层111连接的第1氧化物层112a和与第3上部电极层113连接的第2氧化物层112b的至少2层层叠而构成。
第1氧化物层112a由缺氧型的第1金属氧化物构成，第2氧化物层112b由缺氧度比第1金属氧化物小的第2金属氧化物构成。在电阻变化元件的第2氧化物层112b中，形成有缺氧度对应于电脉冲的施加而可逆地变化的微小的局部区域。局部区域可以考虑包含由氧缺陷位点（site）构成的细丝（filament）。
所谓缺氧度，是指在金属氧化物中，相对于构成其化学计量的组成（在存在多个化学计量的组成的情况下，是其中电阻值最高的化学计量的组成）的氧化物的氧的量，不足的氧的比例。化学计量的组成的金属氧化物与其他组成的金属氧化物相比更稳定，并且具有更高的电阻值。
例如，在金属为钽（Ta）的情况下，化学计量的氧化物的组成是Ta2O5，所以可以表现为TaO2.5。TaO2.5的缺氧度是0%，TaO1.5的缺氧度为缺氧度=（2.5－1.5）/2.5=40%。此外，氧过剩的金属氧化物的缺氧度为负值。另外，在本说明书中，只要没有特别说明，就假设缺氧度包括正值、0、负值而说明。
缺氧度较小的氧化物更接近于化学计量的组成的氧化物，所以电阻值较高，缺氧度较大的氧化物更接近于构成氧化物的金属，所以电阻值较低。
所谓含氧率，是氧原子在总原子数中所占的比率。例如，Ta2O5的含氧率是氧在总原子数中所占的比率（O/（Ta+O）），为71.4atm%。因而，缺氧型的钽氧化物的含氧率比0大，比71.4atm%小。例如，在构成第1金属氧化物的金属和构成第2金属氧化物的金属是相同种类的情况下，含氧率与缺氧度处于对应关系。即，当第2金属氧化物的含氧率比第1金属氧化物的含氧率大时，第2金属氧化物的缺氧度比第1金属氧化物的缺氧度小。
构成电阻变化层112的金属可以使用过渡金属或铝（Al）。作为过渡金属，可以使用钽（Ta）、钛（Ti）、铪（Hf）、锆（Zr）、铌（Nb）、钨（W）、镍（Ni）等。由于过渡金属能够取多个氧化状态，所以通过氧化还原反应能够实现不同的电阻状态。
例如，在使用钽氧化物的情况下，在将第1氧化物层112a的组成设为TaOx的情况下，x是0.8以上且1.9以下，并且，在将第2氧化物层112b的组成设为TaOy的情况下，在y比x的值大的情况下，能够使电阻变化层112的电阻值稳定地高速变化。在此情况下，第2氧化物层112b的膜厚也可以是1nm以上且8nm以下。
例如，在使用铪氧化物的情况下，在将第1氧化物层112a的组成设为HfOx的情况下，x是0.9以上且1.6以下，并且，在将第2氧化物层112b的组成设为HfOy的情况下，在y比x的值大的情况下，能够使电阻变化层112的电阻值稳定地高速变化。在此情况下，第2氧化物层112b的膜厚也可以为3nm以上且4nm以下。
此外，在使用锆氧化物的情况下，在将第1氧化物层112a的组成设为ZrOx的情况下，x是0.9以上且1.4以下，并且，在将第2氧化物层112b的组成设为ZrOy的情况下，在y比x的值大的情况下，能够使电阻变化层112的电阻值稳定地高速变化。在此情况下，第2氧化物层112b的膜厚也可以为1nm以上且5nm以下。
构成作为第1氧化物层112a的第1金属氧化物的第1金属和构成作为第2氧化物层112b的第2金属氧化物的第2金属也可以使用不同的金属。在此情况下，第2金属氧化物也可以与第1金属氧化物相比缺氧度小，即电阻高。通过做成这样的结构，在电阻变化时，施加在第1电极与第2电极之间的电压更多地被分配到第2金属氧化物，能够使在第2金属氧化物中发生的氧化还原反应更容易地发生。
此外，在上述第1金属和上述第2金属使用相互不同的材料的情况下，第2金属的标准电极电位也可以比第1金属的标准电极电位低。标准电极电位呈现其值越高则越难以氧化的特性。由此，在标准电极电位相对较低的第2金属氧化物中容易发生氧化还原反应。另外，可以认为，电阻变化现象通过在形成于电阻较高的第2金属氧化物中的微小的局部区域中发生氧化还原反应而细丝（导电路径）变化，来其电阻值（缺氧度）变化。
例如，通过在第1金属氧化物中使用缺氧型的钽氧化物（TaOx）、在第2金属氧化物中使用钛氧化物（TiO2），能得到稳定的电阻变化动作。钛（标准电极电位=－1.63eV）是标准电极电位比钽（标准电极电位=－0.6eV）低的材料。这样，通过在第2金属氧化物中使用标准电极电位比第1金属氧化物低的金属的氧化物，在第2金属氧化物中更容易发生氧化还原反应。作为其他组合，可以在作为高电阻层的第2金属氧化物中使用铝氧化物（Al2O3）。例如，也可以在第1金属氧化物中使用缺氧型的钽氧化物（TaOx），在第2金属氧化物中使用铝氧化物（Al2O3）。
可以认为层叠构造的电阻变化层中的电阻变化现象在高电阻化、低电阻化中都是通过在形成在电阻较高的第2氧化物层112b中的微小的局部区域中发生氧化还原反应而局部区域中的细丝（导电路径）变化，来其电阻值变化。
即，当对与第2氧化物层112b连接的第3上部电极层113以第3下部电极层111为基准施加正的电压时，电阻变化层112中的氧离子被拉近到第2氧化物层112b侧。由此，在形成在第2氧化物层112b中的微小的局部区域中发生氧化反应，缺氧度减少。结果可以考虑到，局部区域中的细丝变得不易相连，电阻值增大。
相反，当对与第2氧化物层112b连接的第3上部电极层113以第3下部电极层111为基准施加了负的电压时，第2氧化物层112b中的氧离子被推开到第1氧化物层112a侧。由此，在形成在第2氧化物层112b中的微小的局部区域中发生还原反应，缺氧度增加。结果可以考虑到，局部区域中的细丝变得容易相连，电阻值减少。
与由缺氧度较小的第2金属氧化物构成的第2氧化物层112b连接的第3上部电极层113由与构成第2金属氧化物的金属及构成第3下部电极层111的材料相比标准电极电位更高的材料构成，例如铂（Pt）、铱（Ir）、钯（Pd）等。此外，与由缺氧度较高的第1金属氧化物构成的第1氧化物层112a连接的第3下部电极层111也可以由与构成第1金属氧化物的金属相比标准电极电位更低的材料构成，例如钨（W）、镍（Ni）、钽（Ta）、钛（Ti）、铝（Al）、氮化钽（TaN）、氮化钛（TiN）等。标准电极电位呈现其值越高则越难以氧化的特性。
即，第3上部电极层113的标准电极电位V2、构成第2金属氧化物的金属的标准电极电位Vr2、构成第1金属氧化物的金属的标准电极电位Vr1、第3下部电极层111的标准电极电位V1之间，也可以满足Vr2<V2且V1<V2的关系。进而，也可以满足V2>Vr2、Vr1≥V1的关系。
通过做成上述结构，在第3上部电极层113与第2金属氧化物的界面附近的第2金属氧化物中有选择地发生氧化还原反应，能够得到稳定的电阻变化现象。
以下，再次回到电阻变化元件141的结构的说明。
第3下部电极层111形成在第1上部电极层110上。第3上部电极层113形成在电阻变化层112上。另外，第3下部电极层111及第3上部电极层113例如由铂、铱及钯等的贵金属构成。
这里，铂、铱及钯的标准电极电位分别是1.18eV、1.16eV及0.95eV。一般而言，标准电极电位是被氧化难度的一个指标，该值越大意味着越难以被氧化，越小则意味着越容易被氧化。即，电极（第3下部电极层111及第3上部电极层113）与构成电阻变化层112的金属的标准电极电位的差越大越容易发生电阻变化现象，随着差变小，变得难以发生电阻变化现象。鉴于此，推测相对于电极材料的电阻变化层112的材料的被氧化容易度的程度可能在电阻变化现象的机理中发挥着较大的作用。
例如，钽的标准电极电位是－0.60eV，铪的标准电极电位是－1.55eV。钽的标准电极电位或铪的标准电极电位比铂、铱及钯各自的标准电极电位低。因此，认为在由铂、铱及钯的某个构成的电极（第3下部电极层111或第3上部电极层113）与电阻变化层112的界面附近，发生钽氧化物或铪氧化物的氧化－还原反应，进行氧的交换，会发现电阻变化现象。具体而言，由钽氧化物、铪氧化物、锆氧化物、钛氧化物等的缺氧型的金属氧化物构成的电阻变化层112通过被施加第1极性（正或负）的绝对值是第1阈值以上的电压，从低电阻状态变化为高电阻状态。另一方面，该电阻变化层112通过被施加与第1极性不同的第2极性（负或正）的绝对值是第2阈值以上的电压，从高电阻状态变化为低电阻状态。即，该电阻变化层112表示双极型的电阻变化特性。
这里，对由缺氧度不同的金属氧化物的层叠构造构成的电阻变化层112具体地说明。首先，以与作为高缺氧度层的第1氧化物层112a接触的电极（第3下部电极层111）为基准，设对与作为低缺氧度的第2氧化物层112b接触的电极（第3上部电极层113）施加的电压为正。在此情况下，第2氧化物层112b通过被施加极性是正且第1阈值以上的电压，电阻变化层112中的氧离子集中在第2氧化物层112b附近，从低电阻状态变化为高电阻状态。另一方面，以与第1氧化物层112a接触的电极（第3下部电极层111）为基准，设对与第2氧化物层112b接触的电极（第3上部电极层113）施加的电压为负。在此情况下，电阻变化层112通过被施加极性是负且绝对值是第2阈值以上的电压，第2氧化物层112b中的氧离子扩散到第1氧化物层112a中，从高电阻状态变化为低电阻状态。
电阻变化元件141如以上这样构成。
第3层间绝缘层116将电阻变化元件141和第1电流控制元件142覆盖，形成在第2层间绝缘层105上。此外，在第1衬垫层104、第2层间绝缘层105及第3层间绝缘层116中形成有接触孔118b，在第3层间绝缘层116中形成有布线槽。并且，在接触孔118b内埋入形成有插塞107b，在布线槽内埋入形成有第2布线119。
第3阻挡金属层117形成在接触孔118b及布线槽内。第3阻挡金属层117例如将厚度5nm以上且40nm以下的钽氮化物和厚度5nm以上且40nm以下的钽依次堆积而构成。
第2布线119形成在第3层间绝缘层116中的布线槽内，与电阻变化元件141的上部即构成电阻变化元件141的第3上部电极层113连接。此外，第2布线119通过与接触孔118b内的插塞107b连接，还与存储器单元阵列10的周边布线用的第1布线103连接。
存储器单元阵列10如以上这样构成。
图4是表示有关本实施方式的参数产生电路20的结构例的剖视图。另外，图4是将由图2中的C－C’表示的单点划线的截面在箭头方向上观察的剖视图。
该参数产生电路20将多个评价单元21集成而构成，具备多个第3布线203、多个第4布线219和多个第2电流控制元件242。
多个第3布线203在形成有晶体管等的基板100上形成。多个第3布线203相互平行地形成为条形状。多个第4布线219相互平行地形成为条形状。在多个第3布线203与多个第4布线219立体交叉的位置上形成有第2电流控制元件242（评价单元21）。第3布线203及第4布线219与评价单元21、传感放大器及电源等连接。
以下，对参数产生电路20的更具体的结构进行说明。
如图3C及图4所示，参数产生电路20形成在基板100上，具备第1层间绝缘层101、第1阻挡金属层202、第3布线203、第1衬垫层104、第2层间绝缘层105、第2阻挡金属层206、插塞207a及207b、第2电流控制元件242、第3层间绝缘层116、第3阻挡金属层217、接触孔218a及218b、第4布线219和第2衬垫层120。
第1阻挡金属层202形成在为了在第1层间绝缘层101中埋入第3布线203而形成的布线槽内。该第1阻挡金属层202例如将厚度5nm以上且40nm以下的钽氮化物和厚度5nm以上且40nm以下的钽依次堆积而构成。
第3布线203形成在第1层间绝缘层101中，例如由铜等构成。具体而言，第3布线203在形成在第1层间绝缘层101的布线槽内的第1阻挡金属层202上，以该布线槽被第3布线203及第1阻挡金属层202完全填充的方式形成。
第1衬垫层104形成在包括第3布线203的第1层间绝缘层101上。第1衬垫层104及第2层间绝缘层105在内部中具有接触孔218a。
第2阻挡金属层206形成在第1衬垫层104及第2层间绝缘层105中，具体而言，在形成于第1衬垫层104及第2层间绝缘层105中的接触孔218a内形成。第2阻挡金属层206例如将厚度5nm以上且40nm以下的钽氮化物和厚度5nm以上且40nm以下的钽依次堆积而构成。
插塞207a形成在第1衬垫层104及第2层间绝缘层105中的接触孔218a中，与第3布线203电连接。具体而言，插塞207a在形成于第1衬垫层104及第2层间绝缘层105中的接触孔218a中的第2阻挡金属层206上形成，与第3布线203电连接。该插塞207a例如以直径50nm以上且200nm以下形成。
插塞207b形成在第1衬垫层104及第2层间绝缘层105中的接触孔218b中，与第3布线203电连接。具体而言，插塞207b在形成于第1衬垫层104及第2层间绝缘层105中的接触孔218b中的第3阻挡金属层217上形成，与第3布线203电连接。该插塞207b例如以直径50nm以上且200nm以下形成。
第2电流控制元件242是MSM二极管等，形成在第2层间绝缘层105上，与插塞207a电连接且物理地连接。该第2电流控制元件242由第2下部电极层208、第2电流控制层209和第2上部电极层210构成。
第2下部电极层208形成在基板100上（具体而言是第2层间绝缘层105上），例如由钽氮化物构成。第2电流控制层209形成在第2下部电极层208上，例如由缺氮型硅氮化物构成。第2上部电极层210形成在第2电流控制层209上，例如由钽氮化物构成。
评价单元21相对于图3A及图3B所示的存储器单元11，是实质上不包含第3下部电极层111、作为低电阻层的第1氧化物层112a、作为高电阻层的第2氧化物层112b和第3上部电极层113的结构，即不包含电阻变化元件141的结构。
在存储器单元阵列10中，由电阻变化元件141和第1电流控制元件142构成存储器单元11，但在参数产生电路20中，仅由与第1电流控制元件142相同结构的第2电流控制元件242构成评价单元21。
由于构成评价单元21的第2电流控制元件242和构成存储器单元11的第1电流控制元件142通过相同的工艺形成，所以以同层且相同形态（材料、膜厚、组成及热过程等）。另外，在第2电流控制元件242及第1电流控制元件142由不同的工艺形成的情况下，在某个元件的基底发生阶差。此外，所谓同层，是指在距基板100的高度相同的状态下在与基板100的主面平行的水平方向上排列。
具体而言，第2下部电极层208以与第1电流控制元件142的第1下部电极层108同层且相同的材料及膜厚形成，第2电流控制层209以与第1电流控制元件142的第1电流控制层109同层且相同的材料及膜厚形成，第2上部电极层210以与第1电流控制元件142的第1上部电极层110同层且相同的材料及膜厚形成。由此，第1电流控制元件142和第2电流控制元件242具有相同的电流控制特性。因此，通过检测评价单元21的第2电流控制元件242的电流控制特性，能够掌握存储器单元11的第1电流控制元件142的电流控制特性。
例如，在作为缺氧型的金属氧化物而使用钽氧化物的情况下，在存储器单元11中，在电阻变化层112中包括作为含氧率是67.7atm%以上且71.4atm%以下的高浓度氧含有层的第2氧化物层112b（TaOy）（2.1≤y≤2.5）。因而，电阻变化元件141的初始电阻值（电阻变化元件141处于超高电阻状态时的电阻值）为10MΩ以上，难以使用通常的存储器单元直接检测第1电流控制元件142的电流控制特性。但是，通过在参数产生电路20中具备具有与第1电流控制元件142同等的特性的评价单元21，能够容易地检测第1电流控制元件142的电流控制特性。
第3层间绝缘层116将第2电流控制元件242覆盖，形成在第2层间绝缘层105上。此外，在第1衬垫层104、第2层间绝缘层105及第3层间绝缘层116中形成有接触孔218b，在第3层间绝缘层116中形成有布线槽。并且，在接触孔218b内埋入形成有插塞207b，在布线槽内埋入形成有第4布线219。
第3阻挡金属层217形成在接触孔218b及布线槽内。第3阻挡金属层217例如将厚度5nm以上且40nm以下的钽氮化物和厚度5nm以上且40nm以下的钽依次堆积而构成。
第4布线219形成在第3层间绝缘层116中的布线槽内，与第2电流控制元件242的上部即构成第2电流控制元件242的第2上部电极层210连接。此外，第4布线219通过与接触孔218b内的插塞207b连接，还与第3布线203连接。
如以上这样，根据本实施方式的非易失性存储装置，由于参数产生电路20具备具有与存储器单元11的第1电流控制元件142同等的非线性电流控制特性的第2电流控制元件242，所以即使不直接检测第1电流控制元件142的非线性电流控制特性，通过检测第2电流控制元件242的非线性电流控制特性，也能够检测第1电流控制元件142的非线性电流控制特性。因而，在产生对存储器单元11施加的电压的情况下，例如包括评价单元21的参数产生电路20能够检测第2电流控制元件242的电流控制特性，将其输出给存储器单元阵列10的控制电路而补偿为最优的写入电压，所以能够实现稳定的非易失性存储装置。
例如，参数产生电路20由评价单元（第2电流控制元件242）、传感电路、电源电路、控制电路等构成，检测第2电流控制元件242的顺向阈值电压Vf、通态（on）电流及阻断（off）电流，向存储器单元阵列10的控制电路输出。基于检测结果，在存储器单元阵列10的内部电压生成电路中生成偏移电压，将向存储器单元11的写入电压、读出电压及初始断路电压等最优化并对存储器单元11施加。这样的施加电压的最优化既可以在非易失性存储装置的出厂前的检查时进行，也可以在出厂后的动作时定期地进行，此外也可以在该两个阶段进行。通过定期地进行，能够对应于非易失性存储装置的随时间的变化。此外，参数产生电路20也可以具有多个评价单元（第2电流控制元件242），通过使用将多个评价单元（第2电流控制元件242）的检测结果进行平均后的结果生成偏移电压，能够提高最优化的精度。
另外，评价单元（第2电流控制元件242）的评价也可以由外部的测试电路通过将第4布线219及第3布线203与外部端子连接、将该外部端子与非易失性存储装置的外部的测试电路连接来进行。
接着，对上述非易失性存储装置的制造方法、具体而言对存储器单元阵列10及参数产生电路20的制造方法进行说明。
图5～图15是用于对有关本实施方式的存储器单元阵列10（存储器单元阵列和其布线部）及参数产生电路20（评价单元和其布线部）的制造方法进行说明的剖视图。另外，在通常的情况下，在基板100上形成许多存储器单元11及评价单元21，但为了附图的简略化，在图5～图15中表示形成两个存储器单元11、形成1个评价单元21的情况。此外，为了容易理解，将结构的一部分放大表示。
本实施方式的非易失性存储装置的制造方法是具备具有多个将第1电流控制元件142与电阻变化元件141串联连接的层叠型构造的存储器单元11的存储器单元阵列10、和具有用于评价第1电流控制元件142的电流控制特性的第2电流控制元件242并与存储器单元阵列10电连接、使存储器单元11动作的参数产生电路20的非易失性存储装置的制造方法，第1电流控制元件142和电阻变化元件141用相同的掩模形成，第2电流控制元件242和第1电流控制元件142同时形成。
在本实施方式的非易失性存储装置的制造方法中，在形成存储器单元阵列10的区域及形成电流参数产生电路20的区域中，形成第1层叠膜，该第1层叠膜用于构成第1电流控制元件142及第2电流控制元件242，且由第1下部电极层308、电流控制层309及第1上部电极层310构成；在形成存储器单元阵列10的区域及形成参数产生电路20的区域中，在上述第1层叠膜上形成第2层叠膜，该第2层叠膜用于构成电阻变化元件，由第2下部电极层311、包含缺氧型的第1金属氧化物的第1氧化物层312a、包含与上述第1金属氧化物相比缺氧度较小且电阻值较高的第2金属氧化物的第2氧化物层312b、以及第2上部电极层313构成；在形成第2电流控制元件242的区域中，将上述第2层叠膜的一部分或全部除去，以使第2电流控制元件242与配置在第2电流控制元件242的上方的层不经由第2氧化物层312b而连接。
更详细地讲，本实施方式的非易失性存储装置的制造方法也可以包括：在基板100上形成第1下部电极层308（电流控制元件下部电极层）的工序；在第1下部电极层308上形成电流控制层309的工序；在电流控制层309上形成第1上部电极层310（电流控制元件上部电极层）的工序；在第1上部电极层310上形成第2下部电极层311（电阻变化元件下部电极层）的工序；在第2下部电极层311上形成包含缺氧型的第1金属氧化物的第1氧化物层312a后、在第1氧化物层312a上形成包含与第1金属氧化物相比氧包含量较高且电阻值较高的缺氧型的第2金属氧化物的第2氧化物层312b的工序；在第2氧化物层312b上形成第2上部电极层313（电阻变化元件上部电极层）的工序；在通过对第2上部电极层313、第1氧化物层312a、第2氧化物层312b及第2下部电极层311进行构图而形成电阻变化元件141后，通过对第1上部电极层310、电流控制层309及第1下部电极层308进行构图并分离，来同时形成以与电阻变化元件141的下方接触的方式形成的第1电流控制元件142和与电阻变化元件141分离的第2电流控制元件242的各元件的工序；以及形成与第1电流控制元件142及电阻变化元件141电连接的第2布线119和与第2电流控制元件242电连接的第4布线219的工序；也可以是，在通过构图而形成各元件的工序中，在用于电阻变化元件141的形成的构图、和用于第1电流控制元件142的形成的构图中使用相同的硬掩模层125；在形成第2上部电极层313的工序、通过构图而形成各元件的工序、和形成第2布线119及第4布线219的工序的任一个工序中，将形成第2电流控制元件242的区域的第2氧化物层312b有选择地除去。
此外，也可以是，在通过构图而形成各元件的工序中，当形成电阻变化元件141时，将形成第2电流控制元件242的区域的第2上部电极层313、第1氧化物层312a及第2氧化物层312b除去。
以下，对有关本实施方式的非易失性存储装置的制造方法详细地说明。
首先，如图5所示，在预先形成有晶体管等的由半导体构成的基板100上形成第1布线103及第3布线203，在所形成的第1布线103及第3布线203上形成与第1布线103及第3布线203连接的插塞107a及207a。
具体而言，在基板100上，使用等离子CVD等形成由硅氧化物构成的第1层间绝缘层101。接着，在形成的第1层间绝缘层101中通过光刻法及干式蚀刻形成用于埋入形成第1布线103及第3布线203的布线槽。接着，在所形成的该布线槽内，通过溅射法堆积由钽氮化物（5nm以上且40nm以下）及钽（5nm以上且40nm以下）构成的第1阻挡金属层102及202、和布线材料的铜（50nm以上且300nm以下）。并且，通过电解镀层法等，将铜作为晶种（seed）使铜进一步堆积，由此将布线槽全部用布线材料的铜和第1阻挡金属层102及202填充。接着，通过将堆积的铜中的表面的多余的铜及多余的第1阻挡金属层102及202用CMP法除去，形成表面平坦且与第1层间绝缘层101的表面同面的第1布线103及第3布线203。接着，在第1层间绝缘层101及第1布线103及第3布线203上使用等离子CVD等使硅氮化物堆积30nm以上且200nm以下左右，以将第1层间绝缘层101及第1布线103及第3布线203上覆盖的方式形成第1衬垫层104。接着，在所形成的第1衬垫层104上进一步堆积第2层间绝缘层105。这里，如果需要，则通过CMP法进行表面的阶差缓和。接着，通过光刻法及干式蚀刻，在第1布线103上的规定的位置上，形成用于埋入形成与第1布线103连接的插塞107a的接触孔118a。同样，在第3布线203上的规定的位置上，形成用于埋入形成与第3布线203连接的插塞207a的接触孔218a。接着，在包括所形成的接触孔118a及218a的第2层间绝缘层105上，使用溅射法等堆积由钽氮化物（膜厚为5nm以上且40nm以下）及钽（膜厚为5nm以上且40nm以下）构成的第2阻挡金属层106及206、和布线材料的铜（膜厚为50nm以上且300nm以下）。并且，通过用电解镀层法等，以铜为晶种使铜进一步堆积，将接触孔118a及218a全部用第2阻挡金属层106及206和铜填充。接着，通过用CMP法将表面的多余的铜及多余的第2阻挡金属层106及206除去，形成表面平坦且与第2层间绝缘层105的表面同面的插塞107a及207a。
接着，如图6所示，在包括插塞107a及207a的第2层间绝缘层105上，使用溅射法等依次堆积由钽氮化物构成的第1下部电极层308（膜厚为20nm）、由缺氮型的硅氮化物构成的电流控制层309（膜厚为20nm）、和由钽氮化物构成的第1上部电极层310（膜厚为30nm）。接着，在堆积的第1上部电极层310上，使用溅射法等依次堆积由钽氮化物构成的第2下部电极层311（膜厚为30nm）、第1氧化物层312a、第2氧化物层312b、和包含铱的第2上部电极层313（膜厚为80nm）。然后，作为干式蚀刻时的硬掩模，使用溅射法等堆积作为导电性的层的、由钛氮化物及钛－铝氮化物中的某一个（例如钛－铝氮化物）构成的硬掩模层325（膜厚为100nm）。
这里，第1氧化物层312a及第2氧化物层312b通过在作为高缺氧度层（第1氧化物层312a）而将TaOx（0<x<2.5）堆积50nm后，在堆积后的高缺氧度层（第1氧化物层312a）的TaOx上堆积5nm的缺氧度比TaOx小的低缺氧度层（第2氧化物层312b）的TaOy（这里是x<y）而形成。此时，第1氧化物层312a及第2氧化物层312b也可以通过在将TaOx堆积50nm后，将TaOx的上表面通过氧气环境中的等离子氧化进行氧化处理，在高缺氧度层（第1氧化物层312a）的TaOx上堆积5nm的含氧量比TaOx多的低缺氧度层（第2氧化物层312b）的TaOy（这里是x<y）而形成。另外，氧化处理的方法并不限定于等离子氧化，例如也可以是氧气环境中的热处理等具有使表面氧化的效果的处理。此外，高缺氧度层（第1氧化物层312a）的TaOx并不限定于堆积50nm，也可以将高缺氧度层（第1氧化物层312a）的TaOx堆积45nm，然后代替进行氧化处理而堆积5nm的TaOy（这里是x<y）作为低缺氧度层（第2氧化物层312b）。此外，作为低缺氧度层（第2氧化物层312b），也可以代替TaOy而堆积5nm的低缺氧度的钛氧化物。
接着，如图7所示，使用光刻法在硬掩模层325上形成用于形成电阻变化元件141的第1抗蚀剂掩模图案131a。
接着，如图8所示，使用第1抗蚀剂掩模图案131a对硬掩模层325进行构图，形成硬掩模层125。然后，通过灰化处理将第1抗蚀剂掩模图案131a除去。
接着，如图9所示，使用硬掩模层125对第2上部电极层313、第1氧化物层312a、第2氧化物层312b及第2下部电极层311进行构图，形成电阻变化元件141的第3上部电极层113、电阻变化层112及第3下部电极层111。此时，在形成参数产生电路20的区域中，将第2上部电极层313、第1氧化物层312a、第2氧化物层312b及第2下部电极层311除去。
接着，如图10所示，使用光刻法在第1上部电极层310（形成参数产生电路20的区域的第1上部电极层310）上形成用于形成第2电流控制元件242（评价单元21）的第2抗蚀剂掩模图案131b。
接着，如图11所示，通过在形成存储器单元阵列10的区域中使用硬掩模层125对第1上部电极层310、电流控制层309及第1下部电极层308进行构图，形成第1电流控制元件142的第1上部电极层110、第1电流控制层109及第1下部电极层108。同时，在形成参数产生电路20的区域中，使用第2抗蚀剂掩模图案131b对第1上部电极层310、电流控制层309及第1下部电极层308进行构图，由此形成第2电流控制元件242的第2上部电极层210、第2电流控制层209及第2下部电极层208。然后，将第2抗蚀剂掩模图案131b除去，再将硬掩模层125例如通过蚀刻除去。另外，硬掩模层125也可以不除去，根据需要也可以保留。由此，能够将具有与构成存储器单元11的第1电流控制元件142相同的电流控制特性的第2电流控制元件242形成在与第1电流控制元件142同层。
接着，如图12及图13所示，以将电阻变化元件141、第1电流控制元件142及第2电流控制元件242覆盖的方式形成第3层间绝缘层116。然后，在形成的第3层间绝缘层116中，形成用于形成与电阻变化元件141的第3上部电极层113及第2电流控制元件242的第2上部电极层210连接的第2布线119及第4布线219的布线槽119a及219a、和接触孔218a及118b。
具体而言，首先，如图12所示，以将电阻变化元件141、第1电流控制元件142及第2电流控制元件242覆盖的方式堆积用于埋入形成第2布线119及第4布线219的第3层间绝缘层116。接着，如图13所示，通过光刻法及干式蚀刻，在第3层间绝缘层116中，形成用于埋入形成与构成电阻变化元件141的第3上部电极层113及构成第2电流控制元件242的第2上部电极层210连接的第2布线119及第4布线219的布线槽119a及219a。与此同时，通过光刻法及干式蚀刻，在第1布线103及第3布线203上的没有设置电阻变化元件141、第1电流控制元件142及第2电流控制元件242的规定的位置上，形成用于形成与第1布线103及第3布线203连接的插塞107b及207b的接触孔118b及218b。
另外，一般而言，通过第1次的光刻法及干式蚀刻先形成作为引出接触部的插塞107b及207b用的接触孔118b及218b，通过第2次的光刻法及干式蚀刻形成第2布线119及第4布线219用的布线槽119a及219a，但也可以先形成布线槽119a及219a。
接着，如图14所示，在接触孔118b及218b及布线槽119a及219a内，使用溅射法等堆积由钽氮化物（5nm以上且40nm以下）及钽（5nm以上40nm且以下）构成的第3阻挡金属层117及217和布线材料的铜（50nm以上且300nm以下）。这里，使用与图5所示的埋入形成第1布线103及第3布线203的工序同样的条件。并且，通过电解镀层法等、以铜为晶种使铜进一步堆积，由此将接触孔118b及218b及布线槽119a及219a完全用布线材料的铜和第3阻挡金属层117及217填充。接着，通过将由CMP法堆积的铜中的表面的多余的铜和多余的第3阻挡金属层117及217除去，形成表面平坦且与第3层间绝缘层116的表面同面的第2布线119及第4布线219。
接着，如图15所示，在第2布线119、第4布线219及第3层间绝缘层116上，以将第2布线119及第4布线219覆盖的方式使用等离子CVD等使氮化硅层堆积30nm以上且200nm以下、例如50nm左右，从而形成第2衬垫层120。
如以上那样，根据本实施方式的非易失性存储装置的制造方法，能够制造稳定的非易失性存储装置。
此外，根据本实施方式的非易失性存储装置的制造方法，能够通过使用以往的CMOS工艺等的半导体工艺制造非易失性存储装置。因而，在电阻变化元件及电流控制元件的制造中也可以不使用各自固有的特殊的半导体工艺，就能够实现与微细化发展的半导体工艺的亲和性较好的制造方法。结果，能够容易地实现能够微细化、稳定的制造方法。
此外，根据本实施方式的非易失性存储装置的制造方法，由于能够将构成电阻变化元件及电流控制元件的层连续形成，所以能够降低电阻变化元件及电流控制元件的工艺损害，能够抑制特性的偏差。
（实施方式2）
对有关本发明的实施方式2的非易失性存储装置的结构及制造方法进行说明。以下，以与实施方式1不同的点为中心进行说明。
图16A是表示有关本实施方式的参数产生电路20a的结构例的剖视图。图16B是表示有关本实施方式的非易失性存储装置的结构例的剖视图。另外，图16A是将由图2中的C－C’表示的单点划线的截面在箭头方向上观察的剖视图，图16B是将由图2中的D－D’表示的单点划线的截面在箭头方向上观察的剖视图。
参数产生电路20a具有形成在第2电流控制元件242与第4布线219之间的电阻体300，电阻体300由形成在第2上部电极层210上的第4下部电极层211、形成在第4下部电极层211上、包含第1金属氧化物而不包含第2金属氧化物的电阻层312、以及形成在电阻层312上的第4上部电极层213构成，第3下部电极层111及第4下部电极层211具有相同的组成和相同的膜厚，第3上部电极层113及第4上部电极层213具有相同的组成。
以下，对有关本实施方式的非易失性存储装置详细地说明。
参数产生电路20a将评价单元21a集成而构成，具备多个第3布线203、多个第4布线219、多个电阻体300和多个第2电流控制元件242。
图16A及图16B所示的评价单元21a相对于图3A、图3B及图3C所示的存储器单元11，实质上是不包含与作为高电阻层的第2氧化物层112b对应的层的结构。换言之，图16A及图16B所示的评价单元21a相对于图3A、图3B及图3C所示的评价单元21，是电阻体300设在第4布线219与第2电流控制元件242之间的结构。
评价单元21a具有第2电流控制元件242、和由第4下部电极层211、电阻层312及第4上部电极层213构成的电阻体300。
第4下部电极层211通过与第3下部电极层111相同工序形成，具有相同的组成和相同的膜厚。电阻层312通过与第1氧化物层112a相同工序形成，具有相同的组成。第4上部电极层213通过与第3上部电极层113相同工序形成，具有相同的组成。因而，电阻体300相对于电阻变化元件141，实质上是不包含第2氧化物层112b的结构。
电阻层312相对于电阻变化层112，实质上是没有构成电阻变化层112的低缺氧度层（第2氧化物层112b、高电阻层）、仅有高缺氧度层（第1氧化物层112a、低电阻层）的结构。由此，电阻层312的电阻值与构成电阻变化元件141的电阻变化层112相比电阻值足够低，即使对电阻层312施加电阻变化元件141电阻变化动作的电压，电阻层312也不进行电阻变化动作。因而，电阻体300为电阻值较低的固定电阻元件。
由于构成评价单元21a的第2电流控制元件242和构成存储器单元11的第1电流控制元件142通过相同的工艺形成，所以以同层且相同的形态形成。
例如，在作为缺氧型的金属氧化物而使用钽氧化物的情况下，作为低浓度氧含有层（高缺氧度层）的第1氧化物层112a及电阻层312（TaOx）的含氧率是44.4atm%以上且55.5atm%以下（0.8≤x≤1.9），能够使电阻体300的电阻值成为10kΩ以下。当第1电流控制元件142具有为了流过1μA的电流而需要1V的电压的特性时，在存储器单元11中作为含氧率是67.7atm%以上且71.4atm%以下的高浓度氧含有层的第2氧化物层112b（TaOy）（2.1≤y≤2.5）包含在电阻变化层112中，所以电阻变化元件141的初始电阻值成为10MΩ以上，难以检测电流控制特性。另一方面，在评价单元21a中，由于电阻层312的电阻值较低，是10kΩ以下，所以能够充分地检测电流控制特性。由此，即使不直接评价存储器单元11的电流控制特性，也能够通过评价评价单元21a的电流控制特性来检测存储器单元11的电流控制特性。
如以上那样，根据本实施方式的非易失性存储装置，基于与实施方式1同样的理由，能够实现稳定的非易失性存储装置。
接着，对上述非易失性存储装置的制造方法、具体而言对存储器单元阵列10及参数产生电路20a的制造方法进行说明。
图17～图28是用于对有关本实施方式的存储器单元阵列10及参数产生电路20a的制造方法进行说明的剖视图。另外，在通常的情况下，在基板100上形成许多存储器单元11及评价单元21a，但为了图的简略化，在图17～图28中表示了形成两个存储器单元11、形成1个评价单元21a的情况。此外，为了容易理解，将结构的一部分放大表示。
本实施方式的非易失性存储装置的制造方法中，在形成第2上部电极层413（电阻变化元件上部电极层）的工序后，在形成第2电流控制元件242的区域中将第2上部电极层413和第2氧化物层312b连续除去后，在第2上部电极层413和通过除去而露出的第1氧化物层312a上再次形成第2上部电极层413。
这里，在形成第2上部电极层413的工序中，进行除去前的第2上部电极层413的膜厚比在进行除去后再次形成的第2上部电极层413的膜厚薄。
以下，对有关本实施方式的非易失性存储装置的制造方法详细地说明。
首先，如图17所示，在预先形成了晶体管等的基板100上形成第1布线103及第3布线203，在形成的第1布线103及第3布线203上形成与第1布线103及第3布线203连接的插塞107a及207a。具体而言，进行与图5同样的工序。
接着，如图18所示，在包括插塞107a及207a的第2层间绝缘层105上，使用溅射法等依次堆积第1下部电极层308、电流控制层309和第1上部电极层310。接着，在堆积的第1上部电极层310上，使用溅射法等依次堆积第2下部电极层311、第1氧化物层312a及第2氧化物层312b、和包含铱的第2上部电极层413（膜厚为10nm）。
这里，通过堆积第2上部电极层413，在后面的工序中将形成电阻体300的抗蚀剂掩模图案除去时，能够防止对构成电阻变化元件141的第2氧化物层112b施加工艺损害。
接着，如图19所示，使用光刻法在第2上部电极层413上形成第1抗蚀剂掩模图案130，该第1抗蚀剂掩模图案130在用于形成评价单元21a的、即形成评价单元21a的区域中具有开口，用于将该区域的第2上部电极层413及第2氧化物层312b有选择地除去。
接着，如图20所示，使用第1抗蚀剂掩模图案130，通过干式蚀刻对第2上部电极层413和第2氧化物层312b进行构图，使第1氧化物层312a露出。然后，将第1抗蚀剂掩模图案130除去。此时，如果进行使用氧等离子的灰化处理，则高缺氧层（第1氧化物层312a）的表面被氧化，形成高电阻的层，所以也可以通过氨过氧化氢（氨水和过氧化氢的混合物）、硫酸过氧化氢（硫酸和过氧化氢的混合物）等药液将第1抗蚀剂掩模图案130除去。
接着，如图21所示，在第2上部电极层413及第2氧化物层312b上再次堆积包含铱的第2上部电极层413（膜厚为70nm）。然后，在堆积后的第2上部电极层413上，使用溅射法等堆积硬掩模层325作为干式蚀刻时的硬掩模。
接着，如图22所示，使用光刻法将用于同时形成电阻变化元件141及第1电流控制元件142和电阻体300及第2电流控制元件242的点形状的第2抗蚀剂掩模图案131c同时形成。此时，形成第1电流控制元件142及第2电流控制元件242的第2抗蚀剂掩模图案131c也可以是相同尺寸。
接着，如图23所示，使用第2抗蚀剂掩模图案131c对硬掩模层325进行构图，形成硬掩模层125a。然后，通过灰化处理将第2抗蚀剂掩模图案131c除去。
接着，如图24所示，使用硬掩模层125a，通过干式蚀刻对第2上部电极层413、第2氧化物层312b、第1氧化物层312a及第2下部电极层311进行构图，从而将电阻变化元件141和电阻体300同时形成。连续地通过干式蚀刻对第1上部电极层310、电流控制层309及第1下部电极层308进行构图，从而将第1电流控制元件142及第2电流控制元件242同时形成。然后，将硬掩模层125a例如通过蚀刻除去。另外，硬掩模层125a也可以不除去，根据需要也可以保留。由此，能够将具有与构成存储器单元11的第1电流控制元件142相同的电流控制特性的第2电流控制元件242以相同的形态形成在与第1电流控制元件142同层中。
接着，如图25及图26所示，以将电阻变化元件141、第1电流控制元件142、电阻体300及第2电流控制元件242覆盖的方式形成第3层间绝缘层116。然后，在形成的第3层间绝缘层116中，形成用于形成与构成电阻变化元件141的第3上部电极层113及构成电阻体300的第4上部电极层213连接的第2布线119及第4布线219的布线槽119a及219a、和接触孔218b及118b。具体而言，进行与图12及图13同样的工序。
接着，如图27所示，在接触孔118b及218b和布线槽119a及219a内，使用溅射法等堆积第3阻挡金属层117及217和布线材料的铜（50nm以上且300nm以下）。这里，使用与图17所示的埋入形成第1布线103及第3布线203的工序同样的条件。并且，通过电解镀层法等、以铜为晶种使铜进一步堆积，从而将接触孔118b及218b及布线槽119a及219a完全用布线材料的铜和第3阻挡金属层117及217填充。接着，将通过CMP法堆积的铜中的表面的多余的铜和多余的第3阻挡金属层117及217除去，由此形成表面平坦且与第3层间绝缘层116的表面同面的第2布线119及第4布线219。
接着，如图28所示，在第2布线119、第4布线219及第3层间绝缘层116上，以将第2布线119及第4布线219覆盖的方式形成第2衬垫层120。
如以上那样，根据本实施方式的非易失性存储装置的制造方法，能够制造出稳定的非易失性存储装置。
此外，根据本实施方式的非易失性存储装置的制造方法，基于与实施方式1同样的理由，能够实现与微细化进展的半导体工艺的亲和性较好的制造方法。
（实施方式2的变形例）
接着，对本发明的实施方式2的变形例进行说明。
图29是表示有关本变形例的参数产生电路20a的结构例的剖视图。另外，图29是将由图2中的C－C’表示的单点划线的截面在箭头方向上观察的剖视图。
本变形例的参数产生电路20a具有形成在第2电流控制元件242与第4布线219之间的电阻体400，电阻体400由形成在第2上部电极层210上的第4下部电极层211、以及与第4下部电极层211接触而形成在第4下部电极层211上的第4上部电极层213构成，第3下部电极层111及第4下部电极层211具有相同的组成，第3上部电极层113及第4上部电极层213具有相同的组成。
具体而言，图29所示的评价单元21a相对于图16A及图16B所示的评价单元21a，是没有电阻层312的结构。
第2电流控制元件242由第2下部电极层208、第2电流控制层209和第2上部电极层210构成，第2电流控制元件242的结构在图16A及图16B的评价单元21a和图29的评价单元21a中是同样的。但是，在图29的评价单元21a中，电阻体400仅由第4下部电极层211及第4上部电极层213构成，不包含电阻层312。
由此，在评价单元21a中，在第2电流控制元件242的上方没有金属氧化膜，而仅设有上下电极层，所以评价单元21a是非常低电阻的状态。因此，能够更高灵敏度地检测第2电流控制元件242的电流控制特性。因而，例如在包括评价单元21a的参数产生电路20a是生成对存储器单元11施加的电压的电路的情况下，能够高灵敏度地检测第2电流控制元件242的电流控制特性，使用它能够对存储器单元11的第1电流控制元件142的电流控制特性的偏差进行补偿。结果，在不同的非易失性存储装置中通过使存储器单元11动作，能够施加最优的电压，从而能够进一步抑制非易失性存储装置的误动作及偏差。
接着，对本变形例的非易失性存储装置的制造方法进行说明。
本变形例的非易失性存储装置的制造方法相对于图17～图28的非易失性存储装置的制造方法，图20及图21所示的工序不同。
本变形例的非易失性存储装置的制造方法在形成第2上部电极层413的工序中，在形成第2电流控制元件242的区域中，将第2上部电极层413、第2氧化物层312b和第1氧化物层312a连续除去后，在第2上部电极层413和通过除去而露出的第2下部电极层311上再次形成第2上部电极层413。
这里，在形成第2上部电极层413的工序中，进行除去前的第2上部电极层413的膜厚比在进行除去后形成在第2上部电极层413上的第2上部电极层413的膜厚薄。
具体而言，本变形例的非易失性存储装置的制造方法在图20所示的工序中，与第2上部电极层413及第2氧化物层312b一起，将第1氧化物层312a也同时干式蚀刻，使第2下部电极层311露出。在图21所示的工序中，使第2上部电极层413不仅堆积到第2上部电极层413及第2氧化物层312b上，还堆积到第2下部电极层311上。由此，在形成评价单元21a的区域中，将与电阻变化层112对应的层完全蚀刻除去，所以在图20中将作为金属氧化物的第2氧化物层312b及第1氧化物层312a干式蚀刻时使用的蚀刻气体中，也可以使用通过打入到金属氧化物中而带来金属氧化物成为高电阻状态那样的蚀刻损害的气体，工艺自由度增加。
（实施方式3）
对有关本发明的实施方式3的非易失性存储装置的结构及制造方法进行说明。以下，以与实施方式1不同的点为中心进行说明。
图30A是表示有关本实施方式的参数产生电路20b的结构例的剖视图。图30B是表示有关本实施方式的非易失性存储装置的结构例的剖视图。另外，图30A是将由图2中的C－C’表示的单点划线的截面在箭头方向上观察的剖视图，图30B是将由图2中的D－D’表示的单点划线的截面在箭头方向上观察的剖视图。
参数产生电路20b具有形成在第2电流控制元件242与第4布线219之间的电阻体500；电阻体500由形成在第2上部电极层210上的第4下部电极层211、将包含形成在第4下部电极层211上的第1金属氧化物的第1氧化物层（第3氧化物层）512a和包含第2金属氧化物的第2氧化物层（第4氧化物层）512b层叠而构成的电阻层512、以及形成在电阻层512上的第4上部电极层213构成；在电阻体500，贯通第4上部电极层213和第2氧化物层512b而设有与第4布线219连接的插塞307a及接触孔318即接触部；第3下部电极层111及第4下部电极层211具有相同的组成和相同的膜厚；第3上部电极层113及第4上部电极层213具有相同的组成；第1氧化物层512a及第1氧化物层112a具有相同的组成和相同的膜厚；第2氧化物层512b及第2氧化物层112b具有相同的组成和相同的膜厚。
以下，对有关本实施方式的非易失性存储装置详细地说明。
参数产生电路20b通过将评价单元21b集成而构成，具备多个第3布线203、多个第4布线219、多个电阻体500和多个第2电流控制元件242。
图30A及图30B所示的评价单元21b相对于图3A、图3B及图3C所示的存储器单元11，实质上是新设有将第3上部电极层113及第2氧化物层112b贯通并与第1氧化物层112a电连接的接触孔318及插塞307a的结构。
图30A及图30B所示的存储器单元11相对于图3A、图3B及图3C所示的存储器单元11，是在第4布线219与电阻变化元件141之间新设有接触孔418及插塞407a的结构。
评价单元21b具有第2电流控制元件242、和由第4下部电极层211、电阻层512及第4上部电极层213构成的电阻体500。电阻层512由第1氧化物层512a及第2氧化物层512b构成。
图30A及图30B所示的评价单元21a相对于图3A、图3B及图3C所示的评价单元21，是电阻体500设在第4布线219与第2电流控制元件242之间的结构。进而，是新设有将第4上部电极层213及第2氧化物层512b贯通并达到第1氧化物层512a的接触孔318、和填充在接触孔318内并将第4布线219与第1氧化物层512a电连接的插塞307a的结构。
第4下部电极层211通过与第3下部电极层111相同工序形成，具有相同的组成和相同的膜厚。第4上部电极层213通过与第3上部电极层113相同工序形成，具有相同的组成。
电阻层512通过与电阻变化层112相同工序形成，具有相同的组成和相同的膜厚。因此，第1氧化物层512a通过与第1氧化物层112a相同工序形成，具有相同的组成和相同的膜厚，第2氧化物层512b通过与第2氧化物层112b相同工序形成，具有相同的组成和相同的膜厚。由此，在评价单元21b中，第4布线219与低电阻的第1氧化物层512a电连接，所以电阻层512与构成电阻变化元件141的电阻变化层112相比电阻值足够低，即使对电阻层512施加电阻变化元件141电阻变化动作的电压，也不进行电阻变化动作。因而，电阻体500成为电阻值较低的固定电阻元件。
由于构成评价单元21b的第2电流控制元件242和构成存储器单元11的第1电流控制元件142通过相同的工艺形成，所以以同层且相同的形态形成。
例如，在作为缺氧型的金属氧化物而使用钽氧化物的情况下，作为低浓度氧含有层（高缺氧度层）的第1氧化物层112a及第1氧化物层512a（TaOx）的含氧率是44.4atm%以上且55.5atm%以下（0.8≤x≤1.9），能够使电阻体500的电阻值成为10kΩ以下。当第1电流控制元件142具有为了使得流过1μA的电流而需要1V的电压的特性时，在存储器单元11中，在电阻变化层112中包括作为含氧率是67.7atm%以上且71.4atm%以下的高浓度氧含有层的第2氧化物层112b（TaOy）（2.1≤y≤2.5），所以电阻变化元件141的初始电阻值为10MΩ以上，难以检测电流控制特性。另一方面，在评价单元21b中，由于电阻层512的电阻值较低，是10kΩ以下，所以能够充分地检测电流控制特性。由此，即使不直接评价存储器单元11的电流控制特性，也能够通过评价评价单元21b的电流控制特性来检测存储器单元11的电流控制特性。
如以上这样，根据本实施方式的非易失性存储装置，基于与实施方式1同样的理由，能够实现稳定的非易失性存储装置。
接着，对上述非易失性存储装置的制造方法、具体而言对存储器单元阵列10及参数产生电路20b的制造方法进行说明。
图31～图40是用于对有关本实施方式的存储器单元阵列10及参数产生电路20b的制造方法进行说明的剖视图。另外，在通常的情况下，在基板100上形成许多存储器单元11及评价单元21b，但为了图的简略化，在图31～图40中表示形成两个存储器单元11、形成1个评价单元21b的情况。此外，将结构的一部分放大表示，以便容易理解。
本实施方式的非易失性存储装置的制造方法在形成第2布线119及第4布线219的工序中，在形成了第2电流控制元件242的区域中，在形成将第2上部电极层313和第2氧化物层312b贯通的接触孔318后，在接触孔318内形成与电连接于第2电流控制元件242的第4布线219连接的插塞307a。
以下，对有关本实施方式的非易失性存储装置的制造方法详细地说明。
首先，如图31所示，在预先形成有晶体管等的基板100上形成第1布线103及第3布线203，在形成的第1布线103及第3布线203上形成与第1布线103及第3布线203连接的插塞107a及207a。具体而言，进行与图5同样的工序。
接着，如图32所示，在包括插塞107a及207a的第2层间绝缘层105上，使用溅射法等依次堆积第1下部电极层308、电流控制层309和第1上部电极层310。接着，在堆积的第1上部电极层310上，使用溅射法等依次堆积第2下部电极层311、第1氧化物层312a、第2氧化物层312b和第2上部电极层313。然后，使用光刻法在第2上部电极层313上形成第1抗蚀剂掩模图案130，该第1抗蚀剂掩模图案130在用于形成评价单元21b的、即形成评价单元21b的区域中具有开口，用于将该区域的第2上部电极层313的上层部分有选择地除去。
接着，如图33所示，使用第1抗蚀剂掩模图案130，以不将第2上部电极层313完全除去、而留下在其后的接触孔318形成中能够贯通的膜厚的方式将第2上部电极层313的上层部分有选择地干式蚀刻。这里，作为一例，以保留10nm的程度通过蚀刻进行构图。然后，将第1抗蚀剂掩模图案130除去。
接着，如图34所示，在第2上部电极层313上，使用溅射法等堆积硬掩模层325作为干式蚀刻时的硬掩模。
接着，如图35所示，使用光刻法同时形成用于将电阻变化元件141及第1电流控制元件142和电阻体500及第2电流控制元件242的点形状的第2抗蚀剂掩模图案131c。此时，形成第1电流控制元件142及第2电流控制元件242的第2抗蚀剂掩模图案131c也可以是相同尺寸。
接着，如图36所示，使用第2抗蚀剂掩模图案131c对硬掩模层325进行构图，形成硬掩模层125a。然后，通过灰化处理将第2抗蚀剂掩模图案131c除去。
接着，如图37所示，使用硬掩模层125a，通过干式蚀刻对第2上部电极层313、第2氧化物层312b、第1氧化物层312a及第2下部电极层311进行构图，从而同时形成电阻变化元件141和电阻体500。连续地通过干式蚀刻对第1上部电极层310、电流控制层309及第1下部电极层308进行构图，从而同时形成第1电流控制元件142及第2电流控制元件242。然后，将硬掩模层125a例如通过蚀刻除去。另外，硬掩模层125a也可以不除去，根据需要也可以保留。由此，能够将具有与构成存储器单元11的第1电流控制元件142相同的电流控制特性的第2电流控制元件242以相同的形态形成在与第1电流控制元件142同层中。
接着，如图38及图39所示，以将电阻变化元件141、第1电流控制元件142、电阻体500及第2电流控制元件242覆盖的方式形成第3层间绝缘层116。然后，在形成的第3层间绝缘层116中，形成用于形成与构成电阻变化元件141的第3上部电极层113及构成电阻体500的第1氧化物层512a连接的第2布线119及第4布线219的布线槽119a及219a、和接触孔218b、118b、318及418。
具体而言，首先，如图38所示，以将电阻变化元件141、第1电流控制元件142、第2电流控制元件242及电阻体500覆盖的方式堆积用于埋入形成第2布线119及第4布线219的第3层间绝缘层116。接着，如图39所示，通过光刻法及干式蚀刻，在第3层间绝缘层116中形成用于埋入形成第2布线119及第4布线219的布线槽119a及219a。与此同时，通过光刻法及干式蚀刻，形成用于埋入形成与电阻体500连接的插塞307a的接触孔318、和用于埋入形成与电阻变化元件141连接的插塞407a的接触孔418。当然，也可以将接触孔318通过与其他接触孔不同的光刻法及干式蚀刻工序形成。进而，通过光刻法及干式蚀刻，在第1布线103及第3布线203上的没有设置存储器单元11及评价单元21的规定的位置上，形成用于形成与第1布线103及第3布线203连接的插塞107b及207b的接触孔118b及218b。
另外，一般而言，通过第1次的光刻法及干式蚀刻，先形成作为引出接触部的插塞107b、207b、307a及407a用的接触孔118b、218b、318及418，通过第2次的光刻法及干式蚀刻形成第2布线119及第4布线219用的布线槽119a及219a，但也可以先形成布线槽119a及219a。
接着，如图40所示，在接触孔118b、218b、318及418和布线槽119a及219a内使用溅射法等堆积第3阻挡金属层117及217和布线材料的铜（50nm以上且300nm以下）。这里，使用与在图5中表示的埋入形成第1布线103及第3布线203的工序同样的条件。并且，通过电解镀层法等、以铜为晶种使铜进一步堆积，由此将接触孔118b、218b、318及418及布线槽119a及219a完全用布线材料的铜和第3阻挡金属层117及217填充。接着，通过CMP法将堆积的铜中的表面的多余的铜和多余的第3阻挡金属层117及217除去，由此形成表面平坦且与第3层间绝缘层116的表面同面的第2布线119及第4布线219。接着，在第2布线119及第4布线219及第3层间绝缘层116上，以将第2布线119及第4布线219覆盖的方式形成第2衬垫层120。
如以上这样，根据本实施方式的制造方法，能够制造稳定的非易失性存储装置。
以上，对本发明的实施方式进行了说明，但本发明并不限定于上述实施方式，在不脱离其主旨的范围内能够进行各种改良、变更、修正。例如，也可以将多个上述实施方式中的各构成要素任意地组合。此外，在上述实施方式中对仅在电阻变化元件及电流控制元件的下方设置插塞的结构进行了说明，但也能够应用到仅在上方设置插塞的结构、或在上下设置插塞的结构（在上下的插塞间设置电阻变化元件及电流控制元件的结构）中，起到与上述实施方式同样的效果。
此外，在上述实施方式中，假设存储器单元阵列以单层设置，评价单元也以单层设置，但也可以是在存储器单元阵列以多层设置的情况下，将评价单元也以多层设置。在此情况下，将存储器单元阵列的各层的存储器单元的电流控制特性通过对应的相同的层的评价单元的电流控制特性而被检测出。
此外，在上述实施方式中，以与存储器单元阵列分离的形式设置评价单元，但也可以在存储器单元阵列的附近设置评价单元。在此情况下，能够通过评价单元高精度地检测存储器单元的电流控制特性。
产业上的可利用性
本发明能够用在非易失性存储装置及其制造方法中，特别能够在数字家电、存储卡、便携式电话机及个人计算机等的各种电子设备等中利用。
附图标记说明
10  存储器单元阵列
11  存储器单元
21、21a、21b 评价单元
20、20a、20b 电流控制元件参数产生电路
100 基板
101 第1层间绝缘层
102、202 第1阻挡金属层
103 第1布线
104 第1衬垫层
105 第2层间绝缘层
106、206 第2阻挡金属层
107a、107b、207a、207b、307a、407a 插塞
108、308 第1下部电极层
109 第1电流控制层
110、310 第1上部电极层
111 第3下部电极层
112 电阻变化层
112a、312a、512a 第1氧化物层
112b、312b、512b 第2氧化物层
113 第3上部电极层
116 第3层间绝缘层
117、217 第3阻挡金属层
118a、118b、218a、218b、318、418 接触孔
119 第2布线
119a、219a 布线槽
120 第2衬垫层
125、125a、325 硬掩模层
130、131a 第1抗蚀剂掩模图案
131b、131c 第2抗蚀剂掩模图案
141 电阻变化元件
142 第1电流控制元件
203 第3布线
208、311 第2下部电极层
209 第2电流控制层
210、313、413 第2上部电极层
211 第4下部电极层
213 第4上部电极层
219 第4布线
242 第2电流控制元件
300、400、500 电阻体
309 电流控制层
312、512 电阻层

Claims (20)

1.一种非易失性存储装置，具备：
存储器单元阵列，具有多个将第1电流控制元件和电阻变化元件串联连接而成的层叠型构造的存储器单元；
电流控制元件参数产生电路，具有用于评价上述第1电流控制元件的电流控制特性的第2电流控制元件，并与上述存储器单元阵列电连接，使上述存储器单元动作；
在形成上述存储器单元阵列的区域及形成上述电流控制元件参数产生电路的区域中，设有第1层叠体，该第1层叠体由电流控制元件下部电极层、电流控制层及电流控制元件上部电极层构成，作为上述第1电流控制元件及上述第2电流控制元件发挥功能；
在上述第1层叠体上，设有第2层叠体，该第2层叠体由电阻变化元件下部电极层、包含缺氧型的第1金属氧化物的第1氧化物层、包含缺氧度比上述第1金属氧化物小且电阻值比上述第1金属氧化物高的第2金属氧化物的第2氧化物层、以及电阻变化元件上部电极层构成，作为上述电阻变化元件发挥功能；
在形成上述电流控制元件参数产生电路的区域中，上述第2层叠体的一部分被除去，以使上述第2电流控制元件与配置在上述第2电流控制元件的上方的层不经由上述第2氧化物层而连接。
2.如权利要求1所述的非易失性存储装置，
还具备基板；
上述存储器单元阵列具有配置在上述基板上的层间绝缘层、相互平行地配置在上述基板与上述层间绝缘层之间的上述基板上的多个第1布线、以与上述第1布线立体交叉的方式相互平行地配置在上述层间绝缘层上的多个第2布线、以及配置在位于上述第1布线与上述第2布线的各交叉部的上述层间绝缘层内的上述多个存储器单元；
上述电流控制元件参数产生电路具有配置在上述基板与上述层间绝缘层之间的第3布线、配置在上述层间绝缘层上的第4布线、以及在上述第3布线与上述第4布线之间不经由上述第2氧化物层而与上述第3布线及上述第4布线连接的上述第2电流控制元件；
上述第1电流控制元件和第2电流控制元件具有相同的非线性电流控制特性。
3.如权利要求1或2所述的非易失性存储装置，还具备：
控制电路；
写入电路，为了向上述多个存储器单元中的规定的存储器单元写入信息而对上述规定的存储器单元施加电压；以及
读出电路，为了从上述规定的存储器单元读出信息而施加电压；
上述电流控制元件参数产生电路取得表示上述第2电流控制元件的非线性电流控制特性的非线性电流控制特性参数，向上述控制电路输出与上述非线性电流控制特性参数对应的非线性电流控制特性参数信号；
上述控制电路基于上述非线性电流控制特性参数信号生成对上述写入电路及上述读出电路进行控制的控制信号，向上述写入电路及上述读出电路中的至少一方输出上述控制信号；
上述写入电路及上述读出电路中的至少一方基于上述控制信号决定对上述规定的存储器单元施加的电压。
4.如权利要求1所述的非易失性存储装置，
上述第1电流控制元件的第1电流控制层及上述第2电流控制元件的第2电流控制层具有相同的组成和相同的膜厚。
5.如权利要求4所述的非易失性存储装置，
上述第1电流控制层及上述第2电流控制层通过相同工序形成。
6.如权利要求1所述的非易失性存储装置，
上述存储器单元是将上述第1电流控制元件和上述电阻变化元件串联连接而成的构造。
7.如权利要求6所述的非易失性存储装置，
上述第1电流控制元件由第1电流控制元件下部电极层、形成在上述第1电流控制元件下部电极层上的第1电流控制层、以及形成在上述第1电流控制层上的第1电流控制元件上部电极层构成；
上述第2电流控制元件由第2电流控制元件下部电极层、形成在上述第2电流控制元件下部电极层上的第2电流控制层、以及形成在上述第2电流控制层上的第2电流控制元件上部电极层构成；
上述第1电流控制元件下部电极层及上述第2电流控制元件下部电极层具有相同的组成和相同的膜厚；
上述第1电流控制层及上述第2电流控制层具有相同的组成和相同的膜厚；
上述第1电流控制元件上部电极层及上述第2电流控制元件上部电极层具有相同的组成和相同的膜厚。
8.如权利要求7所述的非易失性存储装置，
上述电阻变化元件由以下部分构成：
第1电阻变化元件下部电极层，形成在上述第1电流控制元件上部电极层上；
电阻变化层，将形成在上述第1电阻变化元件下部电极层上的包含缺氧型的第1金属氧化物的第1氧化物层、以及包含缺氧度比上述第1金属氧化物小且电阻值比上述第1金属氧化物高的第2金属氧化物的第2氧化物层层叠而构成；以及
第1电阻变化元件上部电极层，形成在上述电阻变化层上。
9.如权利要求8所述的非易失性存储装置，
上述第1电阻变化元件上部电极层由包括铱、铂或钯的贵金属构成。
10.如权利要求8所述的非易失性存储装置，
上述第1金属氧化物及上述第2金属氧化物由钽氧化物TaOx、铪氧化物HfOx或锆氧化物ZrOx构成，其中，上述钽氧化物TaOx中0<x<2.5，上述铪氧化物HfOx中0<x<2.0，上述锆氧化物ZrOx中0<x<2.0。
11.如权利要求8所述的非易失性存储装置，
上述电流控制元件参数产生电路具有形成在上述第2电流控制元件与上述第4布线之间的电阻体；
上述电阻体由以下部分构成：
第2电阻变化元件下部电极层，形成在上述第2电流控制元件上部电极层上；
电阻层，形成在上述第2电阻变化元件下部电极层上，包含上述第1金属氧化物，不包含上述第2金属氧化物；以及
第2电阻变化元件上部电极层，形成在上述电阻层上；
上述第1电阻变化元件下部电极层及上述第2电阻变化元件下部电极层具有相同的组成和相同的膜厚；
上述第1电阻变化元件上部电极层及上述第2电阻变化元件上部电极层具有相同的组成。
12.如权利要求8所述的非易失性存储装置，
上述电流控制元件参数电路具有形成在上述第2电流控制元件与上述第4布线之间的电阻体；
上述电阻体由以下部分构成：
第2电阻变化元件下部电极层，形成在上述第2电流控制元件上部电极层上；以及
第2电阻变化元件上部电极层，与上述第2电阻变化元件下部电极层接触地形成在上述第2电阻变化元件下部电极层上；
上述第1电阻变化元件下部电极层及上述第2电阻变化元件下部电极层具有相同的组成；
上述第1电阻变化元件上部电极层及上述第2电阻变化元件上部电极层具有相同的组成。
13.如权利要求8所述的非易失性存储装置，
上述电流控制元件参数产生电路具有形成在上述第2电流控制元件与上述第4布线之间的电阻体；
上述电阻体由以下部分构成：
第2电阻变化元件下部电极层，形成在上述第2电流控制元件上部电极层上；
电阻层，将形成在上述第2电阻变化元件下部电极层上的包含上述第1金属氧化物的第3氧化物层和包含上述第2金属氧化物的第4氧化物层层叠而构成；以及
第2电阻变化元件上部电极层，形成在上述电阻层上；
在上述电阻体中，贯通上述第2电阻变化元件上部电极层和上述第4氧化物层地设有与上述第4布线连接的接触部；
上述第1电阻变化元件下部电极层及上述第2电阻变化元件下部电极层具有相同的组成和相同的膜厚；
上述第1电阻变化元件上部电极层及上述第2电阻变化元件上部电极层具有相同的组成；
上述第3氧化物层及上述第1氧化物层具有相同的组成和相同的膜厚；
上述第4氧化物层及上述第2氧化物层具有相同的组成和相同的膜厚。
14.一种非易失性存储装置的制造方法，
上述非易失性存储装置具备：
存储器单元阵列，具有多个将第1电流控制元件和电阻变化元件串联连接而成的层叠型构造的存储器单元；以及
电流控制元件参数产生电路，具有用于评价上述第1电流控制元件的电流控制特性的第2电流控制元件，并与上述存储器单元阵列电连接，使上述存储器单元动作；
在上述非易失性存储装置的制造方法中，
在形成上述存储器单元阵列的区域及形成上述电流控制元件参数产生电路的区域中，形成第1层叠膜，该第1层叠膜用于构成上述第1电流控制元件及上述第2电流控制元件，由电流控制元件下部电极层、电流控制层及电流控制元件上部电极层构成；
在形成上述存储器单元阵列的区域及形成上述电流控制元件参数产生电路的区域中，在上述第1层叠膜上形成第2层叠膜，该第2层叠膜用于构成上述电阻变化元件，由电阻变化元件下部电极层、包含缺氧型的第1金属氧化物的第1氧化物层、包含缺氧度比上述第1金属氧化物小且电阻值比上述第1金属氧化物高的第2金属氧化物的第2氧化物层、以及电阻变化元件上部电极层构成；
在形成上述第2电流控制元件的区域中，将上述第2层叠膜的一部分或全部除去，以使上述第2电流控制元件与配置在上述第2电流控制元件的上方的层不经由上述第2氧化物层而连接。
15.如权利要求14所述的非易失性存储装置的制造方法，
上述非易失性存储装置的制造方法包括以下工序：
在基板上形成上述电流控制元件下部电极层；
在上述电流控制元件下部电极层上形成上述电流控制层；
在上述电流控制层上形成上述电流控制元件上部电极层；
在上述电流控制元件上部电极层上形成上述电阻变化元件下部电极层；
在上述电阻变化元件下部电极层上形成上述第1氧化物层之后，在上述第1氧化物层上形成上述第2氧化物层；
在上述第2氧化物层上形成上述电阻变化元件上部电极层；
在通过对上述电阻变化元件上部电极层、上述第1氧化物层、上述第2氧化物层及上述电阻变化元件下部电极层进行构图而形成上述电阻变化元件之后，对上述电流控制元件上部电极层、上述电流控制层及上述电流控制元件下部电极层进行构图并分离，由此将与上述电阻变化元件的下方接触地形成的上述第1电流控制元件和与上述电阻变化元件分离的上述第2电流控制元件的各元件同时形成；以及
形成与上述第1电流控制元件及上述电阻变化元件电连接的布线、以及与上述第2电流控制元件电连接的布线；
在通过上述构图形成各元件的工序中，在用于上述电阻变化元件的形成的构图和用于上述第1电流控制元件的形成的构图中使用相同的掩模；
在形成上述电阻变化元件上部电极层的工序、通过上述构图而形成各元件的工序、以及形成上述布线的工序中的某一个工序中，将形成上述第2电流控制元件的区域的上述第2氧化物层有选择地除去。
16.如权利要求15所述的非易失性存储装置的制造方法，
在通过上述构图而形成各元件的工序中，在形成上述电阻变化元件时，将形成上述第2电流控制元件的区域的上述电阻变化元件上部电极层、上述第1氧化物层及上述第2氧化物层除去。
17.如权利要求15所述的非易失性存储装置的制造方法，
在形成上述电阻变化元件上部电极层的工序中，在形成上述第2电流控制元件的区域中将上述电阻变化元件上部电极层和上述第2氧化物层连续除去之后，在上述电阻变化元件上部电极层和通过上述除去而露出的上述第1氧化物层上再次形成上述电阻变化元件上部电极层。
18.如权利要求15所述的非易失性存储装置的制造方法，
在形成上述电阻变化元件上部电极层的工序中，在形成上述第2电流控制元件的区域中将上述电阻变化元件上部电极层、上述第2氧化物层和上述第1氧化物层连续除去之后，在上述电阻变化元件上部电极层和通过上述除去而露出的上述电阻变化元件下部电极层上再次形成上述电阻变化元件上部电极层。
19.如权利要求17或18所述的非易失性存储装置的制造方法，
在形成上述电阻变化元件上部电极层的工序中，进行上述除去之前的上述电阻变化元件上部电极层的膜厚比进行上述除去之后形成在上述电阻变化元件上部电极层上的上述电阻变化元件上部电极层的膜厚薄。
20.如权利要求15所述的非易失性存储装置的制造方法，
在形成上述布线的工序中，在形成上述第2电流控制元件的区域中形成贯通上述电阻变化元件上部电极层和上述第2氧化物层的接触孔之后，在上述接触孔内形成连接于与上述第2电流控制元件电连接的布线的插塞。
CN201280008882.5A 2011-12-19 2012-12-17 非易失性存储装置及其制造方法 Expired - Fee Related CN103370790B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-277723 2011-12-19
JP2011277723 2011-12-19
PCT/JP2012/008033 WO2013094169A1 (ja) 2011-12-19 2012-12-17 不揮発性記憶装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN103370790A true CN103370790A (zh) 2013-10-23
CN103370790B CN103370790B (zh) 2016-01-20

Family

ID=48668087

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280008882.5A Expired - Fee Related CN103370790B (zh) 2011-12-19 2012-12-17 非易失性存储装置及其制造方法

Country Status (4)

Country Link
US (1) US9064570B2 (zh)
JP (1) JP5427982B2 (zh)
CN (1) CN103370790B (zh)
WO (1) WO2013094169A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601905A (zh) * 2015-10-15 2017-04-26 台湾积体电路制造股份有限公司 与rram工艺相兼容的串联mim结构
CN107393902A (zh) * 2016-04-27 2017-11-24 台湾积体电路制造股份有限公司 用于rram技术的金属接合方法
CN110246963A (zh) * 2018-03-09 2019-09-17 东芝存储器株式会社 半导体存储装置及其制造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012169198A1 (ja) * 2011-06-10 2012-12-13 パナソニック株式会社 不揮発性記憶素子、その製造方法及び初期ブレーク方法、並びに不揮発性記憶装置
JP6391009B2 (ja) * 2014-03-17 2018-09-19 パナソニックＩｐマネジメント株式会社 抵抗変化型不揮発性記憶素子の製造方法
JP6520576B2 (ja) * 2015-08-27 2019-05-29 ソニー株式会社 メモリ、情報処理システムおよびメモリの制御方法
US9595564B1 (en) * 2015-09-10 2017-03-14 Kabushiki Kaisha Toshiba Semiconductor memory device and method of manufacturing the same
US20170084818A1 (en) * 2015-09-18 2017-03-23 HGST Netherlands B.V. Self-recovery magnetic random access memory unit
US9812507B2 (en) * 2016-03-11 2017-11-07 Toshiba Memory Corporation Semiconductor memory device
US10566519B2 (en) * 2017-08-18 2020-02-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a flat bottom electrode via (BEVA) top surface for memory
KR102403731B1 (ko) * 2017-11-01 2022-05-30 삼성전자주식회사 가변 저항 메모리 소자
US10541151B1 (en) * 2018-07-12 2020-01-21 International Business Machines Corporation Disposable laser/flash anneal absorber for embedded neuromorphic memory device fabrication
US11049980B2 (en) * 2018-10-30 2021-06-29 Texas Instruments Incorporated Integrated MIM diode
US11222854B2 (en) * 2019-05-15 2022-01-11 Micron Technology, Inc. Multitier arrangements of integrated devices, and methods of protecting memory cells during polishing
KR20200132366A (ko) * 2019-05-17 2020-11-25 에스케이하이닉스 주식회사 전자 장치 및 전자 장치의 제조 방법
US20240074207A1 (en) * 2022-08-25 2024-02-29 International Business Machines Corporation Localized anneal of ferroelectric dielectric

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009170006A (ja) * 2008-01-11 2009-07-30 Toshiba Corp 抵抗変化型メモリ
CN101816070A (zh) * 2008-07-11 2010-08-25 松下电器产业株式会社 电流抑制元件、存储元件及它们的制造方法
CN101861649A (zh) * 2007-11-15 2010-10-13 松下电器产业株式会社 非易失性存储装置及其制造方法
WO2011155210A1 (ja) * 2010-06-10 2011-12-15 パナソニック株式会社 不揮発性記憶素子およびそれを備えた不揮発性記憶装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6052520B2 (ja) 1981-12-29 1985-11-19 富士通株式会社 半導体記憶装置
JP2541773B2 (ja) 1993-12-24 1996-10-09 シチズン時計株式会社 マトリクス表示装置
US6753561B1 (en) 2002-08-02 2004-06-22 Unity Semiconductor Corporation Cross point memory array using multiple thin films
KR101046852B1 (ko) 2006-10-16 2011-07-06 파나소닉 주식회사 비휘발성 기억소자 및 그 제조방법
JP4253038B2 (ja) 2007-06-05 2009-04-08 パナソニック株式会社 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP5253784B2 (ja) 2007-10-17 2013-07-31 株式会社東芝 不揮発性半導体記憶装置
JP2010049776A (ja) 2008-08-25 2010-03-04 Panasonic Corp 不揮発性メモリ装置
KR101097434B1 (ko) * 2009-06-10 2011-12-23 주식회사 하이닉스반도체 비트 라인 디스차지 블록을 구비하는 상변화 메모리 장치 및 그 제조방법
JP4940287B2 (ja) * 2009-08-06 2012-05-30 株式会社東芝 不揮発性半導体記憶装置
JP5032621B2 (ja) 2010-03-18 2012-09-26 株式会社東芝 不揮発性半導体メモリ及びその製造方法
KR101786496B1 (ko) * 2010-10-19 2017-10-19 삼성전자주식회사 메모리 장치, 이의 제조 방법, 및 상기 메모리 장치를 포함하는 메모리 시스템

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101861649A (zh) * 2007-11-15 2010-10-13 松下电器产业株式会社 非易失性存储装置及其制造方法
JP2009170006A (ja) * 2008-01-11 2009-07-30 Toshiba Corp 抵抗変化型メモリ
CN101816070A (zh) * 2008-07-11 2010-08-25 松下电器产业株式会社 电流抑制元件、存储元件及它们的制造方法
WO2011155210A1 (ja) * 2010-06-10 2011-12-15 パナソニック株式会社 不揮発性記憶素子およびそれを備えた不揮発性記憶装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601905A (zh) * 2015-10-15 2017-04-26 台湾积体电路制造股份有限公司 与rram工艺相兼容的串联mim结构
CN107393902A (zh) * 2016-04-27 2017-11-24 台湾积体电路制造股份有限公司 用于rram技术的金属接合方法
CN107393902B (zh) * 2016-04-27 2022-01-07 台湾积体电路制造股份有限公司 用于rram技术的金属接合方法
CN110246963A (zh) * 2018-03-09 2019-09-17 东芝存储器株式会社 半导体存储装置及其制造方法
CN110246963B (zh) * 2018-03-09 2023-08-08 铠侠股份有限公司 半导体存储装置及其制造方法

Also Published As

Publication number Publication date
WO2013094169A1 (ja) 2013-06-27
US20140063913A1 (en) 2014-03-06
US9064570B2 (en) 2015-06-23
JP5427982B2 (ja) 2014-02-26
CN103370790B (zh) 2016-01-20
JPWO2013094169A1 (ja) 2015-04-27

Similar Documents

Publication Publication Date Title
CN103370790B (zh) 非易失性存储装置及其制造方法
CN102648522B (zh) 非易失性存储元件及其制造方法、以及非易失性存储装置
US8565004B2 (en) Nonvolatile memory device and method for programming the same
US9543514B2 (en) Memory component, memory device, and method of operating memory device
JP4948688B2 (ja) 抵抗変化型不揮発性記憶素子、抵抗変化型不揮発性記憶装置及び抵抗変化型不揮発性記憶素子の製造方法
CN103238185B (zh) 非易失性半导体存储装置及其写入方法
US9251898B2 (en) Method for programming nonvolatile memory element, method for initializing nonvolatile memory element, and nonvolatile memory device
US8871621B2 (en) Method of forming an asymmetric MIMCAP or a schottky device as a selector element for a cross-bar memory array
JP5291269B2 (ja) 不揮発性半導体記憶素子、不揮発性半導体記憶装置およびその製造方法
CN103003884A (zh) 非易失性半导体存储装置及其读出方法
US20140056056A1 (en) Method for reading data from nonvolatile memory element, and nonvolatile memory device
JPWO2013145736A1 (ja) 不揮発性記憶装置
CN109314082A (zh) 电路元件、存储装置、电子设备、将信息写入到电路元件中的方法以及从电路元件读取信息的方法
US9105332B2 (en) Variable resistance nonvolatile memory device
US20140284545A1 (en) In-Situ Nitride Initiation Layer For RRAM Metal Oxide Switching Material
US9111640B2 (en) Nonvolatile memory element, nonvolatile memory device, and writing method for use in nonvolatile memory element
JP2012227275A (ja) 抵抗変化型不揮発性メモリセルおよび抵抗変化型不揮発性記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160223

Address after: Osaka Japan

Patentee after: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20200527

Address after: Kyoto Japan

Patentee after: Panasonic semiconductor solutions Co.,Ltd.

Address before: Osaka Japan

Patentee before: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160120

CF01 Termination of patent right due to non-payment of annual fee