CN107370697A - 一种数字预失真处理方法及装置 - Google Patents

Abstract

本发明公开了一种数字预失真处理方法及装置，用以提高数字预失真***的稳定性，减少DPD处理过程中异常状况的发生。该方法包括：验证DPD***是否可以正常执行DPD；当确定所述DPD***可以正常执行DPD时，执行DPD过程。

Description

一种数字预失真处理方法及装置

技术领域

本发明涉及通信技术领域，尤其涉及一种数字预失真处理方法及装置。

背景技术

无线通信的快速发展，使得频谱资源十分紧张，因此出现了多种复杂的调制方式来提高频谱资源利用率，导致峰均比变高，影响信号质量。在通信***中，为了无失真地传输信息，对功率放大器(简称功放)的线性度提出了很高要求。目前弥补功放非线性的常用方法有两种：功率回退法和线性化技术。由于功率回退法具有功放效率低、成本高、设备复杂等不足，使得线性化技术的优势更加显著。常用的线性化技术包括前馈技术和预失真技术两种，预失真技术具有体积小、效率高、性能好等特点，更多地被用于提高功放的线性度，改善发射信号质量，降低邻道功率干扰。

数字预失真(Digital Pre-Distortion，DPD)技术是在信号经过功放前添加一个与功放非线性特性互逆的模块，弥补功放的非线性。DPD的实现方法是利用经过功放前的输入信号和经过功放后的反馈信号建立合理的功放模型，并用该模型得到功放逆模型，对输入信号进行预失真处理，使得预失真后的信号通过功放后输出信号与输入信号呈线性。

现有的数字预失真***架构已基本成熟，然而在实际的应用中，数字预失真***的各模块功能由软件实现。但软件版本实现中经常出现多种问题而使得某些功能异常，如DPD通道选择、查找表LUT使能、信号功率过大等等不确定问题，都可能导致DPD效果不理想，甚至导致DPD失败或烧毁功放。

发明内容

本发明实施例提供了一种数字预失真处理方法及装置，用以提高数字预失真***的稳定性，减少DPD处理过程中异常状况的发生。

本发明实施例提供的一种数字预失真处理方法包括：

验证数字预失真DPD***是否可以正常执行DPD；

当确定所述DPD***可以正常执行DPD时，执行DPD过程。

本发明实施例提供的该方法，在执行DPD过程之前，先对DPD***进行校验，当确定DPD***可以正常执行DPD时，执行DPD过程，提高了DPD***的可靠性和稳定性，避免了由于多种不确定因素导致的DPD失败或者烧毁功放的问题，采用该方法可以有效减少DPD处理过程中异常状况的发生。

较佳地，所述验证DPD***是否可以正常执行DPD，具体包括：

验证执行DPD时选择的通道，其中，所述通道为训练序列TR经过DPD处理器处理后输入给功率放大器的第一通道，或者为所述TR不经过DPD处理器处理直接输入给功率放大器的第二通道；

若执行DPD时选择的通道为所述第一通道，则确定所述DPD***可以正常执行DPD。

由于在执行DPD时，TR首先会进行通道的选择，若选择的通道为上述第二通道，相当于对输入信号没有执行DPD处理，DPD系数也不会更新，最终会导致DPD处理失败。因此，通过该方法对执行DPD时选择的通道进行验证，在确定TR选择的通道为上述第一通道时，才执行DPD，有效避免了由于TR通道选择的错误而导致的DPD处理异常。

较佳地，验证执行DPD时选择的通道，具体包括：

预先将所述DPD处理器中的查找表LUT中的数值均设置为第一特定值；

提取输入给功率放大器的训练序列TR′，若所述TR′等于所述TR，则确定执行DPD时选择的通道为所述第二通道，否则，确定执行DPD时选择的通道为所述第一通道。

较佳地，所述第一特定值为0。

若将第一特定值设为0，则TR若选择的是第一通道，会经过DPD处理器进行处理，从而从DPD处理器输出的处理后的数据就为0，也就是上述TR′为0，从而，可以通过判断TR′是否为0而简单、直观、准确地确定执行DPD选择的通道是否为第一通道。

较佳地，当确定所述DPD***可以正常执行DPD时，执行DPD过程，具体包括：

当确定执行DPD时选择的通道为所述第一通道时，验证所述DPD处理器中的查找表LUT使能是否正常；

当确定所述LUT使能正常时，执行DPD过程。

从而，在确定执行DPD时选择的通道为所述第一通道时，进一步验证所述DPD处理器中的查找表LUT使能是否正常，并且在确定LUT使能正常时，执行DPD过程，可以避免由于LUT使能异常而导致的DPD处理失败。也就是说，若确定LUT使能异常，则会停止执行后续的DPD过程，减少了不必要的处理过程，防止了功率放大器的损坏。

较佳地，验证所述DPD处理器中的LUT使能是否正常，具体包括：

为所述DPD处理器中的LUT预设第二特定值；

根据预设有所述第二特定值的LUT对预设的特定训练序列进行模拟DPD运算处理，得到处理后的数据；

判断所述处理后数据与预设的理想数据是否一致；若一致，则确定所述DPD处理器中的LUT使能正常，否则，确定所述DPD处理器中的LUT使能异常。

较佳地，当确定所述DPD***可以正常执行DPD时，执行DPD过程具体包括：

通过所述DPD***中的DPD处理器对训练序列TR进行DPD运算处理，得到处理后的训练序列；

提取所述处理后的训练序列，并对所述处理后的训练序列的幅度进行检测；

若确定所述处理后的训练序列的幅度在预设的幅度范围内，则将所述处理后的训练序列输入给功率放大器，否则，将所述处理后的训练序列的幅度设置为满足预设要求的幅度值后，输入给所述功率放大器。

通过对输入给功率放大器的训练序列的幅度进行检测和处理，可以保证输入给功率放大器的训练序列的幅度满足预设要求，防止大信号的产生而导致的功放烧毁，避免DPD处理失败。

较佳地，该方法还包括：

提取所述功率放大器输出的反馈数据FB，并根据所述FB以及所述处理后的训练序列更新所述DPD处理器中的查找表LUT；

当对DPD处理器中的LUT更新后，对更新后的LUT中的数值进行验证，若根据验证结果确定所述更新后的LUT中的数值满足预设要求，则根据所述更新后的LUT中的数值执行下一次DPD过程。

通过对LUT中的数值进行验证，保证在执行数字预失真时采用的LUT的数值在有效的范围内，确保DPD效果，避免由于LUT中的数值不符合要求而导致的DPD处理失败。

较佳地，所述更新后的LUT包括至少一张LUT；

采用如下方式对更新后的LUT中的数值进行验证：

将所述更新后的每一张LUT中同一位置的数值进行求和，得到m个和值；其中，m表示每一张LUT中的数值的个数；

将所述每一和值分别与预设的数值范围进行比较，若存在任一所述和值超过所述预设的数值范围，则确定所述更新后的LUT中的数值不满足预设要求，若所述每一和值均没有超过所述预设的数值范围，则确定所述更新后的LUT中的数值满足预设要求。

本发明实施例提供的一种数字预失真处理装置，包括：

验证单元，用于验证数字预失真DPD***是否可以正常执行DPD；

执行单元，用于当确定所述DPD***可以正常执行DPD时，执行DPD过程。

较佳地，所述验证单元具体用于：

验证执行DPD时选择的通道，其中，所述通道为训练序列TR经过DPD处理器处理后输入给功率放大器的第一通道，或者为所述TR不经过DPD处理器处理直接输入给功率放大器的第二通道；

若执行DPD时选择的通道为所述第一通道，则确定所述DPD***可以正常执行DPD。

较佳地，所述验证单元验证执行DPD时选择的通道时，具体用于：

预先将所述DPD处理器中的查找表LUT中的数值均设置为第一特定值；

提取输入给功率放大器的训练序列TR′，若所述TR′等于所述TR，则确定执行DPD时选择的通道为所述第二通道，否则，确定执行DPD时选择的通道为所述第一通道。

较佳地，所述第一特定值为0。

较佳地，所述执行单元具体用于：

当确定执行DPD时选择的通道为所述第一通道时，验证所述DPD处理器中的查找表LUT使能是否正常；

当确定所述LUT使能正常时，执行DPD过程。

较佳地，所述执行单元验证所述DPD处理器中的LUT使能是否正常时，具体用于：

为所述DPD处理器中的LUT预设第二特定值；

根据预设有所述第二特定值的LUT对预设的特定训练序列进行模拟DPD运算处理，得到处理后的数据；

判断所述处理后数据与预设的理想数据是否一致；若一致，则确定所述DPD处理器中的LUT使能正常，否则，确定所述DPD处理器中的LUT使能异常。

较佳地，所述执行单元当确定所述DPD***可以正常执行DPD时，执行DPD过程时，具体用于：

通过所述DPD***中的DPD处理器对训练序列TR进行DPD运算处理，得到处理后的训练序列；

提取所述处理后的训练序列，并对所述处理后的训练序列的幅度进行检测；

若确定所述处理后的训练序列的幅度在预设的幅度范围内，则将所述处理后的训练序列输入给功率放大器，否则，将所述处理后的训练序列的幅度设置为满足预设要求的幅度值后，输入给所述功率放大器。

较佳地，所述执行单元还用于：

提取所述功率放大器输出的反馈数据FB，并根据所述FB以及所述处理后的训练序列更新所述DPD处理器中的查找表LUT；

当对DPD处理器中的LUT更新后，对更新后的LUT中的数值进行验证，若根据验证结果确定所述更新后的LUT中的数值满足预设要求，则根据所述更新后的LUT中的数值执行下一次DPD过程。

较佳地，所述更新后的LUT包括至少一张LUT；

所述执行单元采用如下方式对更新后的LUT中的数值进行验证：

将所述更新后的每一张LUT中同一位置的数值进行求和，得到n个和值；其中，n表示每一张LUT中的数值的个数；

将所述每一和值与预设的数值范围进行比较，若存在任一所述和值超过所述预设的数值范围，则确定所述更新后的LUT中的数值不满足预设要求，若所述每一和值均没有超过所述预设的数值范围，则确定所述更新后的LUT中的数值满足预设要求。

附图说明

图1为本发明实施例提供的一种数字预失真处理方法的流程示意图；

图2为本发明实施例提供的一种数字预失真模块的框图；

图3为本发明实施例提供的一种TR通道校验原理示意图；

图4为本发明实施例提供的一种TR选择第一通道时的训练序列的时域仿真波形图；

图5为本发明实施例提供的一种LUT和值校验示意图；

图6为本发明实施例提供的一种数字预失真***架构示意图；

图7为本发明实施例提供的一种对输入给功放的训练序列的幅度进行校验处理的仿真结果示意图；

图8为本发明实施例提供的一种数字预失真处理装置的结构示意图。

具体实施方式

本发明实施例提供了一种数字预失真处理方法及装置，用以提高数字预失真***的稳定性，减少DPD处理过程中异常状况的发生。

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

参见图1，本发明实施例提供的一种数字预失真处理方法，包括：

S101、验证DPD***是否可以正常执行DPD；

S102、当确定所述DPD***可以正常执行DPD时，执行DPD过程。

较佳地，步骤S101具体包括：

验证执行DPD时选择的通道，其中，所述通道为训练序列TR经过DPD处理器处理后输入给功率放大器的第一通道，或者为所述TR不经过DPD处理器处理直接输入给功率放大器的第二通道；

若执行DPD时选择的通道为所述第一通道，则确定所述DPD***可以正常执行DPD。

这是由于，执行DPD的流程是：发送的序列训练TR首先进行通道选择，确定是执行直通DPD还是旁路DPD，其中直通DPD指TR经过DPD处理器处理后输入给功率放大器，直通DPD对应上述第一通道，旁路DPD是指TR不经过DPD处理器处理直接输入给功率放大器，旁路DPD对应上述第二通道。直通DPD时进行DPD系数的更新，旁路DPD时DPD系数不更新时，若需要正常执行DPD过程，则应该选择上述第一通道，若选择了上述第二通道，则会导致DPD执行失败，因此，本发明实施例首先验证执行DPD时选择的通道，当确定选择的通道为第一通道时，执行后续的DPD流程，当确定选择的通道为第二通道时，产生告警，并停止后续流程，避免了由于通道选择的错误而导致的DPD异常。

图2所示为本发明实施例提供的数字预失真模块的框图。数字预失真模块位于现场可编程门阵列(Field Programmable Gate Array，FPGA)中，其中示出的LUT位于数字预失真模块中，FPGA与功放相连接，图中标注为1的方框即为第一通道，标注为2的方框为第二通道。

TR通过第一通道或者第二通道发送给功放，当进行DPD系数更新时，抓取经过DPD处理器处理后的训练序列TR′和功放输出的反馈数据FB来训练预失真参数(即DPD系数)，并将DPD系数更新保存到查找表(Look Up Table，LUT)中，如此循环下去。

较佳地，采用如下方式验证执行DPD时选择的通道：

预先将所述DPD处理器中LUT中的数值均设置为第一特定值；

提取输入给功率放大器的训练序列TR′，若所述TR′等于所述TR，则确定执行DPD时选择的通道为所述第二通道，否则，确定执行DPD时选择的通道为所述第一通道。

较佳地，所述第一特定值为0。

图3所示为TR通道校验原理示意图，当TR选择第一通道时，经过DPD真处理器，并根据DPD处理器中的LUT对TR进行DPD运算处理，由于LUT中的数值预设为第一特定值0，因此，可以理解为将TR乘以系数0，此时，经过DPD处理器后输出的TR′的值为0；当TR选择第二通道时，可以理解为将TR乘以系数1，因此TR′的值等于TR的值。通过抓取TR′，就可以判断TR选择的通道是否为第一通道。

图4所示为TR选择第一通道时的训练序列的时域仿真波形图。从图中可以直观地看出，TR′为0，因此，可以确定TR选择的通道为第一通道。

作为一种较佳的实施方式，将第一特定值设为0，当然，也可以将第一特定值设为其他的数值，例如设为100等数值，本发明实施例对此不作限定。

较佳地，当确定所述DPD***可以正常执行DPD时，执行DPD过程，具体包括：

当确定执行DPD时选择的通道为所述第一通道时，验证所述DPD处理器中的LUT使能是否正常；

当确定所述LUT使能正常时，执行DPD过程。

当然，若确定LUT使能异常，可以产生告警，以指示LUT使能异常，停止后续DPD流程，在确保LUT使能正常后执行DPD过程。

这里，LUT使能异常，例如可以是LUT地址获取错误，或者是LUT中的数值异常等情况。

较佳地，验证所述DPD处理器中的LUT使能是否正常，具体包括：

为所述DPD处理器中的LUT预设第二特定值；

根据预设有所述第二特定值的LUT对预设的特定训练序列进行模拟DPD运算处理，得到处理后的数据；

判断所述处理后数据与预设的理想数据是否一致；若一致，则确定所述DPD处理器中的LUT使能正常，否则，确定所述DPD处理器中的LUT使能异常。

较佳地，所诉预设的训练序列包括1和0交替排列的数字序列。

较佳地，预设的理想数据为在DPD处理器中的LUT使能正常的情况下，根据预设有所述特定值的LUT对预设的特定训练序列进行模拟DPD运算处理后得到的数据。

数字预失真模型的表达式如下：

其中，x表示输入信号，y表示输出信号，m表示记忆深度，l表示交叉项深度，lut表示LUT中的数值。

从公式(1)可以看出，DPD运算处理后的输出值y是由输入信号与该输入信号对应的LUT中的数值的乘积累加得到的，因此将预设的特定训练序列作为输入信号，根据预设有特定值的LUT对预设的特定训练序列按照公式(1)进行模拟DPD运算处理，得到处理后的数据，也可以将处理后的数据称为当前的输出值。具体地，当前的输出值为：当前的输入值分别乘以记忆深度为0对应的各LUT的特定值，并将各乘积值求和，再加上记忆深度为m时的输入值与记忆深度为m对应的各LUT的特定值的乘积值，其中m∈{1,2,3,…}。

下面给出一个具体的例子进行说明。

表1所示为在一种DPD模型配置下，LUT的排布方式和LUT中的赋值情况，其中记忆深度为7，交叉项深度为1，表1中第一行表示交叉项深度，用L表示，第一列表示记忆深度，用M表示，剩余的数值分别表示每一张LUT中的数值，也就是本实施例为每一张LUT预设的特定值。其中，同一张LUT中的数值均为相同的特定值，记忆深度为偶数的各记忆深度对应的各张LUT中的数值为不同的特定值，记忆深度为奇数的各记忆深度对应的各张LUT中的数值为不同的特定值。

表1

其中，表1左侧的10101010…，表示预设的训练序列，每一数值(例如0或1)分别对应不同记忆深度下的输入值，在表1中，当前的输入值为1(即记忆深度为0时的输入值)。

下面分别给出在LUT使能正常和异常两种情况下，训练序列TR经过DPD运算处理后的输出值y，也可以理解为是抓取回来的TR′：

1)正常状态下：

当前输入x＝1时,y＝1+2+4+8+16+32+64+128＝255；

当前输入x＝0时,y＝1+2+4+8+16+32+64＝127；

此时：TR′是由255和127交替组成的序列。由于255和127与预设的理想数据相同，因此，通过该输出值即可确定DPD处理器中的LUT使能正常。

2)异常状态下：假设记忆深度为2时对应的LUT均未使能；

当前输入x＝1时,y＝1+2+16+32+64+128＝243；

当前输入x＝0时,y＝1+2+4+8+16+32+64＝127；

此时：TR′是由243和127交替组成的序列。

通过比较可以确定，当前输入为1时对应的输出值243与预设的理想数据255不一致，因此，可以确定DPD处理器中的LUT使能正常。具体地，可以通过输出值与预设的理想数据的差值进一步判断哪一张LUT使能异常：由于输出值248与预设的理想数据的差值为12,12是由表1中预设的各特定值中的4和8相加得到的，因此，可以确定预设有特定值为4和8的LUT使能异常，即记忆深度为2对应的两张LUT使能异常。

较佳地，当确定所述DPD***可以正常执行DPD时，执行DPD过程，具体包括：

通过所述DPD***中的DPD处理器对训练序列TR进行DPD运算处理，得到处理后的训练序列；

提取所述处理后的训练序列，并对所述处理后的训练序列的幅度进行检测；

若确定所述处理后的训练序列的幅度在预设的幅度范围内，则将所述处理后的训练序列输入给功率放大器，否则，将所述处理后的训练序列的幅度设置为满足预设要求的幅度值后，输入给所述功率放大器。

一般来说，由于LUT的不断更新，训练序列每经过DPD处理器处理时，都要根据LUT中的数值进行运算处理，因此，处理后的训练序列的幅度是不断变化的，如果其幅度过高，则产生的大信号就会损坏功放。因此本发明实施例在将经过DPD处理器处理后的训练序列输入给功放前，先对该处理后的训练序列的幅度进行检测，当确定处理后的训练序列的幅度在预设的幅度范围内时，才将DPD处理器处理后的训练序列输入给功率放大器，否则，将DPD处理器处理后的训练序列的幅度设置为满足预设要求的幅度值后，输入给所述功率放大器。其中，预设的幅度范围TR(n)如下式所示：

A_down＜TR(n)＜A_up (2)

在上式中，A_down表示幅值下限，A_up表示幅值上限。

需要说明的是，上述对经过DPD处理器处理后的训练序列的幅度进行检测的过程可以是在确定LUT使能正常后，DPD处理器根据该正常使能的LUT中的数值对训练序列进行DPD运算处理后，对处理后的训练序列的幅度进行检测；也可以是在确定执行DPD时TR选择的通道为上述第一通道时，不进行LUT使能的校验，直接将TR输入给DPD处理器进行DPD运算处理，之后对DPD处理器输出的处理后的训练序列的幅度进行检测，本发明实施例不作具体限定。

较佳地，将经过DPD处理器处理后的训练序列输入给功率放大器之后，该方法还包括：

提取所述功率放大器输出的反馈数据FB，并根据所述FB以及经过DPD处理器处理后的训练序列更新所述DPD处理器中的查找表LUT；

当对DPD处理器中的LUT更新后，对更新后的LUT中的数值进行验证，若根据验证结果确定所述更新后的LUT中的数值满足预设要求，则根据所述更新后的LUT中的数值执行下一次DPD过程。

较佳地，所述更新后的LUT包括至少一张LUT；其中所述更新后的LUT包括的LUT的张数是由DPD模型的记忆深度和交叉项深度共同决定的。

采用如下方式对更新后的LUT中的数值进行验证：

将所述更新后的每一张LUT中同一位置的数值进行求和，得到n个和值；其中，n表示每一张LUT中的数值的个数；

将所述每一和值与预设的数值范围进行比较，若存在任一所述和值超过所述预设的数值范围，则确定所述更新后的LUT中的数值不满足预设要求，若所述每一和值均没有超过所述预设的数值范围，则确定所述更新后的LUT中的数值满足预设要求。

图5所示为LUT和值校验示意图。

在图5中，每一列代表一张LUT，共n张LUT，每一张LUT中的数值的个数m为512，其中每一列中的0～511并非是指每一张LUT中的512个数值，而是分别代表第0个数值，第1个数值，…，第511个数值。将每一张LUT中同一位置的数值进行求和，也就是如图5所示，将第0张LUT中的第0个数值分别与第1张LUT中的第0个数值、第2张LUT中的第0个数值、…、第n张LUT中的第0个数值相加，得到的和值即为第0个和值；将第0张LUT中的第1个数值分别与第1张LUT中的第1个数值、第2张LUT中的第1个数值、…、第n张LUT中的第1个数值相加，得到的和值即为第1个和值；…；将第0张LUT中的第511个数值分别与第1张LUT中的第511个数值、第2张LUT中的第511个数值、…、第n张LUT中的第511个数值相加，得到的和值即为第511个和值。

将所述每一和值分别与预设的数值范围进行比较，也就是将上述512个和值分别与同一个预设的数值范围进行比较，在设定该门限范围时，例如可以根据满幅状态下的±3dB而设定。其中，预设的数值范围sum(n)如下式所示：

Down_Gata＜sum(n)＜Up_Gata (3)

上式中，Down_Gata表示预设的和值的下限，Up_Gata表示预设的和值的上限。

通过对LUT的和值进行校验，保证了LUT中的数值的有效性，防止了大信号的产生而烧毁功放，提高了产品质量。

下面从整体角度对本发明实例提供的技术方案进行阐述。

图6所示为本发明实施例提供的一种数字预失真***架构示意图。

其中，前向发射链路包括数字上变频(DUC)和峰值因子抑制(CFR)模块、预失真处理器模块、DPD校验模块、数模转换(DAC)模块、射频(RF)发射通道及功率放大器，反向接收链路包括RF接收通道、模数转换(ADC)模块和DPD模型计算模块，DPD模型计算模块主要根据捕获的训练序列和接收端捕获的功放的反馈数据，计算预失真参数。

作为一种实现方式，上述DPD校验模块可以包括TR通道校验器、LUT使能校验器、功率判别器、LUT和值检测器四部分。该四部分可以共同设置在一个设备模块中，也可以单独进行设置，也可以是任意组合进行设置，本发明实施例对此不作限定。执行数字预失真处理的具体过程可以包括：

在初始执行DPD时，输入信号经过DUC和CRF模块后，进入预失真处理器模块，此时，TR会进行通道的选择，本发明实施例通过TR通道校验器验证执行DPD时TR选择的通道是否为第一通道，具体验证过程可参见上文论述；当确定TR选择的通道为第一通道时，通过LUT使能校验器验证所述预失真处理器中的LUT使能是否正常，具体验证过程可参见上文论述；当确定LUT使能正常时，通过功率判别器抓取将要输入给功放的训练序列，并对该训练序列的幅度进行检测，保证输入给功放的训练序列的幅度满足预设的幅度范围；DPD模型计算模块抓取功放输出的反馈数据以及输入给功放前的训练序列，计算预失真参数(即DPD系数)，并将计算得到的DPD系数更新到LUT中；之后LUT和值检测器对更新后的LUT中的数值进行验证，具体验证过程可参见上文论述，当确定更新后的LUT中的数值满足预设要求后，DPD***采用该更新后的LUT中的数值执行DPD过程，如此循环下去。

也就是说，每次执行完一次DPD过程后，会相应地更新LUT中的数值，此时，LUT和值检测器会对LUT中的数值进行验证，即判断每一张LUT中同一位置的数值相加后得到的和值是否在预设的数值范围内，当确定LUT中的数值满足预设要求后，确定可以根据该LUT执行下一次DPD，在执行下一次DPD之前，先通过TR通道判别器验证TR选择的通道是否正确，当确定TR选择的通道正确时，确定DPD***可以正常执行DPD，进一步地通过LUT使能校验器验证LUT使能是否正常(例如LUT地址选择是否正确、LUT中的数值是否异常等)，当确定LUT使能正常后，调用该LUT对输入的训练序列进行DPD运算处理，输出处理后的训练序列，其中调用的LUT中的数值为最新更新后的并且满足预设要求的数值，在将处理后的训练序列输入给功放前，通过功率判别器验证该训练序列的幅度是否满足预设要求，最终确保输入给功放的训练序列为满足预设的幅度要求的训练序列，以避免大的信号烧毁功放。

参见图7，本发明实施例提供了一种对输入给功放的训练序列的幅度进行校验处理的仿真结果示意图。其中，横向的虚线表示预设的幅度上限，可以看出信号幅度超过该幅度上限的，均被重新赋值，保证信号幅度满足预设的幅度要求，防止大信号的产生。

本发明实施例还提供了一种数字预失真处理装置，如图8所示，该装置包括：

验证单元11，用于验证数字预失真DPD***是否可以正常执行DPD；

执行单元12，用于当确定所述DPD***可以正常执行DPD时，执行DPD过程。

较佳地，所述验证单元11具体用于：

验证执行DPD时选择的通道，其中，所述通道为训练序列TR经过DPD处理器处理后输入给功率放大器的第一通道，或者为所述TR不经过DPD处理器处理直接输入给功率放大器的第二通道；

若执行DPD时选择的通道为所述第一通道，则确定所述DPD***可以正常执行DPD。

较佳地，所述验证单元11验证执行DPD时选择的通道时，具体用于：

预先将所述DPD处理器中的查找表LUT中的数值均设置为第一特定值；

提取输入给功率放大器的训练序列TR′，若所述TR′等于所述TR，则确定执行DPD时选择的通道为所述第二通道，否则，确定执行DPD时选择的通道为所述第一通道。

较佳地，所述第一特定值为0。

较佳地，所述执行单元12具体用于：

当确定执行DPD时选择的通道为所述第一通道时，验证所述DPD处理器中的查找表LUT使能是否正常；

当确定所述LUT使能正常时，执行DPD过程。

较佳地，所述执行单元12验证所述DPD处理器中的LUT使能是否正常时，具体用于：

为所述DPD处理器中的LUT预设第二特定值；

根据预设有所述第二特定值的LUT对预设的特定训练序列进行模拟DPD运算处理，得到处理后的数据；

判断所述处理后数据与预设的理想数据是否一致；若一致，则确定所述DPD处理器中的LUT使能正常，否则，确定所述DPD处理器中的LUT使能异常。

较佳地，所述执行单元12当确定所述DPD***可以正常执行DPD时，执行DPD过程时，具体用于：

通过所述DPD***中的DPD处理器对训练序列TR进行DPD运算处理，得到处理后的训练序列；

提取所述处理后的训练序列，并对所述处理后的训练序列的幅度进行检测；

若确定所述处理后的训练序列的幅度在预设的幅度范围内，则将所述处理后的训练序列输入给功率放大器，否则，将所述处理后的训练序列的幅度设置为满足预设要求的幅度值后，输入给所述功率放大器。

较佳地，所述执行单元12还用于：

提取所述功率放大器输出的反馈数据FB，并根据所述FB以及所述处理后的训练序列更新所述DPD处理器中的查找表LUT；

当对DPD处理器中的LUT更新后，对更新后的LUT中的数值进行验证，若根据验证结果确定所述更新后的LUT中的数值满足预设要求，则根据所述更新后的LUT中的数值执行下一次DPD过程。

较佳地，所述更新后的LUT包括至少一张LUT；

所述执行单元采用如下方式对更新后的LUT中的数值进行验证：

将所述更新后的每一张LUT中同一位置的数值进行求和，得到n个和值；其中，n表示每一张LUT中的数值的个数；

将所述每一和值与预设的数值范围进行比较，若存在任一所述和值超过所述预设的数值范围，则确定所述更新后的LUT中的数值不满足预设要求，若所述每一和值均没有超过所述预设的数值范围，则确定所述更新后的LUT中的数值满足预设要求。

本发明实施例中，可通过具体的硬件处理器等实体设备实现上述各功能单元。

本领域内的技术人员应明白，本发明的实施例可提供为方法、***、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。

本发明是参照根据本发明实施例的方法、设备(***)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (18)

1.一种数字预失真处理方法，其特征在于，该方法包括：

验证数字预失真DPD***是否可以正常执行DPD；

当确定所述DPD***可以正常执行DPD时，执行DPD过程。

2.根据权利要求1所述的方法，其特征在于，所述验证DPD***是否可以正常执行DPD，具体包括：

验证执行DPD时选择的通道，其中，所述通道为训练序列TR经过DPD处理器处理后输入给功率放大器的第一通道，或者为所述TR不经过DPD处理器处理直接输入给功率放大器的第二通道；

若执行DPD时选择的通道为所述第一通道，则确定所述DPD***可以正常执行DPD。

3.根据权利要求2所述的方法，其特征在于，验证执行DPD时选择的通道，具体包括：

预先将所述DPD处理器中的查找表LUT中的数值均设置为第一特定值；

提取输入给功率放大器的训练序列TR′，若所述TR′等于所述TR，则确定执行DPD时选择的通道为所述第二通道，否则，确定执行DPD时选择的通道为所述第一通道。

4.根据权利要求3所述的方法，其特征在于，所述第一特定值为0。

5.根据权利要求2所述的方法，其特征在于，当确定所述DPD***可以正常执行DPD时，执行DPD过程，具体包括：

当确定执行DPD时选择的通道为所述第一通道时，验证所述DPD处理器中的查找表LUT使能是否正常；

当确定所述LUT使能正常时，执行DPD过程。

6.根据权利要求5所述的方法，其特征在于，验证所述DPD处理器中的LUT使能是否正常，具体包括：

为所述DPD处理器中的LUT预设第二特定值；

根据预设有所述第二特定值的LUT对预设的特定训练序列进行模拟DPD运算处理，得到处理后的数据；

判断所述处理后的数据与预设的理想数据是否一致；若一致，则确定所述DPD处理器中的LUT使能正常，否则，确定所述DPD处理器中的LUT使能异常。

7.根据权利要求1所述的方法，其特征在于，所述执行DPD过程具体包括：

通过所述DPD***中的DPD处理器对训练序列TR进行DPD运算处理，得到处理后的训练序列；

提取所述处理后的训练序列，并对所述处理后的训练序列的幅度进行检测；

若确定所述处理后的训练序列的幅度在预设的幅度范围内，则将所述处理后的训练序列输入给功率放大器，否则，将所述处理后的训练序列的幅度设置为满足预设要求的幅度值后，输入给所述功率放大器。

8.根据权利要求7所述的方法，其特征在于，该方法还包括：

提取所述功率放大器输出的反馈数据FB，并根据所述FB以及所述处理后的训练序列更新所述DPD处理器中的查找表LUT；

当对DPD处理器中的LUT更新后，对更新后的LUT中的数值进行验证，若根据验证结果确定所述更新后的LUT中的数值满足预设要求，则根据所述更新后的LUT中的数值执行下一次DPD过程。

9.根据权利要求8所述的方法，其特征在于，所述更新后的LUT包括至少一张LUT；

采用如下方式对更新后的LUT中的数值进行验证：

将所述更新后的每一张LUT中同一位置的数值进行求和，得到m个和值；其中，m表示每一张LUT中的数值的个数；

将所述每一和值分别与预设的数值范围进行比较，若存在任一所述和值超过所述预设的数值范围，则确定所述更新后的LUT中的数值不满足预设要求，若所述每一和值均没有超过所述预设的数值范围，则确定所述更新后的LUT中的数值满足预设要求。

10.一种数字预失真处理装置，其特征在于，该装置包括：

验证单元，用于验证数字预失真DPD***是否可以正常执行DPD；

执行单元，用于当确定所述DPD***可以正常执行DPD时，执行DPD过程。

11.根据权利要求10所述的装置，其特征在于，所述验证单元具体用于：

验证执行DPD时选择的通道，其中，所述通道为训练序列TR经过DPD处理器处理后输入给功率放大器的第一通道，或者为所述TR不经过DPD处理器处理直接输入给功率放大器的第二通道；

若执行DPD时选择的通道为所述第一通道，则确定所述DPD***可以正常执行DPD。

12.根据权利要求11所述的装置，其特征在于，所述验证单元验证执行DPD时选择的通道时，具体用于：

预先将所述DPD处理器中的查找表LUT中的数值均设置为第一特定值；

提取输入给功率放大器的训练序列TR′，若所述TR′等于所述TR，则确定执行DPD时选择的通道为所述第二通道，否则，确定执行DPD时选择的通道为所述第一通道。

13.根据权利要求12所述的装置，其特征在于，所述第一特定值为0。

14.根据权利要求11所述的装置，其特征在于，所述执行单元具体用于：

当确定执行DPD时选择的通道为所述第一通道时，验证所述DPD处理器中的查找表LUT使能是否正常；

当确定所述LUT使能正常时，执行DPD过程。

15.根据权利要求14所述的装置，其特征在于，所述执行单元验证所述DPD处理器中的LUT使能是否正常时，具体用于：

为所述DPD处理器中的LUT预设第二特定值；

根据预设有所述第二特定值的LUT对预设的特定训练序列进行模拟DPD运算处理，得到处理后的数据；

判断所述处理后数据与预设的理想数据是否一致；若一致，则确定所述DPD处理器中的LUT使能正常，否则，确定所述DPD处理器中的LUT使能异常。

16.根据权利要求10所述的装置，其特征在于，所述执行单元执行DPD过程时，具体用于：

通过所述DPD***中的DPD处理器对训练序列TR进行DPD运算处理，得到处理后的训练序列；

提取所述处理后的训练序列，并对所述处理后的训练序列的幅度进行检测；

若确定所述处理后的训练序列的幅度在预设的幅度范围内，则将所述处理后的训练序列输入给功率放大器，否则，将所述处理后的训练序列的幅度设置为满足预设要求的幅度值后，输入给所述功率放大器。

17.根据权利要求16所述的装置，其特征在于，所述执行单元还用于：

提取所述功率放大器输出的反馈数据FB，并根据所述FB以及所述处理后的训练序列更新所述DPD处理器中的查找表LUT；

当对DPD处理器中的LUT更新后，对更新后的LUT中的数值进行验证，若根据验证结果确定所述更新后的LUT中的数值满足预设要求，则根据所述更新后的LUT中的数值执行下一次DPD过程。

18.根据权利要求17所述的装置，其特征在于，所述更新后的LUT包括至少一张LUT；

所述执行单元采用如下方式对更新后的LUT中的数值进行验证：

将所述更新后的每一张LUT中同一位置的数值进行求和，得到n个和值；其中，n表示每一张LUT中的数值的个数；

将所述每一和值与预设的数值范围进行比较，若存在任一所述和值超过所述预设的数值范围，则确定所述更新后的LUT中的数值不满足预设要求，若所述每一和值均没有超过所述预设的数值范围，则确定所述更新后的LUT中的数值满足预设要求。