CN107369673B - 设置有天线的集成电路封装装置及其制造方法 - Google Patents

设置有天线的集成电路封装装置及其制造方法 Download PDF

Info

Publication number
CN107369673B
CN107369673B CN201610318942.3A CN201610318942A CN107369673B CN 107369673 B CN107369673 B CN 107369673B CN 201610318942 A CN201610318942 A CN 201610318942A CN 107369673 B CN107369673 B CN 107369673B
Authority
CN
China
Prior art keywords
antenna
ground plane
chip
package substrate
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610318942.3A
Other languages
English (en)
Other versions
CN107369673A (zh
Inventor
陈特伟
刘国文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201610318942.3A priority Critical patent/CN107369673B/zh
Priority to PCT/CN2016/112986 priority patent/WO2017193592A1/zh
Priority to EP16901547.6A priority patent/EP3432355A4/en
Priority to KR1020187032436A priority patent/KR20180131613A/ko
Priority to TW106101865A priority patent/TWI618175B/zh
Publication of CN107369673A publication Critical patent/CN107369673A/zh
Priority to US16/185,869 priority patent/US11049823B2/en
Application granted granted Critical
Publication of CN107369673B publication Critical patent/CN107369673B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Waveguide Aerials (AREA)
  • Details Of Aerials (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种设置有天线的集成电路封装装置及其制造方法，属于集成电路的封装领域。所述集成电路封装装置包括：封装基板、天线、芯片和连接电路，所述封装基板包括至少一个接地平面，所述天线设置在所述封装基板一侧的外表面且位于所述至少一个接地平面的一侧，所述芯片和连接电路设置在所述至少一个接地平面的另一侧，以将所述天线通过所述至少一个接地平面与所述芯片和所述连接电路进行隔离，所述天线通过所述封装基板的厚度方向上的第一金属过孔和所述连接电路连接至所述芯片。本发明提高了所述天线和包括所述芯片和所述连接电路的非天线电路之间的隔离度，提高了所述集成电路封装装置的可靠性和稳定性。

Description

设置有天线的集成电路封装装置及其制造方法
技术领域
本发明涉及集成电路的封装领域，特别涉及一种设置有天线的集成电路封装装置及其制造方法。
背景技术
随着科学技术的发展，电子设备日益普及，且电子设备的功能也越来越多。在电子设备中，集成电路以体积小、重量轻、可靠性高、便于大规模生产等优势得到了广泛应用。集成电路封装装置能够将具有一定功能的电路所需的组件全部集成在一块芯片上，该组件可以包括半导体、电阻、电容等元件和它们之间的连接导线等，然后将该芯片封装在封装基板上。如果该芯片需要接收或者发射信号，该集成电路封装装置还可以设置有天线。
相关技术中，如图1所示，设置有天线的集成电路封装装置包括封装基板11、芯片12、天线13、塑封体14和连接电路15，该芯片12设置在该封装基板11的一侧，并与该封装基板11上的连接电路15连接；该塑封体14覆盖在该封装基板11设置有芯片12的一侧，且该塑封体14表面设置有天线13，通过该塑封体14包裹该芯片12，以将该芯片12与天线13进行隔离，且该天线13通过金属过孔16与该封装基板11上的连接电路15连接。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：首先，塑封体对天线的电磁能量损耗比较大，导致天线辐射效率下降，同时由于电磁能量的损耗较大，导致天线辐射距离减小，天线接收信号的灵敏度也会下降；其次，天线与芯片、天线与连接电路之间的隔离度很差，彼此之间的信号容易相互干扰，影响该芯片的性能。
发明内容
为了解决现有技术的问题，本发明实施例提供了一种设置有天线的集成电路封装装置及其制造方法。所述技术方案如下：
第一方面，提供了一种设置有天线的集成电路封装装置，所述集成电路封装装置包括：封装基板、天线、芯片和连接电路；
所述封装基板包括至少一个接地平面，所述天线设置在所述封装基板一侧的外表面且位于所述至少一个接地平面的一侧，所述芯片和连接电路设置在所述至少一个接地平面的另一侧，以通过所述至少一个接地平面将所述天线与所述芯片和所述连接电路隔离，所述天线通过所述封装基板的厚度方向上的第一金属过孔和所述连接电路连接至所述芯片。
其中，该集成电路封装装置省去了塑封体，并且该天线设置在该封装基板一侧的外表面，避免了该塑封体对该天线的发出或接收的天线信号的电性能损耗，提高了该天线的工作效率，同时也节省了成本。同时，该集成电路封装装置通过该至少一个接地平面将该天线和包括该芯片和该连接电路的非天线电路进行隔离，避免了该天线和非天线电路之间的信号相互干扰，提高了该集成电路封装装置的可靠性和稳定性。
需要说明的是，设置有天线的集成电路封装装置中通常包括天线、包含芯片和连接电路的非天线电路，为了避免该天线发出或接收的天线信号与该非天线电路的电信号相互干扰，可以通过该至少一个接地平面将该天线与包括该芯片和该连接电路的非天线电路隔离。
还需要说明的是，该至少一个接地平面可以只包括一个接地平面，也可以包括多个接地平面，而当该多个接地平面的数目越多时，该至少一个接地平面隔离该天线和非天线电路的效果越好。
结合第一方面，在上述第一方面的第一种可能的实现方式中，所述至少一个接地平面均在所述第一金属过孔处设置有隔离盘，所述隔离盘环绕所述第一金属过孔，所述隔离盘用于在所述至少一个接地平面与所述第一金属过孔之间形成间隙，以对所述至少一个接地平面与所述第一金属过孔进行绝缘。
需要说明的是，由于当该第一金属过孔和该至少一个接地平面的连接时，会造成该天线短路，影响该集成电路封装装置的正常使用，因此，该至少一个接地平面均在该第一金属过孔处设置有隔离盘，以对该至少一个接地平面和该第一金属过孔进行绝缘，进而将该至少一个接地平面和该天线进行绝缘。
结合第一方面的第一种可能的实现方式，在上述第一方面的第二种可能的实现方式中，当所述至少一个接地平面包括多个接地平面时，所述多个接地平面中相邻的两个接地平面之间通过该封装基板的厚度方向上的第二金属过孔进行连接。
需要说明的是，当该至少一个接地平面包括多个接地平面，且该集成电路封装装置对该天线与非天线电路的隔离度要求较高时，该多个接地平面相邻的两个接地平面之间可以通过该第二金属过孔连接；当该集成电路封装装置对该天线与非天线电路的隔离度要求较低，或者需要降低制作该集成电路封装装置工艺的复杂度时，该多个接地平面相邻的两个接地平面之间也可以不连接。
结合第一方面，在上述第一方面的另一种可能的实现方式中，所述芯片设置在所述封装基板内。
其中，当将该芯片设置该封装基板内时，该封装基板可以对该芯片进行保护。
结合第一方面，在上述第一方面的另一种可能的实现方式中，所述芯片设置在所述封装基板另一侧的外表面。
其中，当将该芯片设置该封装基板另一侧的外表面时，能够降低制作该集成电路封装装置工艺的复杂度。
需要说明的是，该封装基板的另一侧指该封装基板没有设置该天线的一侧。
还需要说明的是，在实际应用中，该芯片也可以设置在该封装基板的其它位置，进而确保该天线与包括该芯片的非天线电路能够通过该至少一个接地平面进行隔离。
结合第一方面，在上述第一方面的第三种可能的实现方式中，所述封装基板上设置有所述天线一侧的外表面设置有接地覆铜，所述接地覆铜与所述天线间留有空间。
其中，该接地覆铜能够改善和调节覆盖封装基板的翘曲，提高了该集成电路封装装置的可靠性和可焊接性。
结合第一方面，在上述第一方面的第四种可能的实现方式中，所述天线、所述芯片和所述连接电路在所述封装基板的厚度方向上的投影区域位于所述至少一个接地平面内。
其中，当该天线和包括该芯片和该连接电路的非天线电路在该封装基板的厚度方向上的投影位于该至少一个接地平面内时，确保该至少一个接地平面能够较好地对该天线与非天线电路进行隔离，即提高该天线与非天线电路之间的隔离度，进而提高该集成电路封装装置的可靠性和稳定性
需要说明的是，该至少一个接地平面中的每一个接地平面的形状可以相同也可以不同。
还需要说明的是，对于该至少一个接地平面中的每一个接地平面，该接地平面可以是一个完整的平面，即只包括该隔离盘，也可以是不完整的平面，即该接地平面可以网状平面，或者，该接地平面在包括该隔离盘的同时，还包括其它空洞或者缺口。而当该接地平面越完整时，该至少一个接地平面对该天线和非天线电路的隔离效果也越好，即该天线和非天线电路的隔离度越高。
第二方面，提供了一种制造集成电路封装装置的方法，所述方法包括：
在封装基板内设置至少一个接地平面和连接电路，所述连接电路设置在所述至少一个接地平面的一侧；
在设置有所述至少一个接地平面和所述连接电路的封装基板一侧的外表面设置芯片，且所述连接电路和所述芯片连接，所述芯片与所述连接电路位于所述至少一个接地平面的同一侧；
在设置有所述芯片的封装基板的厚度方向上设置第一金属过孔，且所述第一金属过孔和所述连接电路连接；
在设置有所述第一金属过孔的封装基板另一侧的外表面设置天线，且所述天线通过所述第一金属过孔和所述连接电路连接至所述芯片，所述至少一个接地平面将所述天线与所述芯片和所述连接电路隔离。
结合第二方面，在上述第二方面的第一种可能的实现方式中，所述在封装基板内设置至少一个接地平面和连接电路之前，还包括：
在所述至少一个接地平面中的每个接地平面上设置隔离盘，且所述隔离盘环绕所述第一金属过孔，并在所述至少一个接地平面与所述第一金属过孔之间形成间隙，以对所述至少一个接地平面与所述第一金属过孔进行绝缘。
结合第二方面的第一种可能的实现方式，在上述第二方面的第二种可能的实现方式中，所述方法还包括：
当所述至少一个接地平面包括多个接地平面时，在所述多个接地平面中相邻的两个接地平面之间设置所述封装基板的厚度方向上的第二金属过孔，以连接所述多个接地平面中相邻的两个接地平面。
结合第二方面，在上述第二方面的第三种可能的实现方式中，所述在设置有所述第一金属过孔的封装基板另一侧的外表面设置天线之后，还包括：
在设置有所述天线的封装基板另一侧的外表面设置接地覆铜，所述接地覆铜与所述天线间留有空间。
第三方面，提供了一种制造集成电路封装装置的方法，所述方法包括：
在封装基板内设置至少一个接地平面、连接电路和芯片，且所述连接电路和所述芯片连接，所述连接电路和所述芯片位于在所述至少一个接地平面的同一侧；
在设置有所述至少一个接地平面、所述连接电路和所述芯片的封装基板的厚度方向上设置第一金属过孔，且所述第一金属过孔和所述连接电路连接；
在设置有所述第一金属过孔的封装基板远离所述连接电路和所述芯片的一侧的外表面设置天线，且所述天线通过所述第一金属过孔和所述连接电路连接至所述芯片，所述至少一个接地平面将所述天线与所述芯片和所述连接电路隔离。
结合第三方面，在上述第三方面的第一种可能的实现方式中，所述在封装基板内设置至少一个接地平面、连接电路和芯片之前，还包括：
在所述至少一个接地平面中的每个接地平面上设置隔离盘，且所述隔离盘环绕所述第一金属过孔，并在所述至少一个接地平面与所述第一金属过孔之间形成间隙，以对所述至少一个接地平面与所述第一金属过孔进行绝缘。
结合第三方面的第一种可能的实现方式，在上述第三方面的第二种可能的实现方式中，所述方法还包括：
当所述至少一个接地平面包括多个接地平面时，在所述多个接地平面中相邻的两个接地平面之间设置所述封装基板的厚度方向上的第二金属过孔，以连接所述多个接地平面中相邻的两个接地平面。
结合第三方面，在上述第三方面的第三种可能的实现方式中，所述在设置有所述第一金属过孔的封装基板远离所述连接电路和所述芯片的一侧的外表面设置天线之后，还包括：
在设置有所述天线的封装基板设置有所述天线的一侧的外表面设置接地覆铜，所述接地覆铜与所述天线间留有空间。
本发明实施例提供的技术方案带来的有益效果是：该集成电路封装装置包括封装基板、天线、芯片和连接电路，首先，该封装基板包括至少一个接地平面，该天线设置在该封装基板一侧的外表面，且该集成电路封装装置不包括塑封体，因此，该天线的天线信号损耗较小，提高了该天线的灵敏度和发射效率；其次，该天线位于该至少一个接地平面的一侧，该芯片和连接电路设置在该至少一个接地平面的另一侧，以将该天线通过该至少一个接地平面与该芯片和该连接电路进行隔离，该天线通过所述封装基板的厚度方向上的第一金属过孔和该连接电路连接至该芯片，该芯片和该连接电路为非天线电路，当通过该至少一个接地平面将该天线与包括该芯片和该连接电路进行隔离，避免了该天线和非天线电路之间的信号相互干扰，提高了该集成电路封装装置的可靠性和稳定性。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术提供的一种集成电路封装装置的剖视图；
图2是本发明实施例提供的一种集成电路封装装置的剖视图；
图3是本发明实施例提供的一种至少一个接地平面的俯视图；
图4是本发明实施例提供的另一种集成电路封装装置的剖视图；
图5是本发明实施例提供的另一种至少一个接地平面的俯视图；
图6是本发明实施例提供的又一种至少一个接地平面的俯视图；
图7是本发明实施例提供的另一种集成电路封装装置的剖视图；
图8是本发明实施例提供的一种至少一个接地平面的侧视图；
图9是本发明实施例提供的又一种集成电路封装装置的剖视图；
图10是本发明实施例提供的又一种集成电路封装装置的剖视图；
图11是本发明实施例提供的又一种集成电路封装装置的剖视图；
图12是本发明实施例提供的一种制造设置有天线的集成电路封装装置的方法的流程图；
图13是本发明实施例提供的又一种制造设置有天线的集成电路封装装置的方法的流程图。
附图标记：
现有技术：
11：封装基板；12：芯片；13：天线；14：塑封体；15：连接电路；16：金属过孔。
本发明实施例：
21：至少一个接地平面；22：封装基板；23：天线；24：芯片；25：连接电路；26：第一金属过孔；27：第二金属过孔；28：接地覆铜；211：隔离盘。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
图2是本发明实施例提供的一种设置有天线的集成电路封装装置的剖视图，参见图2，该集成电路封装装置包括：封装基板22、天线23、芯片24和连接电路25。该封装基22包括至少一个接地平面21，该天线23设置在该封装基板22一侧的外表面且位于该至少一个接地平面21的一侧，该芯片24和连接电路25设置在该至少一个接地平面21的另一侧，以通过该至少一个接地平面21将天线23与该芯片24和该连接电路25隔离，该天线23通过该封装基板22的厚度方向上的第一金属过孔26和该连接电路25连接至芯片24。
其中，设置有天线的集成电路封装装置中通常包括天线23和非天线电路，非天线电路可以包括该芯片24和该连接电路25，该天线23能够发出或者接收信号，该芯片24和该连接电路25能够发出或者接收电信号，当该天线23没有与非天线电路进行隔离时，该天线23发出或者接收的天线信号和非天线电路的电信号会互相干扰，从而降低该集成电路封装装置的工作效率，甚至影响该集成电路封装装置的正常使用，因此，为了避免该天线23与非天线电路之间的信号相互干扰，提高该集成电路封装装置的工作效率和稳定性，可以将该天线23设置在该封装基板22一侧的外表面且位于该至少一个接地平面21的一侧，将该芯片24和连接电路25等非天线电路设置在该至少一个接地平面21的另一侧，由于该至少一个接地平面是接地的导体，因此，该至少一个接地平面能够屏蔽该天线信号和该电信号，从而对该天线23与非天线电路进行隔离。
需要说明的是，当将该天线23设置在该封装基板22一侧的外表面时，可以通过蚀刻工艺将该天线23设置该封装基板22一侧的外表面。
还需要说明的是，该天线23的形状和大小可以根据实际应用需要确定，本发明实施例对此不做具体限定。
其中，当该天线23通过蚀刻工艺设置在该封装基板22一侧的外表面时，由于该集成电路封装装置不包括塑封体，因此该天线23的天线信号不会被该塑封体损耗，提高了该天线23的灵敏度和发射效率。另外，通过蚀刻工艺设置的天线精度比通过电镀工艺设置的天线精度高，避免了由天线精度误差过大引起的频偏，也避免了由电镀工艺引起的天线阻抗控制困难、导致天线的阻抗与该集成电路封装装置的阻抗失配的问题，并且由于该天线23位于该至少一个接地平面21的一侧，该至少一个接地平面21可以作为该天线23的参考平面和反射平面，进一步降低了控制该天线23的阻抗的难度，也即是提高了该天线23的工作效率。
还需要说明的是，该连接电路25指将该芯片24与该集成电路封装装置中其它电路组件连接的电路，该其它电路组件可以是金属过孔，也可以是封装管脚等，本发明实施例对此不做具体限定。
其中，当该集成电路封装装置还包括封装管脚时，该封装管脚可以设置在该封装基板22设置有该天线23一侧的外表面，也可以设置在该封装基板22另一侧的外表面，当然，该封装管脚还可以根据实际应用需要设置在该封装基板22的其它位置，本发明实施例对此不做具体限定。
另外，在实际应用中，当该集成电路封装装置还包括其它非天线电路时，其它非天线电路也可以设置在该至少一个接地平面21的另一侧，进而将其它非天线电路与该天线23进行隔离。
其中，其它非天线电路可以根据实际应用的需要添加，本发明对此不做具体限定。
进一步地，如图3和图4所示，该至少一个接地平面21均在该第一金属过孔26处设置有隔离盘211，该隔离盘211环绕该第一金属过孔26，该隔离盘211用于在该至少一个接地平面21与该第一金属过孔26之间形成间隙，以对该至少一个接地平面21与该第一金属过孔26进行绝缘。
其中，由于该第一金属过孔26的作用是将该天线23和连接电路25相连接，进而通过该连接电路25将该天线23和该芯片24相连接，因此，当该第一金属过孔26和该至少一个接地平面21相连接时，会造成该天线23短路，进而造成该集成电路封装装置故障，所以，该至少一个接地平面21均在该第一金属过孔26处设置有隔离盘211，以在该至少一个接地平面21的与该第一金属过孔26之间形成间隙，进而将该至少一个接地平面21与该第一金属过孔26进行绝缘。
需要说明的是，本发明实施例对该隔离盘211的大小、形状和数目均不做具体限定。
进一步地，对于该至少一个接地平面21中的每一个接地平面，该接地平面可以是一个完整的平面，即该接地平面只包括该隔离盘211。当然，该接地平面也可以是不完整的平面，即该接地平面包括该隔离盘211的同时还包括孔洞，该孔洞中间中空，四周为接地平面，如图5所示；或者，该接地平面也可以是网状平面，该网状平面包括多个网孔，对于该多个网孔中每个网孔，该网孔中间中空，四周为接地平面，如图6所示，本发明实施例对该接地平面的形状不做具体限定。
其中，当该接地平面上的孔洞越少时，该接地平面就越完整，该至少一个接地平面隔离该天线23与非天线电路的效果也就越好，该天线23与非天线电路之间的隔离度越高。
需要说明的是，由于该封装基板22可由多个铜箔层和多个绝缘层交替黏合而成，因此，在设置该至少一个接地平面21时，可以将至少一个铜箔层接地，以形成该至少一个接地平面21。
需要说明的是，在实际应用中，该至少一个接地平面还可以是其它材料，本发明实施例对此不做具体限定。
进一步地，该至少一个接地平面21可以只包括一个接地平面，也可以如图7所示，包括多个接地平面。
其中，当该至少一个接地平面21只包括一个平面时，在节省材料的同时，也节省了该集成电路封装装置的空间，提高了该集成电路封装装置的空间的利用率，节省了成本。当该至少一个接地平面21包括多个接地平面时，该多个接地平面能够同时对该天线23与非天线电路进行隔离，提高隔离该天线23与非天线电路的效果，进而提高该集成电路封装装置的可靠性和稳定性。
需要说明的是，当该至少一个接地平面21包括多个接地平面时，该多个接地平面的数目可以根据实际需要进行设置，且该多个接地平面在该封装基板22的厚度方向上的投影可以相同也可以不同，也即是，该多个接地平面的尺寸和形状可以相同，也可以不同，本发明实施例对此不做具体限定。
还需要说明的是，当该至少一个接地平面21包括多个接地平面时，该多个接地平面中相邻的两个接地平面之间通过该封装基板22的厚度方向上的第二金属过孔27进行连接。
其中，当该至少一个接地平面21包括多个接地平面，且该多个接地平面通过该第二金属过孔27相连接时，该第二金属过孔27能够将该多个接地平面连接为一体，如果该多个接地平面中的某个接地平面为不完整的接地平面，由于该不完整的接地平面与该多个接地平面中的其它接地平面连接为一体，因此，能够避免该不完整的接地平面隔离该天线23与非天线电路的效果差的情况，也即是能够提高隔离该天线23与非天线电路的隔离度，进而提高该集成电路封装装置的稳定性。
进一步地，当该多个接地平面中相邻的两个接地平面之间通过该封装基板22的厚度方向上的第二金属过孔27进行连接时，该多个接地平面可以通过一个第二金属过孔27进行连接，也可以通过多个第二金属过孔27进行连接，如图8所示，本发明实施例对该第二金属过孔27的位置和数目不做具体限定。
另外，如图9所示，当该至少一个接地平面21包括多个接地平面时，该多个接地平面也可以不通过该第二金属过孔27连接。
其中，当该至少一个接地平面21包括多个接地平面，且该多个接地平面不通过该第二金属过孔27连接时，该多个接地平面之间相互独立，即该多个接地平面分别接地，一方面省去了在该多个接地平面上设置该第二金属过孔27的操作，降低了制作该集成电路封装装置的工艺的复杂度，另一方面，由于该多个接地平面之间相互独立，且分别接地，因此，当该多个接地平面中的某个接地平面因损坏或其它原因而无法起到接地作用时，该多个接地平面中的其它接地平面仍可以对该天线23和非天线电路进行隔离，即提高了对该天线23和非天线电路隔离的可靠性。
进一步地，该芯片24也包括下述两种设置方式：
第一种设置方式，如图10所示，该芯片24设置在该封装基板22内。
其中，当该芯片24设置在该封装基板22内时，该封装基板22可以对该芯片24进行保护。
第二种设置方式，该芯片24设置在该封装基板22另一侧的外表面，如图2所示。
其中，当该芯片24设置该封装基板22另一侧的外表面时，降低了制作该集成电路封装装置的工艺的复杂度，易于实现。
另外，在实际应用中，该芯片24还可以根据应用需要，通过其它方式进行设置，进而确保包括该芯片24的非天线电路与该天线23能够通过该至少一个接地平面21隔离，本发明实施例对此不做具体限定。
进一步地，如图11所示，该封装基板22上设置有该天线23一侧的外表面设置有接地覆铜28，该接地覆铜28与该天线23间留有空间。
其中，当该封装基板22设置该天线23一侧的外表面只设置了该天线23时，由于该天线23通常占用该封装基板22外表面的区域较大，导致该封装基板22设置该天线23一侧的外表面含铜量较少，当该集成电路封装装置工作时，该封装基板22可能因为含铜量分布不均而产生基板翘曲等现象，进而造成该集成电路封装装置中焊点可靠性下降甚至出现虚焊或者开焊，降低了该集成电路封装装置的稳定性。因此，可以在该封装基板22设置该天线23一侧的外表面设置接地覆铜28，确保该封装基板22含铜量均匀分布，提高该封装基板22的稳定性，进而提高该集成电路封装装置的稳定性。
进一步地，该天线23、该芯片24和该连接电路25在该封装基板22的厚度方向上的投影区域位于该至少一个接地平面21内。
其中，当该天线23、该芯片24和该连接电路25在该封装基板22的厚度方向上的投影区域位于该至少一个接地平面21内时，能够提高该至少一个接地平面21对该天线23与非天线电路的隔离效果，即提高了该天线23与非天线电路的隔离度，进而提高该集成电路封装装置的可靠性和稳定性。
需要说明的是，由前述可知，该至少一个接地平面21中的多个接地平面在该封装基板22的厚度方向上的投影可以相同也可以不同，因此，当该天线23、该芯片24和该连接电路25在该封装基板22的厚度方向上的投影区域位于该至少一个接地平面21的投影区域内时，即确定该天线23、该芯片24和该连接电路25在该封装基板22的厚度方向上的投影区域位于该至少一个接地平面21内。
还需要说明的是，当集成电路封装装置还包括其它非天线电路时，其它非天线电路的投影在该封装基板22的厚度方向上的投影区域也位于该至少一个接地平面21内。
在本发明实施例中，该集成电路封装装置包括封装基板、天线、芯片和连接电路。首先，该封装基板包括至少一个接地平面，该天线通过蚀刻工艺设置在该封装基板一侧的外表面，提高了该天线的灵敏度、精度和工作效率。其次，该天线位于该至少一个接地平面的一侧，而该芯片和该连接电路等非天线电路设置在该至少一个接地平面的另一侧，以将该天线通过该至少一个接地平面与非天线电路进行隔离，提高了该天线与非天线电路之间的隔离度，因此，该天线和非天线电路之间的信号不会相互干扰，提高了该集成电路封装装置的可靠性和稳定性，且该至少一个接地平面也降低了控制该天线阻抗的难度，进一步提高了该集成电路封装装置的稳定性。最后，该天线通过该封装基板的厚度方向上的第一金属过孔以及该连接电路与该芯片连接，且该封装基板上设置有该天线一侧的外表面设置有接地覆铜，避免了该封装基板工作时，因为含铜量分布不均而产生基板翘曲等问题，进一步提高了该集成电路封装装置的稳定性。
图12是本发明实施例提供的一种制造集成电路封装装置的方法的流程图，参见图12，该方法包括：
步骤1201：在封装基板内设置至少一个接地平面和连接电路，该连接电路设置在该至少一个接地平面的一侧。
其中，由于该封装基板通常是由多个铜箔层和多个绝缘层交替黏合而成，因此，在设置该至少一个接地平面时，可以将至少一个铜箔层接地，以形成该至少一个接地平面。在设置该连接电路时，可以通过蚀刻工艺，在接地的至少一个铜箔层一侧的任一铜箔层形成所需的该连接电路。
进一步地，在该至少一个接地平面中的每个接地平面上设置隔离盘，且该隔离盘环绕该第一金属过孔，并在该至少一个接地平面与第一金属过孔之间形成间隙，以对该至少一个接地平面与该第一金属过孔进行绝缘。
由于第一金属过孔与该天线连接，当该至少一个接地平面与第一金属过孔连接时，会造成该天线短路，进而降低该集成电路封装装置的稳定性，因此，可以在该至少一个接地平面中的每个接地平面上设置该隔离盘，以对该至少一个接地平面与该第一金属过孔进行绝缘。
其中，可以在该至少一个接地平面中的每个接地平面上钻孔，设置该隔离盘。
进一步地，当该至少一个接地平面包括多个接地平面时，在该多个接地平面中相邻的两个接地平面之间设置该封装基板的厚度方向上的第二金属过孔，以连接该多个接地平面中相邻的两个接地平面。
当通过第二金属过孔将该多个接地平面连接为一体时，如果该多个接地平面中存在某个接地平面为不完整的接地平面，由于该不完整的接地平面与该多个接地平面中的其它接地平面连接为一体，因此，能够避免该不完整的接地平面隔离该天线与非天线电路的效果差的情况，能够提高隔离天线与非天线电路的隔离度，进而提高该集成电路封装装置的稳定性。
其中，当设置该第二金属过孔时，可以先在该多个接地平面中相邻的两个接地平面之间钻孔，以形成过孔，然后在该过孔通过电镀工艺形成该第二金属过孔。
需要说明的是，设置第二金属过孔的方法，还可以参考相关技术，本发明实施例对此不做具体限定。
步骤1202：在设置有该至少一个接地平面和该连接电路的封装基板一侧的外表面设置芯片，且该连接电路和该芯片连接，该芯片与该连接电路位于该至少一个接地平面的同一侧。
其中，第一种可能的方式，可以将该芯片通过焊接的方式设置在设置有该至少一个接地平面和该连接电路的该封装基板一侧的外表面，第二种可能的方式，在设置有该至少一个接地平面和该连接电路的该封装基板一侧的外表面设置插槽，将该芯片***该插槽中。
需要说明的是，当通过第一种可能的方式设置该芯片时，通过焊接保证了该芯片和封装基板连接的可靠性，能够提高该芯片和设置有该至少一个接地平面和该连接电路的封装基板的连接的稳定性，进而提高该集成电路封装装置的稳定性。当通过第二种可能的方式设置该芯片时，便于在该芯片损坏时对该芯片进行更换，而不必更换整个该集成电路封装装置，降低了成本。
步骤1203：在设置有该芯片的封装基板的厚度方向上设置第一金属过孔，且该第一金属过孔和该连接电路连接。
其中，可以先在该设置有该芯片的封装基板的厚度方向上钻孔，以形成过孔，然后在该过孔通过电镀工艺形成第一金属过孔。
需要说明的是，形成第一金属过孔的方法还可以参考相关技术，本发明实施例对此不做具体限定。
步骤1204：在设置有该第一金属过孔的封装基板另一侧的外表面设置天线，且该天线通过该第一金属过孔和该连接电路连接至该芯片，该至少一个接地平面将该天线与该芯片和该连接电路隔离。
当在该设置有该第一金属过孔的封装基板另一侧的外表面设置该天线时，可以通过蚀刻工艺或者电镀工艺在该设置有该第一金属过孔的封装基板另一侧的外表面上形成天线。
其中，通过蚀刻工艺设置的天线精度比通过电镀工艺设置的天线精度高，避免了由天线精度误差过大引起的频偏，也避免了由电镀工艺引起的天线阻抗控制困难、导致天线的阻抗与该集成电路封装装置的阻抗失配的问题。
需要说明的是，由于该至少一个接地平面将该天线与该芯片和该连接电路隔离，因此避免了该天线与包括该连接电路和该芯片的非天线电路之间的信号互相干扰，提高了该集成电路封装装置的工作效率和稳定性。
进一步地，在设置有该天线的封装基板另一侧的外表面设置接地覆铜，该接地覆铜与该天线间留有空间。
其中，可以通过蚀刻或者电镀工艺，在设置有该天线的封装基板的另一侧的外表面，形成该接地覆铜。
需要说明的是，设置该接地覆铜的方法还可以参考相关技术，本发明实施例对此不做具体限定。
还需要说明的是，在该设置有该天线的封装基板的另一侧的外表面设置接地覆铜，可以确保设置有该天线的封装基板的含铜量均匀分布，避免了该设置有该天线的封装基板因含铜量分布不均而产生基板翘曲等现象，提高了该集成电路封装装置的稳定性。
进一步地，可以通过焊接工艺，在设置有天线的封装基板设置有芯片的一侧设置封装管脚。
需要说明的是，在设置该封装管脚时，还可以根据实际需要，将该封装管脚设置在设置有天线的封装基板的其它位置，本发明实施例对此不做具体限定。
在本发明实施例中，可以在封装基板内设置至少一个接地平面和连接电路，在设置有该至少一个接地平面和该连接电路的封装基板一侧的外表面设置该芯片，然后在设置有该芯片的封装基板的厚度方向上设置该第一金属过孔，最后在设置有该第一金属过孔的封装基板另一侧的外表面设置该天线。由于该连接电路和该芯片等非天线电路位于该至少一个接地平面的同一侧，该天线位于该至少一个接地平面的另一侧，因此，该至少一个接地平面将该天线与包括该芯片和该连接电路的非天线电路隔离，避免了该天线与非天线电路之间的信号互相干扰，提高了该集成电路封装装置的工作效率和稳定性。另外，可以在该至少一个接地平面中的每个接地平面上设置隔离盘，从而在该至少一个接地平面与该第一金属过孔之间形成间隙，以对该至少一个接地平面与该第一金属过孔进行绝缘，避免了该天线与该至少一个接地平面连接而造成该天线短路，提高了该集成电路封装装置的稳定性。
图13是本发明实施例提供的一种制造集成电路封装装置的方法的流程图，参见图13，该方法包括：
步骤1301：在封装基板内设置至少一个接地平面、连接电路和芯片，且该连接电路和该芯片连接，该连接电路和该芯片位于在该至少一个接地平面的同一侧。
其中，当在该封装基板内设置该芯片时，可以在该封装基板内设置凹槽，将该芯片嵌入该凹槽中，并将该芯片和该连接电路连接。
需要说明的是，在该封装基板内设置该至少一个接地平面和该连接电路的方法，可以与步骤1201中在该封装基板内设置至少一个接地平面和连接电路的方法相同。
进一步地，在该至少一个接地平面中的每个接地平面上设置隔离盘，且该隔离盘环绕该第一金属过孔，并在该至少一个接地平面与该第一金属过孔之间形成间隙，以对该至少一个接地平面与该第一金属过孔进行绝缘。
其中，在该至少一个接地平面中的每个接地平面上设置该隔离盘的方法，可以和步骤1201之后在至少一个接地平面中的每个接地平面上设置隔离盘的方法相同。
进一步地，当该至少一个接地平面包括多个接地平面时，在该多个接地平面中相邻的两个接地平面之间设置该封装基板的厚度方向上的第二金属过孔，以连接该多个接地平面中相邻的两个接地平面。
其中，在该多个接地平面中相邻的两个接地平面之间设置该封装基板的厚度方向上的第二金属过孔方法，可以和步骤1201之后在多个接地平面中相邻的两个接地平面之间设置该封装基板的厚度方向上的第二金属过孔的方法相同。
步骤1302：在设置有该至少一个接地平面、该连接电路和该芯片的封装基板的厚度方向上设置第一金属过孔，且该第一金属过孔和该连接电路连接。
其中，设置第一金属过孔的方法，可以和步骤1203中设置第一金属过孔的方法相同。
步骤1303：在设置有该第一金属过孔的封装基板远离该连接电路和该芯片的一侧的外表面设置天线，且该天线通过该第一金属过孔和该连接电路连接至该芯片，该至少一个接地平面将该天线与该芯片和该连接电路隔离。
其中，设置该天线的方法可以和步骤1204中设置天线的方法相同。
进一步地，在设置有该天线的封装基板设置有该天线的一侧的外表面设置接地覆铜，该接地覆铜与该天线间留有空间。
其中，设置该接地覆铜的方法，可以和步骤1204之后设置接地覆铜的方法相同。
在本发明实施例中，在该封装基板内设置该至少一个接地平面、该连接电路和该芯片，在设置有该至少一个接地平面、该连接电路和该芯片的封装基板的厚度方向上设置该第一金属过孔，在设置有该第一金属过孔的封装基板远离该连接电路和该芯片的一侧的外表面设置该天线。由于该连接电路和该芯片等非天线电路位于该至少一个接地平面的同一侧，该天线位于该至少一个接地平面的另一侧，因此，该至少一个接地平面将该天线与包括该芯片和该连接电路的非天线电路隔离，避免了该天线与非天线电路之间的信号互相干扰，提高了该集成电路封装装置的工作效率和稳定性。另外，由于该芯片设置该封装基板内，因此，该封装基板可以为该芯片提供保护，提高了该芯片的稳定性，进而提高了该集成电路封装装置的稳定性。最后，可以在该至少一个接地平面中的每个接地平面上设置隔离盘，从而在该至少一个接地平面与该第一金属过孔之间形成间隙，以对该至少一个接地平面与该第一金属过孔进行绝缘，避免了该天线与该至少一个接地平面连接而造成该天线短路，提高了该集成电路封装装置的稳定性。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种设置有天线的集成电路封装装置，其特征在于，所述集成电路封装装置包括：封装基板、天线、芯片和连接电路，所述芯片和连接电路设置在所述封装基板内；
所述封装基板包括至少一个接地平面，所述天线设置在所述封装基板一侧的外表面且位于所述至少一个接地平面的一侧，所述芯片和连接电路设置在所述至少一个接地平面的另一侧，以通过所述至少一个接地平面将所述天线与所述芯片和所述连接电路隔离，所述天线通过所述封装基板的厚度方向上的第一金属过孔和所述连接电路连接至所述芯片。
2.如权利要求1所述的集成电路封装装置，其特征在于，所述至少一个接地平面均在所述第一金属过孔处设置有隔离盘，所述隔离盘环绕所述第一金属过孔，所述隔离盘用于在所述至少一个接地平面与所述第一金属过孔之间形成间隙，以对所述至少一个接地平面与所述第一金属过孔进行绝缘。
3.如权利要求2所述的集成电路封装装置，其特征在于，当所述至少一个接地平面包括多个接地平面时，所述多个接地平面中相邻的两个接地平面之间通过所述封装基板的厚度方向上的第二金属过孔进行连接。
4.如权利要求1所述的集成电路封装装置，其特征在于，所述封装基板上设置有所述天线一侧的外表面设置有接地覆铜，所述接地覆铜与所述天线间留有空间。
5.如权利要求1所述的集成电路封装装置，其特征在于，所述天线、所述芯片和所述连接电路在所述封装基板的厚度方向上的投影区域位于所述至少一个接地平面内。
6.一种制造集成电路封装装置的方法，其特征在于，所述方法包括：
在封装基板内设置至少一个接地平面、连接电路和芯片，且所述连接电路和所述芯片连接，所述连接电路和所述芯片位于在所述至少一个接地平面的同一侧；
在设置有所述至少一个接地平面、所述连接电路和所述芯片的封装基板的厚度方向上设置第一金属过孔，且所述第一金属过孔和所述连接电路连接；
在设置有所述第一金属过孔的封装基板远离所述连接电路和所述芯片的一侧的外表面设置天线，且所述天线通过所述第一金属过孔和所述连接电路连接至所述芯片，所述至少一个接地平面将所述天线与所述芯片和所述连接电路隔离。
7.如权利要求6所述的方法，其特征在于，所述在封装基板内设置至少一个接地平面、连接电路和芯片之前，还包括：
在所述至少一个接地平面中的每个接地平面上设置隔离盘，且所述隔离盘环绕所述第一金属过孔，并在所述至少一个接地平面与所述第一金属过孔之间形成间隙，以对所述至少一个接地平面与所述第一金属过孔进行绝缘。
8.如权利要求7所述的方法，其特征在于，所述方法还包括：
当所述至少一个接地平面包括多个接地平面时，在所述多个接地平面中相邻的两个接地平面之间设置所述封装基板的厚度方向上的第二金属过孔，以连接所述多个接地平面中相邻的两个接地平面。
9.如权利要求6所述的方法，其特征在于，所述在设置有所述第一金属过孔的封装基板远离所述连接电路和所述芯片的一侧的外表面设置天线之后，还包括：
在设置有所述天线的封装基板设置有所述天线的一侧的外表面设置接地覆铜，所述接地覆铜与所述天线间留有空间。
CN201610318942.3A 2016-05-13 2016-05-13 设置有天线的集成电路封装装置及其制造方法 Active CN107369673B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201610318942.3A CN107369673B (zh) 2016-05-13 2016-05-13 设置有天线的集成电路封装装置及其制造方法
PCT/CN2016/112986 WO2017193592A1 (zh) 2016-05-13 2016-12-29 设置有天线的集成电路封装装置及其制造方法
EP16901547.6A EP3432355A4 (en) 2016-05-13 2016-12-29 A CAPPING DEVICE FOR INTEGRATED ENCAPSULATION WITH ANTENNA AND METHOD OF MANUFACTURING THEREOF
KR1020187032436A KR20180131613A (ko) 2016-05-13 2016-12-29 안테나가 배치된 집적 회로 패키지 장치 및 집적회로 패키지 장치를 제조하기 위한 방법
TW106101865A TWI618175B (zh) 2016-05-13 2017-01-19 設置有天線的積體電路封裝裝置及其製造方法
US16/185,869 US11049823B2 (en) 2016-05-13 2018-11-09 Integrated circuit package apparatus deployed with antenna and method for manufacturing integrated circuit package apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610318942.3A CN107369673B (zh) 2016-05-13 2016-05-13 设置有天线的集成电路封装装置及其制造方法

Publications (2)

Publication Number Publication Date
CN107369673A CN107369673A (zh) 2017-11-21
CN107369673B true CN107369673B (zh) 2019-11-05

Family

ID=60266245

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610318942.3A Active CN107369673B (zh) 2016-05-13 2016-05-13 设置有天线的集成电路封装装置及其制造方法

Country Status (6)

Country Link
US (1) US11049823B2 (zh)
EP (1) EP3432355A4 (zh)
KR (1) KR20180131613A (zh)
CN (1) CN107369673B (zh)
TW (1) TWI618175B (zh)
WO (1) WO2017193592A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017200126A1 (de) 2017-01-05 2018-07-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Modulanordnung mit integrierter Antenne und eingebetteten Komponenten sowie Verfahren zur Herstellung einer Modulanordnung
DE102017200127A1 (de) * 2017-01-05 2018-07-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Modulanordnung mit eingebetteten Komponenten und einer integrierten Antenne, Vorrichtung mit Modulanordnungen und Verfahren zur Herstellung
KR102066903B1 (ko) * 2018-07-03 2020-01-16 삼성전자주식회사 안테나 모듈
TWI700802B (zh) 2018-12-19 2020-08-01 財團法人工業技術研究院 射頻電子整合封裝結構及其製法
TWI788705B (zh) * 2019-12-12 2023-01-01 友達光電股份有限公司 天線裝置及其製造方法
CN111276788B (zh) * 2020-02-04 2022-01-25 Oppo广东移动通信有限公司 双频毫米波天线模组和电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102299142A (zh) * 2010-06-23 2011-12-28 环旭电子股份有限公司 具有天线的封装结构及其制作方法
CN103367269A (zh) * 2013-07-15 2013-10-23 香港应用科技研究院有限公司 用于射频应用的隔离混合基板
CN103531903A (zh) * 2013-11-04 2014-01-22 镇江中安通信科技有限公司 一种小型化多频北斗天线
CN104701304A (zh) * 2013-12-09 2015-06-10 英特尔公司 用于已封装管芯的陶瓷上天线
US9331030B1 (en) * 2014-12-15 2016-05-03 Industrial Technology Research Institute Integrated antenna package and manufacturing method thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849936B1 (en) * 2002-09-25 2005-02-01 Lsi Logic Corporation System and method for using film deposition techniques to provide an antenna within an integrated circuit package
JP2005086603A (ja) * 2003-09-10 2005-03-31 Tdk Corp 電子部品モジュールおよびその製造方法
US7615856B2 (en) * 2004-09-01 2009-11-10 Sanyo Electric Co., Ltd. Integrated antenna type circuit apparatus
US7253504B1 (en) * 2004-12-13 2007-08-07 Advanced Micro Devices, Inc. Integrated circuit package and method
TW200818451A (en) * 2006-06-02 2008-04-16 Renesas Tech Corp Semiconductor device
US7728774B2 (en) * 2008-07-07 2010-06-01 International Business Machines Corporation Radio frequency (RF) integrated circuit (IC) packages having characteristics suitable for mass production
US9386688B2 (en) * 2010-11-12 2016-07-05 Freescale Semiconductor, Inc. Integrated antenna package
US8988299B2 (en) * 2011-02-17 2015-03-24 International Business Machines Corporation Integrated antenna for RFIC package applications
KR101780024B1 (ko) * 2011-10-19 2017-09-20 삼성전자주식회사 안테나-회로기판 패키지
US8786060B2 (en) * 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
CN103022014A (zh) * 2012-11-06 2013-04-03 日月光半导体制造股份有限公司 具有天线的封装模块构造及其制造方法
US9129981B2 (en) * 2013-11-26 2015-09-08 Freescale Semiconductor Inc. Methods for the production of microelectronic packages having radiofrequency stand-off layers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102299142A (zh) * 2010-06-23 2011-12-28 环旭电子股份有限公司 具有天线的封装结构及其制作方法
CN103367269A (zh) * 2013-07-15 2013-10-23 香港应用科技研究院有限公司 用于射频应用的隔离混合基板
CN103531903A (zh) * 2013-11-04 2014-01-22 镇江中安通信科技有限公司 一种小型化多频北斗天线
CN104701304A (zh) * 2013-12-09 2015-06-10 英特尔公司 用于已封装管芯的陶瓷上天线
US9331030B1 (en) * 2014-12-15 2016-05-03 Industrial Technology Research Institute Integrated antenna package and manufacturing method thereof

Also Published As

Publication number Publication date
WO2017193592A1 (zh) 2017-11-16
CN107369673A (zh) 2017-11-21
TWI618175B (zh) 2018-03-11
US11049823B2 (en) 2021-06-29
TW201740487A (zh) 2017-11-16
EP3432355A4 (en) 2019-03-27
EP3432355A1 (en) 2019-01-23
KR20180131613A (ko) 2018-12-10
US20190081013A1 (en) 2019-03-14

Similar Documents

Publication Publication Date Title
CN107369673B (zh) 设置有天线的集成电路封装装置及其制造方法
CN105556648B (zh) 集成电路封装衬底
CN103582295B (zh) 电路板及其制造方法
JP4653005B2 (ja) 電子部品パッケージ
US9362209B1 (en) Shielding technique for semiconductor package including metal lid
CN106816431A (zh) 一种电磁屏蔽封装结构及其制造方法
US9449909B2 (en) Method of forming a package substrate
CN203951671U (zh) 一种具有良好电磁兼容性能的pcb结构
US20190393162A1 (en) Electronic device module and method of manufacturing the same
EP3120674B1 (en) Face-up substrate integration with solder ball connection in semiconductor package
CN104253094A (zh) 半导体封装
CN106340498B (zh) 一种具有电磁屏蔽接地功能的封装结构及其制造方法
CN110024107A (zh) 集成电路封装方法以及集成封装电路
CN112740844B (zh) 模块
US11581652B2 (en) Spiral antenna and related fabrication techniques
CN106711123A (zh) 半导体封装件及其制造方法
CN102368494A (zh) 一种抗电磁干扰的芯片封装结构
CN107528119A (zh) 一种天线装置及终端
US20210120664A1 (en) Electronic device module
CN106068060A (zh) 具有支撑图案的印刷电路板及其制造方法
CN104409447A (zh) 包含嵌入式电容器的半导体封装件及其制备方法
US20210335733A1 (en) Electronic device module and method of manufacturing electronic device module
US6630628B2 (en) High-performance laminate for integrated circuit interconnection
CN110024110A (zh) 集成电路封装方法以及集成封装电路
CN102364666A (zh) 一种抗电磁干扰的芯片封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant