CN104409447A - 包含嵌入式电容器的半导体封装件及其制备方法 - Google Patents

包含嵌入式电容器的半导体封装件及其制备方法 Download PDF

Info

Publication number
CN104409447A
CN104409447A CN201410724218.1A CN201410724218A CN104409447A CN 104409447 A CN104409447 A CN 104409447A CN 201410724218 A CN201410724218 A CN 201410724218A CN 104409447 A CN104409447 A CN 104409447A
Authority
CN
China
Prior art keywords
conductive film
capacitor
capsulation material
semiconductor package
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410724218.1A
Other languages
English (en)
Inventor
陈峥嵘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Original Assignee
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor China R&D Co Ltd, Samsung Electronics Co Ltd filed Critical Samsung Semiconductor China R&D Co Ltd
Priority to CN201410724218.1A priority Critical patent/CN104409447A/zh
Publication of CN104409447A publication Critical patent/CN104409447A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

提供了一种包含嵌入式电容器的半导体封装件及其制备方法，所述半导体封装件包括：基板；至少一个芯片，位于基板上并与基板电连接；第一塑封材料，设置在基板上并包封所述至少一个芯片；第一导电薄膜，覆盖第一塑封材料的外表面；第二导电薄膜，包覆第一导电薄膜；电容器，位于第一导电薄膜和第二导电薄膜之间，电容器的两极分别电连接至第一导电薄膜和第二导电薄膜；以及第二塑封材料，位于第一导电薄膜和第二导电薄膜之间并包封电容器。

Description

包含嵌入式电容器的半导体封装件及其制备方法
技术领域
本发明涉及对电子器件的电磁屏蔽领域，更具体地讲，涉及一种利用嵌入式电容器来屏蔽电磁干扰信号的包含嵌入式电容器的半导体封装件及其制备方法。
背景技术
随着电子产品的小型化、高速处理化，半导体组件已经变得更加复杂。但是提升半导体组件的处理速度以及小型化的同时，也带来一些问题。尤其是，目前电子设备大都由大规模和超大规模集成电路组成，极易受外界电磁干扰，同时它们也向外部发射不同频率的电磁波，对邻近运行的电子设备造成干扰。
在现有技术中，如图1中所示，通常在半导体封装件外表面涂覆导电薄膜10，同时该导电薄膜10电连接至基板的地信号。当来自于封装件内部的电磁辐射侵袭该半导体封装件时，至少一部分电磁辐射可以因导电薄膜10而被电性短路，从而减少对邻近的半导体装置的不利影响。此外，导电薄膜10可以吸收外界的电磁干扰信号，将电磁信号的能量转化为电涡流，减少对芯片的干扰，确保芯片在外界存在电磁干扰的情况下工作。同时，导电薄膜可以作为返回地信号的辅助路径。
但是随着电子产品的不断发展，对防止电磁干扰的要求越来越高，对信号完整性的需求不断提高，目前亟需一种能够实现良好的电磁隔离以及更优越的信号完整性表现的半导体封装件以及相关的制备工艺。
发明内容
本发明的示例性实施例涉及一种包含嵌入式电容器的半导体封装件，所述半导体封装件能够在双层导电薄膜和置于双层导电薄膜之间的电容器的作用下，使外界传导至半导体封装件的电磁干扰信号衰减，从而减小电磁信号的干扰。另外，由于双层导电薄膜分别电连接至电源信号和地信号之间，因此电容器直接对半导体封装件进行电源的退耦，这更有利于信号完整性。
本发明的示例性实施例还涉及一种制备包含嵌入式电容器的半导体封装件的方法，通过该方法即可实现具有良好的电磁隔离以及更优越的信号完整性的半导体封装件。此外，该方法的工艺流程简单，易于实现。
根据本发明的一方面，一种包含嵌入式电容器的半导体封装件可以包括：基板；至少一个芯片，位于基板上并与基板电连接；第一塑封材料，设置在基板上并包封所述至少一个芯片；第一导电薄膜，覆盖第一塑封材料的外表面；第二导电薄膜，包覆第一导电薄膜；电容器，位于第一导电薄膜和第二导电薄膜之间，电容器的两极分别电连接至第一导电薄膜和第二导电薄膜；以及第二塑封材料，位于第一导电薄膜和第二导电薄膜之间并包封电容器。
根据本发明的一方面，一种用于制备包含嵌入式电容器的半导体封装件的方法可以包括下述步骤：使第一塑封材料包封安装在基板上的至少一个芯片；将第一导电薄膜覆盖第一塑封材料的外表面；使电容器的一个电极与第一导电薄膜电连接；利用第二塑封材料包封第一导电薄膜和电容器，并暴露电容器的另一电极；将第二导电薄膜覆盖第二塑封材料的外表面，并且使电容器的被暴露的电极与第二导电薄膜电连接，其中，第一导电薄膜电连接至电源信号，第二导电薄膜电连接至地信号。
附图说明
通过下面结合附图对示例性实施例进行的描述，本领域技术人员可以更好地理解本发明。应该理解的是，附图中的各个部件不必按比例绘制。相反地，为了清楚起见，在附图中可以任意地增大或减小各个部件的尺寸。另外，在整个说明书和附图中相同的附图标记始终表示相同的元件。在附图中：
图1是示出根据现有技术的防止电磁干扰的半导体封装件的剖视图；
图2是示出根据本发明的第一示例性实施例的嵌入有电容器的半导体封装件的剖视图；
图3是示出根据本发明的第二示例性实施例的嵌入有电容器的半导体封装件的剖视图；
图4是示出根据本发明的第三示例性实施例的嵌入有电容器的半导体封装件的剖视图；
图5a至图5c是示出制备根据本发明的第三示例性实施例的半导体封装件的工艺流程图。
具体实施方式
下面将参照附图更详细地描述本发明，在附图中示出了本发明的示例性实施例。本领域技术人员应当理解，仅以说明性的意义来提供这些实施例，而不应被解释为限制本发明的范围。相反，提供这些实施例使得本公开将是彻底的和完整的，并将把本发明的范围充分地传达给本领域技术人员。
图2是示出根据本发明的示例性实施例的防止电磁干扰的半导体封装件的剖视图。
参照图2，根据本发明的示例性实施例的半导体封装件可以包括基板20、设置在基板20上并与基板20电连接的芯片组件100、设置在基板20上并且包封芯片组件100的第一塑封材料110以及覆盖第一塑封材料110的外表面的第一导电薄膜200。在本发明的示例性实施例中，第二塑封材料120可以设置在第一导电薄膜200上并且覆盖第一导电薄膜200的外表面。第二导电薄膜300可以布置在第二塑封材料120的外表面上，并且包覆第二塑封材料120。此外，在第一导电薄膜200和第二导电薄膜300之间可以设置有电容器400，电容器400的一个电极电连接到第一导电薄膜200，电容器400的另一电极电连接到第二导电薄膜300，并且电容器400内嵌于第二塑封材料120中。
在本发明的示例性实施例中，第一导电薄膜200可以电连接至基板20的电源信号，第二导电薄膜300可以电连接至基板20的地信号。
基板20可以为印刷电路板、陶瓷基板、铜箔基板或本领域中的其它基板。芯片组件100至少可以为一个芯片。芯片组件100可以通过引线键合或通过锡球焊接的方式电连接至基板20。另外，芯片组件100中的芯片之间可以通过本领域已知的连接方式进行电连接。
用于形成第一塑封材料110的材料可以与第二塑封材料120的材料相同，均可为环氧树脂塑封材料，但本发明不限于此。例如，其它塑封材料可以应用于此。第一塑封材料110和第二塑封材料120可以分别通过两次注塑工艺形成。
在本发明的示例性实施例中，第二导电薄膜300可以覆盖基板20的侧表面，由于基板20的侧表面为强大的辐射源，因此该结构可以大幅地减少器件所发出的电磁辐射。此外，用于形成第一导电薄膜200和第二导电薄膜300的材料可以相同也可以不同。在本发明的示例性实施例中，用于形成第一导电薄膜200和第二导电薄膜300的材料可以包含Cu、Ni、Au、Pd等金属良导体以及它们之间的复合材料中的至少一种，但不限于此。例如，所述材料可以包含所有良好导电材料为基体的材料。另外，导电性稍弱，但在微波屏蔽方面有良好表现的诸如铁氧体、铁磁性材料的材料也可用于形成导电薄膜。
尽管在本发明示出的示例性实施例中，第一导电薄膜200完全覆盖第一塑封材料110的外表面，但是本发明不限于此。例如，在本发明的另一示例性实施例中，第一导电薄膜可以部分覆盖第一塑封材料的外表面，并且第一导电薄膜电连接至电源信号。
第一导电薄膜200和第二导电薄膜300可以通过电镀、溅射等常规薄膜制作方法制成。
位于第一导电薄膜200和第二导电薄膜300之间的电容器400可以为适于嵌入式的电容器，例如，多层陶瓷电容器或薄膜电容器等其它体积小、适于嵌入的电容器等。电容器400可以通过表面贴装技术安装在第一导电薄膜200和第二导电薄膜300之间，并且使电容器400的一个电极与第一导电薄膜200电连接，另一电极与第二导电薄膜300电连接。
如图2中所示，电容器400可以设置在第一导电薄膜200的侧壁与第二导电薄膜300之间，以使嵌入有电容器400的半导体封装件变薄，但本发明不限于此，电容器400可以安装在第一导电薄膜200和第二导电薄膜300之间的任意位置，只要电容器400的一个电极电连接至第一导电薄膜200，另一电极电连接至第二导电薄膜300即可。
图3示出了根据本发明的第二示例性实施例的半导体封装件的剖视图。在下文中，为了避免冗余，省略了对相同元件和结构的描述。在下文中，仅详细描述本示例性实施例与上述实施例的不同之处。
如图3中所示，在本发明的第二示例性实施例中，塑封芯片组件100的第一塑封材料110的形状可以与芯片组件100的整体形状一致。第一导电薄膜200包覆第一塑封材料110，因此，第一导电薄膜200的轮廓形状也可以与芯片组件100的整体形状一致。基于此，电容器400可以布置在封装芯片组件100的第一塑封材料110的凹部处，同时实现分别与第一导电薄膜200和第二导电薄膜300之间的电连接。
图4示出了根据本发明的第三示例性实施例的半导体封装件的剖视图。在下文中，为了避免冗余，省略了对相同元件和结构的描述。
如图4中所示，塑封芯片组件100的第一塑封材料110和第一导电薄膜200的形状可以为矩形，电容器400可以布置在第一导电薄膜200上，并且实现电容器400的两个电极分别与第一导电薄膜200和第二导电薄膜300电连接。
第一塑封材料100的形状和电容器的位置可以不限于上述示例性实施例。
图5a至图5c是示出制备根据本发明的第三示例性实施例的半导体封装件的工艺流程图。
根据本发明的嵌入有电容器的半导体封装件的制作方法，其包括下述步骤。如图5a中所示，首先，将芯片组件100布置在基板20上，并且将芯片组件100与基板20实现电连接；然后，在基板20上形成第一塑封材料110并使第一塑封材料110包封芯片组件100，即，布置在基板20上的芯片组件100包括的所有芯片均被第一塑封材料110包封在其中；在第一塑封材料110上形成包覆第一塑封材料110的第一导电薄膜200。
可以利用注塑成型工艺来形成第一塑封材料110。另外，可以利用电镀、溅射等常规薄膜制作方法来制得覆盖第一塑封材料110的外表面的第一导电薄膜200。第一导电薄膜200不仅可以覆盖第一塑封材料110的上表面，而且覆盖第一塑封材料110的侧面。
然后，如图5b中所示，将电容器400安装在第一导电薄膜200上，并且使电容器400的一个电极电连接至第一导电薄膜200，另一电极不接触第一导电薄膜200。电容器400可以为多层陶瓷电容器，但是不限于此，例如，可以为本领域中的其它类型的适于嵌入式的电容器。电容器400可以通过表面贴装工艺安装在第一导电薄膜200上。
如图5c中所示，利用注塑成型工艺在第一导电薄膜200上形成第二塑封材料120，第二塑封材料120不仅覆盖第一导电薄膜200的上表面，而且还覆盖第一导电薄膜200的侧面，从而实现对第二导电薄膜200的塑封。此外，电容器400置于第二塑封材料120中，并且电容器400的所述另一电极被第二塑封材料120暴露。在本发明的示例性实施例中，可以在对第一导电薄膜200和电容器400包封的同时，直接暴露电容器400的所述另一电极，但本发明不限于此。例如，在本发明的另一示例性实施例中，可以在对第一导电薄膜200和电容器400包封之后，通过诸如激光钻孔或蚀刻等的额外工艺使电容器400的所述另一电极暴露。
其次，利用溅射、电镀等工艺在第二塑封材料120上形成包覆第二塑封材料120的第二导电薄膜300，并且使电容器400的被暴露的所述另一电极与第二导电薄膜300电连接。在本发明的示例性实施例中，第二导电薄膜300不仅覆盖第二塑封材料120的上表面，而且覆盖第二塑封材料120的侧表面。在本发明的另一示例性实施例中，第二导电薄膜还可以覆盖基板20的侧表面。
尽管在本发明示出的示例性实施例中，第一导电薄膜200完全覆盖第一塑封材料110的外表面，但是本发明不限于此。例如，在本发明的另一示例性实施例中，第一导电薄膜可以部分覆盖第一塑封材料的外表面，并且第一导电薄膜电连接至电源信号。
由于在上文中已经详细地描述了用于形成本发明的各个部件的材料以及结构，因此，在此不再进行重复地描述。
在本发明的示例性实施例中，第一导电薄膜200可以电连接至基板的电源信号，第二导电薄膜300可以电连接至基板的地信号，即，第二导电薄膜300接地，并且第一导电薄膜200和第二导电薄膜300可以分别与电容器400的两个电极电连接。因此，外界传到至本发明的半导体封装件的电磁干扰信号，会在双层导电薄膜以及电容器的作用下衰减，从而减小电磁信号的干扰。此外，电容器放置在地信号和电源信号之间，因此电容器可以直接对半导体封装件进行电源的退耦，更有利于信号的完整性。另外，双层导电薄膜与置于双层导电薄膜之间的电容器也可以实现良好的电磁隔离，防止对邻近的器件产生影响，并且实现了更优越的信号完整性表现。
另外，本发明的示例性实施例提供的制备包含嵌入式电容器的半导体封装件的方法工艺流程简单，易于实现。
虽然已经结合特定的实施例具体地描述了本发明，然而本领域技术人员应当理解，在不脱离本发明的精神和范围的情况下，可以对这些实施例进行形式和细节上的各种修改和改变。本发明的范围由权利要求书及其等同物限定。

Claims (10)

1.一种包含嵌入式电容器的半导体封装件，其特征在于，所述半导体封装件包括：
基板；
至少一个芯片，位于基板上并与基板电连接；
第一塑封材料，设置在基板上并包封所述至少一个芯片；
第一导电薄膜，覆盖第一塑封材料的外表面；
第二导电薄膜，包覆第一导电薄膜；
电容器，位于第一导电薄膜和第二导电薄膜之间，电容器的两极分别电连接至第一导电薄膜和第二导电薄膜；以及
第二塑封材料，位于第一导电薄膜和第二导电薄膜之间并包封电容器。
2.如权利要求1所述的半导体封装件，其特征在于，第一导电薄膜电连接至电源信号，第二导电薄膜电连接至地信号。
3.如权利要求2所述的半导体封装件，其特征在于，第一导电薄膜部分覆盖第一塑封材料的外表面。
4.如权利要求1所述的半导体封装件，其特征在于，基板为印刷电路板、陶瓷基板或铜箔基板。
5.如权利要求1所述的半导体封装件，其特征在于，第一塑封材料和第二塑封材料通过两次注塑工艺形成。
6.一种用于制备包含嵌入式电容器的半导体封装件的方法，其特征在于，所述方法包括下述步骤：
使第一塑封材料包封安装在基板上的至少一个芯片；
将第一导电薄膜覆盖第一塑封材料的外表面；
使电容器的一个电极与第一导电薄膜电连接；
利用第二塑封材料包封第一导电薄膜和电容器，并暴露电容器的另一电极；
将第二导电薄膜覆盖第二塑封材料的外表面，并且使电容器的被暴露的另一电极与第二导电薄膜电连接，
其中，第一导电薄膜电连接至电源信号，第二导电薄膜电连接至地信号。
7.如权利要求6所述的方法，其特征在于，第一导电薄膜部分覆盖第一塑封材料的外表面。
8.如权利要求6所述的方法，其特征在于，利用第二塑封材料包封第一导电薄膜和电容器并暴露电容器的另一电极的步骤包括在利用第二塑封材料包封第一导电薄膜和电容器的同时直接暴露电容器的所述另一电极。
9.如权利要求6所述的方法，其特征在于，利用第二塑封材料包封第一导电薄膜和电容器并暴露电容器的另一电极的步骤包括：在利用第二塑封材料包封第一导电薄膜和电容器之后，利用额外工艺来暴露电容器的所述另一电极。
10.如权利要求9所述的方法，其特征在于，所述额外工艺为激光钻孔或蚀刻。
CN201410724218.1A 2014-12-03 2014-12-03 包含嵌入式电容器的半导体封装件及其制备方法 Pending CN104409447A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410724218.1A CN104409447A (zh) 2014-12-03 2014-12-03 包含嵌入式电容器的半导体封装件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410724218.1A CN104409447A (zh) 2014-12-03 2014-12-03 包含嵌入式电容器的半导体封装件及其制备方法

Publications (1)

Publication Number Publication Date
CN104409447A true CN104409447A (zh) 2015-03-11

Family

ID=52647062

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410724218.1A Pending CN104409447A (zh) 2014-12-03 2014-12-03 包含嵌入式电容器的半导体封装件及其制备方法

Country Status (1)

Country Link
CN (1) CN104409447A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107507824A (zh) * 2017-09-13 2017-12-22 尚睿微电子（上海）有限公司 一种带有电磁屏蔽功能的封装结构及其制备方法
CN110277381A (zh) * 2018-03-15 2019-09-24 三星电子株式会社 半导体封装件及其制造方法
CN112242386A (zh) * 2019-07-16 2021-01-19 江苏长电科技股份有限公司 Sip封装结构
CN113793843A (zh) * 2021-09-30 2021-12-14 重庆平创半导体研究院有限责任公司 一种抗辐照封装结构及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080079141A1 (en) * 2006-10-03 2008-04-03 Lingsen Precision Industries, Ltd. Micro electro-mechanical system module package capable of minimizing interference of noises
CN101290934A (zh) * 2007-04-20 2008-10-22 三洋电机株式会社 半导体装置
CN102573279A (zh) * 2010-11-17 2012-07-11 三星电子株式会社 半导体封装及其形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080079141A1 (en) * 2006-10-03 2008-04-03 Lingsen Precision Industries, Ltd. Micro electro-mechanical system module package capable of minimizing interference of noises
CN101290934A (zh) * 2007-04-20 2008-10-22 三洋电机株式会社 半导体装置
CN102573279A (zh) * 2010-11-17 2012-07-11 三星电子株式会社 半导体封装及其形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107507824A (zh) * 2017-09-13 2017-12-22 尚睿微电子（上海）有限公司 一种带有电磁屏蔽功能的封装结构及其制备方法
CN110277381A (zh) * 2018-03-15 2019-09-24 三星电子株式会社 半导体封装件及其制造方法
CN110277381B (zh) * 2018-03-15 2023-05-02 三星电子株式会社 半导体封装件及其制造方法
CN112242386A (zh) * 2019-07-16 2021-01-19 江苏长电科技股份有限公司 Sip封装结构
CN113793843A (zh) * 2021-09-30 2021-12-14 重庆平创半导体研究院有限责任公司 一种抗辐照封装结构及方法

Similar Documents

Publication Publication Date Title
US20230299462A1 (en) Semiconductor package including antenna substrate and manufacturing method thereof
US9153542B2 (en) Semiconductor package having an antenna and manufacturing method thereof
CN108140637B (zh) 包括嵌入式堆叠封装（PoP）器件的集成器件
US9899335B2 (en) Method for fabricating package structure
US10529670B2 (en) Shielded package with integrated antenna
KR101616625B1 (ko) 반도체 패키지 및 그 제조방법
US7945231B2 (en) Semiconductor device for an ultra wideband standard for ultra-high-frequency communication, and method for producing the same
US8536684B2 (en) Method of assembling shielded integrated circuit device
US6770955B1 (en) Shielded antenna in a semiconductor package
CN105870109B (zh) 一种2.5d集成封装半导体器件及其加工方法
TW201719851A (zh) 電磁遮罩封裝結構及其製造方法
CN109585421B (zh) 带有电磁屏蔽的双面模块及其制造方法
JP2019212979A (ja) 無線モジュールおよびその製造方法並びに電子装置
CN104409447A (zh) 包含嵌入式电容器的半导体封装件及其制备方法
CN106449440B (zh) 一种具有电磁屏蔽功能的封装结构的制造方法
CN106206332A (zh) 一种集成电路封装结构的制造方法
US10833394B2 (en) Electronic package and method for fabricating the same
KR20180101832A (ko) 전자 소자 모듈 및 그 제조 방법
CN108962878B (zh) 电子封装件及其制法
CN106711123A (zh) 半导体封装件及其制造方法
CN103617991A (zh) 半导体封装电磁屏蔽结构及制作方法
CN102368494A (zh) 一种抗电磁干扰的芯片封装结构
CN103426869B (zh) 层叠封装件及其制造方法
US8981549B2 (en) Multi chip package
CN103354228A (zh) 半导体封装件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150311