TWI700802B - 射頻電子整合封裝結構及其製法 - Google Patents

射頻電子整合封裝結構及其製法 Download PDF

Info

Publication number
TWI700802B
TWI700802B TW107145860A TW107145860A TWI700802B TW I700802 B TWI700802 B TW I700802B TW 107145860 A TW107145860 A TW 107145860A TW 107145860 A TW107145860 A TW 107145860A TW I700802 B TWI700802 B TW I700802B
Authority
TW
Taiwan
Prior art keywords
antenna
layer
substrate
wire
dielectric layer
Prior art date
Application number
TW107145860A
Other languages
English (en)
Other versions
TW202025431A (zh
Inventor
蔣靜雯
管延城
梁嘉仁
Original Assignee
財團法人工業技術研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人工業技術研究院 filed Critical 財團法人工業技術研究院
Priority to TW107145860A priority Critical patent/TWI700802B/zh
Priority to US16/232,651 priority patent/US10886593B2/en
Priority to CN201811622630.7A priority patent/CN111341767B/zh
Publication of TW202025431A publication Critical patent/TW202025431A/zh
Application granted granted Critical
Publication of TWI700802B publication Critical patent/TWI700802B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Details Of Aerials (AREA)

Abstract

一種天線封裝結構，包含：一基板，該基板具有一第一表面與一第二表面；一介電層，設置於該基板的該第一表面，該介電層包含至少一阻抗匹配結構以及一內連線結構；一模封層，設置於該介電層上，該模封層包含多個晶片與多個導體結構，該些晶片包含一控制晶片，其中該控制晶片電性連接至該阻抗匹配結構；一天線層，設置於該基板的該第二表面，其中該天線層包含至少一天線電性連接至該基板；以及一保護層，覆蓋該天線層。

Description

射頻電子整合封裝結構及其製法
本發明係關於一種電子元件封裝結構及其製法，特別是一種射頻電子整合封裝結構及其製法。
近年來由於AI、車用電子、物聯網、5G通訊、工業應用、雲端運算、AR/VR等新興應用的蓬勃發展，導致高效能晶片的需求倍增。然而，更高效能的晶片，也伴隨著更高的系統複雜度。如何在完成高度複雜的系統的前提下，同時確保其品質與可靠性，以及使用適當的成本加以製作，儼然已經成為一大挑戰。
半導體異質整合的優點在於可擁有最小占用空間與厚度、邏輯及記憶體整合最具有成本效益、以及提供高彈性的解決方法。然而，由於射頻電路之間連結阻抗不匹配，會造成信號損耗而降低增益，因此，重佈線整合後仍需針對電路進行額外匹配作業；以及，在多晶片的整合封裝結構中，異質材料間的熱膨脹係數與應力不匹配，使得半導體異質整合的難度相對及成本的提高。
本揭露提出一種天線封裝結構及其製程方法，將天線模組與多數不同異質晶片整合在封裝內，各電路區塊選用其合適的半導體製程，以製作其晶片，再利金屬連線技術將電路區塊連結，進而得到最優適化的控制，又利用垂直整合的方式，達到降低成本的效益。所以利用此相關先 進封裝技術，將毫米波系統整合在封裝內(System in Package,SiP)，使得電子裝置其更加輕、薄、短小。
根據本發明，提出一種天線封裝結構，包含：一基板，該基板具有一第一表面與一第二表面；一介電層，設置於該基板的該第一表面，該介電層包含至少一阻抗匹配結構以及一內連線結構，其中該阻抗匹配結構透過該內連線結構電性連接至該基板；一模封層，設置於該介電層上，該模封層包含多個晶片與多個導體結構，該些晶片包含一控制晶片，其中每一該些導體結構貫穿該模封層且電性連接至該介電層的該內連線結構，其中該控制晶片電性連接至該阻抗匹配結構，以調變該阻抗匹配結構，該控制晶片位於該阻抗匹配結構的一第一方向上，該第一方向垂直於該第一表面；一天線層，設置於該基板的該第二表面，其中該天線層包含至少一天線電性連接至該基板；以及一保護層，覆蓋該天線層。
根據本發明，提出一種天線封裝結構的製作方法，包含：提供一基板，該基板具有一第一表面與一第二表面；設置一介電層於該基板的該第一表面，該介電層包含至少一阻抗匹配結構以及一內連線結構，其中該阻抗匹配結構透過該內連線結構電性連接至該基板；設置多個晶片與多個導體結構於該介電層上，其中該些導體結構電性連接至該介電層的該內連線結構，該些晶片包含一控制晶片；覆蓋一模封層於該些晶片、該介電層、以及該些導體結構上，並使該模封層裸露出部分的每一該些導體結構；翻轉該基板；設置一天線層於該基板的該第二表面，其中該天線層包含至少一天線電性連接至該基板；以及覆蓋一保護層於該天線層；其中該控制晶片電性連接至該阻抗匹配結構，以調變該阻抗匹配結構，該控制晶片位於該阻抗匹配結構的一第一方向上，該第一方向垂直於該第二表面。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式，作詳細說明如下：
1、1’:天線封裝結構
P:面板
10:基板
10a:第一表面
10b:第二表面
11:導體柱
20:介電層
21:阻抗匹配結構
22:內連線結構
L1:第一方向
L2:第二方向
L3:第三方向
211:第一導體板
212:第二導體板
213:浮動導線
2131:第一導線
2132:第二導線
2133:開關元件
30:導體結構
40:晶片
401:控制晶片
M:可調匹配結構
50:模封層
60:天線層
61:介電材料
62:導體線
70:保護層
80:導體球
第1a~1b圖、第2a~2b圖及第3~6圖繪示本揭露之天線封裝結構的一製造實施例。
第7圖繪示本揭露之天線封裝結構中的阻抗匹配結構示意圖。
第8至11圖繪示本揭露之天線封裝結構的另一製造實施例。
以下係參照所附圖式詳細敘述本發明之實施例。圖式中相同的標號係用以標示相同或類似之部分。需注意的是，圖式係已簡化以利清楚說明實施例之內容，圖式上的尺寸比例並非按照實際產品等比例繪製，因此並非作為限縮本發明保護範圍之用。
本揭露提出一種天線封裝結構及其製程方法，採用面板級封裝(Panel Level Package)製程，相較於晶圓級封裝(Wafer Level Package)，可使用更大面積的載板來提高生產效率，且載板採用方形而非圓形，可更有效的利用製作面積。
第1a~1b圖、第2a~2b圖及第3~6圖繪示本揭露之天線封裝結構1的一製造實施例。如第1a圖所示，提供基板10，基板10具有第一表面10a與第二表面10b，且包含貫通第一表面10a與第二表面10b的導體柱11。基板10為兩層以上的多層板，基板10的材料包含低溫陶瓷共 燒晶瓷(LTCC,Low Temperature Co-fired Ceramic)、FR-4玻璃纖維板(FR-4 epoxy glass fabric)、RO高頻電路板、玻璃、或熱介面材料(Thermal Interface Material,TIM)，其中熱介面材料包括矽脂(Thermal grease)、矽膠(Thermal Gel)、相變化材料、相變化金屬合金、以及導熱膠。基板10可選擇性的設置一電磁屏蔽層，以屏蔽電磁波由基板10的第一表面10a側傳遞至第二表面10b側。值得注意的是，本實施例使用導體柱11以電性連接基板10的第一表面10a與第二表面10b，但在其他實施例中，導體柱11也可使用重佈線或外層電路等電性連接方式，本揭露並不以此為限。
接著，在基板10的第一表面10a上形成介電層20，介電層20包含阻抗匹配結構21與內連線結構22。介電層20為多層的結構，其中每一層的形成方式包含塗佈製程或沉積製程，並採用微影蝕刻的方式定義金屬線的路徑，以及透過金屬沉積或化學電鍍的方式形成金屬線，在重複進行前述沉積、微影蝕刻、與金屬沉積的步驟以完成介電層20。介電層20的材料包含聚醯亞胺(Polymide)與苯並環丁烯(Benzocyclobutene,BCB)等感光材料。其中，阻抗匹配結構21透過內連線結構22電性連接至基板10。在其他實施例中，更可在介電層20設置多個被動元件，該些被動元件例如是電阻、電感、電容、變壓器、以及被動濾波器，該些被動元件透過內連線結構22進行電性連接。
第1b圖繪示圖1a的天線封裝結構1於面板P上的示意圖， 本實施例採用面板級封裝製程，可在單一個面板P上一次形的製作多個天線封裝結構1，面板P的大小例如是24”×18”。
之後，請參照第2a圖，在介電層20上設置導體結構30以及多個晶片40，其中晶片40包含控制晶片401。導體結構30的材料包含金、錫、銀、或銅，導體結構30的形成方式包含電鍍、化鍍、或印刷製程，在本實施例中，導體結構30採用電鍍方式形成柱狀的結構，但在其他的實施例中，導體結構30可採用其他的製程方式，形成球狀或橢球的結構，本揭露並不以此為限。
形成導體結構30後，接著在介電層20上設置多個晶片40，晶片40除了包含控制晶片401外，還包含了類比轉數位元件、數位轉類比元件、功率放大器元件、射頻前端元件、或儲存元件。其中控制晶片401設置於阻抗匹配結構21的第一方向L1上，控制晶片401沿第一方向L1的投影重疊阻抗匹配結構21，第一方向L1垂直於基板10的第一表面10a，控制晶片401電性連接至阻抗匹配結構21，以調變阻抗匹配結構21，控制晶片401與阻抗匹配結構21構成可調匹配結構M。值得注意的是，介電層20中設置有阻抗匹配結構21之處，在其第一方向L1可選擇性的不設置其他的被動元件，以利將控制晶片401額外用為仿真(dummy)元件，以調整天線封裝結構1的應力分佈狀況。
第2b圖是第2a圖的俯視圖，在本實施例中，導體結構30 圍繞設置於介電層20之上，晶片40則設置於介電層20的中央部分。值得注意的是，在其他實施例中，導體結構30也可均勻分散的設置於介電層20之上、或以不規則方式設置於介電層20之上，而晶片40則設置於導體結構30之間，本揭露並不以此為限。
之後，請參照第3圖，覆蓋模封材料包覆導體結構30以及多個晶片40，以形成模封層50。模封層50的材料包含環氧樹脂(Epoxy)、酚醛樹脂(phenolic resins)、或矽填充物。模封層50的形成可完全包覆或部分包覆導體結構30，在本實施例中，模封層50部分包覆導體結構30，裸露出的部分的導體結構30以利電性連接。在其他實施例中，模封層50可完全包覆導體結構30，並再進行研磨或化學機械研磨的方式，使模封層50薄化而裸露出導體結構30。
之後，請參照第4圖，翻轉基板10，形成天線層60於基板10的第二表面10b。天線層60由介電材料61及導體線62組成，其中導體線62形成天線結構，天線層60可為單層或多層的結構，形成方式包含沉積製程或塗佈製程，再透過微影蝕刻的方式形成天線結構。在本實施例中，天線層60中至少包含一天線電性連接至基板10。但在其他實施例中，天線層60也可包含多個天線陣列，天線陣列的設置方式可為端射(end-fire)陣列或橫向(broadside)陣列，本揭露並不以此為限。介電材料61包含氮化物、矽化物、聚醯亞胺、或苯並環丁烯。在本實施例中，可調匹配結構M 與天線均電性連接至基板10，以透過可調匹配結構M針對整體電路進行可調性之阻抗匹配，以避免天信號損耗而降低增益。
最後，如第5圖所示，形成保護層70於天線層60上，以完成本實施例的天線封裝結構1。保護層70的形成方式包含塗佈製程或沉積製程，保護層70的材料包含介電材料、多晶矽、液晶、或玻璃。
本實施例的天線封裝結構1如圖5所示，包含基板10、介電層20、模封層50、天線層60、以及保護層70。基板10具有第一表面10a與第二表面10b，且包含貫通第一表面10a與第二表面10b的導體柱11。基板10為兩層以上的多層板，基板10的材料包含低溫陶瓷共燒晶瓷、FR-4玻璃纖維板、RO高頻電路板、玻璃、或熱介面材料，其中熱介面材料包括矽脂、矽膠、相變化材料、相變化金屬合金、以及導熱膠。基板10可選擇性的設置一電磁屏蔽層，以屏蔽電磁波由基板10的第一表面10a側傳遞至第二表面10b側。本實施例使用導體柱11以電性連接基板10的第一表面10a與第二表面10b，但在其他實施例中，導體柱11也可使用重佈線或外層電路等電性連接方式，本揭露並不以此為限。
介電層20包含阻抗匹配結構21與內連線結構22，介電層20為多層的結構。介電層20的材料包含聚醯亞胺與苯並環丁烯等感光材料。其中，阻抗匹配結構21透過內連線結構22電性連接至基板10。在其他實施例中，介電層20更包含多個被動元件，例如是電阻、電感、電容、 變壓器、以及被動濾波器，該些被動元件透過內連線結構22進行電性連接。
模封層50包含導體結構30以及多個晶片40，其中晶片40包含控制晶片401。模封層50的材料包含環氧樹脂(Epoxy)、酚醛樹脂(phenolic resins)、或矽填充物。在本實施例中，導體結構30為柱狀的結構，但在其他的實施例中，導體結構30也可為球狀或橢球的結構，本揭露並不以此為限。晶片40除了包含控制晶片401外，還包含了類比轉數位元件、數位轉類比元件、功率放大器元件、射頻前端元件、或儲存元件。其中控制晶片401設置於阻抗匹配結構21的第一方向L1上，第一方向L1垂直於基板10的第一表面10a，控制晶片401電性連接至阻抗匹配結構21，以調變阻抗匹配結構21。值得注意的是，介電層20中設置有阻抗匹配結構21之處，在其第一方向可選擇性的不設置其他的被動元件，以利將控制晶片401額外用為仿真(dummy)元件，以調整天線封裝結構1的應力分佈狀況。在本實施例中，導體結構30圍繞設置於模封層50的外圍，在其他實施例中，導體結構30也可均勻分散、或以不規則方式的設置於模封層50中，而晶片40則設置於導體結構30之間，本揭露並不以此為限。
天線層60由介電材料61及導體線62組成，其中導體線62形成天線結構，天線層60可為單層或多層的結構，在本實施例中，天線層60中至少包含一天線電性連接至基板10。但在其他實施例中，天線層60也可包含多個天線陣列，天線陣列的設置方式可為端射(end-fire)陣列或橫 向(broadside)陣列，本揭露並不以此為限。介電材料61包含氮化物、矽化物、聚醯亞胺、或苯並環丁烯。保護層70的材料包含介電材料、多晶矽、液晶、或玻璃。在本實施例中，可調匹配結構M與天線均電性連接至基板10，以透過可調匹配結構M針對整體電路進行可調性之阻抗匹配，以避免天信號損耗而降低增益。
本實施例的天線封裝結構1，也可選擇性的如第6圖所示，額外形成多個金屬球80於導體結構30之上，以利本實施例的天線封裝結構1電性連接至外部。金屬球80的材料包含金、錫、銀、或銅，金屬球形成方法包含薄膜製程、印刷製程、化鍍、電鍍、或蒸鍍。
第7圖繪示天線封裝結構1中的阻抗匹配結構21的示意圖，在本實施例中，阻抗匹配結構21為高頻波減速結構(slow wave structure)，形成方式包含形成第一導體板211與第二導體板212、以及形成至少一浮動導線213於第一導體板211與第二導體板212之下。其中，第一導體板211延第二方向L2設置，第二導體板212延第三方向L3設置相鄰於第一導體板211，浮動導線213延第二方向L2形成於第一導體板211與第二導體板212之下。浮動導線213包含第一導線2131、第二導線2132、以及開關元件2133，浮動導線213透過內連線結構22電性連接至控制晶片401，利用開關元件2133選擇性的電性導通第一導線2131或第二導線2132，來進行阻抗匹配結構21的阻抗匹配。
第8至11圖繪示本揭露之天線封裝結構的另一製造實施例。相較於前一實施例的製作步驟，本實施例與前一實施例在圖1、圖2a、以及圖3的步驟相同。接續圖3的製作步驟，由第8圖所示為本實施例的天線封裝結構1’，對導體結構30、晶片40、以及模封層50進行薄化製程，以減少導體結構30、晶片40、以及模封層50的厚度，並使晶片40在薄化製程後裸露於模封層。薄化製程的方式包含研磨與化學機械研磨。
之後，請參照第9圖，翻轉基板10，形成天線層60於基板10的第二表面10b。天線層60由介電材料61及導體線62組成，其中導體線62形成天線結構，天線層60可為單層或多層的結構，形成方式包含沉積製程或塗佈製程，再透過微影蝕刻的方式形成天線結構。在本實施例中，天線層60中至少包含一天線電性連接至基板10，但在其他實施例中，天線層60也可包含多個天線陣列，天線陣列的設置方式可為端射(end-fire)陣列或橫向(broadside)陣列，本揭露並不以此為限。介電材料61包含氮化物、矽化物、聚醯亞胺、或苯並環丁烯。
最後，如第10圖所示，形成保護層70於天線層60上，以完成本實施例的天線封裝結構1。保護層70的形成方式包含塗佈製程或沉積製程，保護層70的材料包含介電材料、多晶矽、液晶、或玻璃。
本實施例的天線封裝結構1’如圖10所示，包含基板10、介電層20、模封層50、天線層60、以及保護層70。基板10具有第一表 面10a與第二表面10b，且包含貫通第一表面10a與第二表面10b的導體柱11。基板10可選擇性的設置一電磁屏蔽層，以屏蔽電磁波由基板10的第一表面10a側傳遞至第二表面10b側。介電層20包含阻抗匹配結構21與內連線結構22，介電層20為多層的結構。其中，阻抗匹配結構21透過內連線結構22電性連接至基板10。模封層50包含導體結構30以及多個晶片40，其中晶片40包含控制晶片401。晶片40除了包含控制晶片401外，還包含了類比轉數位元件、數位轉類比元件、功率放大器元件、射頻前端元件、或儲存元件。其中控制晶片401設置於阻抗匹配結構21的第一方向L1上，控制晶片401沿第一方向L1的投影重疊阻抗匹配結構21，第一方向L1垂直於基板10的第一表面10a，控制晶片401電性連接至阻抗匹配結構21，以調變阻抗匹配結構21。天線層60由介電材料61及導體線62組成，其中導體線62形成天線結構，天線層60至少包含一天線電性連接至基板10，天線陣列的設置方式可為端射(end-fire)陣列或橫向(broadside)陣列。
本實施例的天線封裝結構1’，相較於前一實施例的天線封裝結構1，差異在於，本實施例的天線封裝結構1’針對導體結構30、晶片40、以及模封層50進行了薄化製程，使得晶片40裸露於模封層50之外，天線封裝結構1’的整體厚度也較為減少，有利於後續製程對天線封裝結構1’的配置，以及強化天線封裝結構1’的散熱能力。
在完成本實施例的天線封裝結構1’後，可選擇性的如第11圖所示，額外形成多個金屬球80於導體結構30之上，以利本實施例的天線封裝結構1’電性連接至外部。金屬球80的材料包含金、錫、銀、或銅，金屬球形成方法包含薄膜製程、印刷製程、化鍍、電鍍、或蒸鍍。
綜上所述，本發明所提供之天線封裝結構，藉由三維積體電路封裝疊層技術，透過異質整合將天線、主動元件、以及被動元件完成在一封裝結構中，並透過可調匹配結構的設置，可即時的透過控制晶片對內部電路進行匹配，進而得到最優適化的控制，可有效解決阻抗不匹配的問題，以及利用控制晶片調節天線封裝結構中之應力，可有效解決製程過程中造成的形變或翹曲的問題。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1：天線封裝結構 10：基板 10a：第一表面 10b：第二表面 11：導體柱 20：介電層 21：阻抗匹配結構 22：內連線結構 30：導體結構 40：晶片 401：控制晶片 M：可調匹配結構 50：模封層 60：天線層 70：保護層

Claims (20)

  1. 一種天線封裝結構，包含：一基板，該基板具有一第一表面與一第二表面；一介電層，設置於該基板的該第一表面，該介電層包含至少一阻抗匹配結構以及一內連線結構，其中該阻抗匹配結構透過該內連線結構電性連接至該基板；一模封層，設置於該介電層上，該模封層包含多個晶片與多個導體結構，該些晶片包含一控制晶片，其中每一該些導體結構貫穿該模封層且電性連接至該介電層的該內連線結構，其中該控制晶片電性連接至該阻抗匹配結構，以調變該阻抗匹配結構，該控制晶片沿一第一方向的投影重疊該阻抗匹配結構，該第一方向垂直於該第一表面；一天線層，設置於該基板的該第二表面，其中該天線層包含至少一天線電性連接至該基板；以及一保護層，覆蓋該天線層。
  2. 如請求項1所述的天線封裝結構，其中該阻抗匹配結構為高頻波減速結構(slow wave structure)。
  3. 如請求項2所述的天線封裝結構，其中該高頻波減速結構包含至少：一第一導體板，設置於該介電層的一層，該第一導體板延一第二方向延伸； 一第二導體板，設置於該介電層的該層，該第二導體板延一第三方向相鄰設置於該第一導體板，其中該第一導體板與該二導體板電性連接至接地；以及至少一浮動導線，設置於該介電層的另一層，該至少一浮動導線延該第三方向延伸，其中每一該至少一浮動導線包含一第一導線、一第二導線、以及一開關元件，該第一導線位於該第一導體板的下方，該第二導線位於該第二導體板的下方，該開關元件位於該第一導線與該第二導線之間，以選擇性的導通該第一導線或該第二導線。
  4. 如請求項1所述的天線封裝結構，其中該至少一天線為一天線陣列，該天線陣列為端射(end-fire)陣列或橫向(broadside)陣列。
  5. 如請求項1所述的天線封裝結構，其中該基板更包含一電磁屏蔽層，用以屏蔽該天線的電磁波傳導至該基板的該第一表面側。
  6. 如請求項1所述的天線封裝結構，其中該模封層中的該些晶片包含類比轉數位元件、數位轉類比元件、功率放大器元件、射頻前端元件、或儲存元件。
  7. 如請求項1所述的天線封裝結構，其中該介電層更包含多個被動元件，該些被動元件透過該內連線結構電性連接至該天線層或該基板。
  8. 如請求項7所述的天線封裝結構，其中該阻抗匹配結構在垂直於該第一表面的方向不存在該些被動元件。
  9. 如請求項1所述的天線封裝結構，其中該保護層的材料為介電材料或液晶，該介電材料包含多晶矽與玻璃。
  10. 如請求項1所述的天線封裝結構，其中該基板的材料為低溫陶瓷共燒晶瓷(LTCC,Low Temperature Co-fired Ceramic)、FR-4玻璃纖維板(FR-4 epoxy glass fabric)、RO高頻電路板、玻璃、或熱介面材料。
  11. 一種天線封裝結構的製作方法，包含：提供一基板，該基板具有一第一表面與一第二表面；設置一介電層於該基板的該第一表面，該介電層包含至少一阻抗匹配結構以及一內連線結構，其中該阻抗匹配結構透過該內連線結構電性連接至該基板；設置多個晶片與多個導體結構於該介電層上，其中該些導體結構電性連接至該介電層的該內連線結構，該些晶片包含一控制晶片；覆蓋一模封層於該些晶片、該介電層、以及該些導體結構上，並使該模封層裸露出部分的每一該些導體結構；翻轉該基板；設置一天線層於該基板的該第二表面，其中該天線層包含至少一天線電性連接至該基板；以及覆蓋一保護層於該天線層； 其中該控制晶片電性連接至該阻抗匹配結構，以調變該阻抗匹配結構，該控制晶片位於該阻抗匹配結構的一第一方向上，該第一方向垂直於該第二表面。
  12. 如請求項11所述的天線封裝結構的製作方法，其中該介電層中的該阻抗匹配結構的形成方法包含：形成一第一導體板在該介電層中的一層，該第一導體板延一第二方向延伸；形成一第二導體板在該介電層中的該層，其中該第二導體板位於該第一導體板延一第三方向相鄰處；以及形成至少一浮動導線於該介電層中的另一層，該浮動導線延該第三方向延伸，該浮動導線包含一第一導線、一第二導線、以及一開關元件，其中該第一導線位於該第一導體板的下方，該第二導線位於該第二導體板的下方，該開關元件位於該第一導線與該第二導線之間，以選擇性的導通該第一導線或該第二導線；其中該第一導體板與該二導體板電性連接至接地。
  13. 如請求項11所述的天線封裝結構的製作方法，其中該至少一天線的設置方式包含以端射(end-fire)陣列的方式設置，或是以橫向(broadside)陣列的方式設置。
  14. 如請求項11所述的天線封裝結構的製作方法，更包含形成一電磁屏蔽層於該基板中，用以屏蔽該天線層的電磁波傳導至該基板的該第一表面側。
  15. 如請求項11所述的天線封裝結構的製作方法，其中設置多個晶片與多個導體結構於該介電層上，該些晶片包含類比轉數位元件、數位轉類比元件、功率放大器元件、射頻前端元件、或儲存元件。
  16. 如請求項11所述的天線封裝結構的製作方法，更包含設置多個被動元件於該介電層中，該些被動元件透過該內連線結構電性連接至該天線層或該基板。
  17. 如請求項16所述的天線封裝結構的製作方法，其中該阻抗匹配結構在垂直於該第一表面的方向不存在該些被動元件。
  18. 如請求項11所述的天線封裝結構的製作方法，其中該保護層的材料為介電材料或液晶，該介電材料包含多晶矽與玻璃。
  19. 如請求項11所述的天線封裝結構的製作方法，其中該基板的材料為低溫陶瓷共燒晶瓷(LTCC,Low Temperature Co-fired Ceramic)、FR-4玻璃纖維板(FR-4 epoxy glass fabric)、RO高頻電路板、玻璃、或熱介面材料。
  20. 如請求項11所述的天線封裝結構的製作方法，其中使該模封層裸露出部分的每一該些導體結構的方法包含薄化(thinning)製程。
TW107145860A 2018-12-19 2018-12-19 射頻電子整合封裝結構及其製法 TWI700802B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107145860A TWI700802B (zh) 2018-12-19 2018-12-19 射頻電子整合封裝結構及其製法
US16/232,651 US10886593B2 (en) 2018-12-19 2018-12-26 Structure of integrated radio frequency multi-chip package and method of fabricating the same
CN201811622630.7A CN111341767B (zh) 2018-12-19 2018-12-28 射频电子整合封装结构及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107145860A TWI700802B (zh) 2018-12-19 2018-12-19 射頻電子整合封裝結構及其製法

Publications (2)

Publication Number Publication Date
TW202025431A TW202025431A (zh) 2020-07-01
TWI700802B true TWI700802B (zh) 2020-08-01

Family

ID=71098813

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107145860A TWI700802B (zh) 2018-12-19 2018-12-19 射頻電子整合封裝結構及其製法

Country Status (3)

Country Link
US (1) US10886593B2 (zh)
CN (1) CN111341767B (zh)
TW (1) TWI700802B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210087299A (ko) * 2020-01-02 2021-07-12 삼성전기주식회사 고주파 모듈 및 이를 포함하는 전자기기
US11594660B2 (en) * 2020-03-04 2023-02-28 Advanced Semiconductor Engineering, Inc. Semiconductor device package
CN111900155A (zh) * 2020-08-19 2020-11-06 上海先方半导体有限公司 模块化封装结构及方法
CN114512790A (zh) * 2020-11-17 2022-05-17 江苏长电科技股份有限公司 天线封装结构及天线封装结构制造方法
WO2024035576A1 (en) * 2022-08-08 2024-02-15 Viasat, Inc. Doubly embedded antenna array

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130215569A1 (en) * 2012-02-20 2013-08-22 SK Hynix Inc. Integrated circuit chip, mobile device including the same, and method for operating the mobile device
US20150084208A1 (en) * 2013-09-25 2015-03-26 Kabushiki Kaisha Toshiba Connection member, semiconductor device, and stacked structure
TW201721978A (zh) * 2015-12-04 2017-06-16 財團法人工業技術研究院 積層式天線結構

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7444734B2 (en) * 2003-12-09 2008-11-04 International Business Machines Corporation Apparatus and methods for constructing antennas using vias as radiating elements formed in a substrate
US7518229B2 (en) * 2006-08-03 2009-04-14 International Business Machines Corporation Versatile Si-based packaging with integrated passive components for mmWave applications
US7675465B2 (en) 2007-05-22 2010-03-09 Sibeam, Inc. Surface mountable integrated circuit packaging scheme
US7768457B2 (en) 2007-06-22 2010-08-03 Vubiq, Inc. Integrated antenna and chip package and method of manufacturing thereof
US8264300B2 (en) 2009-07-09 2012-09-11 Raytheon Company Tunable transmission line time delay circuit having conductive floating strip segments connected by switches
CN103119786B (zh) * 2011-02-28 2015-07-22 株式会社村田制作所 无线通信器件
US9252491B2 (en) 2012-11-30 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Embedding low-k materials in antennas
US9230926B2 (en) * 2013-08-31 2016-01-05 Infineon Technologies Ag Functionalised redistribution layer
US9252077B2 (en) * 2013-09-25 2016-02-02 Intel Corporation Package vias for radio frequency antenna connections
US9093337B2 (en) 2013-09-27 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for controlling warpage in packaging
US9613931B2 (en) 2015-04-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out stacked system in package (SIP) having dummy dies and methods of making the same
CN107369673B (zh) 2016-05-13 2019-11-05 华为技术有限公司 设置有天线的集成电路封装装置及其制造方法
WO2017222471A1 (en) * 2016-06-24 2017-12-28 Agency For Science, Technology And Research Semiconductor package and method of forming the same
US9922964B1 (en) 2016-09-19 2018-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with dummy die
US10297471B2 (en) 2016-12-15 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out structure and method of fabricating the same
TWI620300B (zh) 2017-03-16 2018-04-01 欣興電子股份有限公司 晶片封裝結構及其製造方法
US10438882B2 (en) * 2017-03-29 2019-10-08 Intel Corporation Integrated circuit package with microstrip routing and an external ground plane
CN108461458B (zh) 2018-03-26 2020-07-28 江苏长电科技股份有限公司 表面贴装型封装结构及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130215569A1 (en) * 2012-02-20 2013-08-22 SK Hynix Inc. Integrated circuit chip, mobile device including the same, and method for operating the mobile device
US20150084208A1 (en) * 2013-09-25 2015-03-26 Kabushiki Kaisha Toshiba Connection member, semiconductor device, and stacked structure
TW201721978A (zh) * 2015-12-04 2017-06-16 財團法人工業技術研究院 積層式天線結構

Also Published As

Publication number Publication date
US20200203817A1 (en) 2020-06-25
CN111341767B (zh) 2022-01-07
CN111341767A (zh) 2020-06-26
TW202025431A (zh) 2020-07-01
US10886593B2 (en) 2021-01-05

Similar Documents

Publication Publication Date Title
TWI700802B (zh) 射頻電子整合封裝結構及其製法
US11527486B2 (en) Semiconductor device with shield for electromagnetic interference
US20230317645A1 (en) Package structure with antenna element
CN110649001B (zh) 一种集成天线结构的2.5d多芯片封装结构及制造方法
US11508675B2 (en) Semiconductor package structure having antenna module
US11791534B2 (en) Antenna package for signal transmission
US10916829B2 (en) Semiconductor package structure having antenna module
KR20020081089A (ko) 반도체 장치
US11437707B2 (en) Antenna feeder package structure and packaging method
TWI820351B (zh) 半導體封裝及其製造方法
US11488915B2 (en) Antenna package structure and antenna packaging method
KR20090071482A (ko) 반도체 장치 및 그 제조 방법
US11133568B2 (en) Semiconductor package structure having antenna module
TWI765766B (zh) 封裝結構、封裝體及其形成方法
US11515269B2 (en) Semiconductor packaging structure having antenna module
US11316247B2 (en) Semiconductor packaging structure having antenna module
US20230178500A1 (en) Waveguide Launcher in Package Based on High Dielectric Constant Carrier
US11862584B2 (en) High dielectric constant carrier based packaging with enhanced WG matching for 5G and 6G applications
JP2022027738A (ja) 半導体パッケージ及び製造方法
CN114446867A (zh) 一种铜电极结构及其制作方法
TW202347680A (zh) 半導體元件及其形成方法
CN114446864A (zh) 一种铜电极结构及其制作方法
CN115172180A (zh) 水平辐射方向的天线封装结构及制备方法
CN111261529A (zh) 天线封装结构及封装方法