CN107305405A - 时钟发生装置、电子电路、集成电路、及电气设备 - Google Patents

时钟发生装置、电子电路、集成电路、及电气设备 Download PDF

Info

Publication number
CN107305405A
CN107305405A CN201710223491.XA CN201710223491A CN107305405A CN 107305405 A CN107305405 A CN 107305405A CN 201710223491 A CN201710223491 A CN 201710223491A CN 107305405 A CN107305405 A CN 107305405A
Authority
CN
China
Prior art keywords
generating device
clock
oscillator
circuit
clock generating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710223491.XA
Other languages
English (en)
Inventor
丹羽功
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN107305405A publication Critical patent/CN107305405A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • G01R23/10—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage by converting frequency into a train of pulses, which are then counted, i.e. converting the signal into a square wave
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/146—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by using digital means for generating the oscillator control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/181—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a numerical count result being used for locking the loop, the counter counting during fixed time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)

Abstract

本申请案涉及一种时钟发生装置、电子电路、集成电路、及电气设备。提供一种时钟发生装置，在未预先规定外部振荡器的时钟频率的情况下，能够产生与外部振荡器的时钟频率具有关联的频率的内部时钟信号。时钟发生装置(105)具备存储器(134)及PLL电路(120)。存储器(134)以如下方式构成，即，在特定的时机，存储与利用外部振荡器(200)所产生的外部时钟信号的频率相关的信息。PLL电路(120)基于存储于存储器(134)的信息，产生与第1时钟信号具有关联的第2时钟信号。

Description

时钟发生装置、电子电路、集成电路、及电气设备
技术领域
本发明涉及一种时钟发生装置、以及包含该时钟发生装置的电子电路、集成电路及电气设备，尤其是涉及一种与利用设置于外部的振荡器所产生的时钟信号同步地执行处理的时钟发生装置、以及包含该时钟发生装置的电子电路、集成电路及电气设备。
背景技术
与利用设置于外部的振荡器(以下，也称为“外部振荡器”)产生的***时钟信号同步地执行处理的电子电路已为人所知。关于外部振荡器，由于例如使用晶体振子而构成，所以频率精度高，但由于未利用封装进行保护，所以存在因灰尘等而发生故障的可能性。在外部振荡器发生故障的情况下，该电子电路无法进行动作，也无法对例如外部的微型计算机通知错误。
例如，日本专利特开2010-3199号公报(专利文献1)揭示与利用外部振荡器所产生的***时钟信号同步地执行处理的半导体集成电路。该半导体集成电路还具备设置于内部的振荡器(以下，也称为“内部振荡器”)。在该半导体集成电路中，在检测到外部振荡器的异常的情况下，利用内部振荡器产生***时钟信号。
由此，该半导体集成电路即便在外部振荡器产生异常时，也能够通过使用利用内部振荡器所产生的***时钟信号而使动作继续进行。
[背景技术文献]
[专利文献]
[专利文献1]日本专利特开2010-3199号公报
发明内容
[发明要解决的问题]
如所述专利文献1所揭示的半导体集成电路那样，为了在外部振荡器异常时使用内部振荡器使电子电路进行动作，必须使内部振荡器的时钟频率与外部振荡器的时钟频率具有关联。在为于特定的***内使用电子电路(包含半导体集成电路)的专用品的情况下，能够预先特定出电子电路的动作所使用的时钟频率。因此，能够使内部振荡器的时钟频率与外部振荡器的时钟频率具有关联。
然而，在为各种***内使用电子电路的通用品的情况下，电子电路的动作所必需的时钟频率有可能根据应用电子电路的***的规格而改变。因此，可能产生如下情况，即，无法在电子电路出厂时预先特定出使用的时钟频率，而无法使内部振荡器的时钟频率与外部振荡器的时钟频率具有关联。在该情况下，在外部振荡器产生异常的情况下，无法保障电子电路的动作继续。
本发明是为了解决这种问题而完成的，其目的在于提供一种在未预先规定外部振荡器的时钟频率的情况下，能够产生与外部振荡器的时钟频率具有关联的频率的内部时钟信号的时钟发生装置。
[解决问题的技术手段]
本发明的某态样的时钟发生装置使用伴随设置于外部的第1振荡器的振荡而发生的第1时钟信号。时钟发生装置具备存储器及第2振荡器。存储器以在特定的时机存储与第1时钟信号的频率相关的信息的方式构成。第2振荡器基于存储于存储器的信息，发生与第1时钟信号具有关联的第2时钟信号。
另外，本发明的另一态样的电子电路具备所述时钟发生装置、逻辑电路、模拟电路及I/O(Input/Output，输入/输出)电路。逻辑电路与从时钟发生装置输出的第1或第2时钟信号同步地执行处理。模拟电路及I/O电路分别与逻辑电路连接。
另外，本发明的另一态样的集成电路是集成着所述时钟发生装置的集成电路。
另外，本发明的另一态样的电气设备是搭载着所述时钟发生装置的电气设备。
在该时钟发生装置、以及包含该时钟发生装置的电子电路、集成电路及电气设备(以下，也称为“时钟发生装置等”)中，在特定的时机将与第1时钟信号(外部时钟信号)的频率相关的信息存储于存储器中。然后，基于存储于存储器的信息，利用第2振荡器(内部振荡器)产生与第1时钟信号具有关联的第2时钟信号(内部时钟信号)。内部振荡器与外部振荡器相比，因灰尘等而发生故障的可能性低。也就是说，根据该时钟发生装置等，能够更稳定地产生与外部振荡器的时钟频率具有关联的时钟信号。
优选特定的时机为第1振荡器稳定振荡时。
根据该时钟发生装置，能够更稳定地产生与外部振荡器稳定振荡时的时钟频率具有关联的时钟信号。
另外，进而优选为，特定的时机是从时钟发生装置的外部的微型计算机接收到指示的时机。
根据该时钟发生装置，例如在外部的微型计算机与时钟发生装置的通讯正常地开始的情况下，如果从外部的微型计算机接收指示，则能够更稳定地产生与外部振荡器稳定振荡时的时钟频率具有关联的时钟信号。
另外，进而优选为，时钟发生装置还具备计时器。特定的时机是计时器计时到预先规定的时间的时机。
根据该时钟发生装置，例如如果预先规定在第1振荡器的振荡开始后，第1振荡器将要过渡到稳定振荡状态的时间，则能够更稳定地产生与外部振荡器稳定振荡时的时钟频率具有关联的时钟信号。
另外，优选为，时钟发生装置输出第1及第2时钟信号中的任一者。
根据该时钟发生装置，即便第1振荡器产生异常，也能够通过使用第2振荡器，使具备该时钟发生装置的电子电路等进行动作。
另外，优选为，在该时钟发生装置中，第2振荡器是包含利用施加电压设定振荡频率的电压控制振荡器的PLL(Phase Locked Loop，锁相环路)电路。而且，与第1时钟信号的频率相关的信息是表示为了产生具有与第1时钟信号的频率对应的频率的信号，而施加到电压控制振荡器的电压的信息。
根据该时钟发生装置，通过将存储于存储器的信息所表示的电压施加到电压控制振荡器，能够使PLL电路产生与第1时钟信号的频率具有关联的第2时钟信号。
另外，进而优选为，在该时钟发生装置中，电压控制振荡器是在所述信息存储于存储器之前，基于利用第1时钟信号实时产生的实时信号发生第3时钟信号，在所述信息存储于存储器之后，基于所述信息发生第2时钟信号。
另外，进而优选为，在该时钟发生装置中，实时信号是利用第1时钟信号实时产生的电压信号。
另外，优选为，该时钟发生装置还具备检测电路，所述检测电路通过对第1及第2时钟信号进行比较，来检测第1振荡器的异常。
在该时钟发生装置中，通过对第1及第2时钟信号进行比较，来检测第1振荡器的异常。根据该时钟发生装置，由于产生与外部振荡器稳定振荡时的时钟频率具有关联的内部时钟信号，所以即便未预先规定要使用的时钟频率，也能够通过对第1及第2时钟信号进行比较，来检测第1振荡器(外部振荡器)的异常。
另外，进而优选为，在该时钟发生装置中，检测电路在特定期间内的第1及第2时钟信号的上升边缘数之差为2以上的情况下，检测第1振荡器的异常。
即便第1振荡器正常地进行动作，如果长时间使用第1振荡器，也存在第1及第2时钟信号的相位差逐渐扩大的情况。如果第1及第2时钟信号的相位差扩大，则即便第1振荡器正常地进行动作，特定期间内的上升边缘数之差也有可能最大产生1个。在该时钟发生装置中，在上升边缘数之差为2个以上的情况下，检测第1振荡器的异常。因此，即便第1及第2时钟信号的相位差扩大，也能够降低错误检测第1振荡器的异常的可能性。
另外，进而优选为，该时钟发生装置还具备检测电路，所述检测电路通过对实时信号与基于存储于存储器的信息的信号进行比较，来检测第1振荡器的异常。
在该时钟发生装置中，通过对实时信号与基于存储于存储器的信息的信号进行比较，来检测第1振荡器的异常。在该时钟发生装置中，将用来产生与外部振荡器稳定振荡时的时钟频率具有关联的内部时钟信号的信息存储于存储器。在实时信号与基于存储于存储器的信息的信号具有假定以上之差的情况下，第1振荡器产生异常的可能性较高。因此，根据该时钟发生装置，能够通过对实时信号与基于存储于存储器的信息的信号进行比较，来检测第1振荡器的异常。
另外，进而优选为，该时钟发生装置在利用检测电路检测出第1振荡器的异常的情况下，代替第1时钟信号而输出第2时钟信号。
因此，根据该时钟发生装置，即便检测出第1振荡器的异常，也能够通过使用利用第2振荡器所产生的第2时钟信号，使具备该时钟发生装置的电子电路等进行动作。
另外，优选为，在该时钟发生装置中，所述信息一旦存储到存储器则被固定。
另外，优选为，在该时钟发生装置中，存储器为OTPROM(One Time ProgrammableRead Only Memory，一次性可编程只读存储器)。
另外，优选为，第1及第2时钟信号的频率相同。
[发明的效果]
根据本发明，能够提供一种时钟发生装置，在未预先规定外部振荡器的时钟频率的情况下，能够产生与外部振荡器的时钟频率具有关联的频率的内部时钟信号。
附图说明
图1是应用实施方式1的电子电路的***的构成图。
图2是用来对利用检测电路所进行的外部振荡器的异常检测方法的一例进行说明的图。
图3是用来对外部振荡器的异常检测顺序的具体例进行说明的时序图。
图4是实施方式2的电子电路的构成图。
图5是应用作为其他实施方式中的第1例的电子电路的***的构成图。
图6是表示作为其他实施方式中的第2例的电子电路的构成图。
具体实施方式
以下，对本发明的实施方式，一边参照附图一边详细地进行说明。此外，对图中相同或相当的部分标注相同的符号，且不重复其说明。
(实施方式1)
[***构成]
图1是应用实施方式1的电子电路100的***1(例如，电气设备)的构成图。参照图1，***1具备电子电路100、外部振荡器200、及微型计算机300。电子电路100在外部振荡器200正常动作时，与由外部振荡器200产生的时钟信号(以下，也称为“外部时钟信号”)同步地执行处理，并视需要与微型计算机300进行通讯。
微型计算机300包含例如未图示的CPU(Central Processing Unit，中央处理器)及内部存储器。微型计算机300是通过按照存储于内部存储器(未图示)的程序执行处理，而实现***1的主要功能。微型计算机300连接于电子电路100，且视需要与电子电路100进行通讯。
外部振荡器200包含压电振子210、及电容器C1、C2。压电振子210的一端连接于端子XTIN。在压电振子210的一端与地线GND之间，连接电容器C1。压电振子210的另一端连接于端子XTOUT。在压电振子210的另一端与地线GND之间，连接电容器C2。外部振荡器200在压电振子210稳定振荡时，产生与压电振子210的特性对应的频率的时钟信号(外部时钟信号XIN)。外部振荡器200的振荡频率可根据使用电子电路100的***的规格而适当选择。作为压电振子210，例如可使用晶体振子或陶瓷振子。因此，外部振荡器200的频率精度相对较高，例如为30ppm以下。
电子电路100为半导体集成电路。电子电路100包含时钟发生装置105、逻辑电路160、模拟电路170、及I/O(Input/Output)电路180。时钟发生装置105包含振荡电路110、PLL电路120、存储部130、检测电路140、及复用器150。
振荡电路110包含AND(与)电路112、NAND(与非)电路114、及电阻R1。AND电路112具有两个输入端子，一输入端子通过端子XTIN而连接于压电振子210的一端。AND电路112的另一输入端子构成为能够输入使能信号EN。AND电路112的输出端子连接于PLL电路120、检测电路140、及复用器150。
NAND电路114具有两个输入端子，一输入端子通过端子XTIN而连接于压电振子210的一端。NAND电路114的另一输入端子构成为能够输入使能信号EN。NAND电路114的输出端子通过端子XTOUT而连接于压电振子210的另一端。电阻R1连接于端子XTIN与XTOUT之间。
于在利用未图示的电源所进行的对外部振荡器200的电力供给开始后，使能信号EN为断开状态的情况下，AND电路112不管另一输入端子的状态如何均输出断开状态的信号OSC_XIN(输出“低信号”)。在该情况下，NAND电路114输出接通状态的信号XOUT(输出“高信号”)。
如果使能信号EN变成接通状态，则AND电路112将与外部时钟信号XIN相同的外部时钟信号OSC_XIN输出到PLL电路120、检测电路140及复用器150。在该情况下，NAND电路114将使外部时钟信号XIN反转所得的时钟信号XOUT通过端子XTOUT反馈到压电振子210。此外，振荡电路110的构成并不限定于此。例如，振荡电路110也可利用逆变器等而实现。总而言之，振荡电路110只要能够发生时钟信号则可为任意构成。
PLL电路120包含相位比较器121、低通滤波器122、电压控制振荡器(VCO：Voltage-Controlled Oscillator)123、及分频器124、125。PLL电路120基于从振荡电路110输入的外部时钟信号OSC_XIN，产生与外部时钟信号相同频率的时钟信号(以下，也称为“内部时钟信号”)OSC_INT。PLL电路120将内部时钟信号OSC_INT输出到检测电路140及复用器150。
相位比较器121将分频器124的输出信号与外部时钟信号OSC_XIN的相位差转换成电压并输出到低通滤波器122。低通滤波器122使相位比较器121的输出平滑化，将像可消除分频器124的输出信号与外部时钟信号OSC_XIN的相位差那样的电压输出到电压控制振荡器123及存储部130。低通滤波器122的输出信号也可以说是利用外部时钟信号OSC_XIN实时产生的实时信号(电压信号)。
电压控制振荡器123是利用施加电压设定振荡频率的振荡器。电压控制振荡器123例如包含硅。因此，电压控制振荡器123的频率精度低于外部振荡器200(如上所述，例如包含晶体或陶瓷)。在电压控制振荡器123中，基于低通滤波器122的输出电压(实时信号)，产生像可消除分频器124的输出信号与外部时钟信号OSC_XIN的相位差那样的时钟信号。例如，在电压控制振荡器123中，在***1的出厂检验时(***1的准确的动作得以保障的时机)，产生时钟信号。
电压控制振荡器123包含例如开关126。开关126使电压控制振荡器123的电连接目标在低通滤波器122与D/A转换器136之间切换。关于详细情况在下文叙述，如果在低通滤波器122的输出电压稳定之后存储部130存储表示来自低通滤波器122的输入电压的信息，则开关126的连接目标从低通滤波器122切换成D/A转换器136。也就是说，向电压控制振荡器123的输入信号从低通滤波器122的输出信号切换成存储部130的输出信号。然后，电压控制振荡器123基于从存储部130输入的锁定电压产生时钟信号。也就是说，利用从存储部130输入的锁定电压、电压控制振荡器123、及分频期125，产生内部时钟信号OSC_INT。此外，由于利用分频器124使频率变成1/N倍，所以在电压控制振荡器123中，产生具有外部时钟信号OSC_XIN的N倍频率的时钟信号。
分频期125使利用电压控制振荡器123所产生的时钟信号的频率变成1/N倍。由此，产生与外部时钟信号相同频率的内部时钟信号OSC_INT。所产生的内部时钟信号OSC_INT被输出到检测电路140及复用器150。
存储部130包含A/D转换器(ADC(Analog to Digital Converter，模数转换器))132、存储器134、及D/A转换器(DAC(Digital to Analog Converter，数模转换器))136。A/D转换器132是将模拟信号转换成数字信号的电子电路。A/D转换器132从低通滤波器122接收电压的输入。A/D转换器132将来自低通滤波器122的输入电压(电压控制振荡器123的施加电压)转换成数字信号，并输出到存储器134。
存储器134为非易失性存储器，例如由闪速存储器或OTPROM(One TimeProgrammable Read Only Memory)构成。存储器134按照来自逻辑电路160的指示，存储表示来自低通滤波器122的输入电压(电压控制振荡器123的施加电压)的数字信号(以下，也称为“电压信息”)。
例如，逻辑电路160接收来自微型计算机300的指示，指示存储部130将电压信息存储到存储器134。微型计算机300例如在与电子电路100的通讯正常地开始的情况下，判定为外部振荡器200及PLL电路120变成稳定振荡状态，然后，指示逻辑电路160将电压信息存储到存储器134。由此，存储器134能够存储外部振荡器200稳定振荡时的电压信息(表示低通滤波器122的输出电压的信息)。另外，电压信息优选为一旦存储到存储器134，则以无法变更的方式加以固定。例如，如果在出厂检验时等***1的准确的动作得以保障时将存储于存储器134的电压信息固定，则以后基于所固定的电压信息决定内部时钟信号OSC_INT的频率。在该情况下，内部时钟信号OSC_INT以与外部时钟信号OSC_XIN相同的频率被固定。
D/A转换器136是将数字信号转换成模拟信号的电子电路。D/A转换器136将存储于存储器134的电压信息转换成输出电压，并输出到电压控制振荡器123。一旦电压信息被存储到存储器134，则电压控制振荡器123以后不管来自低通滤波器122的输入如何，均基于存储于存储器134的电压信息，产生时钟信号。
也就是说，如果在外部振荡器200稳定振荡时存储器134存储电压信息，则即便以后外部振荡器200产生故障，PLL电路120也能够利用输入的锁定电压、电压控制振荡器123、及分频期125，产生与外部振荡器200稳定振荡时的外部时钟信号相同频率的内部时钟信号。
检测电路140包含计数器及比较器(未图示)。检测电路140从振荡电路110接收外部时钟信号OSC_XIN的输入，从PLL电路120接收内部时钟信号OSC_INT的输入。检测电路140通过对外部时钟信号OSC_XIN与内部时钟信号OSC_INT进行比较，来检测外部振荡器200的异常。
如果检测到外部振荡器200的异常，则检测电路140将用来通知外部振荡器200产生异常的意旨的信号(以下，也称为“异常通知信号”)AB1设为接通状态，并输出到复用器150及逻辑电路160。如果逻辑电路160接收到接通状态的异常通知信号AB1的输入，则将接通状态的异常通知信号AB2输出到微型计算机300。由此，微型计算机300能够识别外部振荡器200产生异常的意旨。关于检测电路140，随后详细地进行说明。
复用器150根据从检测电路140输入的异常通知信号AB1是接通状态(异常)还是断开状态(正常)，而切换输出到逻辑电路160的时钟信号。也就是说，复用器150在从检测电路140输入的异常通知信号AB1为断开状态(正常)时，将外部时钟信号OSC_XIN输出到逻辑电路160，另一方面，在从检测电路140输入的异常通知信号AB1为接通状态(异常)时，将内部时钟信号OSC_INT输出到逻辑电路160。由此，即便外部振荡器200产生异常，逻辑电路160也能够与内部时钟信号OSC_INT同步地继续进行处理。
逻辑电路160与从复用器150输入的时钟信号(在外部振荡器200正常动作时为外部时钟信号OSC_XIN)同步地执行处理。逻辑电路160为了实现电子电路100的功能而控制模拟电路170，或者通过I/O电路180而与微型计算机300进行通讯。
模拟电路170是用来实现电子电路100的功能的电子电路。模拟电路170可根据电子电路100的功能而适当设置。I/O电路180是用来实现电子电路100与微型计算机300的通讯的接口电路。作为I/O电路180，可采用公知的各种接口电路。
[外部振荡器的异常检测]
为了在外部振荡器200异常时使用PLL电路120使电子电路100进行动作，必须使外部振荡器200的时钟频率与PLL电路120的时钟频率具有关联。
如上所述那样，在时钟发生装置105中，利用PLL电路120产生与外部振荡器200稳定振荡时的外部时钟信号OSC_XIN相同频率的内部时钟信号OSC_INT。因此，如果在外部振荡器200产生异常(故障等)的情况下，逻辑电路160同步的时钟信号从外部时钟信号OSC_XIN切换成内部时钟信号OSC_INT，则电子电路100在外部振荡器200发生异常时也能够继续进行最低限度的动作。为了在外部振荡器200发生异常时切换时钟信号，时钟发生装置105首先必须检测到外部振荡器200产生异常。
假设在为特定的***内使用电子电路100的专用品的情况下，能够预先特定出电子电路100的动作所必需的时钟频率。因此，例如，能够通过检测利用外部振荡器产生的时钟信号的低信号期间及高信号期间是否正常，来检测外部振荡器的异常。
然而，如上所述那样，外部振荡器200的振荡频率可根据使用电子电路100的***的规格而适当选择。因此，在电子电路100出厂时无法特定出外部振荡器200的振荡频率(使用的时钟频率)。因此，无法通过所述方法检测外部振荡器200的异常。
在时钟发生装置105中，检测电路140检测外部振荡器200的异常。利用PLL电路120产生的内部时钟信号OSC_INT的时钟频率与外部振荡器200稳定振荡时的外部时钟信号OSC_XIN的时钟频率相同。因此，在外部时钟信号OSC_XIN与内部时钟信号OSC_INT之间时钟频率之差较大的情况下，外部振荡器200产生异常的可能性较高。
因此，检测电路140通过对从振荡电路110输入的外部时钟信号OSC_XIN、与从PLL电路120输入的内部时钟信号OSC_INT进行比较，来检测外部振荡器200的异常。此外，利用检测电路140所进行的外部振荡器200的异常有无的判定与存储器134的电压信息的存储时机同样，是在外部振荡器200及PLL电路120变成稳定振荡状态之后，按照来自逻辑电路160的指示开始。
接着，对利用检测电路140所进行的外部振荡器200的异常检测方法的具体例进行说明。例如，检测电路140通过对特定期间内的外部时钟信号OSC_XIN及内部时钟信号OSC_INT的上升边缘数进行比较，来检测外部振荡器200的异常。更具体而言，检测电路140在特定期间内的外部时钟信号OSC_XIN及内部时钟信号OSC_INT的上升边缘数之差为2以上的情况下，检测外部振荡器200的异常。另一方面，在特定期间内的外部时钟信号OSC_XIN及内部时钟信号OSC_INT的上升边缘数之差为1以下的情况下，检测电路140判定为外部振荡器200正常。
对在上升边缘数之差为2以上的情况下才检测外部振荡器200的异常的理由进行说明。即便外部振荡器200正常地进行动作，如果长时间使用外部振荡器200，则外部时钟信号OSC_XIN与内部时钟信号OSC_INT的相位差也会扩大。如果该相位差扩大，则即便外部振荡器200正常地进行动作，特定期间内的上升边缘数之差也有可能最大产生1个。此外，由于相位差的最大为1周期，所以即便产生上升边缘数之差，只要外部振荡器200正常，则不会发生上升边缘数之差超过1的情况。因此，在时钟发生装置105中，在上升边缘数之差为2个以上的情况下，才检测外部振荡器200的异常。因此，即便外部时钟信号OSC_XIN与内部时钟信号OSC_INT的相位差扩大，也能够降低错误检测外部振荡器200的异常的可能性。
图2是用来对利用检测电路140所进行的外部振荡器200的异常检测方法的一例进行说明的图。参照图2，横轴表示时间，纵轴从上方起表示外部时钟信号OSC_XIN的一例、内部时钟信号OSC_INT的一例、用来检测外部振荡器200的异常的检测窗口(特定期间)的一例、及检测结果。
在该例中，在从自异常检测时机回溯1.5时钟周期的时点起到异常检测时机为止的期间内(特定期间内)的外部时钟信号OSC_XIN及内部时钟信号OSC_INT的上升边缘数之差为2以上的情况下，检测外部振荡器200的异常。此外，特定期间是根据***1的规格通过从微型计算机300接收指示而设定。
时刻t3的异常检测是基于检测窗口A1(时刻t1～t3)的期间内的、外部时钟信号OSC_XIN及内部时钟信号OSC_INT的上升边缘数之差而进行。检测窗口A1所包含的外部时钟信号OSC_XIN的上升边缘数为2，检测窗口A1所包含的内部时钟信号OSC_INT的上升边缘数也为2。因此，其差为0(＜2)，所以外部振荡器200被判定为正常(图中利用“圆圈”表示)。
时刻t5的异常检测是使用检测窗口B1(时刻t2～t5)而进行。检测窗口B1所包含的外部时钟信号OSC_XIN的上升边缘数为1，检测窗口B1所包含的内部时钟信号OSC_INT的上升边缘数为2。因此，其差为1(＜2)，所以外部振荡器200被判定为正常。
时刻t6的异常检测是使用检测窗口C1(时刻t4～t6)而进行。检测窗口C1所包含的外部时钟信号OSC_XIN的上升边缘数为0，检测窗口C1所包含的内部时钟信号OSC_INT的上升边缘数为2。因此，其差为2(≧2)，所以检测出外部振荡器200的异常(图中利用“叉号”表示)。
如上所述，在本实施方式1的时钟发生装置105中，利用PLL电路120产生与外部振荡器200稳定振荡时的外部时钟信号OSC_XIN相同频率的内部时钟信号OSC_INT。根据该时钟发生装置105，能够产生与外部振荡器200的时钟频率具有关联的内部时钟信号。
而且，在本实施方式1的时钟发生装置105中，通过对外部时钟信号及OSC_XIN与内部时钟信号OSC_INT进行比较，来检测外部振荡器200的异常。根据该时钟发生装置105，即便未预先规定电子电路100中使用的时钟频率，也能够检测外部振荡器200的异常。
[外部振荡器的异常检测顺序的具体例]
接着，对本实施方式1中的外部振荡器200的异常检测顺序的具体例进行说明。
图3是用来对外部振荡器200的异常检测顺序的具体例进行说明的时序图。参照图3，横轴表示时间，纵轴从上方起表示对外部振荡器200供给电力的电源、使能信号EN、NAND电路114的输出XOUT、AND电路112的输出OSC_XIN(外部时钟信号)、电压信息的存储指示、存储器134的存储信息、PLL电路120的输出OSC_INT(内部时钟信号)、利用检测电路140所得的检测结果、由检测电路140输出的异常通知信号AB1、由复用器150输出的***时钟SYC、及由逻辑电路160输出的异常通知信号AB2。
在时刻t11，使能信号EN为断开状态。在该状态下，如果对外部振荡器200供给电力的电源被切换成接通状态，则NAND电路114的输出XOUT始终输出高信号。
在时刻t12，如果使能信号EN被切换成接通状态，则在时刻t13，在外部时钟信号XIN表示“高”的时机，AND电路112输出“高”，在外部时钟信号XIN表示“低”的时机，AND电路112输出“低”，所以AND电路112的输出OSC_XIN开始振荡。而且，在外部时钟信号XIN表示“高”的时机，NAND电路114输出“低”，在外部时钟信号XIN表示“低”的时机，NAND电路114输出“高”，所以NAND电路114的输出XOUT以与AND电路112的输出OSC_XIN反转的状态开始振荡。
由于在时刻t13未将电压信息存储到存储器134，所以与AND电路112的输出OSC_XIN的振荡配合，PLL电路120的输出也开始振荡。而且，由于未检测到外部振荡器200的异常，所以AND电路112的输出OSC_XIN(外部时钟信号)作为***时钟SYC从复用器150被输出到逻辑电路160。
然后，如果AND电路112的输出OSC_XIN及PLL电路120的输出OSC_INT变成稳定振荡状态，电子电路100与微型计算机300的通讯正常地开始，则在时刻t14，逻辑电路160从微型计算机300接收电压信息的存储指示。然后，逻辑电路160将电压信息的存储指示输出到存储部130，在时刻t15，电压信息被存储到存储器134。另外，如果将电压信息存储到存储器134，则施加到电压控制振荡器123的电压被固定成存储于存储器134的电压，所以利用PLL电路120产生的内部时钟信号OSC_INT的时钟频率被固定。
然后，在时刻t16，利用检测电路140所进行的外部振荡器200的异常有无的判定开始。具体而言，通过对特定期间内的内部时钟信号OSC_INT及外部时钟信号OSC_XIN的上升边缘数进行比较，检测电路140判定外部振荡器200是否产生异常。
然后，在时刻t17，如果外部振荡器200产生异常，则NAND电路114及AND电路112的输出的振荡停止，与其相应地，从复用器150输出的***时钟SYC也停止。
在时刻t18，如果检测电路140检测到外部振荡器200的异常，则检测电路140将接通状态的异常通知信号AB1输出到复用器150及逻辑电路160。如果接通状态的异常通知信号AB1被输入到复用器150，则复用器150将输出的***时钟SYC从外部时钟信号OSC_XIN切换成内部时钟信号OSC_INT。由此，从复用器150输出的时钟信号以外部振荡器200稳定振荡时的时钟频率振荡。结果，电子电路100可按照内部时钟信号OSC_INT继续进行动作。另外，如果接通状态的异常通知信号AB1被输入到逻辑电路160，则逻辑电路160在时刻t19，将接通状态的异常通知信号AB2输出到微型计算机300。由此，微型计算机300可识别外部振荡器200产生异常。
像这样，在本实施方式1的时钟发生装置105中，利用PLL电路120产生与外部振荡器200稳定振荡时的外部时钟信号OSC_XIN相同频率的内部时钟信号OSC_INT。根据该时钟发生装置105，能够产生与外部振荡器200的时钟频率具有关联的内部时钟信号。
另外，在本实施方式1的时钟发生装置105中，通过对外部时钟信号OSC_XIN及内部时钟信号OSC_INT(与外部时钟信号OSC_XIN稳定振荡时相同频率的时钟信号)进行比较，来检测外部振荡器200的异常。根据该时钟发生装置105，即便未预先规定要使用的时钟频率，也能够检测外部振荡器200的异常。
(实施方式2)
在实施方式1的时钟发生装置105中，通过对特定期间内的外部时钟信号及内部时钟信号的上升边缘数进行比较，来检测外部振荡器200的异常。在本实施方式2的时钟发生装置105A中，通过对在外部振荡器稳定振荡时存储于存储器134的电压、与基于当前利用外部振荡器所产生的外部时钟信号而由低通滤波器122输出的电压进行比较，来检测外部振荡器的异常。以下，针对具备本实施方式2的时钟发生装置105A的电子电路100A，以与实施方式1的电子电路100不同的方面为中心进行说明。
图4是本实施方式2的电子电路100A的构成图。参照图4，电子电路100A具备时钟发生装置105A以代替实施方式1的电子电路100的时钟发生装置105(图1)。时钟发生装置105A具备检测电路192以代替检测电路140(图1)。
在外部振荡器(未图示)产生异常的情况下，由低通滤波器122输出的电压发生变动。例如，在外部振荡器的振荡停止的情况下，由低通滤波器122输出的电压接近于0(零)。
检测电路192通过对由低通滤波器122输出的电压(实时信号)、与由D/A转换器136输出的电压进行比较，来检测外部振荡器的异常。在存储器134中，与实施方式1同样地，存储用来实现外部振荡器稳定振荡时的时钟频率的电压信息。也就是说，从D/A转换器136输出的电压是用来实施外部振荡器稳定振荡时的时钟频率的电压。因此，在由低通滤波器122输出的电压、与由D/A转换器136输出的电压之差大于特定值的情况下，外部振荡器产生异常的可能性较高。因此，检测电路192在由低通滤波器122输出的电压、与由D/A转换器136输出的电压之差大于特定值的情况下，检测外部振荡器的异常。
此外，检测电路192在外部时钟信号OSC_XIN及内部时钟信号OSC_INT变成稳定振荡状态之后，按照来自逻辑电路160A的指示开始外部振荡器的异常有无的判定。逻辑电路160A按照来自通过I/O电路180而连接的主微型计算机(未图示)的指示，指示检测电路192开始外部振荡器的异常有无的判定。检测电路192如果检测出外部振荡器的异常，则将接通状态的异常通知信号AB1输出到复用器150及逻辑电路160A。
复用器150如果接收到接通状态的异常通知信号AB1的输入，则将输出的时钟信号SYC从外部时钟信号OSC_XIN切换成内部时钟信号OSC_INT。由此，电子电路100A即便在外部振荡器产生异常时也能够基于内部时钟信号OSC_INT继续进行动作。
另外，逻辑电路160A如果接收到接通状态的异常通知信号AB1的输入，则对通过I/O电路180而连接的主微型计算机输出接通状态的异常通知信号AB2。由此，主微型计算机能够识别外部振荡器产生异常的意旨。
像这样，在本实施方式2的时钟发生装置105A中，利用PLL电路120产生与外部振荡器稳定振荡时的外部时钟信号OSC_XIN相同频率的内部时钟信号OSC_INT。根据该时钟发生装置105A，即便未预先规定要使用的时钟频率，也能够检测外部振荡器200的异常。
另外，在本实施方式2的时钟发生装置105A中，通过对在外部振荡器稳定振荡时存储于存储器134的电压、与基于当前利用外部振荡器所产生的外部时钟信号而由低通滤波器122输出的电压进行比较，来检测外部振荡器的异常。根据该时钟发生装置105A，即便未预先规定要使用的时钟频率，也能够检测外部振荡器的异常。
(其他实施方式)
如上所述，作为本发明的实施方式，对实施方式1、2进行了说明。然而，本发明未必限定于本实施方式1、2。于此，对其他实施方式的一例进行说明。
在实施方式1、2中，PLL电路120产生与外部时钟信号OSC_XIN相同频率的内部时钟信号OSC_INT。然而，利用PLL电路120所产生的内部时钟信号OSC_INT无需为与外部时钟信号OSC_XIN完全相同的频率。例如，也可具有少许频率之差。只要能够预先特定出利用PLL电路120产生的内部时钟信号与外部时钟信号的相关关系，则检测电路140即便在内部时钟信号与外部时钟信号之间具有少许频率之差时，也能够通过在考虑其相关关系的基础上对内部时钟信号与外部时钟信号进行比较，来检测外部振荡器的异常。
另外，在实施方式1、2中，逻辑电路160及160A按照来自主微型计算机的指示，指示存储器134存储电压信息。然而，存储器134存储电压信息的触发不限定于来自主微型计算机的指示。例如，也可另外设置计时器。在该情况下，例如，预先规定在外部振荡器200的振荡开始后，外部时钟信号及内部时钟信号的振荡将要稳定的时间。而且，也可在外部振荡器200的振荡开始后，在利用计时器计时到预先规定的时间的时机，使存储器134存储电压信息。
另外，在实施方式1、2中，电压控制振荡器123包含开关126。然而，开关126未必包含于电压控制振荡器123。例如，也可设为如下构成，即，在振荡电路110与电压控制振荡器123之间的路径、及存储器134与电压控制振荡器123之间的路径设置开关。在该情况下，在将电压信息存储于存储器134之前，将设置于振荡电路110与电压控制振荡器123之间的路径的开关设为接通状态，将设置于存储器134与电压控制振荡器123之间的路径的开关设为断开状态。另一方面，在将电压信息存储于存储器134之后，将设置于振荡电路110与电压控制振荡器123之间的路径的开关设为断开状态，将设置于存储器134与电压控制振荡器123之间的路径的开关设为接通状态。
另外，在实施方式1、2中，振荡电路110包含于电子电路100、100A。然而，振荡电路110未必包含于电子电路100、100A。例如，振荡电路110也可设置于电子电路100、100A的外部。
图5是应用作为其他实施方式中的第1例的电子电路的***的构成图。参照图5，***1B所包含的电子电路100B与实施方式1中的电子电路100相比，不包含振荡电路110B。振荡电路110B设置于电子电路100B的外部。在该情况下，由外部的振荡电路110B所产生的外部时钟信号被用于时钟发生装置105B。
图6是表示作为其他实施方式中的第2例的电子电路的构成图。参照图6，电子电路100C与实施方式2中的电子电路100A相比，不包含振荡电路110C。振荡电路110C设置于电子电路100C的外部。在该情况下，由外部的振荡电路110C所产生的外部时钟信号被用于时钟发生装置105C。
另外，在实施方式1中，关于对内部时钟信号与外部时钟信号进行比较时的检测窗口的尺寸(特定期间)，例示了1.5时钟周期。然而，检测窗口的尺寸并不限定于此。例如，检测窗口的尺寸也可为10或100或1000时钟周期。在任一情况下，检测电路140均在特定期间内的内部时钟信号及外部时钟信号的上升边缘数之差为2以上的情况下，检测外部振荡器200的异常。
另外，在实施方式1中，检测电路140通过每次对外部时钟信号及内部时钟信号所包含的上升边缘数进行比较来检测外部振荡器200的异常。然而，与外部时钟信号所包含的上升边缘数进行比较的对象并不限定于此。例如，也可在向存储器134存储电压信息后，事先算出特定期间内内部时钟信号所包含的上升边缘数的期望值，检测电路140通过对外部时钟信号所包含的上升边缘数、与事先算出的期望值进行比较来检测外部振荡器200的异常。由此，无需每次进行内部时钟信号所包含的上升边缘数的计数，从而能够简化处理。
另外，作为实施方式1中的***1或应用实施方式2的电子电路100A的***，可假定产业机械、医疗设备、车辆等电气设备。
此外，在所述中，时钟发生装置105、105A对应于本发明中的“时钟发生装置”的一实施例，电子电路100、100A对应于本发明中的“电子电路”的一实施例，外部振荡器200对应于本发明中的“第1振荡器”的一实施例。PLL电路120对应于本发明中的“第2振荡器”的一实施例，存储器134对应于本发明中的“存储器”的一实施例，检测电路140、192对应于本发明中的“检测电路”的一实施例。
应认为此次揭示的实施方式在所有方面为例示而并非限制性者。本发明的范围并非通过所述说明来表示，而是通过权利要求书来表示，并意图包含与权利要求书均等的意义及范围内的所有变更。
[符号的说明]
1 ***
100、100A 电子电路
105、105A 时钟发生装置
110 振荡电路
112 AND电路
114 NAND电路
120 PLL电路
121 相位比较器
122 低通滤波器
123 电压控制振荡器
124、125 分频器
126 开关
130 存储部
132 A/D转换器
134 存储器
136 D/A转换器
140、192 检测电路
150 复用器
160、160A 逻辑电路
170 模拟电路
180 I/O电路
200 外部振荡器
300 微型计算机

Claims (18)

1.一种时钟发生装置，是使用伴随设置于外部的第1振荡器的振荡而发生的第1时钟信号的时钟发生装置，且具备：
存储器，以在特定的时机存储与所述第1时钟信号的频率相关的信息的方式构成；及
第2振荡器，基于存储于所述存储器的所述信息，发生与所述第1时钟信号具有关联的第2时钟信号。
2.根据权利要求1所述的时钟发生装置，其中
所述特定的时机为所述第1振荡器稳定振荡时。
3.根据权利要求1或2所述的时钟发生装置，其中
所述特定的时机是从所述时钟发生装置的外部的微型计算机接收到指示的时机。
4.根据权利要求1或2所述的时钟发生装置，其
还具备计时器；且
所述特定的时机是所述计时器计时到预先规定的时间的时机。
5.根据权利要求1或2所述的时钟发生装置，其
输出所述第1及第2时钟信号中的任一者。
6.根据权利要求1或2所述的时钟发生装置，其中
所述第2振荡器为包含电压控制振荡器的PLL(Phase Locked Loop)电路，且
所述信息是表示为了发生具有与所述第1时钟信号的频率对应的频率的信号而施加到所述电压控制振荡器的电压的信息。
7.根据权利要求6所述的时钟发生装置，其中
所述电压控制振荡器是
在所述信息存储于所述存储器之前，基于利用所述第1时钟信号实时产生的实时信号发生第3时钟信号；且
在所述信息存储于所述存储器之后，基于所述信息发生所述第2时钟信号。
8.根据权利要求7所述的时钟发生装置，其中
所述实时信号是利用所述第1时钟信号实时产生的电压信号。
9.根据权利要求1或2所述的时钟发生装置，其
还具备检测电路，所述检测电路通过对所述第1及第2时钟信号进行比较，来检测所述第1振荡器的异常。
10.根据权利要求9所述的时钟发生装置，其中
所述检测电路在特定期间内的所述第1及第2时钟信号的上升边缘数之差为2以上的情况下，检测所述第1振荡器的异常。
11.根据权利要求7所述的时钟发生装置，其
还具备检测电路，所述检测电路通过对所述实时信号与基于所述信息的信号进行比较，来检测所述第1振荡器的异常。
12.根据权利要求9所述的时钟发生装置，其中
在由所述检测电路检测到所述第1振荡器的异常的情况下，代替所述第1时钟信号而输出所述第2时钟信号。
13.根据权利要求1或2所述的时钟发生装置，其中
所述信息一旦存储到所述存储器则被固定。
14.根据权利要求1或2所述的时钟发生装置，其中
所述存储器为OTPROM(One Time Programmable Read Only Memory)。
15.根据权利要求1或2所述的时钟发生装置，其中
所述第1及第2时钟信号的频率相同。
16.一种电子电路，具备：
根据权利要求1至15中任一项所述的时钟发生装置；
逻辑电路，与从所述时钟发生装置输出的所述第1或第2时钟信号同步地执行处理；以及
模拟电路及I/O电路，分别与所述逻辑电路连接。
17.一种集成电路，集成着根据权利要求1至15中任一项所述的时钟发生装置。
18.一种电气设备，搭载着根据权利要求1至15中任一项所述的时钟发生装置。
CN201710223491.XA 2016-04-19 2017-04-07 时钟发生装置、电子电路、集成电路、及电气设备 Pending CN107305405A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-083753 2016-04-19
JP2016083753A JP2017194789A (ja) 2016-04-19 2016-04-19 クロック発生装置、電子回路、集積回路、及び電気機器

Publications (1)

Publication Number Publication Date
CN107305405A true CN107305405A (zh) 2017-10-31

Family

ID=60038613

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710223491.XA Pending CN107305405A (zh) 2016-04-19 2017-04-07 时钟发生装置、电子电路、集成电路、及电气设备

Country Status (3)

Country Link
US (1) US10491225B2 (zh)
JP (1) JP2017194789A (zh)
CN (1) CN107305405A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110035254A (zh) * 2018-01-12 2019-07-19 哉英电子股份有限公司 视频信号接收装置及视频信号收发***
CN111726469A (zh) * 2019-03-22 2020-09-29 株式会社理光 数据处理装置及方法、图像读取装置、图像形成装置
WO2022077987A1 (zh) * 2020-10-12 2022-04-21 中兴通讯股份有限公司 时钟同步电路、控制方法、印刷电路板及通讯设备
CN114637370A (zh) * 2022-03-25 2022-06-17 北京中科飞鸿科技股份有限公司 内外不同频率参考时钟信号切换电路、装置及方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020010208A (ja) 2018-07-10 2020-01-16 セイコーエプソン株式会社 発振器、電子機器及び移動体
JP2020010207A (ja) * 2018-07-10 2020-01-16 セイコーエプソン株式会社 発振器、電子機器及び移動体
JP2021097272A (ja) * 2019-12-13 2021-06-24 株式会社リコー データ処理装置、画像読取装置、画像形成装置及びデータ処理方法
WO2021165459A1 (de) 2020-02-20 2021-08-26 2Pi-Labs Gmbh Referenzoszillatoranordnung, radarsystem und synchronisationsverfahren
DE102021126384A1 (de) * 2021-10-12 2023-04-13 Infineon Technologies Ag Mikrocontroller und Verfahren zum Initialisieren eines Mikrocontrollers

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471176A (en) * 1994-06-07 1995-11-28 Quantum Corporation Glitchless frequency-adjustable ring oscillator
US6209071B1 (en) * 1996-05-07 2001-03-27 Rambus Inc. Asynchronous request/synchronous data dynamic random access memory
CN1584774A (zh) * 2003-07-30 2005-02-23 株式会社瑞萨科技 半导体集成电路
CN101026377A (zh) * 2006-02-20 2007-08-29 日本电气株式会社 时钟产生电路
CN101490960A (zh) * 2006-12-26 2009-07-22 日本电波工业株式会社 振荡频率控制电路
CN101645718A (zh) * 2008-08-07 2010-02-10 中兴通讯股份有限公司 时钟保持方法和装置
CN101911496A (zh) * 2007-12-25 2010-12-08 日本电波工业株式会社 振荡频率控制电路
CN102291122A (zh) * 2010-06-17 2011-12-21 中兴通讯股份有限公司 一种控制晶振输出时钟的方法及装置
CN104079755A (zh) * 2013-03-29 2014-10-01 京瓷办公信息***株式会社 半导体集成电路、信息处理装置以及图像形成装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338710A (ja) * 2001-11-02 2003-11-28 Seiko Epson Corp 発振器およびこれを用いた電子機器
TWI289977B (en) * 2003-09-17 2007-11-11 Genesys Logic Inc Frequency lock method for ultra-wide band, and the associated devices thereof
JP2008154199A (ja) 2006-11-24 2008-07-03 Matsushita Electric Ind Co Ltd クロック制御回路
JP2010003199A (ja) 2008-06-23 2010-01-07 Renesas Technology Corp 半導体集積回路装置
JP5517668B2 (ja) * 2010-02-19 2014-06-11 キヤノン株式会社 通信装置、撮像装置及びそれらの制御方法、プログラム並びに記憶媒体
JP2013243606A (ja) * 2012-05-22 2013-12-05 Seiko Epson Corp 温度情報生成回路、発振器、電子機器、温度補償システム及び電子部品の温度補償方法
JP2015088930A (ja) * 2013-10-30 2015-05-07 セイコーエプソン株式会社 発振回路、発振器、発振器の製造方法、電子機器及び移動体
JP6376322B2 (ja) 2013-11-21 2018-08-22 セイコーエプソン株式会社 信号供給回路、電子機器および移動体
US10171090B2 (en) * 2015-03-27 2019-01-01 Seiko Epson Corporation Oscillator, electronic apparatus, and moving object
JP6726844B2 (ja) * 2015-04-13 2020-07-22 パナソニックＩｐマネジメント株式会社 駆動回路、物理量センサ及び電子機器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471176A (en) * 1994-06-07 1995-11-28 Quantum Corporation Glitchless frequency-adjustable ring oscillator
US6209071B1 (en) * 1996-05-07 2001-03-27 Rambus Inc. Asynchronous request/synchronous data dynamic random access memory
CN1584774A (zh) * 2003-07-30 2005-02-23 株式会社瑞萨科技 半导体集成电路
CN101026377A (zh) * 2006-02-20 2007-08-29 日本电气株式会社 时钟产生电路
CN101490960A (zh) * 2006-12-26 2009-07-22 日本电波工业株式会社 振荡频率控制电路
CN101911496A (zh) * 2007-12-25 2010-12-08 日本电波工业株式会社 振荡频率控制电路
CN101645718A (zh) * 2008-08-07 2010-02-10 中兴通讯股份有限公司 时钟保持方法和装置
CN102291122A (zh) * 2010-06-17 2011-12-21 中兴通讯股份有限公司 一种控制晶振输出时钟的方法及装置
CN104079755A (zh) * 2013-03-29 2014-10-01 京瓷办公信息***株式会社 半导体集成电路、信息处理装置以及图像形成装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110035254A (zh) * 2018-01-12 2019-07-19 哉英电子股份有限公司 视频信号接收装置及视频信号收发***
US11825224B2 (en) 2018-01-12 2023-11-21 Thine Electronics, Inc. Video signal receiver and video signal transmission and reception system
CN111726469A (zh) * 2019-03-22 2020-09-29 株式会社理光 数据处理装置及方法、图像读取装置、图像形成装置
US11429141B2 (en) 2019-03-22 2022-08-30 Ricoh Company, Ltd. Data processing device, image reading apparatus, image forming apparatus, and data processing method
CN111726469B (zh) * 2019-03-22 2023-01-13 株式会社理光 数据处理装置及方法、图像读取装置、图像形成装置
WO2022077987A1 (zh) * 2020-10-12 2022-04-21 中兴通讯股份有限公司 时钟同步电路、控制方法、印刷电路板及通讯设备
CN114637370A (zh) * 2022-03-25 2022-06-17 北京中科飞鸿科技股份有限公司 内外不同频率参考时钟信号切换电路、装置及方法
CN114637370B (zh) * 2022-03-25 2024-02-20 北京中科飞鸿科技股份有限公司 内外不同频率参考时钟信号切换电路、装置及方法

Also Published As

Publication number Publication date
US20170302285A1 (en) 2017-10-19
US10491225B2 (en) 2019-11-26
JP2017194789A (ja) 2017-10-26

Similar Documents

Publication Publication Date Title
CN107305405A (zh) 时钟发生装置、电子电路、集成电路、及电气设备
US5574408A (en) Oscillator circuit having a memory that stores the characteristic information of the individual oscillator crystal
CN107040243A (zh) 低频精密振荡器
US7529961B2 (en) Semiconductor device with clock failure detection circuitry
CN108334158A (zh) 电路装置、实时时钟装置、电子设备、移动体和验证方法
CN108345807A (zh) 电路装置、振荡器件、物理量测量装置、电子设备和移动体
CN107483016A (zh) 温度补偿型振荡电路、振荡器及其制造方法、电子设备、移动体
JP2004234659A (ja) ユニバーサルシリアルバスダウンストリーム受信信号を使用してクロック合成を行うための方法及び装置
CN111642139B (zh) 频率调节器及其频率调节方法、电子设备
US8022738B2 (en) Apparatus and method for detecting the loss of an input clock signal for a phase-locked loop
CN101924552B (zh) Pll电路
CN108345352A (zh) 电路装置、振荡器件、物理量测定装置、电子设备以及移动体
CN107306125A (zh) 信号生成电路以及信号生成方法
CN104601146B (zh) 时钟生成装置、电子设备、移动体及时钟生成方法
CN103973266B (zh) 振荡器校正电路与方法以及集成电路
CN103947115B (zh) 基于振荡器的锁频环
CN114070267A (zh) 数字指纹生成电路、生成方法和电子设备
EP1892837A1 (en) Clock supply circuit and clock supply method
CN104579171A (zh) 振荡电路、振荡器、电子设备以及移动体
US6894580B2 (en) Filter tuner system and method
CN104467822A (zh) 振荡装置
CN103259538B (zh) 具有防骇功能的芯片及其控制方法
CN102638260B (zh) 减少数字控制振荡器的输出信号中的信号边沿抖动的方法和装置
CN106797198A (zh) 振荡装置及振荡装置的制造方法
CN111642138A (zh) 锁频环、电子设备和频率生成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171031

RJ01 Rejection of invention patent application after publication