CN107275305A - 一种qfn芯片 - Google Patents

一种qfn芯片 Download PDF

Info

Publication number
CN107275305A
CN107275305A CN201710570519.7A CN201710570519A CN107275305A CN 107275305 A CN107275305 A CN 107275305A CN 201710570519 A CN201710570519 A CN 201710570519A CN 107275305 A CN107275305 A CN 107275305A
Authority
CN
China
Prior art keywords
tin groove
tin
groove
pad
led
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710570519.7A
Other languages
English (en)
Other versions
CN107275305B (zh
Inventor
于浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201710570519.7A priority Critical patent/CN107275305B/zh
Publication of CN107275305A publication Critical patent/CN107275305A/zh
Application granted granted Critical
Publication of CN107275305B publication Critical patent/CN107275305B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14133—Square or rectangular array with a staggered arrangement, e.g. depopulated array

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明公开了一种QFN芯片，包括芯片本体，芯片本体上设有焊盘，焊盘上设有多条横向导锡凹槽和多条纵向导锡凹槽，横向导锡凹槽和纵向导锡凹槽均相互交叉设置并相互连通。首先在电路板上的焊盘上刷锡膏，之后将该芯片本体移动至电路板上，进而芯片本体上的焊盘与电路板上的焊盘通过锡膏便沾在了一起，之后进行加热，锡膏融化并实现焊接；在上述过程中，横向导锡凹槽和纵向导锡凹槽将焊盘分割成多个小块，便于锡膏被加热后的流动，提高了锡膏在两焊盘上的覆盖面积；同时，横向导锡凹槽和纵向导锡凹槽为锡膏提供了流动路径，有助于增大焊接面积和锡膏在两焊盘上的覆盖率，从而增加了焊接强度，焊接质量和产品品质也得到了有效提高。

Description

一种QFN芯片
技术领域
本发明涉及QFN封装技术领域，尤其涉及一种QFN芯片。
背景技术
目前，电子零件的集成度越来越高，越来越多的电子零件采用集成度较高的IC(integrated circuit集成电路)设计。通常在服务器***或者个人电脑中都是主板设计，使用集成度较高的IC数量非常多。但是，由于主板上的空间有限，ESD(Electro-Staticdischarge静电释放)的风险也比较高，采用pin(针脚)的封装方式逐渐被淘汰。
现阶段，最常用是QFN封装(Quad Flat No-lead Package方形扁平无引脚封装)，QFN封装的具体方式是：电路板和QFN芯片上均设有焊盘(铜箔)，两个焊盘焊接在一起实现QFN封装。但是，在生产过程中，由于两焊盘焊接的表面均是一个截面积较大的平面，在焊接时，锡膏在两焊盘上的覆盖面积不达标，进而导致两焊盘的接触面积小(两焊盘的接触是通过锡膏来实现的)，造成焊接不良的情况发生，大大影响了焊接质量和产品品质。
发明内容
本发明实施例的目的在于提供一种QFN芯片，达到提高焊接质量和产品品质的目的。
为解决上述技术问题，本发明实施例的技术方案是：一种QFN芯片，包括芯片本体，所述芯片本体上设有焊盘，所述焊盘上设有多条横向导锡凹槽和多条纵向导锡凹槽，所述横向导锡凹槽和所述纵向导锡凹槽均相互交叉设置并相互连通。
作为一种改进，所有所述横向导锡凹槽和所有所述纵向导锡凹槽均相互垂直设置。
作为进一步的改进，所有所述横向导锡凹槽在所述焊盘的宽度方向上阵列设置；所有所述纵向导锡凹槽在所述焊盘的长度方向上阵列设置。
作为再进一步的改进，相邻两所述横向导锡凹槽之间的距离等于相邻两所述纵向导锡凹槽之间的距离。
作为又进一步的改进，所述横向导锡凹槽和所述纵向导锡凹槽均为欧米伽凹槽。
作为又进一步的改进，与所述横向导锡凹槽和所述纵向导锡凹槽对应位置的所述焊盘上设有至少一个凹孔，所述凹孔沿所述焊盘的高度方向延伸，且所述凹孔与所述横向导锡凹槽或所述纵向导锡凹槽相互连通。
作为又进一步的改进，位于所述横向导锡凹槽和所述纵向导锡凹槽内的所述焊盘上设有多条凸起，相邻两所述凸起之间设有间距；所述凸起的延伸方向与所述横向导锡凹槽或所述纵向导锡凹槽的延伸方向一致，且所述凸起的高度小于所述横向导锡凹槽或所述纵向导锡凹槽的深度。
由于采用了上述技术方案，本发明实施例所提供的一种QFN芯片的有益效果如下：
由于焊盘上设有多条横向导锡凹槽和多条纵向导锡凹槽，横向导锡凹槽和纵向导锡凹槽交叉设置，从而在将QFN芯片焊接至电路板上时，首先在电路板上的焊盘上刷锡膏，之后将该芯片本体移动至电路板上，并使芯片本体上的焊盘与电路板上的焊盘上下相互对应，进而通过锡膏两个焊盘便沾在一起了，之后进行加热，锡膏融化，两个焊盘便焊接在一起了；在上述过程中，由于多条横向导锡凹槽和多条纵向导锡凹槽的存在，焊盘被分割成多个小块，进而在焊接时，便于锡膏被加热后的流动，大大提高了锡膏在两焊盘上的覆盖面积；同时，连通的横向导锡凹槽和纵向导锡凹槽为加热后的锡膏提供了流动路径，有助于增大焊接面积，提高了锡膏在两焊盘上的覆盖率，从而大大增加了焊接强度，焊接质量和产品品质也得到了有效提高。
由于所有横向导锡凹槽和所有纵向导锡凹槽均相互垂直设置，不仅加工方便，而且有助于焊接过程中锡膏的流动。
由于所有横向导锡凹槽在焊盘的宽度方向上阵列设置；所有纵向导锡凹槽在焊盘的长度方向上阵列设置，从而有助于多条横向导锡凹槽和纵向导锡凹槽的加工。
由于相邻两横向导锡凹槽之间的距离等于相邻两纵向导锡凹槽之间的距离，从而通过该结构将焊盘分割成多个尺寸一致的小块，有助于提高焊接质量。
由于横向导锡凹槽和纵向导锡凹槽均为欧米伽凹槽，从而通过欧米伽凹槽提高锡膏(加热并固化后)与焊盘的结合力。
由于与横向导锡凹槽和纵向导锡凹槽对应位置的焊盘上设有至少一个凹孔，凹孔沿焊盘的高度方向延伸，且凹孔与横向导锡凹槽或纵向导锡凹槽相互连通，从而通过该结构，加热后的锡膏通过横向导锡凹槽或纵向导锡凹槽进入凹孔内，增大了锡膏与焊盘的接触面积，同样有助于提高锡膏(加热并固化后)与焊盘的结合力。
由于位于横向导锡凹槽和纵向导锡凹槽内的焊盘上设有多条凸起，相邻两凸起之间设有间距，凸起的延伸方向与横向导锡凹槽或纵向导锡凹槽的延伸方向一致，且凸起的高度小于横向导锡凹槽或纵向导锡凹槽的深度，从而通过多条凸起，在横向导锡凹槽和纵向导锡凹槽内形成波浪形结构或阶梯型结构，进而大大增加了锡膏与焊盘的接触面积，有助于提高锡膏(加热并固化后)与焊盘的结合力。
附图说明
图1是本发明实施例一的结构示意图；
图2是本发明实施例二的结构示意图；
图3是本发明实施例三的结构示意图；
图4是图3中A-A的剖视图；
图5是本发明实施例四的结构示意图；
图6是图5中B的放大图；
图中，1-芯片本体；101-焊盘；102-横向导锡凹槽；103-纵向导锡凹槽；104-凹孔；105-凸起。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
实施例一：
如图1所示，一种QFN芯片，包括芯片本体1，该芯片本体1上设有焊盘101，该焊盘101上设有多条横向导锡凹槽102和多条纵向导锡凹槽103，该横向导锡凹槽102和纵向导锡凹槽103均相互交叉设置并相互连通。
作为优选，所有横向导锡凹槽102和所有纵向导锡凹槽103均相互垂直设置；且所有横向导锡凹槽102在焊盘101的宽度方向上阵列设置，所有纵向导锡凹槽103在焊盘101的长度方向上阵列设置。
相邻两横向导锡凹槽102之间的距离等于相邻两纵向导锡凹槽103之间的距离，该横向导锡凹槽102的宽度和纵向导锡凹槽103的宽度相同。
实施例二：
本实施例与实施例一的结构基本相同，其区别在于：该横向导锡凹槽102和纵向导锡凹槽103均为欧米伽凹槽(参见图2)。
实施例三：
本实施例与实施例一的结构基本相同，其区别在于：与横向导锡凹槽102和纵向导锡凹槽103对应位置的焊盘101上设有至少一个凹孔104，该凹孔104沿焊盘101的高度方向延伸，且凹孔104与横向导锡凹槽102或纵向导锡凹槽103相互连通(参见图3和图4)。在本方案中，每个位于横向导锡凹槽102和纵向导锡凹槽103内的凹孔104均对应一小块焊盘(小块焊盘是通过横向导锡凹槽102和纵向导锡凹槽103将焊盘101分割而成的)。
实施例四：
本实施例与实施例一的结构基本相同，其区别在于：位于横向导锡凹槽102和纵向导锡凹槽103内的焊盘101上设有多条凸起105，该凸起105的截面形状为梯形，当然也可以为其他形状，如：弧形等；相邻两梯形的凸起105之间设有间距，该间距为相邻两梯形凸起105之间形成的凹槽；该凸起105的延伸方向与横向导锡凹槽102或纵向导锡凹槽103的延伸方向一致，且凸起105的高度小于横向导锡凹槽102或纵向导锡凹槽103的深度(参见图5和图6)。作为优选，在横向导锡凹槽102和纵向导锡凹槽103的连通处不设置凸起105，以便加热后的锡膏进行流动。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种QFN芯片，其特征在于，包括芯片本体，所述芯片本体上设有焊盘，所述焊盘上设有多条横向导锡凹槽和多条纵向导锡凹槽，所述横向导锡凹槽和所述纵向导锡凹槽均相互交叉设置并相互连通。
2.根据权利要求1所述的QFN芯片，其特征在于，所有所述横向导锡凹槽和所有所述纵向导锡凹槽均相互垂直设置。
3.根据权利要求2所述的QFN芯片，其特征在于，所有所述横向导锡凹槽在所述焊盘的宽度方向上阵列设置；所有所述纵向导锡凹槽在所述焊盘的长度方向上阵列设置。
4.根据权利要求3所述的QFN芯片，其特征在于，相邻两所述横向导锡凹槽之间的距离等于相邻两所述纵向导锡凹槽之间的距离。
5.根据权利要求1至4任一项所述的QFN芯片，其特征在于，所述横向导锡凹槽和所述纵向导锡凹槽均为欧米伽凹槽。
6.根据权利要求1至4任一项所述的QFN芯片，其特征在于，与所述横向导锡凹槽和所述纵向导锡凹槽对应位置的所述焊盘上设有至少一个凹孔，所述凹孔沿所述焊盘的高度方向延伸，且所述凹孔与所述横向导锡凹槽或所述纵向导锡凹槽相互连通。
7.根据权利要求1至4任一项所述的QFN芯片，其特征在于，位于所述横向导锡凹槽和所述纵向导锡凹槽内的所述焊盘上设有多条凸起，相邻两所述凸起之间设有间距；所述凸起的延伸方向与所述横向导锡凹槽或所述纵向导锡凹槽的延伸方向一致，且所述凸起的高度小于所述横向导锡凹槽或所述纵向导锡凹槽的深度。
CN201710570519.7A 2017-07-13 2017-07-13 一种qfn芯片 Active CN107275305B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710570519.7A CN107275305B (zh) 2017-07-13 2017-07-13 一种qfn芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710570519.7A CN107275305B (zh) 2017-07-13 2017-07-13 一种qfn芯片

Publications (2)

Publication Number Publication Date
CN107275305A true CN107275305A (zh) 2017-10-20
CN107275305B CN107275305B (zh) 2020-03-10

Family

ID=60071798

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710570519.7A Active CN107275305B (zh) 2017-07-13 2017-07-13 一种qfn芯片

Country Status (1)

Country Link
CN (1) CN107275305B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107833960A (zh) * 2017-10-23 2018-03-23 山东晶泰星光电科技有限公司 一种具有溢流通道和溢流槽的led支架及其制造方法
CN107845721A (zh) * 2017-10-23 2018-03-27 山东晶泰星光电科技有限公司 一种用于倒装或垂直led芯片的led支架
CN108075026A (zh) * 2017-12-08 2018-05-25 蔡志嘉 三防式led器件及其制作方法
CN109904124A (zh) * 2019-03-06 2019-06-18 西安航思半导体有限公司 具有防短路功能的qfn封装结构
CN109904125A (zh) * 2019-03-06 2019-06-18 西安航思半导体有限公司 耐高温qfn封装结构的制备方法
CN111451666A (zh) * 2020-05-01 2020-07-28 贤阳汇聚精密科技(苏州)有限公司 一种预成型焊片
CN112909153A (zh) * 2019-12-03 2021-06-04 深圳市聚飞光电股份有限公司 倒装led芯片、线路板以及电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1607682A (zh) * 2003-09-19 2005-04-20 安捷伦科技有限公司 光电子器件的晶片级封装
JP2008294172A (ja) * 2007-05-24 2008-12-04 Panasonic Corp リードフレームおよび半導体装置ならびに半導体装置の製造方法
JP2011198796A (ja) * 2010-03-17 2011-10-06 Fujitsu Ltd 半導体装置及びその製造方法
CN103579166A (zh) * 2012-07-26 2014-02-12 中芯国际集成电路制造(上海)有限公司 一种焊盘结构
CN103794583A (zh) * 2012-10-30 2014-05-14 中国科学院上海微***与信息技术研究所 一种增强焊球与ubm粘附性的方法及封装结构
CN206193724U (zh) * 2015-09-03 2017-05-24 东友精细化工有限公司 触控面板及包括触控面板的显示装置
CN106910728A (zh) * 2017-02-28 2017-06-30 郑州云海信息技术有限公司 一种改善qfn封装芯片焊接质量的设计方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1607682A (zh) * 2003-09-19 2005-04-20 安捷伦科技有限公司 光电子器件的晶片级封装
JP2008294172A (ja) * 2007-05-24 2008-12-04 Panasonic Corp リードフレームおよび半導体装置ならびに半導体装置の製造方法
JP2011198796A (ja) * 2010-03-17 2011-10-06 Fujitsu Ltd 半導体装置及びその製造方法
CN103579166A (zh) * 2012-07-26 2014-02-12 中芯国际集成电路制造(上海)有限公司 一种焊盘结构
CN103794583A (zh) * 2012-10-30 2014-05-14 中国科学院上海微***与信息技术研究所 一种增强焊球与ubm粘附性的方法及封装结构
CN206193724U (zh) * 2015-09-03 2017-05-24 东友精细化工有限公司 触控面板及包括触控面板的显示装置
CN106910728A (zh) * 2017-02-28 2017-06-30 郑州云海信息技术有限公司 一种改善qfn封装芯片焊接质量的设计方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107833960A (zh) * 2017-10-23 2018-03-23 山东晶泰星光电科技有限公司 一种具有溢流通道和溢流槽的led支架及其制造方法
CN107845721A (zh) * 2017-10-23 2018-03-27 山东晶泰星光电科技有限公司 一种用于倒装或垂直led芯片的led支架
CN108075026A (zh) * 2017-12-08 2018-05-25 蔡志嘉 三防式led器件及其制作方法
CN109904124A (zh) * 2019-03-06 2019-06-18 西安航思半导体有限公司 具有防短路功能的qfn封装结构
CN109904125A (zh) * 2019-03-06 2019-06-18 西安航思半导体有限公司 耐高温qfn封装结构的制备方法
CN112909153A (zh) * 2019-12-03 2021-06-04 深圳市聚飞光电股份有限公司 倒装led芯片、线路板以及电子设备
CN111451666A (zh) * 2020-05-01 2020-07-28 贤阳汇聚精密科技(苏州)有限公司 一种预成型焊片

Also Published As

Publication number Publication date
CN107275305B (zh) 2020-03-10

Similar Documents

Publication Publication Date Title
CN107275305A (zh) 一种qfn芯片
CN102376681A (zh) 封装基板
CN106783792A (zh) 一种塑封体侧面引脚具有侧边爬锡性能的封装结构
CN105489571B (zh) 一种带散热片的半导体封装及其封装方法
KR20150047168A (ko) 반도체 패키지
JP6092084B2 (ja) 半導体装置および半導体装置の製造方法
CN110660891A (zh) 一种倒装器件封装方法及结构
CN101794760B (zh) 高电流半导体功率器件小外形集成电路封装
CN105097752A (zh) 一种半导体封装结构
CN206595254U (zh) 一种塑封体侧面引脚具有侧边爬锡性能的封装结构
US10553558B2 (en) Semiconductor device
CN209896054U (zh) 引线框、引线框阵列及封装结构
CN107833960A (zh) 一种具有溢流通道和溢流槽的led支架及其制造方法
CN105374805A (zh) 一种多芯片封装结构
JP4635471B2 (ja) 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
KR101281341B1 (ko) 반도체 디바이스
JP2009283835A (ja) 半導体装置及びその製造方法
KR102573760B1 (ko) 반도체 패키지
CN104363698B (zh) 线路板的列引脚封装结构及封装设计方法和线路板
CN108630637A (zh) 散热件及具有散热件的芯片封装件
CN108336041A (zh) 散热件及具有散热件的芯片封装件
JP2631520B2 (ja) 樹脂封止パッケージの成形方法
US7821112B2 (en) Semiconductor device with wire-bonding on multi-zigzag fingers
CN103515329B (zh) 基板结构与使用该基板结构的半导体封装件
KR100810349B1 (ko) 인터포저와 그를 이용한 반도체 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant