CN103579166A - 一种焊盘结构 - Google Patents

一种焊盘结构 Download PDF

Info

Publication number
CN103579166A
CN103579166A CN201210262053.1A CN201210262053A CN103579166A CN 103579166 A CN103579166 A CN 103579166A CN 201210262053 A CN201210262053 A CN 201210262053A CN 103579166 A CN103579166 A CN 103579166A
Authority
CN
China
Prior art keywords
hole
pad
metal layer
pad structure
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210262053.1A
Other languages
English (en)
Inventor
彭冰清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210262053.1A priority Critical patent/CN103579166A/zh
Publication of CN103579166A publication Critical patent/CN103579166A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种焊盘结构，包括：若干金属层形成的叠层，所述相邻金属层之间具有通孔；位于所述叠层上方的第一顶部金属层和第二顶部金属层，以及位于所述第一顶部金属层和所述叠层之间的第一顶部通孔，位于所述第一顶部金属层和所述第二顶部金属层之间的第二顶部通孔；位于所述第二顶部金属层上方的具有开口第一钝化层；位于所述第一钝化层上方的焊盘金属层，焊盘金属层通过所述开口与所述第二顶部金属层相连；其中，所述第一通孔和第二通孔分别形成具有若干相互嵌套的通孔槽结构，用于增加焊盘强度。在本发明中通过在通孔表面设置若干相互嵌套的槽，每个槽相当于一个“保护墙”，很好的解决了目前焊盘在封装过程中产生裂纹以及损坏的问题。

Description

一种焊盘结构
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种焊盘结构。
背景技术
焊接线结合技术是一种广泛使用的方法，用于将具有电路的半导体管芯连接到原件封装上的引脚。由于半导体制造技术的进步，半导体的几何尺寸不断缩小，因此线结合焊盘的尺寸变得较小。在实现同集成电路的物理线结合连接时，较小的结合焊盘区域导致了针对结合焊盘结构应力的增加，结合焊盘结构包括金属结合焊盘自身和下面的金属互联层和介电层的叠层，在线结合过程中机械支撑焊盘。尽管先进的低介电常数（低K）材料典型地呈现出低模量，其降低了结合焊盘结构的强度，特别地，利用铜互连金属化和低模量电介质制造的结合焊盘结构在线结合过程中易于机械损坏。由于现今使用的先进的低K层间电介质的模量低于上一代产品中使用的电介质，因此，线结合更易于使用下面的金属层和介电层的叠层发生机械断裂。为了防止所述低K材料在封装时产生裂纹以及损害，现有技术通常在焊盘顶部的通孔表面设置多个方形通孔，如图2所示，所述通孔表面上具有若干方形通孔，其中每一个通孔又由四个更小的通孔组成，以此来增强所述焊盘的强度，但是效果并不理想。特别是在制备40nm以及以外的器件时，选用超低K材料层会导致封装时比较困难，当制备器件的尺寸降到28nm以下时，即使使用超低K材料层，其封装过程也非常具有挑战性，因为该过程中选用的超低K材料由于所述材料多孔以及具有较低的机械应力，因此在封装过程中很容易产生裂痕或损坏。结合焊盘的设计应该考虑到越来越小，也成为制备28nm以下器件的关键技术。
因此，在进一步减小器件尺寸的同时，确保结合焊盘具有良好的强度和在封装时不会发生裂痕或损害是目前需要解决的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前在制备集成电路封装过程中所述焊盘容易发生裂纹以及损害的问题，提供了一种焊盘结构，所述：
本发明提供了一种焊盘结构，包括：
若干金属层形成的叠层，所述相邻金属层之间具有通孔；
位于所述叠层上方的第一顶部金属层和第二顶部金属层，以及位于所述第一顶部金属层和所述叠层之间的第一顶部通孔，位于所述第一顶部金属层和所述第二顶部金属层之间的第二顶部通孔；
位于所述第二顶部金属层上方的具有开口第一钝化层；
位于所述第一钝化层上方的焊盘金属层，所述焊盘金属层通过所述开口与所述第二顶部金属层相连；
其中，所述第一通孔和第二通孔分别形成具有若干相互嵌套的通孔槽结构，用于增加焊盘强度。
作为优选，所述通孔槽为方形封闭沟槽。
作为优选，所述通孔槽的宽度为0.3-0.8um。
作为优选，所述通孔槽的宽度为0.5um。
作为优选，所述相互嵌套的通孔槽中相邻的两个通孔槽之间具有若干方形通孔。
作为优选，所述方形通孔均由呈“田”字形排列，每个通孔由四个更小的通孔组成。
作为优选，所述通孔槽结构与芯片的密封环结构的尺寸相同。
作为优选，所述焊盘金属层上形成有具有开口的第二钝化层。
作为优选，所述焊盘金属层的材料为Al。
本发明还提供了一种包含上述焊盘结构的半导体器件或集成电路，其中，所述焊盘结构中的第一通孔和第二通孔分别形成具有若干相互嵌套的通孔槽结构，用于增加焊盘强度。在本发明中通过在所述通孔表面设置若干相互嵌套的槽，所述每个槽相当于一个“保护墙”，增强了所述焊盘的强度，并且所述每两个相邻的槽中间还可以设有多个现有技术中的通孔，进一步提高焊盘强度，很好的解决了目前焊盘在封装过程中产生裂纹以及损坏的问题。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1为本发明焊盘结构示意图；
图2为现有技术具有通孔的通孔表面示意图；
图3为本发明中具有相互嵌套的通孔槽的通孔示意图；
图4为本发明中具有相互嵌套的通孔槽俯视示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述焊盘的结构。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
本发明中提供了一种半导体器件，具体地，本发明所述焊盘可以为线接合焊盘、探针焊盘以及测试点或者需要下面支撑结构的其他封装或测试焊盘结构，在接下来实施方式以及实例中均以接合焊盘、线接合焊盘为例，但并不仅仅局限于线结合焊盘。
本发明所述焊盘由金属形成，用于安置在集成电路的表面处，以实现所述焊盘到下面一个或多个金属层的电器连接。所述焊盘与集成电路的基板相连，如图1所示，所述焊盘包括由若干金属层和通孔交替组成的叠层，所述叠层上面依次为的第一顶部通孔106、第一顶部金属层107、第二顶部通孔108以及第二顶部金属层109，其中，所述第二顶部金属层109上面为第一钝化层110，所述第一钝化层中具有的开口，该开口由焊盘金属层111填充，并且与所述的第二顶部金属层109相接触，所述第一钝化层上为金属层，焊盘金属层上方为第二钝化层112。
本发明中所述焊盘可以采用低K材料，所述低K材料的介电常数典型的小于4的材料，作为优选，所述低K材料可以选用低模量或高模量的材料，一般的所述低模量材料为小于80Gpa的材料，所述高模量材料为大于80Gpa的材料。
其中，所述基板为半导体基板，该基板上可以形成一个或多个有缘器件，所述有源器件可以为晶体管、二极管以及其他所述的已知的有缘器件，所述无源器件可以为电阻器、电容器和电感器以及其他已知的各种无源器件，所述基板与本发明的焊盘相连接来构成集成电路，但是所述基板并不会对本发明的焊盘结构带来关键影响，因此在此不再赘述。
所述基板上方为金属层和通孔交替组成的叠层，其中第一金属层101位于基板上的有源或者无源器件上面，所述第一金属层101具有互连焊盘区域中的多个开口。其中，所述第一金属层101的形成可以选用多种常规的方法，例如所述的第一金属层101形成于介电质绝缘层中，具体步骤包括图案化，在绝缘层中蚀刻沟槽开口，形成阻挡层以排列开口，利用金属填充开口以及进行平坦化工艺，将填充金属进行平坦化，在平坦化之后形成第一通孔102，第一通孔102位于所述第一金属层101上方，用于电气连接位于第一通孔102上方的第二金属层103，所述第一通孔102材料可以为任何传到材料，具体地，可以为金属材料，例如铜、铝等。在所述第二金属层103上方为第二通孔104，在所述第二通孔104上方为第三金属层，依次类推，可以根据需要设置额外的金属层和通孔，以形成叠层，直至形成第八金属层105，在本发明的一实施例中，例如图所述，所述焊盘具有8个金属层和8个通孔，金属层间通过通孔相连接的成为叠层，以提供半导体器件中器件之间所需连接。
其中，所述焊盘中的每个金属层中均设有开口或槽，所述开口可以安置在所述集成电路的版图中，以便与物理分割两个两个独立的金属线或者形状，作为优选，所述开口或槽通常设置于金属电力总线，以减少金属层中局部金属密度。作为优选，所述焊盘中的开口或者槽以略微均匀的形式分布，所述开口或槽的存在对于焊盘下面提供的结构支撑数量具有重要的影响。
所述金属叠层上方为第一顶部通孔106，第一顶部通孔106上方为第一顶部金属层107，所述第一顶部金属层107上方为第二顶部通孔，第二顶部通孔上方为第二顶部金属层109，其中，所述第一顶部通孔106和第二顶部通孔（通孔）不再采用现有技术中的多个重复的方形通孔结构，而是所述第一顶部通孔106和第二顶部通孔形成具有若干相互嵌套的通孔槽结构，用于增加焊盘强度，如图3所示，所述通孔槽301中最大的位于最外面，其略小于通孔表面的大小，然后往里为略小的通孔槽，依次类推，形成相互嵌套的多个通孔槽，所述沟槽用于增加焊盘强度，其中，所述通孔槽均可以在封装过程中可以起到保护的作用，在封装过程中受到较大的压力时，所述通孔槽会起到“保护墙”的作用防止所述焊盘发生裂纹或者损坏。作为优选，所述通孔槽401形成于所述介电质402中，其大小为0.3-0.8um，如图4所示，作为进一步的优选，所述通孔槽的大小为0.5um，在所述大小范围内，该相互嵌套的槽能够更好的保护焊盘，进一步提高焊盘的强度，减小焊盘裂纹和破损，进一步提高器件成品率。作为优选，所述通孔槽结构与芯片的密封环结构的尺寸相同。
作为优选，在所述相互嵌套的沟槽中相邻两个槽中间的位置仍然可以设置方形通孔，可以进一步的分散封装时的压力。作为进一步优选，如图3所示所述通孔为呈“田”字形排列，由四个的更小的通孔201组成。需要进一步说明的是，在本发明中所述槽的形状也并不仅仅局限于方形，可以根据通孔的形状进行调整，只要能够对所述焊盘起到保护作用即可，另外，所述槽的数目以及相邻的槽之间的距离、槽的疏密程度并没有严格的限制，均可以根据实际需要进行设置。
所述第二顶部金属层109上方为第一钝化层，第一钝化层中具有开口，所述开口通过焊盘金属层填充，其中，所述钝化层可以为二氧化硅或者氮化硅层等，只要所述钝化膜结构致密、稳定、不易受到破坏、能够阻挡各种离子和水分子的侵蚀即可，并不局限于上述示例。所述焊盘金属层优选为Al，在焊盘金属层上方为第二钝化层，所述第二钝化层中具有开口，以露出所述焊盘金属层，其中，所述第二钝化层可以选用和第一钝化层不一样的材料，所述钝化层为可以选用本领域常用材料。
在本发明中通过在所述通孔表面设置若干相互嵌套的槽，所述每个槽相当于一个“保护墙”，增强了所述焊盘的强度，并且所述每两个相邻的槽中间还可以设有多个现有技术中的通孔，进一步提高焊盘强度，很好的解决了目前焊盘在封装过程中产生裂纹以及损坏的问题。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外，本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种焊盘结构，包括：
若干金属层形成的叠层，所述相邻金属层之间具有通孔；
位于所述叠层上方的第一顶部金属层和第二顶部金属层，以及位于所述第一顶部金属层和所述叠层之间的第一顶部通孔，位于所述第一顶部金属层和所述第二顶部金属层之间的第二顶部通孔；
位于所述第二顶部金属层上方的具有开口第一钝化层；
位于所述第一钝化层上方的焊盘金属层，所述焊盘金属层通过所述开口与所述第二顶部金属层相连；
其中，所述第一通孔和第二通孔分别形成具有若干相互嵌套的通孔槽结构，用于增加焊盘强度。
2.根据权利要求1所述的焊盘结构，其特征在于，所述通孔槽为方形封闭沟槽。
3.根据权利要求1所述的焊盘结构，其特征在于，所述通孔槽的宽度为0.3-0.8um。
4.根据权利要求3所述的焊盘结构，其特征在于，所述通孔槽的宽度为0.5um。
5.根据权利要求1所述的焊盘结构，其特征在于，所述相互嵌套的通孔槽中相邻的两个通孔槽之间具有若干方形通孔。
6.根据权利要求5所述的焊盘结构，其特征在于，所述方形通孔呈“田”字形排列，每个通孔均由四个的更小的通孔组成。
7.根据权利要求1所述的焊盘结构，其特征在于，所述通孔槽结构与芯片的密封环结构的尺寸相同。
8.根据权利要求1所述的焊盘结构，其特征在于，所述焊盘金属层上形成有具有开口的第二钝化层。
9.根据权利要求1所述的焊盘结构，其特征在于，所述焊盘金属层的材料为Al。
10.一种包含权利要求1至9之一所述焊盘结构的半导体器件或集成电路，其中，所述焊盘结构中的第一通孔和第二通孔分别形成具有若干相互嵌套的通孔槽结构，用于增加焊盘强度。
CN201210262053.1A 2012-07-26 2012-07-26 一种焊盘结构 Pending CN103579166A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210262053.1A CN103579166A (zh) 2012-07-26 2012-07-26 一种焊盘结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210262053.1A CN103579166A (zh) 2012-07-26 2012-07-26 一种焊盘结构

Publications (1)

Publication Number Publication Date
CN103579166A true CN103579166A (zh) 2014-02-12

Family

ID=50050616

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210262053.1A Pending CN103579166A (zh) 2012-07-26 2012-07-26 一种焊盘结构

Country Status (1)

Country Link
CN (1) CN103579166A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105384140A (zh) * 2014-08-31 2016-03-09 天工方案公司 电子装置中改进的堆叠结构
CN107275305A (zh) * 2017-07-13 2017-10-20 郑州云海信息技术有限公司 一种qfn芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5739587A (en) * 1995-02-21 1998-04-14 Seiko Epson Corporation Semiconductor device having a multi-latered wiring structure
CN1505140A (zh) * 2002-12-03 2004-06-16 台湾积体电路制造股份有限公司 接合垫区的结构
US20090294994A1 (en) * 2008-05-29 2009-12-03 United Microelectronics Corp. Bond pad structure
CN101626002A (zh) * 2008-07-07 2010-01-13 联发科技股份有限公司 集成电路的接合焊盘结构
CN102148203A (zh) * 2010-02-08 2011-08-10 台湾积体电路制造股份有限公司 半导体芯片以及形成导体柱的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5739587A (en) * 1995-02-21 1998-04-14 Seiko Epson Corporation Semiconductor device having a multi-latered wiring structure
CN1505140A (zh) * 2002-12-03 2004-06-16 台湾积体电路制造股份有限公司 接合垫区的结构
US20090294994A1 (en) * 2008-05-29 2009-12-03 United Microelectronics Corp. Bond pad structure
CN101626002A (zh) * 2008-07-07 2010-01-13 联发科技股份有限公司 集成电路的接合焊盘结构
CN102148203A (zh) * 2010-02-08 2011-08-10 台湾积体电路制造股份有限公司 半导体芯片以及形成导体柱的方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105384140A (zh) * 2014-08-31 2016-03-09 天工方案公司 电子装置中改进的堆叠结构
CN105384140B (zh) * 2014-08-31 2021-11-26 天工方案公司 电子装置中改进的堆叠结构
US11257774B2 (en) 2014-08-31 2022-02-22 Skyworks Solutions, Inc. Stack structures in electronic devices including passivation layers for distributing compressive force
US11804460B2 (en) 2014-08-31 2023-10-31 Skyworks Solutions, Inc. Devices and methods related to stack structures including passivation layers for distributing compressive force
CN107275305A (zh) * 2017-07-13 2017-10-20 郑州云海信息技术有限公司 一种qfn芯片
CN107275305B (zh) * 2017-07-13 2020-03-10 郑州云海信息技术有限公司 一种qfn芯片

Similar Documents

Publication Publication Date Title
US8097964B2 (en) IC having TSV arrays with reduced TSV induced stress
US8378495B2 (en) Integrated circuit (IC) having TSVS with dielectric crack suppression structures
US7323784B2 (en) Top via pattern for bond pad structure
JP2004235416A (ja) 半導体装置、および半導体装置の製造方法
CN101179057B (zh) 接合垫结构及其制作方法
CN103378049B (zh) 用于ic封装的应力减小结构
JP2005223245A (ja) 半導体装置
US8772943B2 (en) Offset of contact opening for copper pillars in flip chip packages
CN103187399B (zh) 硅通孔测试结构及测试方法
US20130037946A1 (en) Semiconductor chip including bump having barrier layer, and manufacturing method thereof
CN103579166A (zh) 一种焊盘结构
CN104576582B (zh) 一种接合焊盘结构
CN104752322A (zh) 一种半导体器件及其制备方法
TW201411752A (zh) 半導體結構、半導體裝置及半導體裝置的製造方法
KR20090040609A (ko) 필링 방지를 위한 본딩패드 및 그 형성방법
CN203377200U (zh) 一种芯片封装测试结构
TWI532100B (zh) 三維半導體電路結構及其製法
US20060027927A1 (en) Design of BEOL patterns to reduce the stresses on structures below chip bondpads
CN103630825B (zh) 芯片测试电路及其形成方法
CN104409441A (zh) 运用多导体硅通孔的三维螺线管式电感与变压器结构
TW201027683A (en) Contact pad supporting structure and integrated circuit
CN104576581A (zh) 一种接合焊盘结构
KR20100064602A (ko) 미로 같은 크랙 스토퍼 구조물을 갖는 반도체 및 제조 방법
CN103579192A (zh) 一种新型的通孔链测试结构及其测试方法
CN106783801A (zh) 高密度soi封装基板及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140212

RJ01 Rejection of invention patent application after publication