CN107258018A - 双向功率半导体器件 - Google Patents

双向功率半导体器件 Download PDF

Info

Publication number
CN107258018A
CN107258018A CN201580069494.1A CN201580069494A CN107258018A CN 107258018 A CN107258018 A CN 107258018A CN 201580069494 A CN201580069494 A CN 201580069494A CN 107258018 A CN107258018 A CN 107258018A
Authority
CN
China
Prior art keywords
layer
grid
master
power semiconductor
cathode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580069494.1A
Other languages
English (en)
Other versions
CN107258018B (zh
Inventor
M.拉希莫
M.阿诺德
U.维姆拉帕蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Co ltd
Original Assignee
ABB Technology AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Technology AG filed Critical ABB Technology AG
Publication of CN107258018A publication Critical patent/CN107258018A/zh
Application granted granted Critical
Publication of CN107258018B publication Critical patent/CN107258018B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0817—Thyristors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747—Bidirectional devices, e.g. triacs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H01L27/0694—Integrated circuits having a three-dimensional layout comprising components formed on opposite sides of a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thyristors (AREA)

Abstract

提供具有在两个电流方向上的完全关断控制以及改进的电和热特性的双向功率半导体器件（1），该器件（1）包括彼此交替的多个第一栅极换向晶闸管（GCT）单元（20）和多个第二GCT单元（40），每个第一GCT单元（20）的第一基极层（23）通过第一分离区域（50）与相邻的第二GCT单元（40）的相邻的第二阳极层（45）分离，并且每个第二GCT单元（40）的第二基极层（43）通过第二分离区域（60）与相邻的第一GCT单元（20）的相邻的第一阳极层（25）分离。

Description

双向功率半导体器件
发明领域
本发明涉及根据权利要求1的前序的双向功率半导体器件。
背景技术
在诸如矩阵转换器和直流（DC）断路器的许多应用中，要求双向功率器件功能性来阻断电压并在两个方向上传导电流。功率半导体器件（例如从JP 57-049269A已知的三端双向可控硅开关或从EP 0880 182 B1已知的双向控制晶闸管（BCT））提供此种功能性，但完全切换控制仅限于接通。此外，在这些功率器件中，只有一半的晶圆面积被用于每个电流方向或极性。
为了实现完全关断控制，已经报道了具有在两侧上采用发射极MOS结构同时使用金属氧化物半导体（MOS）单元p阱作为相对发射极的阳极的绝缘栅双极晶体管（IGBT）。然而，难以在IGBT芯片的两侧上实现此种结构，因为平面端子（termination）受到用于封装的随后的管芯附连的约束，并且栅极通路还增加了进一步的复杂度。这个问题在具有高于1200V的额定电压的较高电压器件中尤其突出。因此，传统上更容易在具有在标准压接封装中封装的斜面端子的晶闸管或栅极换向晶闸管（GCT）晶圆中实现反向阻断（RB）或双向器件。
对于双向功率半导体器件功能性，现今通常以反并联配置使用两个反向阻断（RB）功率半导体器件，或者以背对背配置使用两个反向传导（RC）功率半导体器件。
当两个RB功率半导体器件以反并联配置连接时，这具有以下缺点：只有这两个RB功率半导体器件中的一个的器件面积（device area）用于每个电流方向。相应地，这种配置引起大的器件并且热管理变得困难，因为热生成不均匀分布在整个器件面积上。后者能够容易地引起过热问题。另一方面，具有以背对背配置的两个RC功率半导体器件的配置具有高损耗的缺点，因为两个器件的损耗在串联连接中相加。
已知的反向传导功率半导体器件是在单个功率半导体器件内组合一个或多个栅极换向晶闸管（GCT）和一个或多个二极管的反向传导栅极换向晶闸管（RC-GCT）。WO 2012/041958 A2中公开的双模式栅极换向晶闸管（BGCT）是RC-GCT，其在单个半导体晶圆中包括彼此并联电连接的多个栅极换向晶闸管（GCT）单元，以及分布在GCT单元之间的多个二极管单元。二极管单元也彼此并联电连接并且连接到GCT单元，尽管以相反的正向方向。已知的反向阻断功率半导体器件是与RC-GCT不同的反向阻断栅极换向晶闸管（RB-GCT），因为它不具有与GCT单元并联连接的二极管单元。
EP 0110777 A1示出两个单反向阻断GCT单元区的反并联配置。单个第一GCT单元区和单个第二GCT单元区之间的分离由从半导体晶圆的第一或第二主侧通过形成两个GCT单元的阳极和基极层的p掺杂层穿透到漂移层的两个沟槽形成。由沟槽（即由空气）制成的第一和第二单元区之间的分离引起两个单元区之间的低热接触，使得阻止热量扩散出单元区，在其中已经产生热。
发明内容
鉴于现有技术的上述缺点，本发明的目的是提供双向功率半导体器件，其允许完全关断和接通的切换控制，并且其有效地利用对于两个电流方向的整个器件面积以提供具有良好电和热特性的小的器件。
该目的通过根据权利要求1的双向功率半导体器件来实现。
与已知BCT相比，本发明的双向功率半导体器件包括多个第一单元区（每个第一单元区具有第一栅极换向晶闸管（GCT）单元）以及多个第二单元区（每个第二单元区具有第二栅极换向晶闸管（GCT）单元），其中第一GCT单元与第二GCT单元交替，即第一单元区与第二单元区交替。在本发明的配置中，如果第一GCT单元处于导通状态中，则第一GCT单元中的电子空穴等离子体能够有效地扩散到相邻的第二GCT单元的第二漂移层中，并且如果第二GCT单元处于导通状态中，则第二GCT单元中的电子空穴等离子体能够有效地扩散到相邻的第一GCT单元的第一漂移层中。因此，本发明的双向功率半导体器件有效地利用对于两个电流方向的整个晶圆面积。这引起器件的良好的电和热特性，并且能够减小器件的大小。
此外，与已知的BCT相比，每个第一GCT单元的第一基极层通过第一导电类型的第一分离区域与相邻的第二阳极层分离，并且每个第二GCT单元的第二基极层通过第一导电类型的第二分离区域与相邻的第一阳极层分离。这种分离允许在两个电流方向上的完全关断控制，即第一和第二GCT单元的关断控制，这在BCT中是不可能的，其中连续的p型层连接第一晶闸管单元的阳极层到以反并联配置连接到第一晶闸管单元的相邻的第二晶闸管单元的基极层。
由于由第一导电类型的分离区域制成的第一和第二单元区之间的分离（示范性地通过第一和第二漂移层延伸到器件的表面，使得漂移层（即分离区域）分离第一基极层和第二阳极层以及第二基极层和第一阳极层。通过这些分离区域，热量能够有效地扩散到相邻的单元区中，使得热快速传递到较冷的区域中，使得该器件不会升温太多，并且因此，能够在较高的条件（较高的频率/电压/电流）操作。
在示范性实施例中，由于第一和第二单元区的重复布置和单元区的小型化结构，能够使两个相邻的第一单元区或两个相邻的第二单元区之间的距离如此小，以至于这些相邻的单元区的等离子体重叠，使得器件的完全晶圆面积被热使用以及电使用。在图1中，通过虚线对于两个相邻的第一单元区示意性地示出正向方向上的空穴密度分布。
在从属权利要求中指定了本发明的进一步发展。
在示范性实施例中，对于每个第一栅极换向晶闸管单元（在第一单元区中），此第一栅极换向晶闸管单元的第一基极层中的任何点和相邻的第二阳极层（在第二单元区中）之间的横向距离小于第一最大距离，并且此第一栅极换向晶闸管单元的第一阳极层的任何点和相邻的第二基极层之间的横向距离小于第一最大距离，其中第一最大距离为1mm或500μm。在此示范性实施例中，导通状态中的第二GCT单元的电子空穴等离子体能够基本上到达相邻的第一GCT单元的整个区域，以有效地利用对于从第一主侧到第二主侧的电流方向（其是通过导通状态中的第二GCT单元的电流的方向）的整个晶圆面积。
在另一示范性实施例中，对于每个第二GCT单元，此第二GCT单元的第二基极层中的任何点和相邻的第一阳极层之间的横向距离小于第二最大距离，并且此第二GCT单元的第二阳极层的任何点和相邻的第一基极层之间的横向距离小于第二最大距离，其中第二最大距离为1mm，示范性地为500μm。在此示范性实施例中，处于导通状态的第一GCT单元的电子空穴等离子体能够基本上到达相邻的第二GCT单元的整个区域，以有效地利用对于在从第二主侧到第一主侧的方向上（其是通过导通状态中的第一GCT单元的电流的方向）的电流的整个晶圆面积。
在另一示范性实施例中，在与第一和第二主侧正交的方向上的投影中，在每个第一GCT单元中第一阳极层与第一阴极层重叠，并且在每个第二GCT单元中第二阳极层与第二阴极层重叠。在此示范性实施例中，改进了第一和第二GCT单元的电特性。
示范性地，在与第一和第二主侧正交的方向上的投影中，第一阳极层与第一阴极层对齐，以在每个第一栅极换向晶闸管单元中的这两个层之间具有最大重叠，并且第二阳极层与第二阴极层对齐以在每个第二栅极换向晶闸管单元中的这两层之间具有最大重叠。这允许在第一或第二GCT单元的导通状态中的最大电流以及器件的电特性的最优化。
在另一示范性实施例中，每个第一栅极电极形成为第一基极层上的第一栅极金属化层的部分，与第一基极层相对的第一栅极金属化层的表面限定第一平面，每个第二栅极电极形成为在第二基极层上的第二栅极金属化层的部分，与第二基极层相对的第二栅极金属化层的表面限定第二平面，与第一阴极层相对的第一阴极电极的表面以及与第二阳极层相对的第二阳极电极的表面限定第三平面，与第一阳极层相对的第一阳极电极的表面以及与第二阴极层相对的第二阴极电极的表面限定第四平面，第一平面平行于第三平面，并且在从第一主侧到第二主侧的方向上从第三平面移位，以及第二平面平行于第四平面，并且在从第二主侧到第一主侧的方向上从第四平面移位。在此示范性实施例中，斜面端子允许促进在标准压接封装中阳极和阴极电极的接触。
在另一示范性实施例中，第一和第二阴极层中的每个包含由第一或第二基极层彼此分离的至少两个阴极层区域。在此示范性实施例中，能够使阴极层区域和相应的栅极触点的距离最小化，以优化GCT的接通和关断控制。
在另一示范性实施例中，阴极层区域中的每个都是条形的，其具有在纵向轴线中的长度以及在垂直于纵向轴线的方向上的宽度，其中宽度小于长度。条形阴极层区域的使用允许晶圆面积的有效使用。
在另一示范性实施例中，第一和第二阴极层中的每个包括2至6个条形阴极层区域。在每第一和第二阴极层此数量的条形阴极层区域的情况下，实现对于两个电流方向的整个晶圆面积的有效使用是可能的。示范性地，每个条形阴极半导体层区域的宽度在50μm和500μm之间。通过具有如此小数量的阴极层区域，能够使单元区如此小，使得能够在两个直接相邻的第一（或第二）单元区之间有效地实现等离子体重叠，并且热仍然能够有效地传递到其它单元区中。
在示范性实施例中，条形阴极层区域放置在围绕器件的中心的同心环中，每个条的纵向轴线沿着径向方向延伸，该径向方向是从器件的中心延伸并且平行于第一和第二主侧的方向。这种几何形状允许整个晶圆面积的最有效使用。
在示范性实施例中，第一基极层的横向宽度和第一阳极层的横向宽度之间的比率以及第二基极层的横向宽度和第二阳极层的横向宽度之间的比率分别在0.5和2之间。
在另一示范性实施例中，第一和第二栅极换向晶闸管单元的第一和第二漂移层形成平行于晶圆的第一和第二主侧并在其之间延伸的一个连续的半导体层。
在另一示范性实施例中，第一和第二基极层在与第一和第二主侧正交的方向上具有比第一和第二阳极层更大的厚度。
在另一示范性实施例中，每对相邻的第一基极层和第二阳极层之间的距离以及每对相邻的第二基极层和第一阳极层之间的距离在20μm和100μm之间的范围中。
附图说明
下面将参照附图解释本发明的详细实施例，其中：
图1示出根据本发明的实施例的双向功率半导体器件的截面图;
图2示出在图1中所示的双向功率半导体器件的第一主侧上的俯视图;
图3示出图2中所示的俯视图的放大的剪切（cut-out）;以及
图4示出在图1中所示的双向功率半导体器件的第二主侧上的俯视图。
附图中使用的参考符号及其含义概括在参考符号列表中。通常，在说明书通篇中，类似的元件具有相同的参考符号。所描述的实施例意味着作为示例并且不应限制本发明的范围。
具体实施方式
在图1至图4中，示出有根据本发明的双向功率半导体器件的实施例。图1示出沿图3中的线AA'的双向功率半导体器件的部分截面图。图2示出在双向功率半导体器件的第一主侧上的俯视图，以及图3示出图2中所示的俯视图的放大的部分视图。图4示出在双向功率半导体器件的第二主侧上的俯视图。
根据第一实施例的双向功率半导体器件1包括半导体晶圆10，示范性地为硅晶圆，其具有第一主侧11和平行于第一主侧11布置的第二主侧12。双向功率半导体器件1包括：多个第一单元区（即至少两个或至少三个），其中的每个具有第一栅极换向晶闸管（GCT）单元20；以及多个第二单元区（即，至少两个或至少三个），其中的每个具有第二GCT单元40。第一和第二单元区交替。每个第一GCT单元20以从第一主侧11到第二主侧12的顺序包括第一阴极电极21、n型第一阴极层22、p型第一基极层23、n型第一漂移层24、p型第一阳极层25以及第一阳极电极26。每个第一GCT单元20还包括第一栅极电极27，其布置成横向于第一阴极层22并通过第一基极层23与第一阴极层22分离。这个专利说明书通篇中，术语“横向”涉及横向方向（其为与第一主侧11平行的方向）。双向功率半导体器件1还包括多个第二GCT单元40。每个第二GCT单元以从第一主侧11到第二主侧12的顺序包括第二阳极电极46、p型第二阳极层45、n型第二漂移层44、 p型第二基极层43、n型第二阴极层42以及第二阴极电极41。每个第二GCT单元40还包括第二栅极电极47，其布置成横向于第二阴极层42，并且通过第二基极层43与第二阴极层42分离。
第一和第二漂移层24、44具有示范性地在n =5.0·1011 cm-3 和 n = 1.0·1014cm-3之间的或者示范性地小于5·1013 cm-3的净掺杂浓度。在此说明书通篇中，层的净掺杂浓度是最大掺杂浓度。示范性地，第一和第二漂移层24、44都具有相同的净掺杂浓度。第一和第二基极层23、43以及第一和第二阳极层25、45具有示范性地在p =1·1016 cm-3和p =1·1019 cm-3之间的净掺杂浓度，并且第一和第二阴极层22、42具有示范性地在n = 1·1018cm-3和n =1·1021 cm-3之间的净掺杂浓度。示范性地，第一和第二基极层23、43都具有相同的净掺杂浓度。此外，第一和第二阳极层25、45都可以具有相同的净掺杂浓度。此外，第一和第二基极层以及第一和第二阳极层可以都具有相同的净掺杂浓度。同样地，第一和第二阴极层22、42可以都具有相同的净掺杂浓度。
在本实施例中，第一和第二基极层23、43以及第一和第二阳极层25、45示范性地具有在垂直于晶圆10的第一和第二主侧11、12的方向上的在2μm和250μm之间的或者示范性地在10μm到150μm之间的深度。示范性地，第一和第二基极层都具有相同的深度。同样地，第一和第二阳极层25示范性地都具有相同的深度。在其中，第一和第二基极层23、43的深度能够与第一和第二阳极层25、45的深度相同（如图1中所示的），或者第一和第二阳极层25、45的深度能够小于第一和第二基极层的深度。在此说明书通篇中，术语“深度”应指示从与被布置的层邻近的那个主侧所述层延伸到的最大距离，即对于第一基极层23，其是在与第一主侧11垂直的方向上离第一主侧11的最大距离。在与晶圆10的第一主侧和第二主侧11、12垂直的方向上的第一漂移层和第二漂移层24、44的厚度取决于器件的额定电压。对于3.3kV器件，其示范性地在350μm和440μm之间，或对于4.5kV器件在480μm和570μm之间。示范性地，第一和第二漂移层24、44都具有相同的厚度。在其中，第一（第二）GCT单元20（40）中的第一（第二）漂移层24（44）的厚度是此第一（第二）GCT单元20（40）的第一（第二）基极层23（43）与第一（第二）阳极层25（45）之间的最小距离。
第一单元区中的第一GCT单元20与第二单元区中的第二GCT单元40交替。每个第一GCT单元20的第一基极层23分别通过n型第一分离区域50与相邻的第二阳极层45分离。同样地，每个第二GCT单元40的第二基极层43分别通过n型第二分离区域60与相邻的第一阳极层25分离。在本实施例中，多个第一和第二GCT单元20和40的第一和第二漂移层24和44形成平行于晶圆10的第一和第二主侧11、12并在其之间延伸的连续的n型层。第一和第二单元区之间的分离由n掺杂分离区域50、60构成（示范性地通过第一和第二漂移层24、44延伸到器件的表面，使得漂移层24、44（即分离区域50）分离p掺杂第一基极和第二阳极层23、45以及p掺杂第二基极和第一阳极层25、43，使得热能够扩散到相邻的单元区中。
第一和第二分离区域50、60具有示范性地在20μm和100μm之间的横向宽度（其是第一或第二阳极层25、45与相邻的第二或第一基极层23、43之间的横向距离）。第一和第二分离区域50、60的宽度必须足够大以避免穿通效应来阻断对于关断或在阻断期间所要求的栅极电压。在另一侧上，横向宽度应该足够小以允许在第一漂移层24中形成的每个第一GCT单元20的电子空穴等离子体扩散到相邻的第二GCT单元40中，并允许在第二漂移层44中形成的每个第二GCT单元40的电子空穴等离子体扩散到相邻的第一GCT单元20中。如图1中所示的，在每个第一分离区域50上形成第一钝化层51，并且在每个第二分离区域60上形成第二钝化层61。
在示范性实施例中，对于每个第一栅极换向晶闸管单元，第一栅极换向晶闸管单元的第一基极层23中的任何点与相邻的第二阳极层45之间的横向距离小于第一最大距离（图1中第一基极层23下面的虚线箭头线）。此第一栅极换向晶闸管单元的第一阳极层25的任何点与相邻的第二基极层43之间的横向距离也可以小于第一最大距离。示范性地，第一最大距离为1mm或500μm。那意味着第一最大距离对应于第一基极层23的宽度加上布置在第一基极层23和相邻的第二阳极层45之间的此种分离区域50的宽度。对应地，第一最大距离也对应于第一阳极层25的宽度加上布置在第一阳极层25和相邻的第二基极层43之间的此种分离区域60的宽度。
在另一示范性实施例中，第二GCT单元的第二基极层43中的任何点与相邻的第一阳极层25之间的横向距离小于第二最大距离（图1中在第二基极层43上方的虚线箭头线）。此第二GCT单元的第二阳极层45的任何点与相邻的第一基极层23之间的横向距离小于第二最大距离。示范性地，第二最大距离为1mm或500μm。那意味着第二最大距离对应于第二基极层43的宽度加上布置在第二基极层43和相邻的第一阳极层25之间的此种分离区域60的宽度。对应地，第二最大距离也可以对应于第二阳极层45的宽度加上布置在第二阳极层45和相邻的第一基极层23之间的此种分离区域50的宽度。
在本实施例中，第一阴极层22中的每个包含通过第一基极层23彼此分离的三个条形阴极层区域22a、22b和22c。同样地，第二阴极层42中的每个包含通过第二基极层43彼此分离的三个条形阴极层区域42a、42b和42c。那意味着每个第一（第二）GCT单元20（40）包括仅一个第一（第二）阴极层22（42），但是包括多个第一（第二）阴极层区域22a、22b、22c（42a、42b、42c）。在本说明书通篇中，条形意味着纵向形状，其中纵向方向上的长度比在垂直于纵向方向且平行于晶圆的第一或第二主侧的宽度方向上的条形区域的宽度要长。示范性地，布置三个条形阴极层区域22a、22b和22c，使得它们的长度侧面向彼此。
第一和第二阳极层25和45也是条形的，但是具有比条形阴极层区域22a、22b和22c更宽的横向宽度。这能够在图1中最好地看出，其中横向宽度是相应的左端和相应的右端之间的距离。
在本实施例中，每个第一栅极电极27形成为在第一基极层23上的第一栅极金属化层81（见图2）的一部分，其中与第一基极层23相对的第一栅极金属化层81的表面限定第一平面。此外，每个第二栅极电极47形成为第二基极层43上的第二栅极金属化层82（见图4）的一部分，其中与第二基极层43相对的第二栅极金属化层82的表面限定第二平面。与第一阴极层22相对的第一阴极电极21的表面以及与第二阳极层45相对的第二阳极电极46的表面限定/形成第三平面，并且与第一阳极层25相对的第一阳极电极26的表面以及与第二阴极层42相对的第二阴极电极41的表面限定/形成第四平面。换言之，所有第一阴极电极21和所有第二阳极电极46都布置在相同平面中。同样地，所有第二阴极电极41和所有第一阳极电极26都布置在相同平面中。在其中，第一平面平行于第三平面，并且在从第一主侧11到第二主侧12的方向上从第三平面移位，并且第二平面平行于第四平面并在从第二主侧12到第一主侧11的方向上从第四平面移位。此台式结构在标准压接封装中促使第一主侧11上的第一阴极电极21和第二阳极电极46与第一金属板（例如钼盘）接触，并且使在第二主侧12上的第二阴极电极41和第一阳极电极26与第二金属板（例如钼盘）接触。
在本实施例中，在与第一和第二主侧11、12正交的投影中，每个第一GCT单元20的第一阳极层25与相同第一GCT单元20的第一阴极层22对齐，以在每个第一GTC单元20中的这两层之间具有最大重叠（即，第一阳极层25和第一阴极层区域22a、22b、22c之间的最大重叠面积），并且每个第二GCT单元40的第二阳极层45与相同第二GCT单元40的第二阴极层42对齐，以在每个第二GTC单元40中的这两个层之间具有最大重叠（即，第二阳极层25和第二阴极层区域42a、42b、42c之间的最大重叠面积）。
图2示出在晶圆10的第一主侧11上的俯视图。在图2中所示的俯视图中，能够看到有分别在第一GCT单元20的阴极层区域22a、22b和22c形成的顶部表面上的第一阴极电极21和在第二阳极层45的顶部表面上形成的阳极电极46的图案。每个第一阴极电极21包括与相应的第一GCT单元20的三个阴极层区域22a、22b和22c对应的三个条形电极部分。因此，每个第一GCT单元20包括仅一个第一阴极电极21（包含彼此分离的多个电极部分）。阳极电极46是条形的，其对应于相应的第二GCT单元的第二阳极层45的条形。
条形阳极电极46和每个第一阴极电极21的条形电极部分的纵向方向具有它在径向方向上对齐的纵向方向，该方向是从器件的中心延伸并平行于晶圆10的第一主侧11的方向。其中，器件的中心是圆形晶圆10的第一主侧11的中心。
在垂直于相同第一或第二GCT单元20、40的条形阴极层区域的纵向轴线的方向上的每个第一和第二基极层23、43的横向宽度（即在两个分离区域50、60之间的第一或第二基极层23、43的延伸，其是在图1中相应的左端和相应右端之间的距离）示范性地小于1mm，或者示范性地小于500μm。同样地，在垂直于其纵向轴线的方向上的第一和第二阳极层25、45的横向宽度（即，两个分离区域60、50之间的第一或第二阳极层25、45的延伸）示范性地小于1mm ，或者示范性地小于500μm。每个第一GCT单元20中的第一基极层23的横向宽度与第一阳极层25的横向宽度之间的比率以及每个第二GCT单元40的第二基极层43的横向宽度与第二阳极层45的横向宽度之间的比率示范性地在0.5和2之间，或者它示范性地为1。
每个条形阴极半导体层区域22a、22b、22c、42a、42b和42c的横向宽度在垂直于其纵向轴线的方向上在50μm至500μm之间。
多个第一GCT单元20和多个第二GCT单元40布置在围绕器件中心的三个同心环中。在每个环中，第一GCT单元20与第二GCT单元40交替。因此，在图2中，第二阳极电极46与分别包括三个条形电极部分的第一阴极电极21交替，如上所述的。在图2中，第二阳极电极46能够识别为具有垂直于其纵向轴线的较大横向宽度的条，并且形成第一阴极电极21的条形电极部分能够被识别为具有垂直于其纵向轴线的较小横向宽度的条。
在圆形晶圆10的第一主侧11上的中心区域中，布置有第一公共栅极触点71，多个第一GCT单元20的所有第一栅极电极27电连接到第一公共栅极触点71。第一GCT单元20的第一栅极电极27及其之间的连接被实现为第一栅极金属化层81。
在图4中，示出有在双向功率半导体器件1的第二主侧12上的俯视图。由于第一和第二GCT单元20、40的对称布置，能够看到有第一阳极电极26和第二阴极电极41的电极图案，其与图2中所示的第一阴极电极21和第二阳极电极46的电极图案类似。
在图4中，第一阳极电极26与分别包括三个条形电极部分的第二阴极电极41交替。每个第二GCT单元40包括仅一个第二阴极电极41（包含彼此分离的多个电极部分）。在图4中，第一阳极电极26能够识别为具有垂直于其纵向轴线的较大横向宽度的条，并且形成第二阴极电极41的条形电极部分能够识别为具有垂直于其纵向轴线的较小横向宽度的条。
在晶圆10的第二主侧12上的中心区域中，布置有第二公共栅极触点72，多个第二GCT单元40的所有第二栅极电极47电连接到第二公共栅极触点72。第二GCT单元40的第二栅极电极47及其之间的连接被实现为第二栅极金属化层82。
本发明的双向功率半导体器件提供了双向关断晶闸管（BTT），其允许对在垂直于晶圆10的第一和第二主侧11、12的两个方向上流动的电流的接通和关断两者的完全栅极控制。由于第一和第二GCT单元20、40的交错布置，晶圆10的完全硅面积被电利用和热利用。对于第一和第二GCT单元20、40的接通和关断的栅极控制取决于应用要求能够采用低电感栅极控制（像在集成栅极换向晶闸管（IGCT）中），或者能够采用用于软切换的标准GTO晶闸管栅极控制。示范性地，对于第一和第二GCT单元采用两个单独的栅极控制单元。
对于本领域技术人员将显而易见的是，在不脱离如由所附权利要求限定的本发明的构思的情况下，上述实施例的修改是可能的。
在上述实施例中，双向功率半导体器件1描述有分别包括三个条形阴极层区域22a、22b、22c或42a、42b、42c的第一和第二阴极层22、42。然而，每个第一或第二阴极层中仅具有一个连续的阴极层区域，或者每个第一或第二阴极层中具有任何其它数量的阴极层区域也是可能的。示范性地，每个第一和第二阴极层22、42包括2至6个条形阴极层区域。
在上述实施例中，双向功率半导体器件1描述有圆形硅晶圆10。然而，晶圆10可以具有任何其它形状，例如矩形形状，或者可以由不同的半导体材料例如硅碳化物或III族氮化物，例如（AlGaln）N构成。
本发明的实施例描述有条形第一和第二GCT单元的非常特定的布置。然而，可以采用其它布置，例如在矩形晶圆上的条形第一和第二GCT单元的平行布置，或蜂窝形第一和第二GCT单元的蜂窝布置，或圆形第一和第二GCT单元的规则布置或者在规则图案中的多边形的第一和第二GCT单元的布置。
通过特定的导电类型解释了上面实施例。可以切换上述实施例中的半导体层的导电类型，使得被描述为p型层的所有层都将会是n型层，并且被描述为n型层的所有层都将会是p型层。例如，在修改的实施例中，第一/第二GCT单元20、40能够包含p掺杂的第一/第二阴极半导体层22、42，n掺杂的第一/第二基极层23、43，p掺杂的第一/第二漂移层24、44以及n掺杂的第一/第二阳极层25、45。
所有实施例描述有中央第一和第二公共栅极触点71、72。然而，本发明不限于此类中央公共栅极触点71、72。在晶圆10的周边处或甚至在晶圆10的周边和中心之间的某处的两个环之间具有环形的第一和第二公共栅极触点也将会是可能的。
应该注意到，术语“包括”不排除其它元件或步骤，并且不定冠词“一”或“一个”不排除复数。还可以组合与不同实施例相关联的所描述的元件。
参考符号列表
1双向功率半导体器件
10 晶圆
11 第一主侧
12 第二主侧
20 第一栅极换向晶闸管（GCT）单元
21 第一阴极电极
22 第一阴极层
22a，22b，22c 阴极层区域
23 第一基极层
24 第一漂移层
25 第一阳极层
26 第一阳极电极
27 第一栅极电极
40 第二栅极换向晶闸管（GCT）单元
41 第二阴极电极
42 第二阴极层
42a，42b，42c 阴极层区域
43 第二基极层
44 第二漂移层
45 第二阳极层
46 第二阳极电极
47 第二栅极电极
50 第一分离区域
51 第一钝化层
60 第二分离区域
61 第二钝化层
71 第一公共栅极触点
72 第二公共栅极触点
81 第一金属化层
82 第二金属化层

Claims (15)

1.一种带有具有第一主侧（11）和与所述第一主侧（11）平行布置的第二主侧（12）的晶圆（10）的双向功率半导体器件（1），所述双向功率半导体器件（1）包括至少一个第一栅极换向晶闸管单元（20）和至少一个第二栅极换向晶闸管单元（40），
其中每个第一栅极换向晶闸管单元（20）包括以从所述第一主侧（11）到所述第二主侧（12）的顺序的下列层：
第一阴极电极（21）;
第一导电类型的第一阴极层（22）;
与所述第一导电类型不同的第二导电类型的第一基极层（23）;
所述第一导电类型的第一漂移层（24）;
所述第二导电类型的第一阳极层（25）;以及
第一阳极电极（26），
其中每个第一栅极换向晶闸管单元(20)还包括第一栅极电极(27)，其布置成横向于所述第一阴极层（22）并且通过所述第一基极层（23）与所述第一阴极层（22）分离，
其中每个第二栅极换向晶闸管单元（40）包括以从所述第一主侧（11）到所述第二主侧（12）的顺序的下列层：
第二阳极电极（46），
所述第二导电类型的第二阳极层（45）;
所述第一导电类型的第二漂移层（44）;
所述第二导电类型的第二基极层（43）;
所述第一导电类型的第二阴极层（42）;以及
第二阴极电极（41），
其中每个第二栅极换向晶闸管单元（40）还包括第二栅极电极（47），其布置成横向于所述第二阴极层（42）并且通过所述第二基极层（43）与所述第二阴极层（42）分离，
其特征在于
所述双向功率半导体器件（1）包括至少两个第一单元区，每个单元区包括第一栅极换向晶闸管单元（20），以及至少两个第二单元区，每个第二单元区包括第二栅极换向晶闸管单元（40），其中所述第一单元区与所述第二单元区交替，
通过所述第一导电类型的第一分离区域（50）将第一单元区中的每个第一栅极换向晶闸管单元（20）的所述第一基极层（23）与第二单元区中的相邻的第二阳极层（45）分离，以及
通过所述第一导电类型的第二分离区域（60）将第二单元区中的每个第二栅极换向晶闸管单元（40）的所述第二基极层（43）与第一单元区中的相邻的第一阳极层（25）分离。
2.根据权利要求1所述的双向功率半导体器件（1），其中对于每个第一栅极换向晶闸管单元（20）：
此第一栅极换向晶闸管单元（20）的所述第一基极层（23）中的任何点和所述相邻的第二阳极层（45）之间的横向距离小于第一最大距离，
此第一栅极换向晶闸管单元（20）的所述第一阳极层（25）的任何点和所述相邻的第二基极层（43）之间的横向距离小于所述第一最大距离，
所述第一最大距离为1mm，或500μm。
3.根据权利要求1或2所述的双向功率半导体器件，其中对于每个第二栅极换向晶闸管单元（40）：
此第二栅极换向晶闸管单元（40）的所述第二基极层（43）的任何点和所述相邻的第一阳极层（25）之间的横向距离小于第二最大距离，
此第二栅极换向晶闸管单元（40）的所述第二阳极层（45）中的任何点和所述相邻的第一基极层（23）之间的横向距离小于所述第二最大距离，
所述第二最大距离为1mm，或500μm。
4.根据权利要求1至3中任一项所述的双向功率半导体器件（1），其中在与所述第一和第二主侧（11,12）正交的方向上的投影中，在每个第一栅极换向晶闸管单元（20）中所述第一阳极层（25）与所述第一阴极层（23）重叠，并且在每个第二栅极换向晶闸管单元（40）中所述第二阳极层（45）与所述第二阴极层（43）重叠。
5.根据权利要求4所述的双向功率半导体器件（1），其中在与所述第一和第二主侧（11、12）正交的方向上的所述投影中，所述第一阳极层（25）与所述第一阴极层（23）对齐以在每个第一栅极换向晶闸管单元（20）中的这两个层之间具有最大重叠，并且所述第二阳极层（45）与所述第二阴极层（43）对齐以在每个第二栅极换向晶闸管单元（40）中的这两个层之间具有最大重叠。
6.根据权利要求1至5中任一项所述的双向功率半导体器件（1），其中：
每个第一栅极电极（27）形成为在所述第一基极层（23）上的第一栅极金属化层（81）的部分，与所述第一基极层（23）相对的所述第一栅极金属化层（81）的表面限定第一平面，
每个第二栅极电极（47）形成为在所述第二基极层（43）上的第二栅极金属化层（82）的部分，与所述第二基极层（43）相对的所述第二栅极金属化层（82）的表面限定第二平面，
与所述第一阴极层（22）相对的所述第一阴极电极（21）的表面以及与所述第二阳极层（45）相对的所述第二阳极电极（46）的表面限定第三平面，
与所述第一阳极层（25）相对的所述第一阳极电极（26）的表面以及与所述第二阴极层（42）相对的所述第二阴极电极（41）的表面限定第四平面，
所述第一平面平行于所述第三平面，并且在从所述第一主侧（11）到所述第二主侧（12）的方向上从所述第三平面移位，以及
所述第二平面与所述第四平面平行，并且在从所述第二主侧（12）到所述第一主侧（11）的方向上从所述第四平面移位。
7.根据权利要求1至6中任一项所述的双向功率半导体器件（1），其中所述第一和第二阴极层（22、42）中的每一个包含至少两个阴极层区域（22a、22b、22c、42a、42b、42c），其通过所述第一或第二基极层（23、43）彼此分离。
8.根据权利要求7所述的双向功率半导体器件，其中所述阴极层区域（22a、22b、22c、42a、42b、42c）中的每一个是条形的，其具有在纵向轴线上的长度以及在与纵向轴线垂直的方向上的宽度，其中所述宽度小于所述长度。
9.根据权利要求8所述的双向功率半导体器件（1），其中所述第一和第二阴极层（22、42）中的每一个包括2至6个条形阴极层区域（22a、22b、22c、42a、42b、42c）。
10.根据权利要求8或9所述的双向功率半导体器件（1），其中每个条形阴极半导体层区域（22a、22b、22c、42a、42b、42c）的所述宽度在50μm和500μm之间。
11.根据权利要求8至10中任一项所述的双向功率半导体器件（1），其中所述条形阴极层区域（22a、22b、22c、42a、42b、42c）放置在围绕所述器件的中心的同心环中，每个条的纵向轴线沿着径向方向延伸，所述径向方向是从所述器件的所述中心延伸并且平行于所述第一和第二主侧（11、12）的方向。
12.根据前述权利要求中任一项所述的双向功率半导体器件（1），其中所述第一基极层（23）的横向宽度与所述第一阳极层（25）的横向宽度之间的比率以及所述第二基极层（43）的横向宽度和所述第二阳极层（45）的横向宽度之间的比率分别在0.5和2之间。
13.根据前述权利要求中任一项所述的双向功率半导体器件（1），其中所述第一和第二栅极换向晶闸管单元（20、40）的所述第一和第二漂移层（24、44）形成平行于所述晶圆（10）的所述第一和第二主侧（11、12）并在其之间延伸的一个连续半导体层。
14.根据前述权利要求中任一项所述的双向功率半导体器件（1），其中所述第一和所述第二基极层（23、43）在与所述第一和第二主侧（11、12）正交的方向上具有比所述第一和第二阳极层（25、45）更大的厚度。
15.根据前述权利要求中任一项所述的双向功率半导体器件（1），其中每对相邻的第一基极层（23）和第二阳极层（45）之间的距离以及每对相邻的第二基极层（43）和第一阳极层（25）之间的距离在20μm和100μm之间的范围中。
CN201580069494.1A 2014-12-17 2015-12-16 双向功率半导体器件 Active CN107258018B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP14198502 2014-12-17
EP14198502.8 2014-12-17
PCT/EP2015/079949 WO2016096956A1 (en) 2014-12-17 2015-12-16 Bidirectional power semiconductor device

Publications (2)

Publication Number Publication Date
CN107258018A true CN107258018A (zh) 2017-10-17
CN107258018B CN107258018B (zh) 2020-08-14

Family

ID=52101214

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580069494.1A Active CN107258018B (zh) 2014-12-17 2015-12-16 双向功率半导体器件

Country Status (5)

Country Link
US (1) US10026732B2 (zh)
EP (1) EP3235003B1 (zh)
JP (1) JP6602380B2 (zh)
CN (1) CN107258018B (zh)
WO (1) WO2016096956A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111742411A (zh) * 2018-02-13 2020-10-02 Abb电网瑞士股份公司 双向晶闸管器件
CN112802896A (zh) * 2019-11-13 2021-05-14 株洲中车时代电气股份有限公司 一种双向晶闸管及其制造方法
CN116490978A (zh) * 2020-11-25 2023-07-25 日立能源瑞士股份公司 双向晶闸管装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10620654B2 (en) * 2016-08-31 2020-04-14 Delta Electronics (Shanghai) Co., Ltd Alternatingly-switched parallel circuit, integrated power module and integrated power package
EP4107783B1 (en) * 2020-03-31 2023-12-20 Hitachi Energy Ltd Turn-off power semiconductor device with radial gate runners
EP4006989B1 (en) * 2020-11-25 2024-05-15 Hitachi Energy Ltd Bidirectional thyristor device with asymmetric characteristics

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5437588A (en) * 1977-08-29 1979-03-20 Mitsubishi Electric Corp Both-way thyristor
EP0110777A1 (fr) * 1982-11-25 1984-06-13 Centre National De La Recherche Scientifique (Cnrs) Structure de thyristor à allumage intrinsèque et son application à la réalisation d'un dispositif bidirectionnel
US6049096A (en) * 1997-04-17 2000-04-11 Stmicroelectronics, S.A. Protection component for telephone line interface
CN1851927A (zh) * 2006-05-29 2006-10-25 上海维安热电材料股份有限公司 低电容过压保护器件及其生产工艺
WO2012041958A2 (en) * 2010-09-29 2012-04-05 Abb Technology Ag Reverse-conducting power semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55124262A (en) * 1979-03-16 1980-09-25 Mitsubishi Electric Corp Bidirectional thyristor
JPS5749269A (en) 1980-09-08 1982-03-23 Mitsubishi Electric Corp Bidirectional thyristor
DE19721365A1 (de) 1997-05-22 1998-11-26 Asea Brown Boveri Beidseitig steuerbarer Thyristor
EP3073530B1 (en) * 2015-03-23 2017-05-03 ABB Schweiz AG Reverse conducting power semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5437588A (en) * 1977-08-29 1979-03-20 Mitsubishi Electric Corp Both-way thyristor
EP0110777A1 (fr) * 1982-11-25 1984-06-13 Centre National De La Recherche Scientifique (Cnrs) Structure de thyristor à allumage intrinsèque et son application à la réalisation d'un dispositif bidirectionnel
US6049096A (en) * 1997-04-17 2000-04-11 Stmicroelectronics, S.A. Protection component for telephone line interface
CN1851927A (zh) * 2006-05-29 2006-10-25 上海维安热电材料股份有限公司 低电容过压保护器件及其生产工艺
WO2012041958A2 (en) * 2010-09-29 2012-04-05 Abb Technology Ag Reverse-conducting power semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111742411A (zh) * 2018-02-13 2020-10-02 Abb电网瑞士股份公司 双向晶闸管器件
CN111742411B (zh) * 2018-02-13 2024-03-08 日立能源有限公司 双向晶闸管器件
CN112802896A (zh) * 2019-11-13 2021-05-14 株洲中车时代电气股份有限公司 一种双向晶闸管及其制造方法
CN112802896B (zh) * 2019-11-13 2022-08-16 株洲中车时代电气股份有限公司 一种双向晶闸管及其制造方法
CN116490978A (zh) * 2020-11-25 2023-07-25 日立能源瑞士股份公司 双向晶闸管装置
CN116490978B (zh) * 2020-11-25 2024-04-26 日立能源有限公司 双向晶闸管装置

Also Published As

Publication number Publication date
WO2016096956A1 (en) 2016-06-23
CN107258018B (zh) 2020-08-14
EP3235003B1 (en) 2019-03-06
EP3235003A1 (en) 2017-10-25
US20170294435A1 (en) 2017-10-12
US10026732B2 (en) 2018-07-17
JP2018503978A (ja) 2018-02-08
JP6602380B2 (ja) 2019-11-06

Similar Documents

Publication Publication Date Title
CN107258018A (zh) 双向功率半导体器件
CN106129111B (zh) 反向导通功率半导体器件
US7791308B2 (en) Semiconductor element and electrical apparatus
CN107112353B (zh) 反向传导半导体装置
CN103119715B (zh) 反向导通功率半导体器件
JP6088586B2 (ja) 逆導通パワー半導体デバイス
US7939887B2 (en) Active semiconductor component with a reduced surface area
EP3766101A1 (en) Bidirectional thyristor device
CN112271218A (zh) 功率半导体器件及其制备方法
WO2015078657A1 (en) Reverse-conducting power semiconductor device
JP2007115920A (ja) ダイオード内蔵パワースイッチングデバイスとその製造方法
JP2005101254A (ja) 双方向高耐圧プレーナ型半導体装置
CN112909098A (zh) 一种肖特基二极管及其制备方法
JP4802430B2 (ja) 半導体素子
KR20160010409A (ko) 물리적 절연 없는 다중-셀 디바이스를 위한 방법 및 구조물
CN116490978B (zh) 双向晶闸管装置
CN111640781B (zh) 带有等离子体扩散层的复合PiN肖特基二极管
CN115039233A (zh) 反向导通功率半导体器件及其制造方法
CN114927557A (zh) 一种发射效率可控的半导体器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210514

Address after: Baden, Switzerland

Patentee after: ABB grid Switzerland AG

Address before: Baden, Switzerland

Patentee before: ABB Switzerland Co.,Ltd.

TR01 Transfer of patent right
CP01 Change in the name or title of a patent holder

Address after: Swiss Baden

Patentee after: Hitachi energy Switzerland AG

Address before: Swiss Baden

Patentee before: ABB grid Switzerland AG

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20240111

Address after: Zurich, SUI

Patentee after: Hitachi Energy Co.,Ltd.

Address before: Swiss Baden

Patentee before: Hitachi energy Switzerland AG

TR01 Transfer of patent right