CN106129111B - 反向导通功率半导体器件 - Google Patents

反向导通功率半导体器件 Download PDF

Info

Publication number
CN106129111B
CN106129111B CN201610442461.3A CN201610442461A CN106129111B CN 106129111 B CN106129111 B CN 106129111B CN 201610442461 A CN201610442461 A CN 201610442461A CN 106129111 B CN106129111 B CN 106129111B
Authority
CN
China
Prior art keywords
cathode layer
reverse
layer
power semiconductor
commutated thyristor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610442461.3A
Other languages
English (en)
Other versions
CN106129111A (zh
Inventor
N·洛普希蒂斯
F·尤德雷
U·维穆拉帕蒂
I·尼斯托
M·阿诺德
J·沃贝基
M·拉希莫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Co ltd
Original Assignee
ABB Technology AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Technology AG filed Critical ABB Technology AG
Publication of CN106129111A publication Critical patent/CN106129111A/zh
Application granted granted Critical
Publication of CN106129111B publication Critical patent/CN106129111B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H01L29/7412—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode
    • H01L29/7416—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode the device being an antiparallel diode, e.g. RCT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1027—Thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41716—Cathode or anode electrodes for thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7428—Thyristor-type devices, e.g. having four-zone regenerative action having an amplifying gate structure, e.g. cascade (Darlington) configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0839—Cathode regions of thyristors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thyristors (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

提供一种反向导通功率半导体。其包括多个二极管单元(312)和多个栅极换流晶闸管(GCT)单元(32)。每个GCT单元(32)包括第一阴极层(34)，其中每个GCT单元(32)的第一阴极层(34)包括至少三个阴极层区域(34a、34b)，其通过基层(35)相互分开，其中在平行于第一主侧面(41)的平面上的正交投影中，阴极层区域(34a、34b)的每个为具有沿着其纵轴的方向上的长度和垂直于纵轴的方向上的宽度(w、w’)的条形，其中在至少一混合部分中二极管单元(312)在横向方向上与GCT单元(32)交替布置，其中在每个GCT单元(32)中，贴近与该GCT单元(32)邻近的二极管单元(312)的两个外部阴极层区域(34b)的每个的宽度(w’)小于位于该GCT单元(32)中的两个外部阴极层区域(34b)之间的任何中间阴极层区域(34a)的宽度(w)。

Description

反向导通功率半导体器件
技术领域
本发明涉及根据权利要求1的前序的反向导通功率半导体器件。
背景技术
已知的功率半导体器件是集成栅极换流晶闸管(IGCT)，其包括在单个晶片内的一个或多个栅极换流晶闸管(GCT)单元。每个GCT单元由采用阴极金属化层形式的阴极电极、n+掺杂的阴极层、p掺杂的基层、n-掺杂的漂移层、n掺杂的缓冲层、p+掺杂的阳极层以及采用阳极金属化层形式的阳极电极组成。GCT单元还包括与掺杂的基层接触的采用栅极金属化层形式的栅电极。为了使栅极金属化层与阴极电极分开，将栅极金属化层布置在布置有阴极电极的平面之下的平面内。IGCT在晶片的中心处、在晶片的周边处或者在其之间的某处包括采用环形金属区域形式的至少一个栅极接触。栅极接触区域与栅极金属化层直接接触从而使得栅极接触区域与所有GCT单元的栅电极相互电连接和热连接。
另一已知的功率半导体器件是反向导通集成换流晶闸管(RC-IGCT)，其包括在一个单独晶片内的IGCT部分和单个内建续流二极管部分。续流二极管部分由一个单独二极管组成，该单独二极管包括被n-掺杂的漂移层和n掺杂的缓冲层隔开的p掺杂阳极层和n+掺杂阴极层。该二极管被布置为以这样的方式与IGCT部分邻接以在晶片的最内侧或者最外侧区域内。在IGCT部分与续流二极管部分之间存在有n-掺杂的隔离区域，其将在IGCT部分中的GCT单元的p掺杂基层与二极管的p掺杂阳极层分开。
在图1和图2中示出了已知为双模栅极换流晶闸管(BGCT)的功率半导体器件。图1示出了该器件的顶视图并且图2示出了该器件沿着图1中的线c’-c而获得的横截面。BGCT与RC-IGCT相似并且在单个晶片1中包括多个相互电并联的栅极换流晶闸管(GCT)单元2。在BGCT中的GCT单元2与在RC-IGCT中构建的GCT单元相同。在图1和图2所示的BGCT中，每个GCT单元2均由采用阴极金属化层形式的三个阴极电极3、包括三个条形阴极部分4的n+掺杂的阴极层、p掺杂的基层5、n-掺杂的漂移层6、n掺杂的缓冲层7、p+掺杂的阳极层8以及采用阳极金属化层形式的阳极电极9组成。如同在IGCT中，GCT单元2还包括与掺杂基层5接触的采用栅极金属化层形式的栅电极10。将栅极金属化层安排在安排有阴极电极3的平面之下的平面内，从而使得栅极金属化层与阴极电极3分开。BGCT在晶片1的中心包括采用环形金属区域形式的一个单独栅极接触11。栅极接触11与栅极金属化层直接接触从而栅极接触11与所有GCT单元2的栅电极10相互电连接和热连接。
不同于RC-IGCT，BGCT不仅包括具有单独二极管的单独续流二极管部分而且包括布置在GCT单元2之间的多个二极管单元12。二极管单元相互电并联并且电连接至GCT单元2，虽然具有相反的正向。每个二极管单元包括阳极电极17、p掺杂的阳极层13和n+掺杂的阴极层14以及阴极电极16，其中p掺杂的阳极层13和n+掺杂的阴极层14被n-掺杂的漂移层6和n掺杂的缓冲层7分开。相邻的GCT单元2和二极管单元12被多个隔离区域15分开。
图3示出了在图2中所示的BGCT的变形的横截面，在其中在GCT单元22中处于二极管单元12的紧临处的阴极部分4的各处被栅电极20包围。这种情况下，隔离区域15与临近的阴极部分4横向分隔开比在图2所示的实施例中更大的距离，因为要求更宽的基层以具有用于栅电极20的部分的足够空间，其中栅电极20的部分各自布置在隔离区域15与相邻阴极部分4之间。具有图2中已经使用的附图标记的图3中的元件与在图2中所示的器件的相应元件相同。
例如，BGCT在WO2012/041958A2中并且在由U.Vemulapati等人在PowerSemiconductor Devices and ICs(ISPSD)中，2012年，第29至32页的文章“The concept ofBi-mode Gate Commutated Thyristor-A new type of reverse conducting IGT”中公开。
经由标准RC-IGCT设计在相同晶片中该BGCT设计中的分布式二极管和IGCT单元的一个优点是更好的热阻，因为由于分布式二极管单元12和IGCT单元2，热量在晶片1中分布地更加均匀。例如当BGCT在IGCT模式工作时，热量能够容易地从GCT单元2扩散进入二极管单元12。在标准RC-IGCT中，改为温度以更小的效率扩散进入到二极管区域，因为它集中在一个连续区域中。当器件在二极管模式下操作时，观察到相同现象。
最大可控电流(MCC)和导通状态电压是以上所述的器件中的重要参数。期望实现最大可允许MCC和最小可允许导通状态电压以最小化器件中的损耗。此外，为了避免局部过热，均一的导通和关断是最关键的。
发明内容
本发明的目的是提供反向导通功率半导体器件，与已知BGCT相比，其具有关于导通和关断的均一性、最大可控电流以及导通状态电压的改善电性能。
通过根据权利要求1的反向导通功率半导体器件达到该目的。
利用本发明的反向导通功率半导体器件，与以上所述的BGCT设计相比，每单位面积的最大可控电流(MCC)能够得以增大并且导通状态电压以及因此还使得导电损耗能够得以降低。通过在相邻二极管单元的紧邻处分布的外部阴极层区域的特定设计，实现了MCC的改善。该导通状态电压降(导电损耗)的降低来自于改善的等离子体分布。在关断期间能够实现来自于栅电极的更均匀等离子体提取。这增大了用于动态雪崩诱导再触发的电流限制，而同时该器件的硬驱动限制比此更高。此外在反向导通功率半导体中，二极管部分有助于来自于GCT单元的基层的等离子体抽取，其还提高了电流可控性。
本发明的进一步开发在从属权利要求中指定。
在示范性实施例中，在混合部分中的每个栅极换流晶闸管单元中，两个外部阴极层区域的每个的宽度是在那个栅极换流晶闸管单元中的这两个外部阴极层区域之间的任何中间阴极层区域的宽度的20％至75％。在20％至75％的范围内，MCC在宽温度范围中更高。利用高于20％的最低限的宽度，能够实现低的导通状态电压。
在另一示范性实施例中，在混合部分中的每个栅极换流晶闸管单元中，两个外部阴极层区域的每个的宽度是在那个栅极换流晶闸管单元中的这两个外部阴极层区域之间的任何中间阴极层区域的宽度的20％至75％。在此实施例中，能够将高的MCC与低的导通状态电压相结合。
在示范性实施例中，混合部分包括多个栅极换流晶闸管单元。
在示范性实施例中，在混合部分中二极管单元的数量相对于第一阴极层区域的数量的比值在从1∶3至1∶5的范围内，示范性地为1∶3或者1∶4。
在示范性实施例中，每个第二阳极层与相邻栅极换流晶闸管单元的基层之间的最小距离在20μm与150μm之间的范围内，示范性地在50μm与100μm之间的范围内。在此实施例中，在每个第二阳极层与相邻基层之间的隔离区域足够宽阔以为驱动所述GCT所需要的栅极电压提供足够的阻断能力，即在GCT关断期间确保栅极至阴极的阻断能力，而用于最大总面积利用率，以及用于最大等离子体的范围从GCT区域延伸到GCT操作模式中的二极管区域，并且反之亦然。
在示范性实施例中，在平行于第一主侧面的平面之上的正交投影中，第二阳极层的每一个为具有沿着其纵轴的方向上的长度以及垂直于其纵轴的方向上的宽度的条形，每个第二阳极层的宽度小于其长度。利用这些特征，晶片区域能够得到最有效的利用。示范性地，晶片在平行于第一主侧面的平面之上的正交投影中具有圆形形状，其定义晶片的中心以及从该晶片的中心延伸的多个径向，并且第一阴极层区域和第二阳极层被布置为各自具有沿着径向的一个所对准的它们的纵轴。示范性地，条形阴极层区域和第二阳极层设置在晶片的中心周围的一个或多个同心环中。其中，示范性地，在每个环中，每个条形阴极层区域的长度与在此环中的任何其他条形阴极层的长度相同。
在示范性实施例中，本发明的反向导通功率半导体器件包括用于接触多个栅极换流晶闸管单元的栅电极的公共栅极接触，其中公共栅极接触布置在第一主侧面上。
在示范性实施例中，在混合部分的每一个栅极换流晶闸管单元中，两个外部阴极层区域的宽度相同并且任何中间阴极层区域的宽度相同。
在示范性实施例中，每个第一阴极层区域的宽度在25μm至500μm之间的范围内。
在示范性实施例中，在每个栅极换流晶闸管单元中，在平行于第一主侧面的平面上的正交投影中，栅电极在此栅极换流晶闸管单元中的每对相邻阴极层区域之间延伸，并且在垂直于那个阴极层区域的纵轴的方向上，通过与二极管单元相邻的阴极层区域而与相邻于那个栅极换流晶闸管单元的任何二极管单元分开。
附图说明
下文将参照附图对本发明的具体实施例进行解释，在其中：
图1示出了已知双模栅极换流晶闸管(BGCT)的顶视图；
图2示出了已知BGCT沿着图1中的线c’-c的横截面；
图3示出了已知BGCT的变形的沿着图1中的线c’-c的横截面；
图4示出了根据本发明的实施例的反向导通功率半导体器件的顶视图；
图5示出了根据实施例的反向导通功率半导体器件沿着图4中的线c’-c的横截面。
在附图标记列表中概括出了在附图中所使用的附图标记以及它们的含义。一般来说，在整个说明书中相同元件具有相同的附图标记。所描述的实施例意在作为实例而不是限制本发明的范围。
具体实施方式
在图4和图5中示出了根据本发明的反向导通功率半导体器件的实施例。图4示出了反向导通功率半导体器件的顶视图而图5示出了其沿着图4中的线c’-c的横截面。
根据实施例的反向导通功率半导体器件包括半导体晶片(wafer)31，示范性地为硅晶片，具有第一主侧面41和第二主侧面42，第二主侧面42布置为平行于第一主侧面41。它包括多个栅极换流晶闸管(GCT)单元32和多个二极管单元312。每个GCT单元32按从第一主侧面41到第二主侧面42顺序包括：第一阴极电极33、n+掺杂的第一阴极层34、p掺杂的基层35、p掺杂的第一阳极层38以及第一阳极电极39。p掺杂的基层35通过与p掺杂的基层35形成pn结的n-掺杂的漂移层36和与p掺杂的第一阳极层38形成pn结的n掺杂的缓冲层37而与p掺杂的第一阳极层38分开。每个GCT单元32的第一阴极层34包括四个阴极层区域34a和34b，其通过基层35而相互分开。
此外，每个GCT单元32包括栅电极310，其横向布置至第一阴极层34，并且其通过基层35而与第一阴极层34分开。在此专利的整个说明书中，术语“横向”涉及横向方向，其为平行于第一主侧面41的方向。
漂移层36可以具有示范性地在n＝5.0×1011cm-3与n＝1.0×1014cm-3之间、更示范性地小于的5×1013cm-3的净掺杂浓度。基层35以及第一阳极层38可以具有示范性地在p＝1×1016cm-3与p＝1×1019cm-3之间的净掺杂浓度，并且第一阴极层34可以具有示范性地在n＝1×1018cm-3与n＝1×1021cm-3之间的净掺杂浓度。示范性地，所有的阴极层区域34a和34b具有相同的净掺杂浓度。同样地，所有的第一阳极层38可以具有相同的净掺杂浓度。其中缓冲层37向着第二主侧面42具有增大的净掺杂浓度，反之漂移层36典型地具有比缓冲层37低的恒定掺杂浓度。在整个此说明书中，层的净掺杂浓度指代的是在对此层的掺杂分布进行描述的情况下的局部掺杂浓度。如果未描述掺杂分布，则层的净掺杂浓度指代的是在此层中的最大净掺杂浓度。
在本实施例中，基层35以及第一阳极层38示范性地在垂直于晶片31的第一和第二主侧面41、42的方向上具有在1μm与250μm之间、示范性地在2μm与150μm或者在10μm与150μm之间的厚度。示范性地，所有的基层35具有相同的层厚。同样地，所有的第一阳极层38可以具有相同的厚度。漂移层36在垂直于晶片31的第一和第二主侧面41、42的方向上的厚度取决于器件的额定电压。它示范性地对于3.3kV的器件在280μm与440μm之间或者对于4.5kV的器件在380μm与570μm之间。其中，在GCT单元32中的漂移层36的厚度是此GCT单元32的漂移层37与基层35之间的最小距离。
在平行于第一主侧面41的平面之上的正交投影中，阴极层区域34a和34b的每一个为具有在沿着其纵轴的方向上的长度以及垂直于该纵轴的方向上的宽度w、w’的条形，每个阴极层区域34a、34b的宽度w、w’小于其长度。在整个说明书中条形意味着纵长形状，在其中在纵向方向的长度比在垂直于纵向方向以及平行于晶片31的第一主侧面41或第二主侧面42的宽度方向上的条形区域的宽度更长。在整个此说明书中条形区域的宽度是在宽度方向上条形区域所具有的最大尺寸。
在平行于第一主侧面41的平面之上的正交投影中，在每个GCT单元32中，在其相反侧面上邻接与其GCT单元32相邻的两个二极管单元312的两个外部阴极层区域34b的每个的宽度w’小于在那个GCT单元32中在两个外部阴极层区域34b之间的任何中间阴极层区域34b的宽度w。其中，邻接相邻二极管单元312的每个外部阴极层区域34b的宽度w’是在相同GCT单元32中的任何中间阴极层区域34a的宽度w的20％至75％，示范性地为40％至60％。每个条形阴极层区域34a和34b在垂直于其纵轴的方向上的横向宽度w、w’示范性地在25μm与500μm之间。
在本实施例中，在每个GCT单元32中的栅电极310，在平行于第一主侧面41的平面之上的正交投影中，在此GCT单元32中的每对相邻阴极层区域34a、34b之间延伸，并且在垂直于那个外部阴极层区域34b的纵轴的方向上，通过与那个相邻二极管单元312邻接的外部阴极层区域34b而与相邻于那个GCT单元32的任何二极管单元312分开。换句话说，栅电极310在每对阴极层区域34a、34b之间，而不在邻接相邻二极管单元312的外部阴极层区域34b和此相邻二极管单元312之间延伸。
每个二极管单元312按从第一主侧面41到第二主侧面42顺序包括：第二阳极电极317、p掺杂的第二阳极电极313、n+掺杂的第二阴极层314以及第二阴极电极316。第二阴极层314在第二主侧面42上在横向方向上与第一阳极层38交替布置，并且通过漂移层36和缓冲层37而与第二阳极层313分开。漂移层36与第二阳极层313形成pn结。在平行于第一主侧面41的平面之上的正交投影中，每个第二阳极层313为具有在沿着其纵轴的方向上的长度以及垂直于该纵轴的方向上的宽度的条形，每个第二阳极层313的宽度小于其长度。
第二阳极层313可以具有示范性地在p＝1×1016cm-3与p＝1×1019cm-3之间的净掺杂浓度，并且第二阴极层314可以具有示范性地在n＝1×1018cm-3与n＝1×1021cm-3之间的净掺杂浓度。示范性地所有的第二阴极层314具有相同的净掺杂浓度。同样地所有的第二阳极层313可以具有相同的净掺杂浓度。
每个GCT单元32的基层35分别通过由漂移层形成的n型隔离区域315而与相邻第二阳极层313分开。在二极管单元312与相邻GCT单元32之间的隔离区域315具有在20μm与150μm之间、示范性地在50μm与100μm之间的横向宽度d(其为在第二阳极层313与相邻GCT单元32的基层35之间的最小距离)。该隔离区域315的宽度d必须足够大以避免阻塞关断所需要的栅极电压或者在阻塞期间的穿通现象。另一方面，横向宽度应当足够小以允许每个GCT单元32的电子空穴等离子体，其在GCT单元32导通状态期间在漂移层36中形成，得以扩散进入到相邻第二二极管单元312。可以在隔离区域315上形成钝化层(未在图中示出)。
在本实施例中，每个栅电极310在基层35上作为栅极金属化层的部分形成，其中，与基层35相对的第一栅极金属化层的表面定义第一平面。与阴极层区域34a、34b相对的第一阴极电极33的表面以及与第二阳极层313相对的第二阳极电极317的表面定义第二平面。换句话说，所有的第一阴极电极33和所有的第二阳极电极317被全部布置在相同平面内。其中，第一平面平行于第二平面并且在从第一主侧面41至第二主侧面42的方向上从第二平面偏移。利用金属板、比如在标准紧压封装中的钼盘，此台面结构有利于接触在第一主侧面41上的第一阴极电极33和第二阳极电极317。
在本实施例中，在第一和第二主侧面41、42的正交投影中，每个GCT单元32的第一阳极层38与相同GCT单元32的基层35对准以在每个GTC单元32中的这两个层之间具有最大重叠，并且每个二极管单元312的第二阳极层313与相同二极管单元312的第二阴极层314对准以在每个二极管单元312中的这些两个层之间具有最大重叠。
在示出了晶片31的第一主侧面41的顶视图的图4中，能够看到分别在GCT单元32的阴极层区域34a和34b的顶表面上所形成的第一阴极电极33以及在第二阳极层313的顶表面上所形成的第二阳极电极317所具有的形状。每个第一阴极电极33包括四个条形电极部分，其对应于相应GCT单元32的四个条形阴极层区域34a和34b。第二阳极电极317为条形，对应于相应二极管单元312的第二阳极层313的条形形状。
每个第一阴极电极33的条形电极部分以及条形的第二阳极电极317的纵向方向具有对准于径向的其纵向方向，其中该径向为从器件的中心延伸的方向并且平行于晶片31的第一主侧面41的方向。其中，器件的中心是圆形晶片31的第一主侧面41的中心。
在图4中所示的实施例中，多个GCT单元32和多个二极管单元312分布在器件中心周围的两个同心环中。在每个环中，GCT单元32与二极管单元312交替布置。二极管单元312的第二阳极层313与GCT单元32的第一阴极层34在沿着同心环的横向方向上交替布置，从而使得，在平行于第一主侧面41的平面之上的正交投影中，每个GCT单元32的第一阴极层34布置在横向方向上GCT单元32的相对侧面上相邻于GCT单元32的两个二极管单元312所具有的一对第二阳极层313之间。因此，在图4中第二阳极电极317与第一阴极电极33交替布置，其中如上所述该第一阴极电极33各自包括四个条形电极部分。在每个环中，在此环中的每个条形阴极层区域34a、34b的长度与在此环中的任何其他条形阴极层区域34a、34b的长度相同。
由于与二极管单元312交替布置的GCT单元32，在平行于第一主侧面41的平面之上的正交投影中，布置每个二极管单元312从而使得一个第二阳极层313分布于在平行于第一主侧面41的横向方向上的两个相邻GCT单元32的第一阴极层34之间。
在圆形晶片10的第一主侧面41上的中心区域中，分布有多个GCT单元32的所有栅电极310与其进行电连接的公共栅极接触311。GCT单元32的栅电极310以及其之间的连接被实现为以上所述的栅极金属化层。
由于二极管单元312与GCT单元32的相间布置，晶片31的全部硅区域被电利用和热利用。
利用本发明的反向导通功率半导体器件，当与BGCT设计技术的最佳状态相比较时，每单位面积的最大电流控制能力(MCC)的改善程度能够高达27％并且在导电损耗上的提高能够高达4.5％。由于位于二极管的紧邻处的特定阴极部分设计，当与已有技术相比较时，实现了MCC的改善。导通状态电压降(导电损耗)的降低来自于在该创新技术中的等离子体分布的优化扩散。增大的MCC归因于阴极区域布置的改善的均匀性，其在本发明中被设计为诱导出在整个导通期间来自于栅电极的均匀等离子体抽取。这提高了动态雪崩诱导再触发的电流限制，而同时器件的硬驱动限制比此更高。此外在该创新技术中，二极管单元312有助于来自于GCT单元32中的基层35的等离子体的抽取，其还改善了电流可控性。
如以上所述，在相邻二极管单元312的紧邻处的两个外部阴极层区域34b，相对于在这两个外部阴极层区域34b之间的中间阴极层区域34a，应当具有在20％至75％范围内的宽度。由于一旦此限制被超过在高温下MCC的极速下降，此上限不应被超过。设置此下限以确保导通状态电压的下降不显著。当在相邻二极管单元312的最接近邻接处的两个外部阴极层区域34b的宽度w’相对于中间阴极层区域34b的宽度超过75％时，在MCC中的极速下降归因于失效机制的变化。在本发明的反向导通功率半导体器件中，MCC由动态雪崩诱导再触发限制，反之在已知BGCT中，其特征为在二极管单元的紧邻处的较宽外部阴极层区域，提前失效归因于违反了硬驱动限制。此硬驱动限制随着温度增大变得越低，反之用于雪崩诱导再触发的此限制随着温度而增加。此外，本发明的反向导通功率半导体器件不能妥协于任何BGCT技术的电流状态的优点，包括当器件在GCT模式下操作时进入到二极管单元的有效热扩散以及当器件在二极管模式下操作时进入到GCT单元的有效扩散。
对于本领域技术人员明显的是，在不脱离由所附权利要求所定义的本发明的思想的情况下以上所述的实施例的变形方式是可行的。
在以上所述的实施例中，反向导通功率半导体器件被描述为具有第一阴极层34，其各自包括四个条形阴极层区域34a、34b。然而，使用两个以上(即三个或更多个)的任何其他数量的阴极层区域也是可行的，示范性地为三个至六个的条形阴极层区域34a、34b能够包括在每个GCT单元32中。示范性地，在本发明的反向导通功率半导体器件中，二极管单元的数量相对于第一阴极层区域的数量的比值可以在从1∶3至1∶5的范围内，示范性地为1∶3或者1∶4。
在以上所述的实施例中，GCT单元32与二极管单元312沿着整个环在每个同心环中交替布置，即GCT单元32在整个晶片区域上在横向方向上与二极管单元312交替布置。然而，GCT单元不在整个晶片区域而仅在混合部分中与二极管单元312交替布置也是可行的，反之，晶片的剩余部分包括不与二极管单元312交替布置的GCT单元32。这种部分还被认为是引导部分。同样地，晶片可以包括区域，在其中二极管单元被形成为在此部分不与GCT单元32交替布置。
在以上所述的实施例中，反向导通功率半导体器件被描述为具有圆形硅晶片31。然而，晶片31可以具有任何其他形状，诸如矩形形状或者可以由不同的半导体材料制备，诸如碳化硅或III族氮化物，例如(AlGaIn)N。
本发明的实施例被描述为在两个同心环中具有非常特定的GCT单元32和二极管单元312的交替布置。然而可以采用其他布置。GCT单元32和二极管单元312被布置于其中的同心环的数量可以为其他任何环数量。并且在矩形晶片上的GCT单元32和二极管单元312的布置可以为条形第二阳极层313和条形阴极层区域34a、34b被布置为相互平行的布置。例如，这种布置将会示范性地用于矩形晶片形状。
在以上实施例中，反向导通功率半导体器件被描述为具有缓冲层37。然而在变形实施例中，反向导通功率半导体器件不包括缓冲层37。在此变形实施例中，为了避免反向偏压条件下的穿通现象，与以上所描述的具有缓冲层37的实施例相比较，漂移层36在垂直于晶片31的第一和第二主侧面41、42的方向上的厚度将会增大为大约两倍。
以上实施例被解释为具有特定导电类型。在以上所述的实施例中的半导体层的导电类型可以转换，从而使得被描述为p型层的所有层将成为n型层而被描述为n型层的所有层将成为p型层。例如，在变型实施例中，GCT单元32能够包括：p掺杂的第一阴极层34、n掺杂的基层35、p掺杂的漂移层36和n掺杂的第一阳极层38。
以上实施例被描述为具有中心公共栅极接触311。本发明不限于这种中心公共栅极接触311。在晶片31的周边或者在晶片31的周边与中心之间某处的两个环之间具有环形公共栅极接触也是可行的，其能够有利于使得栅电流脉冲的电流分布均匀化。
应当注意到，术语“包括”不排除其他元件或步骤并且不定冠词“一”或“一个”不排除复数个。也可以组合利用结合不同实施例描述的元件。
附图标记列表：
1 晶片
2 栅极换流晶闸管(GCT)单元
3 阴极电极
4 阴极部分
5 基层
6 漂移层
7 缓冲层
8 阳极层
9 阳极电极
10 栅电极
11 栅极接触
12 二极管单元
13 阳极层
14 阴极层
15 隔离区域
16 阴极电极
17 阳极电极
18 栅电极
19 GCT单元
25 基层
31 半导体晶片
32 栅极换流晶闸管(GCT)单元
33 第一阴极电极
34 第一阴极层
34a 中间阴极层区域
34b 外部阴极层区域
35 基层
36 漂移层
37 缓冲层
38 第一阳极层
39 第一阳极电极
310 栅电极
311 公共栅极接触
312 二极管单元
313 第二阳极层
314 第二阴极层
315 隔离区域
316 第二阴极电极
317 第二阳极电极
41 第一主侧面
42 第二主侧面
W 宽度
W’ 宽度
d 距离。

Claims (16)

1.一种反向导通功率半导体器件，其具有晶片（31），所述晶片（31）具有第一主侧面（41）和布置为平行于所述第一主侧面（41）的第二主侧面（42），所述器件包括多个二极管单元（312）以及多个栅极换流晶闸管单元（32），其中每个栅极换流晶闸管单元（32）按从所述第一主侧面（41）到所述第二主侧面（42）的顺序包括：
阴极电极（33）；
具有第一导电类型的第一阴极层（34）；
具有与所述第一导电类型不同的第二导电类型的基层（35）；
具有所述第一导电类型的漂移层（36）的第一部分；
具有所述第二导电类型的第一阳极层（38）；以及
第一阳极电极（39），
其中，每个栅极换流晶闸管单元（32）进一步包括栅电极（310），所述栅电极（310）相对于所述第一阴极层（34）横向布置并且通过所述基层（35）与所述第一阴极层（34）分开，
其中每个栅极换流晶闸管单元（32）的所述第一阴极层（34）包括至少三个阴极层区域（34a、34b），所述至少三个阴极层区域（34a、34b）通过所述基层（35）相互分开，
其中在平行于所述第一主侧面（41）的平面之上的正交投影中，所述阴极层区域（34a、34b）的每一个为具有在沿着其纵轴的方向上的长度以及在垂直于所述纵轴的方向上的宽度（w、w’）的条形，每个阴极层区域的所述宽度（w、w’）小于其长度，
其中每个二极管单元（312）按从所述第一主侧面（41）到所述第二主侧面（42）的顺序包括：
第二阳极电极（317）；
具有所述第二导电类型的第二阳极层（313）；
所述漂移层（36）的第二部分；以及
具有所述第一导电类型的第二阴极层（314），
其中所述器件包括至少一个混合部分，在混合部分中所述二极管单元（312）的第二阳极层（313）在横向方向上与所述栅极换流晶闸管单元（32）的所述第一阴极层（34）交替布置，从而使得在平行于所述第一主侧面（41）的平面之上的正交投影中，所述混合部分中的每个栅极换流晶闸管单元（32）的所述第一阴极层（34）在所述横向方向上布置于一对第二阳极层（313）之间，所述一对第二阳极层（313）是在所述栅极换流晶闸管单元（32）的相反侧上与所述栅极换流晶闸管单元（32）相邻的两个二极管单元（312）的一对第二阳极层（313），其中所述第二阳极层（313）通过所述第一导电类型的隔离区域（315）与相邻的基层（35）分开，
其特征在于：在所述混合部分中，在平行于所述第一主侧面（41）的平面之上的正交投影中，在每个栅极换流晶闸管单元（32）中，两个外部阴极层区域（34b）中的每一个的宽度（w’）小于位于那个栅极换流晶闸管单元（32）中的所述两个外部阴极层区域（34b）之间的任何中间阴极层区域（34a）的宽度（w）。
2.根据权利要求1所述的反向导通功率半导体器件，其中在所述混合部分的每个栅极换流晶闸管单元（32）中，所述两个外部阴极层区域（34b）中的每一个的所述宽度（w’）为位于那个栅极换流晶闸管单元（32）中的这两个外部阴极层区域（34b）之间的任何中间阴极层区域（34a）的所述宽度（w）的20%至75%。
3.根据权利要求1所述的反向导通功率半导体器件，其中在所述混合部分的每个栅极换流晶闸管单元（32）中，所述两个外部阴极层区域（34b）中的每一个的所述宽度（w’）为那个栅极换流晶闸管单元（32）中的任何中间阴极层区域（34a）的所述宽度（w）的40%至60%。
4.根据权利要求1所述的反向导通功率半导体器件，其特征在于所述混合部分包括多个栅极换流晶闸管单元（32）。
5.根据权利要求1至4中的任一项所述的反向导通功率半导体器件，其特征在于，在所述混合部分中二极管单元（312）的数量相对于第一阴极层（34）的数量的比值在从1:3至1:5的范围内。
6.根据权利要求1至4中的任一项所述的反向导通功率半导体器件，其特征在于，在所述混合部分中二极管单元（312）的数量相对于第一阴极层（34）的数量的比值在从1:3至1:4的范围内。
7.根据权利要求1至4中的任一项所述的反向导通功率半导体器件，其特征在于，每个第二阳极层（313）与相邻栅极换流晶闸管单元（32）的基层（35）之间的最小距离（d）在20μm与150μm之间的范围内。
8.根据权利要求1至4中的任一项所述的反向导通功率半导体器件，其特征在于，每个第二阳极层（313）与相邻栅极换流晶闸管单元（32）的基层（35）之间的最小距离（d）在50μm与100μm之间的范围内。
9.根据权利要求1所述的反向导通功率半导体器件，其特征在于，在平行于所述第一主侧面（41）的平面之上的正交投影中，每一个第二阳极层（313）为具有在沿着其纵轴的方向上的长度以及垂直于其纵轴的方向上的宽度的条形，每个第二阳极层（313）的宽度小于其长度。
10.根据权利要求9所述的反向导通功率半导体器件，其中所述晶片（31）在平行于所述第一主侧面（41）的所述平面之上的正交投影中具有圆形形状，其定义所述晶片（31）的中心以及从所述晶片（31）的所述中心延伸的多个径向，以及
其中所述阴极层区域（34a、34b）和所述第二阳极层（313）布置为分别具有沿着所述径向中的一个对准的它们的纵轴。
11.根据权利要求10所述的反向导通功率半导体器件，其中所述阴极层区域（34a、34b）和第二阳极层（313）设置在所述晶片（31）的所述中心周围的一个或多个同心环中。
12.根据权利要求11所述的反向导通功率半导体器件，其中在每个环中，每个阴极层区域（34a、34b）的长度与在该环中的任何其他阴极层区域（34a、34b）的长度相同。
13.根据权利要求1至4或9至12中的任一项所述的反向导通功率半导体器件，包括用于接触所述多个栅极换流晶闸管单元（32）的栅电极（310）的公共栅极接触（311），其中所述公共栅极接触（311）布置在所述第一主侧面（41）上。
14.根据权利要求1至4或9至12中的任一项所述的反向导通功率半导体器件，其中在所述混合部分的每一个栅极换流晶闸管单元（32）中，所述两个外部阴极层区域（34b）的所述宽度（w’）相同，并且任何中间阴极层区域（34a）的所述宽度（w）相同。
15.根据权利要求1至4或9至12中的任一项所述的反向导通功率半导体器件，其中每个阴极层区域（34a、34b）的所述宽度（w、w’）在25μm至500μm之间的范围内。
16.根据权利要求1至4或9至12中的任一项所述的反向导通功率半导体器件，其中在每个栅极换流晶闸管单元（32）中，在平行于所述第一主侧面（41）的平面之上的正交投影中，所述栅电极（310）在该栅极换流晶闸管单元（32）中的每对相邻阴极层区域（34a、34b）之间延伸，并且在垂直于那个阴极层区域（34b）的纵轴的方向上，通过与所述二极管单元（312）相邻的所述阴极层区域（34b）而与相邻于那个栅极换流晶闸管单元（32）的任何二极管单元（312）分开。
CN201610442461.3A 2015-03-23 2016-03-23 反向导通功率半导体器件 Active CN106129111B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP15160264.6A EP3073530B1 (en) 2015-03-23 2015-03-23 Reverse conducting power semiconductor device
EP15160264.6 2015-03-23

Publications (2)

Publication Number Publication Date
CN106129111A CN106129111A (zh) 2016-11-16
CN106129111B true CN106129111B (zh) 2019-02-15

Family

ID=52697270

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610442461.3A Active CN106129111B (zh) 2015-03-23 2016-03-23 反向导通功率半导体器件

Country Status (5)

Country Link
US (1) US9543305B2 (zh)
EP (1) EP3073530B1 (zh)
JP (1) JP6047253B2 (zh)
KR (1) KR101679164B1 (zh)
CN (1) CN106129111B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107258018B (zh) * 2014-12-17 2020-08-14 Abb瑞士股份有限公司 双向功率半导体器件
CN110911482B (zh) * 2018-09-17 2023-01-20 国网浙江省电力公司 一种门极换流关断晶闸管通态损耗改进方法
JP2022527330A (ja) * 2019-04-02 2022-06-01 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 逆回復が改善されたセグメント構造パワーダイオード
JP7432072B2 (ja) 2019-07-31 2024-02-16 ヒタチ・エナジー・リミテッド パワー半導体デバイス
JP7286028B2 (ja) * 2020-02-25 2023-06-02 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 集積化ゲート転流型サイリスタ（ｉｇｃｔ）
EP4107783B1 (en) * 2020-03-31 2023-12-20 Hitachi Energy Ltd Turn-off power semiconductor device with radial gate runners
CN113809166B (zh) * 2021-08-10 2024-05-14 西安理工大学 一种具有n+调整区的双模式GCT及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5554863A (en) * 1993-06-22 1996-09-10 Hitachi, Ltd. Gate turn-off thyristor
CN103119715A (zh) * 2010-09-29 2013-05-22 Abb技术有限公司 反向导通功率半导体器件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57153467A (en) * 1981-03-18 1982-09-22 Hitachi Ltd Semiconductor device
JPS5840861A (ja) * 1981-09-04 1983-03-09 Hitachi Ltd 半導体装置
JP2557818B2 (ja) * 1984-03-16 1996-11-27 株式会社東芝 逆導通ゲ−トタ−ンオフサイリスタ装置
DE4403429C2 (de) * 1994-02-04 1997-09-18 Asea Brown Boveri Abschaltbares Halbleiterbauelement
US5594261A (en) * 1994-04-05 1997-01-14 Harris Corporation Device for isolating parallel sub-elements with reverse conducting diode regions
JP3318202B2 (ja) * 1996-06-18 2002-08-26 三菱電機株式会社 ゲートターンオフサイリスタ
DE102009057288B4 (de) * 2009-12-01 2018-02-15 Siemens Aktiengesellschaft Umrichter für hohe Spannungen
US9263969B2 (en) * 2010-06-11 2016-02-16 Siemens Aktiengesellschaft Double module for a modular multi-stage converter
CN102934231B (zh) * 2010-06-17 2016-02-17 Abb技术有限公司 功率半导体器件
EP2960941B1 (en) * 2014-06-26 2017-01-04 ABB Schweiz AG Reverse-conducting power semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5554863A (en) * 1993-06-22 1996-09-10 Hitachi, Ltd. Gate turn-off thyristor
CN103119715A (zh) * 2010-09-29 2013-05-22 Abb技术有限公司 反向导通功率半导体器件

Also Published As

Publication number Publication date
US20160284708A1 (en) 2016-09-29
JP2016181691A (ja) 2016-10-13
EP3073530B1 (en) 2017-05-03
EP3073530A1 (en) 2016-09-28
KR101679164B1 (ko) 2016-11-23
CN106129111A (zh) 2016-11-16
US9543305B2 (en) 2017-01-10
KR20160113994A (ko) 2016-10-04
JP6047253B2 (ja) 2016-12-21

Similar Documents

Publication Publication Date Title
CN106129111B (zh) 反向导通功率半导体器件
JP7030515B2 (ja) 逆導通半導体装置
US10026732B2 (en) Bidirectional power semiconductor
EP2622639B1 (en) Reverse-conducting power semiconductor device
EP2402997A1 (en) Power semiconductor device
CN104103691B (zh) 具有补偿区的半导体器件
JP6088586B2 (ja) 逆導通パワー半導体デバイス
US11575001B2 (en) Semiconductor device
KR20110127920A (ko) 초접합 구조를 갖는 전력 반도체 소자
CN112216746B (zh) 碳化硅半导体器件
JP3686285B2 (ja) ショットキーダイオードおよびそれを用いた電力変換装置
WO2016001182A2 (en) Semiconductor device
CN116490978B (zh) 双向晶闸管装置
JP2003101037A (ja) 半導体素子
CN114927557A (zh) 一种发射效率可控的半导体器件及其制作方法
CN112687729A (zh) 功率器件的终端结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20180516

Address after: Baden, Switzerland

Applicant after: ABB Switzerland Co.,Ltd.

Address before: Zurich

Applicant before: ABB TECHNOLOGY Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210623

Address after: Baden, Switzerland

Patentee after: ABB grid Switzerland AG

Address before: Baden, Switzerland

Patentee before: ABB Switzerland Co.,Ltd.

TR01 Transfer of patent right
CP01 Change in the name or title of a patent holder

Address after: Swiss Baden

Patentee after: Hitachi energy Switzerland AG

Address before: Swiss Baden

Patentee before: ABB grid Switzerland AG

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20240104

Address after: Zurich, SUI

Patentee after: Hitachi Energy Co.,Ltd.

Address before: Swiss Baden

Patentee before: Hitachi energy Switzerland AG

TR01 Transfer of patent right