CN107248373A - 一种显示面板及制作方法、显示装置 - Google Patents

一种显示面板及制作方法、显示装置 Download PDF

Info

Publication number
CN107248373A
CN107248373A CN201710427881.9A CN201710427881A CN107248373A CN 107248373 A CN107248373 A CN 107248373A CN 201710427881 A CN201710427881 A CN 201710427881A CN 107248373 A CN107248373 A CN 107248373A
Authority
CN
China
Prior art keywords
layer
light shield
display panel
underlay substrate
shield layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710427881.9A
Other languages
English (en)
Other versions
CN107248373B (zh
Inventor
姚琪
曹占锋
张锋
李海旭
班圣光
刘志勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710427881.9A priority Critical patent/CN107248373B/zh
Publication of CN107248373A publication Critical patent/CN107248373A/zh
Priority to US16/331,092 priority patent/US10930788B2/en
Priority to PCT/CN2018/079191 priority patent/WO2018223745A1/zh
Application granted granted Critical
Publication of CN107248373B publication Critical patent/CN107248373B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种显示面板及制作方法、显示装置，涉及显示技术领域，可避免紫外光对多晶硅层产生不良影响，进而避免薄膜晶体管出现阈值电压漂移的问题。其中，显示面板，包括衬底基板、形成于衬底基板的薄膜晶体管、以及形成于薄膜晶体管背向衬底基板的一侧的发光结构；其中，薄膜晶体管包括位于发光结构和衬底基板之间的多晶硅层；多晶硅层与发光结构之间还形成有用于阻挡紫外光的遮光层，遮光层在衬底基板的正投影覆盖多晶硅层在衬底基板的正投影。上述显示面板用于实现画面显示。

Description

一种显示面板及制作方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种显示面板及制作方法、显示装置。
背景技术
在基于LTPS(Low temperature polysilicon technology，低温多晶硅技术)的显示面板中，包括衬底基板以及形成于衬底基板上薄膜晶体管、像素界定层、隔垫物和发光结构。其中，像素界定层和隔垫物可以分开制作，也可采用HT(Half Tone，半色调)工艺同步制作。
在显示面板的制作工艺中，在形成薄膜晶体管以及发光结构中的阳极之后，才形成像素界定层和隔垫物，但由于发光结构中的发光层需形成在开口区，因此若想形成发光层，就必须对已形成的像素界定层和隔垫物进行紫外光曝光处理，以形成开口区。由于像素界定层和隔垫物均由较厚的有机树脂材料形成，因而对其进行紫外光曝光时就需采用较大的曝光量和较长的曝光时间。但是在这种情况下，紫外光会具有较高的能量，当紫外光穿过像素界定层和隔垫物，传输至位于像素界定层和隔垫物下方的薄膜晶体管中的多晶硅层时，不可避免的会对多晶硅层产生不良影响，进而使得薄膜晶体管出现阈值电压漂移的问题，影响薄膜晶体管的电学特性。若想对紫外光造成的不良影响进行修复，就需要在显示面板制作工艺的最后一步进行较长时间的退火。但由于退火工艺为显示面板制作工艺中额外增加的步骤，因此会导致制作时间的增长以及产能的下降。此外，退火工艺还会对树脂材料的性能造成不良影响，同样会影响显示面板的性能。
发明内容
本发明提供了一种显示面板及制作方法、显示装置，可避免紫外光对多晶硅层产生不良影响，进而避免薄膜晶体管出现阈值电压漂移的问题。
为达到上述目的，本发明采用如下技术方案：
本发明的第一方面提供了一种显示面板，包括衬底基板、形成于所述衬底基板的薄膜晶体管、以及形成于所述薄膜晶体管背向所述衬底基板的一侧的发光结构；其中，所述薄膜晶体管包括位于所述发光结构和所述衬底基板之间的多晶硅层；所述多晶硅层与所述发光结构之间还形成有用于阻挡紫外光的遮光层，所述遮光层在所述衬底基板的正投影覆盖所述多晶硅层在所述衬底基板的正投影。
与现有技术相比，本发明的第一方面所提供的显示面板在薄膜晶体管的多晶硅层与发光结构之间增设了一层用于阻挡紫外光的遮光层，当后续对像素界定层和隔垫物进行紫外光曝光处理时，由于遮光层的遮挡作用，紫外光无法传输至薄膜晶体管的多晶硅层中，可避免紫外光对多晶硅层产生不良影响，进而避免薄膜晶体管出现阈值电压漂移的问题。此外，由于遮光层可阻挡紫外光传输至多晶硅层中，因而也就无需再额外的增加退火工艺，从而缩短了显示面板的制作时间，提高了产能，还能避免退火工艺对显示面板性能的不良影响。
本发明的第二方面提供了一种显示面板的制作方法，所述显示面板的制作方法应用于如本发明的第一方面所述的显示面板，所述显示面板的制作方法包括：提供一衬底基板；在所述衬底基板形成薄膜晶体管和用于阻挡紫外光的遮光层，使所述薄膜晶体管包括多晶硅层；所述遮光层位于所述多晶硅层背向衬底基板的一侧，所述遮光层在所述衬底基板的正投影覆盖所述多晶硅层在所述衬底基板的正投影；在所述遮光层背向所述多晶硅层的一侧形成发光结构。
本发明所提供的显示面板的制作方法的有益效果与本发明的第一方面所提供的显示面板的有益效果相同，此处不再赘述。
本发明的第三方面提供了一种显示装置，所述显示装置包括如本发明的第一方面所述的显示面板。
本发明所提供的显示装置的有益效果与本发明的第一方面所提供的显示面板的有益效果相同，此处不再赘述。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明实施例一所提供的显示面板的结构示意图一；
图2为本发明实施例一所提供的紫外光透过率示意图；
图3为本发明实施例一所提供的显示面板的结构示意图二；
图4a为本发明实施例一所提供的显示面板的遮光层与层间绝缘层的特性示意图一；
图4b为本发明实施例一所提供的显示面板的遮光层与层间绝缘层的特性示意图二；
图5为本发明实施例二所提供的显示面板的制作方法的流程图一；
图6为本发明实施例二所提供的显示面板的制作方法的流程图二。
附图标记说明：
1-衬底基板； 2-薄膜晶体管；
21-多晶硅层； 22-栅极绝缘层；
23-栅极； 24-源极；
25-漏极； 3-发光结构；
31-阳极； 32-发光层；
33-阴极； 4-遮光层；
5-像素界定层； 6-隔垫物；
7-层间绝缘层； 8-平坦化层；
9-缓冲层。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本发明保护的范围。
实施例一
如图1所示，本实施例提供了一种显示面板，包括衬底基板1、形成于衬底基板1的薄膜晶体管2、以及形成于薄膜晶体管2背向衬底基板1的一侧的发光结构3。其中，薄膜晶体管2包括位于发光结构3和衬底基板1之间的多晶硅层21。多晶硅层21与发光结构3之间还形成有用于阻挡紫外光的遮光层4，遮光层4在衬底基板1的正投影覆盖多晶硅层21在衬底基板1的正投影。
可以理解的是，发光结构3具体可包括阳极31、发光层32和阴极33，其中，阳极31与薄膜晶体管2电连接。在形成发光结构3的阳极31后，在阳极31背向薄膜晶体管2的表面形成像素界定层5和隔垫物6，通过对像素界定层5和隔垫物6进行曝光处理，形成开口区，进而在阳极31背向薄膜晶体管2的表面对应开口区处形成发光层32，在发光层32背向阳极31的表面对应开口区处形成阴极33。
与现有技术相比，本实施例所提供的显示面板在薄膜晶体管2的多晶硅层21与发光结构3之间增设了一层用于阻挡紫外光的遮光层4，当后续对像素界定层5和隔垫物6进行紫外光曝光处理时，由于遮光层4的遮挡作用，紫外光无法传输至薄膜晶体管2的多晶硅层21中，可避免紫外光对多晶硅层21产生不良影响，进而避免薄膜晶体管2出现阈值电压漂移的问题。此外，由于遮光层4可阻挡紫外光传输至多晶硅层21中，因而也就无需再额外的增加退火工艺，从而缩短了显示面板的制作时间，提高了产能，还能避免了退火工艺对显示面板性能的不良影响。
优选的，遮光层4为非晶硅层。由于紫外光的波长较短，采用非晶硅材料制作遮光层4，可利用非晶硅材料吸收短波长光线的特性，有效的对紫外光进行遮挡，从而避免紫外光传输至多晶硅层21中。
结合图2所示的不同波长的紫外光在不同厚度的非晶硅层的光线透过率可知，对于波长在400nm以下的紫外光来说，非晶硅层的厚度在范围内时，对紫外光的遮挡作用较强。因此，优选的，可令非晶硅层的厚度为
请再次参见图1，薄膜晶体管2除包括多晶硅层21外，还包括栅极绝缘层22、栅极23、源极24和漏极25。
具体的，可通过化学气相淀积工艺将栅极绝缘层22形成在多晶硅层21背向衬底基板1的表面，使栅极绝缘层22覆盖多晶硅层21。通过溅射工艺将栅极23形成在栅极绝缘层22背向多晶硅层21的表面。遮光层4位于栅极23与发光结构3之间，通过溅射工艺将源极24和漏极25分别形成在遮光层4背向栅极23的表面。其中，栅极23与源极24绝缘，栅极23与漏极25绝缘，源极24或漏极25与发光结构3的电极，即阳极31电连接，源极24和漏极25分别穿过遮光层4、栅极绝缘层22与多晶硅层21电连接。
此外，如图3所示，显示面板还可包括通过化学气相淀积工艺形成于栅极绝缘层22与遮光层4之间的层间绝缘层7，层间绝缘层7覆盖栅极23和栅极绝缘层22，源极24和漏极25分别穿过层间绝缘层7与多晶硅层21电连接。
需要说明的是，在显示面板的实际制作工艺中，可仅利用一张掩膜板将遮光层4和层间绝缘层7采用一次构图工艺，例如干刻工艺形成，采用该种方式，可简化制作流程，并降低制作成本。并且，采用干刻工艺形成的遮光层4和层间绝缘层7均具有良好的特性。例如，如图4a所示，遮光层4和层间绝缘层7的刻蚀样貌正常，且如图4b所示，遮光层4和层间绝缘层7刻蚀后的图案有较好的线性。
需要进一步说明的是，遮光层4是为了遮挡紫外光，防止紫外光传输至多晶硅层21中，因此，遮光层4只需设置在多晶硅层21背向衬底基板1的一侧即可。当层间绝缘层7为单层膜结构时，遮光层4可位于层间绝缘层7背向栅极绝缘层22的表面，也可位于栅极绝缘层22朝向层间绝缘层7的表面。当层间绝缘层7为多层膜结构时，遮光层4还可位于层间绝缘层7任意相邻两个膜层之间。
此外，显示面板还可包括通过光刻工艺形成于遮光层4与发光结构3的阳极31之间的平坦化层8，平坦化层8覆盖源极24、漏极25和遮光层4，发光结构3的阳极31穿过平坦化层8与源极24或漏极25电连接。在显示面板中形成平坦化层8，可填充膜层表面的凹陷处，实现对膜层表面的平滑处理。
多晶硅层21若直接形成在衬底基板1上，衬底基板1上的杂质可能会对多晶硅层21造成污染。因此，在形成多晶硅层21之前，可先在衬底基板1上形成一层缓冲层9，将衬底基板1与多晶硅层21隔离开，从而避免了衬底基板1的杂质对多晶硅层21的污染。
显示面板中的衬底基板1具体可为玻璃基板或是柔性基板，衬底基板1的类型可根据显示面板的应用情况进行设定。当衬底基板1为柔性基板时，衬底基板1可由聚酰亚胺材料制成。
实施例二
本实施例提供了一种显示面板的制作方法，该显示面板的制作方法应用于如实施例一所述的显示面板。
如图5所示，该显示面板的制作方法具体包括：
步骤S1：提供一衬底基板。
步骤S2：在衬底基板形成薄膜晶体管和用于阻挡紫外光的遮光层，使薄膜晶体管包括多晶硅层；遮光层位于多晶硅层背向衬底基板的一侧，遮光层在衬底基板的正投影覆盖多晶硅层在衬底基板的正投影。
步骤S3：在遮光层背向多晶硅层的一侧形成发光结构。
采用本实施例所提供的显示面板的制作方法，在制作完成多晶硅层后，在多晶硅层上方形成了一层用于阻挡紫外光的遮光层。当后续对像素界定层和隔垫物进行紫外光曝光处理时，由于遮光层的遮挡作用，紫外光无法传输至薄膜晶体管的多晶硅层中，可避免紫外光对多晶硅层产生不良影响，进而避免薄膜晶体管出现阈值电压漂移的问题。此外，由于遮光层可阻挡紫外光传输至多晶硅层中，因而也就无需再额外的增加退火工艺，从而缩短了显示面板的制作时间，提高了产能，并且避免了退火工艺对显示面板性能的不良影响。
其中，如图6所示，步骤S2具体可包括：
步骤S21：在衬底基板上形成多晶硅层。
步骤S22：在多晶硅层背向衬底基板的表面形成栅极绝缘层。
步骤S23：在栅极绝缘层背向多晶硅层的表面形成栅极。
步骤S24：在栅极绝缘层背向多晶硅层的表面，采用同一构图工艺形成层间绝缘层和用于阻挡紫外光的遮光层；其中，层间绝缘层覆盖栅极和栅极绝缘层，遮光层位于层间绝缘层背向栅极绝缘层的表面。
优选的，所形成的遮光层可为厚度为的非晶硅层。
采用一次构图工艺形成透光层和层间绝缘层，可简化制作流程，并且，制作透光层和层间绝缘层仅需一张掩膜板，降低了制作成本。
步骤S25：在遮光层背向层间绝缘层的表面形成源极和漏极。其中，栅极与源极绝缘，栅极与漏极绝缘，源极和漏极分别穿过遮光层、层间绝缘层、栅极绝缘层与多晶硅层电连接。
在步骤S25之后，以及步骤S3之间，显示面板的制作方法还可包括：在遮光层背向层间绝缘层的表面形成平坦化层，平坦化层覆盖源极、漏极和遮光层。在遮光层背向层间绝缘层的表面形成平坦化层，可填充膜层表面的凹陷处，实现对膜层表面的平滑处理。
形成平坦化层后，步骤S3具体可包括：在平坦化层背向遮光层的表面形成发光结构，使发光结构的电极穿过平坦化层与源极或漏极电连接。
此外，在本实施例所提供的显示面板的制作方法中，在步骤S1和步骤S2之间，显示面板的制作方法还包括：在衬底基板上形成缓冲层。所形成的缓冲层将衬底基板与多晶硅层隔离开，从而避免了衬底基板的杂质对多晶硅层的污染。
具体的，根据显示面板的实际应用情况，衬底基板可为刚性基板也可为柔性基板。当衬底基板为刚性基板时，衬底基板可由玻璃制成，当衬底基板为柔性基板时，衬底基板可由聚酰亚胺材料制成。
实施例三
本实施例提供了一种显示装置，该显示装置包括如实施例一所述的显示面板。
由于本实施例所提供的显示装置包括有如实施例一所述的显示面板，因此，该显示装置可避免紫外光对多晶硅层造成不良影响，进而避免薄膜晶体管出现阈值电压漂移的问题。并且，由于无需额外增加退火工艺，缩短了显示装置的制作时间，提高了产能。
以上所述仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种显示面板，包括衬底基板、形成于所述衬底基板的薄膜晶体管、以及形成于所述薄膜晶体管背向所述衬底基板的一侧的发光结构；其中，所述薄膜晶体管包括位于所述发光结构和所述衬底基板之间的多晶硅层；其特征在于，
所述多晶硅层与所述发光结构之间还形成有用于阻挡紫外光的遮光层，所述遮光层在所述衬底基板的正投影覆盖所述多晶硅层在所述衬底基板的正投影。
2.根据权利要求1所述的显示面板，其特征在于，所述遮光层为非晶硅层，所述非晶硅层的厚度为
3.根据权利要求1所述的显示面板，其特征在于，所述薄膜晶体管包括形成于所述多晶硅层背向所述衬底基板的表面的栅极绝缘层、以及形成于所述栅极绝缘层背向所述多晶硅层的表面的栅极；
所述遮光层位于所述栅极与所述发光结构之间，所述薄膜晶体管包括形成于所述遮光层背向所述栅极的表面的源极和漏极，所述栅极与所述源极绝缘，所述栅极与所述漏极绝缘，所述源极或所述漏极与所述发光结构的电极连接，所述源极和所述漏极分别穿过所述遮光层、所述栅极绝缘层与所述多晶硅层电连接。
4.根据权利要求3所述的显示面板，其特征在于，所述栅极绝缘层与所述遮光层之间形成有层间绝缘层，所述层间绝缘层覆盖所述栅极和所述栅极绝缘层，所述源极和所述漏极分别穿过所述层间绝缘层与所述多晶硅层电连接。
5.根据权利要求3所述的显示面板，其特征在于，所述遮光层与所述发光结构之间形成有平坦化层，所述平坦化层覆盖所述源极、所述漏极和所述遮光层，所述发光结构的电极穿过所述平坦化层与所述源极或漏极电连接。
6.根据权利要求1所述的显示面板，其特征在于，所述多晶硅层与所述衬底基板之间还形成有缓冲层，所述衬底基板为玻璃基板或柔性基板。
7.一种显示面板的制作方法，其特征在于，所述显示面板的制作方法应用于如权利要求1～2任一项所述的显示面板，所述显示面板的制作方法包括：
提供一衬底基板；
在所述衬底基板形成薄膜晶体管和用于阻挡紫外光的遮光层，使所述薄膜晶体管包括多晶硅层；所述遮光层位于所述多晶硅层背向衬底基板的一侧，所述遮光层在所述衬底基板的正投影覆盖所述多晶硅层在所述衬底基板的正投影；
在所述遮光层背向所述多晶硅层的一侧形成发光结构。
8.根据权利要求7所述的显示面板的制作方法，其特征在于，所述在所述衬底基板形成薄膜晶体管和用于阻挡紫外光的遮光层，使所述薄膜晶体管包括多晶硅层包括：
在所述衬底基板上形成所述多晶硅层；
在所述多晶硅层背向所述衬底基板的表面形成栅极绝缘层；
在所述栅极绝缘层背向所述多晶硅层的表面形成栅极；
在所述栅极绝缘层背向所述多晶硅层的表面，采用同一构图工艺形成层间绝缘层和用于阻挡紫外光的遮光层；其中，所述层间绝缘层覆盖所述栅极和所述栅极绝缘层，所述遮光层位于所述层间绝缘层背向所述栅极绝缘层的表面；
在所述遮光层背向所述层间绝缘层的表面形成源极和漏极；其中，所述栅极与所述源极绝缘，所述栅极与所述漏极绝缘，所述源极和所述漏极分别穿过所述遮光层、所述层间绝缘层、所述栅极绝缘层与所述多晶硅层电连接。
9.根据权利要求8所述的显示面板的制作方法，其特征在于，所述在所述遮光层背向所述层间绝缘层的表面形成源极和漏极之后，所述显示面板的制作方法还包括：在所述遮光层背向所述层间绝缘层的表面形成平坦化层，所述平坦化层覆盖所述源极、所述漏极和所述遮光层；
所述在所述遮光层背向所述多晶硅层的一侧形成发光结构包括：在所述平坦化层背向所述遮光层的表面形成发光结构，使所述发光结构的电极穿过所述平坦化层与所述源极或所述漏极电连接。
10.根据权利要求7所述的显示面板的制作方法，其特征在于，在所述衬底基板形成薄膜晶体管和用于阻挡紫外光的遮光层之前，所述显示面板的制作方法还包括：在所述衬底基板上形成缓冲层。
11.一种显示装置，其特征在于，包括如权利要求1～6任一项所述的显示面板。
CN201710427881.9A 2017-06-08 2017-06-08 一种显示面板及制作方法、显示装置 Active CN107248373B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710427881.9A CN107248373B (zh) 2017-06-08 2017-06-08 一种显示面板及制作方法、显示装置
US16/331,092 US10930788B2 (en) 2017-06-08 2018-03-15 Display panel and manufacturing method thereof, and display device
PCT/CN2018/079191 WO2018223745A1 (zh) 2017-06-08 2018-03-15 显示面板及其制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710427881.9A CN107248373B (zh) 2017-06-08 2017-06-08 一种显示面板及制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN107248373A true CN107248373A (zh) 2017-10-13
CN107248373B CN107248373B (zh) 2020-03-06

Family

ID=60017900

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710427881.9A Active CN107248373B (zh) 2017-06-08 2017-06-08 一种显示面板及制作方法、显示装置

Country Status (3)

Country Link
US (1) US10930788B2 (zh)
CN (1) CN107248373B (zh)
WO (1) WO2018223745A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107910378A (zh) * 2017-11-14 2018-04-13 京东方科技集团股份有限公司 Ltps薄膜晶体管、阵列基板及其制作方法、显示装置
CN107946196A (zh) * 2017-11-28 2018-04-20 合肥鑫晟光电科技有限公司 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN108447873A (zh) * 2018-03-19 2018-08-24 武汉华星光电技术有限公司 一种阵列基板及制备方法
WO2018223745A1 (zh) * 2017-06-08 2018-12-13 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
CN109192736A (zh) * 2018-09-04 2019-01-11 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制作方法、显示装置
CN110993640A (zh) * 2019-10-24 2020-04-10 合肥维信诺科技有限公司 显示面板和显示装置
WO2020113597A1 (zh) * 2018-12-03 2020-06-11 惠科股份有限公司 主动开关及其制作方法、显示装置
CN111463232A (zh) * 2020-04-13 2020-07-28 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
CN112289841A (zh) * 2020-10-30 2021-01-29 湖北长江新型显示产业创新中心有限公司 显示面板及显示装置
WO2021208176A1 (zh) * 2020-04-13 2021-10-21 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230128706A (ko) * 2022-02-28 2023-09-05 엘지디스플레이 주식회사 발광 표시 장치

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1713056A (zh) * 2004-06-14 2005-12-28 中华映管股份有限公司 一种采用液晶滴下工艺的液晶显示器结构与制造方法
CN104167365A (zh) * 2014-08-06 2014-11-26 京东方科技集团股份有限公司 金属氧化物薄膜晶体管、阵列基板及制作方法、显示装置
CN104300085A (zh) * 2014-10-31 2015-01-21 京东方科技集团股份有限公司 有机电致发光器件以及显示装置
CN104362157A (zh) * 2014-12-02 2015-02-18 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104393024A (zh) * 2014-12-03 2015-03-04 京东方科技集团股份有限公司 Oled像素结构及其制备方法、紫外光检测方法和装置
CN104659066A (zh) * 2015-02-05 2015-05-27 京东方科技集团股份有限公司 一种显示面板及其制作方法和显示装置
CN105097831A (zh) * 2015-06-23 2015-11-25 京东方科技集团股份有限公司 低温多晶硅背板及其制造方法和发光器件
CN105470196A (zh) * 2016-01-05 2016-04-06 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法、和显示装置
US20170012094A1 (en) * 2013-03-27 2017-01-12 Samsung Display Co., Ltd. Thin film transistor array substrate and organic light-emitting display device including the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100770127B1 (ko) * 2006-11-10 2007-10-24 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
JP5488033B2 (ja) * 2010-02-19 2014-05-14 凸版印刷株式会社 有機ｅｌ表示装置および有機ｅｌ表示装置の製造方法
WO2011148538A1 (ja) * 2010-05-24 2011-12-01 シャープ株式会社 表示パネル及び薄膜トランジスタ基板
WO2012046421A1 (ja) * 2010-10-06 2012-04-12 シャープ株式会社 薄膜トランジスタ基板及びその製造方法
CN104752470B (zh) * 2013-12-30 2018-08-07 昆山国显光电有限公司 一种有机发光显示装置及其制备方法
CN106356407A (zh) * 2016-10-26 2017-01-25 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板及其制备方法
CN107248373B (zh) * 2017-06-08 2020-03-06 京东方科技集团股份有限公司 一种显示面板及制作方法、显示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1713056A (zh) * 2004-06-14 2005-12-28 中华映管股份有限公司 一种采用液晶滴下工艺的液晶显示器结构与制造方法
US20170012094A1 (en) * 2013-03-27 2017-01-12 Samsung Display Co., Ltd. Thin film transistor array substrate and organic light-emitting display device including the same
CN104167365A (zh) * 2014-08-06 2014-11-26 京东方科技集团股份有限公司 金属氧化物薄膜晶体管、阵列基板及制作方法、显示装置
CN104300085A (zh) * 2014-10-31 2015-01-21 京东方科技集团股份有限公司 有机电致发光器件以及显示装置
CN104362157A (zh) * 2014-12-02 2015-02-18 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104393024A (zh) * 2014-12-03 2015-03-04 京东方科技集团股份有限公司 Oled像素结构及其制备方法、紫外光检测方法和装置
CN104659066A (zh) * 2015-02-05 2015-05-27 京东方科技集团股份有限公司 一种显示面板及其制作方法和显示装置
CN105097831A (zh) * 2015-06-23 2015-11-25 京东方科技集团股份有限公司 低温多晶硅背板及其制造方法和发光器件
CN105470196A (zh) * 2016-01-05 2016-04-06 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法、和显示装置

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10930788B2 (en) 2017-06-08 2021-02-23 Boe Technology Group Co., Ltd. Display panel and manufacturing method thereof, and display device
WO2018223745A1 (zh) * 2017-06-08 2018-12-13 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
US10741692B2 (en) 2017-11-14 2020-08-11 Boe Technology Group Co., Ltd. LTPS thin film transistor and method for manufacturing the same, array substrate and method for manufacturing the same, and display device
CN107910378A (zh) * 2017-11-14 2018-04-13 京东方科技集团股份有限公司 Ltps薄膜晶体管、阵列基板及其制作方法、显示装置
CN107946196B (zh) * 2017-11-28 2021-12-28 合肥鑫晟光电科技有限公司 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN107946196A (zh) * 2017-11-28 2018-04-20 合肥鑫晟光电科技有限公司 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN108447873A (zh) * 2018-03-19 2018-08-24 武汉华星光电技术有限公司 一种阵列基板及制备方法
CN109192736A (zh) * 2018-09-04 2019-01-11 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制作方法、显示装置
WO2020113597A1 (zh) * 2018-12-03 2020-06-11 惠科股份有限公司 主动开关及其制作方法、显示装置
CN110993640A (zh) * 2019-10-24 2020-04-10 合肥维信诺科技有限公司 显示面板和显示装置
CN110993640B (zh) * 2019-10-24 2024-03-05 合肥维信诺科技有限公司 显示面板和显示装置
CN111463232A (zh) * 2020-04-13 2020-07-28 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
WO2021208176A1 (zh) * 2020-04-13 2021-10-21 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
CN111463232B (zh) * 2020-04-13 2022-12-23 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
CN112289841A (zh) * 2020-10-30 2021-01-29 湖北长江新型显示产业创新中心有限公司 显示面板及显示装置
CN112289841B (zh) * 2020-10-30 2024-07-05 湖北长江新型显示产业创新中心有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
US10930788B2 (en) 2021-02-23
WO2018223745A1 (zh) 2018-12-13
US20190207039A1 (en) 2019-07-04
CN107248373B (zh) 2020-03-06

Similar Documents

Publication Publication Date Title
CN107248373A (zh) 一种显示面板及制作方法、显示装置
CN105573549B (zh) 阵列基板、触控屏和触控显示装置及其制作方法
KR101345376B1 (ko) ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR102049685B1 (ko) 저온 폴리실리콘 어레이 기판의 제조방법
CN104538399B (zh) 一种ltps阵列基板及其制造方法
CN105489552B (zh) Ltps阵列基板的制作方法
CN101267003B (zh) 薄膜晶体管、使用该薄膜晶体管的显示装置及其制造方法
JP5766467B2 (ja) 薄膜トランジスタ及びその製造方法、表示装置
CN104867870B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
TWI423346B (zh) 薄膜電晶體及其製造方法
WO2016086531A1 (zh) 阵列基板及其制作方法
CN205789970U (zh) 一种阵列基板、显示面板及显示装置
CN104377247B (zh) 薄膜晶体管、显示装置及薄膜晶体管的制造方法
CN106876327A (zh) 一种阵列基板及其制备方法、显示装置
CN104752343A (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN106783628B (zh) 薄膜晶体管的制作方法、薄膜晶体管及显示器
KR102314509B1 (ko) Tft 기판의 제조 방법 및 tft 기판
CN104867959A (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
KR20140113902A (ko) 박막 트랜지스터와 그의 제조 방법, 및 표시 장치
CN109786470A (zh) 薄膜晶体管及其制作方法和显示背板
CN102651343A (zh) 一种阵列基板的制作方法、阵列基板及显示装置
CN104362179B (zh) 一种薄膜晶体管、其制作方法、阵列基板及显示装置
CN104538310A (zh) 低温多晶硅薄膜的制备方法、tft、阵列基板及显示装置
CN105470195A (zh) Tft基板的制作方法
CN106847837A (zh) 一种互补型薄膜晶体管及其制作方法和阵列基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant