CN107210234B - 电路封装 - Google Patents
电路封装 Download PDFInfo
- Publication number
- CN107210234B CN107210234B CN201580075007.2A CN201580075007A CN107210234B CN 107210234 B CN107210234 B CN 107210234B CN 201580075007 A CN201580075007 A CN 201580075007A CN 107210234 B CN107210234 B CN 107210234B
- Authority
- CN
- China
- Prior art keywords
- epoxy
- compound
- mold compound
- circuit device
- epoxy mold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 150000001875 compounds Chemical class 0.000 claims abstract description 137
- 239000004593 Epoxy Substances 0.000 claims abstract description 135
- 239000000203 mixture Substances 0.000 claims abstract description 8
- 229920006336 epoxy molding compound Polymers 0.000 claims description 73
- 239000000945 filler Substances 0.000 claims description 52
- 238000000034 method Methods 0.000 claims description 31
- 239000012530 fluid Substances 0.000 claims description 21
- 238000001125 extrusion Methods 0.000 claims description 12
- 239000002131 composite material Substances 0.000 claims description 7
- 238000000748 compression moulding Methods 0.000 claims description 7
- 238000001816 cooling Methods 0.000 claims description 7
- 239000000843 powder Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 4
- 238000004806 packaging method and process Methods 0.000 claims description 4
- 230000006835 compression Effects 0.000 claims description 3
- 238000007906 compression Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 7
- 238000010586 diagram Methods 0.000 description 14
- IHCHOVVAJBADAH-UHFFFAOYSA-N n-[2-hydroxy-4-(1h-pyrazol-4-yl)phenyl]-6-methoxy-3,4-dihydro-2h-chromene-3-carboxamide Chemical compound C1C2=CC(OC)=CC=C2OCC1C(=O)NC(C(=C1)O)=CC=C1C=1C=NNC=1 IHCHOVVAJBADAH-UHFFFAOYSA-N 0.000 description 8
- 238000003491 array Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000465 moulding Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 3
- 238000010146 3D printing Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000007795 chemical reaction product Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000004448 titration Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Casting Or Compression Moulding Of Plastics Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
一种电路封装包括不同成分的第一环氧模塑化合物和第二环氧模塑化合物中的电路器件。
Description
背景技术
诸如集成电路之类的电路常常被封装在环氧模塑化合物封装中，以支持和保护电路。取决于所使用的制造方法，可能难以控制所封装的电路的尺寸、形状或某些属性。
附图说明
出于图示的目的，现在将参照附图来描述根据本公开构造的某些示例，在附图中：
图1图示了示例电路封装的图。
图2图示了另一示例电路封装的图。
图3图示了另一示例电路封装的图。
图4图示了另一示例电路封装的图。
图5图示了另一示例电路封装的图。
图6图示了另一示例电路封装的图。
图7图示了另一示例电路封装的图。
图8在横截面侧视图中图示了示例流体电路封装的图。
图9在顶视图中图示了示例流体电路的图。
图10图示了对电路封装进行压模的示例方法的流程图。
图11A图示了在压模之前的示例电路和封装材料的图。
图11B图示了在对图11a的电路和封装材料进行压模之后的示例电路封装的图。
图12图示了形成B阶段(B-staged)片材模具的示例方法的流程图。
图13图示了形成B阶段片材模具的另一示例方法的流程图。
图14图示了对电路封装进行压模的另一示例方法的流程图。
图15图示了挤压工具和所得示例B阶段片材模具的示例的图。
具体实施方式
在以下详细描述中，参照了附图。该描述和附图中的示例应当被视为说明性的，且不意图限于所描述的具体示例或元素。可以通过不同元素的修改、组合或变形来从以下描述和附图导出多个示例。
图1图示了电路封装1的示例。电路封装1包括电路器件3和封装5。封装5服务于支持和保护电路器件3。在示例中，附加电路可以通过连接到电路器件3的封装5来运行。封装5包括具有第一CTE(热膨胀系数)的第一环氧模塑化合物7和具有比第一CTE高的第二CTE的第二环氧模塑化合物9。第二环氧模塑化合物9是邻近于电路器件3设置的，例如以便影响包括电路器件3的封装面附近的弓状弯曲(bow)。
在一个示例中，电路封装1基本上是面板形状的。面板形状的电路封装1可以具有正表面F和背表面B。电路器件3和第二环氧模塑化合物9二者均在正表面F附近延伸。在所图示的示例中，第二环氧模塑化合物9在与电路器件3相同的平面X-Y中延伸，其中平面X-Y平行于面板的正表面F和背表面B且在正表面F附近延伸。例如，封装5的大部分体积由第一环氧模塑化合物7形成。在所图示的示例中，第一环氧模塑化合物7在第二环氧模塑化合物9下面延伸直到背表面B。
在电路封装1在背表面B与正表面F之间具有比其宽度W或长度小得多的厚度T的意义上，电路封装1具有面板形状。例如，其厚度T可以是其宽度W和/或长度(在图中，长度延伸到页面中)的至少五倍或至少十倍。在图中，厚度在Z方向上延伸，而长度和宽度W平行于X-Y平面而延伸。
电路器件3可以包括金属和/或半导体化合物(诸如硅)。电路器件3具有比第一环氧模塑化合物7低的CTE。在示例中，电路器件3包括每℃温度升高近似百万分之3.1(ppm/C)。
在某些示例中，电路封装1是通过压模来制造的。在再进一步的示例中，在对封装5中的电路器件3进行压模之前，以粒状、粉末状、分层和/或B阶段片材形式提供环氧模塑化合物。压模可以涉及：对模具中的层、片材或粒状环氧模塑化合物进行加热；压缩电路器件和化合物以形成封装1；以及冷却封装1。在某些示例中，电路器件包括导体和/或半导体材料。因此，电路器件3的热膨胀和第一环氧模塑化合物7的热膨胀是不同的。因此，如果电路器件3将仅被封装在第一环氧模塑化合物中，则翘曲可能在冷却期间发生。
在本公开的示例中的一些中，邻近于电路器件3而设置具有甚至更高的CTE的第二环氧模塑化合物9，以控制所述翘曲或弓状弯曲。例如，以策略性的量(例如厚度、表面)和位置在电路器件3附近设置第二环氧模塑化合物9，以便影响在正表面F附近结合电路器件3和第二环氧模塑化合物9二者的封装1的“复合”部分的总体CTE。例如，复合部分的CTE使得复合部分的热膨胀补偿可基本上包括第一环氧模塑化合物7的相反背部分的热膨胀。
在某些示例中，当电路器件被封装在单个环氧模塑化合物中时，所得电路封装可以弯曲成在电路器件所位于的正表面F处凸出且在相反背表面B处凹进的形状。为了抵消这样的不期望的弯曲，可以在电路器件3附近设置具有比第一环氧模塑化合物7高的CTE的第二环氧模塑化合物9的薄层。通过设置第二环氧模塑化合物的层，复合层在冷却期间的总体热膨胀(或收缩)可以是与背表面B附近的热膨胀类似的或相反形状的。从而，第二环氧模塑化合物的层可以补偿背表面附近的形变。第二环氧模塑化合物9和第一环氧模塑化合物7的位置、形状和量可以变化以控制电路封装1的弓状弯曲或翘曲。通过对经压模的电路封装中的面板弓状弯曲更好地加以控制，可以缓和某些设计约束，诸如电路器件厚度(相对于长度和宽度)、封装中电路器件的数目、封装厚度、模具温度设定、压模下游的衬底处置(诸如电气重分布层(RDL)制作工艺)、在冷却期间的封装卡固、以及更多约束。下面描述进一步的示例电路封装。
图2图示了另一示例电路封装101。电路封装101可以是面板形状的，且包括封装105和电路器件103。电路封装101包括设置在第一环氧模塑化合物107的第一层之上的第二环氧模塑化合物109的相对较薄的第二层。第二环氧模塑化合物109具有比第一环氧模塑化合物107高的CTE。第二环氧模塑化合物109可以具有比第一环氧模塑化合物107低的填充物密度。电路器件103在正表面F中或附近延伸。第二环氧模塑化合物109的第二层在与电路器件103相同的平面X-Y中延伸。平面X-Y平行于电路器件101的正表面F和背表面B在正表面F附近延伸。在一个示例中，第一环氧模塑化合物107形成封装105的块体且形成封装105的背表面B。
在所图示的示例中，第二环氧模塑化合物109的第二层比电路器件103的高度薄，使得电路器件103的正面部分111在第二环氧模塑化合物109中延伸，而电路器件103的背面部分113在第一环氧模塑化合物107中延伸，第一环氧模塑化合物107在第二环氧模塑化合物109下面延伸。在压模期间，电路器件103可以沉积到第二环氧模塑化合物109中且部分地通过第二环氧模塑化合物109，使得背面部分113位于第一环氧模塑化合物107中。该示例可以在期望高CTE环氧模塑化合物109的仅薄切片控制面板弓状弯曲的情况下适用。
图3图示了另一示例电路封装201。电路封装201可以是面板形状的，且包括封装205和封装205中的电路器件203。电路封装201分别具有正表面F和背表面B。封装205包括第一CTE的第一环氧模塑化合物207和比第一CTE高的第二CTE的第二环氧模塑化合物209的层。第二环氧模塑化合物209的层在电路器件203附近且在正表面F附***行于穿过电路器件203的平面X-Y而延伸。在图中，第二环氧模塑化合物209在电路器件203之下且在平面X-Y之下延伸。第一环氧模塑化合物207的两个层207A、207B分别沿第二环氧模塑化合物209的正侧和背侧延伸。第一环氧模塑化合物207的相对较薄的层207A在与电路器件203相同的平面X-Y中、在正表面F处且平行于正表面F而延伸。在示例中，电路器件203完全沉积在第一环氧模塑化合物207的该层207A中。可表示封装205的大部分体积的第一环氧模塑化合物207的背面层207B在封装205的背部处第二环氧模塑化合物209的相反侧延伸。由此，可以相对于单个环氧化合物的封装控制或减小总体面板翘曲。
在图3的示例中，第二环氧模塑化合物209可以补偿弓状弯曲，该弓状弯曲否则可能由电路器件203和第一环氧模塑化合物207的不同CTE导致。例如，第二环氧模塑化合物209足够接近于正表面F和/或电路器件203以影响正表面F附近的总体热膨胀，以便补偿经压模的封装201的背表面B附近的热膨胀。
在与图3类似的另一示例中，正面的第一环氧模塑化合物层207A可以更薄，并且第二环氧模塑化合物层可以被向上移动，使得其触碰电路器件203。然后，电路器件203的背面部分213将被设置在第二环氧模塑化合物209中，并且电路器件203的正面部分将被设置在第一环氧模塑化合物207中。
图4图示了电路封装301的另一示例。电路封装301包括电路器件303和封装305。封装305包括背表面B附近的第一环氧模塑化合物307和正表面F附近的第二环氧模塑化合物309，其中第二环氧模塑化合物309具有比第一环氧模塑化合物307高的CTE。第二环氧模塑化合物309被设置在平面X-Y中，平面X-Y平行于封装301的正表面F和背表面B在正表面F附近延伸通过电路器件303。第一环氧模塑化合物307被设置在背表面B附近。
封装305的CTE逐渐(例如在步骤或层A、B中，从正表面F到背表面B)减小。CTE可以在远离电路器件层315的方向G上(例如，在与穿过电路器件303的所述平面X-Y垂直的方向G上)减小。在其他示例中，如利用虚线箭头G、G1图示的那样，环氧模塑化合物307、309被设置在封装305中，使得CTE在远离电路器件303的多个方向G、G1上减小。在示例中，封装305包含背表面B附近的第一CTE的100％第一环氧模塑化合物和正表面F附近的第二CTE的100％第二环氧模塑化合物。
图5图示了包括封装405和电路器件403的电路封装401的示例。电路封装401包括电路器件层415中的电路器件403的阵列417。电路器件层415可以是在电路封装401的正表面F附近提供的。在电路器件层415中，阵列417的电路器件403紧接于彼此(例如，以列和/或行)而延伸。在示例中，电路器件403延伸直到正表面F。
封装405包括第一环氧模塑化合物407和具有比第一化合物高的CTE的第二环氧模塑化合物409。在所图示的示例中，第一环氧模塑化合物407在背表面B附近形成封装401的背面部分。第一环氧模塑化合物407可以形成封装405的材料的块体。第二环氧模塑化合物409在与电路器件阵列417相同的平面X-Y中在正表面F附近延伸。
电路器件阵列417可以适用于该描述的示例中的每一个。例如，图1-4的示例中的每一个的个体电路器件3、103、203、303中的每一个实际上可以是如图5中那样的电路器件的阵列417，其中阵列417在相应的第一和/或第二环氧模塑化合物层中延伸。
图6和7图示了电路封装501、601的不同示例，其中在第一环氧模塑化合物507、607中在正表面F附近穿过电路器件503、603的平面X-Y中对更高CTE的第二环氧模塑化合物509、609进行图案化。这里，图案可以被解释为第二环氧模塑化合物509、609跨越仅面板表面的选择性部分。这里，第一环氧模塑化合物509、609跨越整个面板表面。在图6中，电路器件503被设置在第二环氧模塑化合物509中。在图7中，电路器件603被设置在第一环氧模塑化合物607中，并且第二环氧模塑化合物609紧接于电路阵列617以及紧接于第一环氧模塑化合物607且在第一环氧模塑化合物607顶上延伸。在全部两个示例中，第二环氧模塑化合物509、609在电路器件层515、615中在电路器件503、603附近延伸，且从而可以补偿潜在弓状弯曲，该潜在弓状弯曲否则可能由电路器件阵列517、617与第一环氧模塑化合物507、607之间的不同热膨胀引起。
图8和9分别在横截面侧视图中和在顶视图中图示了面板形状的流体电路封装701。流体电路封装701包括第一和第二环氧模塑化合物707、709相应的封装705，其中第二环氧模塑化合物709具有比第一环氧模塑化合物707高的CTE。流体电路器件703的阵列717被设置在正表面F附近电路器件层715中。在该示例中，电路器件层715定义正表面F。
流体电路封装701可以是高精度数字液体配给模块的部件，诸如用于二维或三维打印的介质宽阵列打印杆。流体电路器件703可以是像相对较薄的薄片那样成形的，且可以包括硅材料。电路器件703中的每一个包括用于传输流体的通道719(图8)。在示例中，流体电路器件703包括沟道719的相应端部处的喷嘴。某些促动器(诸如电阻器)可以被设置在沟道719中喷嘴附近，例如在沟道的相应室部分中。喷嘴的阵列721可以开放到正表面F(图9)中。喷嘴的一个行的喷嘴密度可以例如是至少近似300个喷嘴每英寸、至少600个喷嘴每英寸、至少900个喷嘴每英寸、至少1200个喷嘴每英寸、或者更多。在示例中，每一个流体电路器件703被提供有至少两个喷嘴阵列721。除了相对较薄外，在进一步的示例中，流体器件703还具有相对较小的宽度W和长的长度L。例如，长度L相对于宽度W的比率可以是至少近似25∶1或至少50∶1。流体电路器件703可以被布置在两个行R中，使得相对行R中的后续喷嘴阵列721重叠，以便具有如从与流体电路器件703的所述长度L垂直的侧方向D所见的喷嘴阵列的连续覆盖，如图9最佳地图示的那样。
封装705包括以流体孔723的形式存在的通孔，其用于将流体递送到流体电路器件703中的每一个。在示例中，流体孔723的平均横截面直径大于器件703的流体通道719的平均横截面直径。流体孔723开放到封装705的背表面B中，并造成流体电路器件703中的每一个。流体孔723的阵列723A可以平行于喷嘴阵列721中的每一个而延伸到图中，如图9中的电路器件703之一中的虚线所图示。流体孔723的一个行可以将流体引导到两个喷嘴阵列721。流体孔723可以开放到造成全部两个喷嘴阵列721的歧管通道中。
在示例中，流体孔723的长度Lf的大部分延伸通过第一环氧模塑化合物707。例如，流体孔723完全在第一环氧模塑化合物707中延伸。在另一示例中，流体孔723的处于电路器件703附近的最后部分延伸通过第二环氧模塑化合物709。
图10图示了压模方法的示例的流程图。该示例方法在图11A和11B中的概略图中进一步图示。下面，框标号指代图10的流程图，并且参考标号指代图11A和11B的图。该压模方法包括：将不同成分的至少两个环氧模塑化合物807、809沉积在模具腔825之上(框100，图11A)。在一个示例中，环氧模塑化合物中的每一个涉及粒状环氧模塑化合物。在一个示例中，不同成分可以涉及不同填充物密度和不同CTE。该方法进一步包括：对腔中的化合物807、809进行加热(框110，图11A)。该方法进一步包括：将至少一个电路器件803沉积在环氧模塑化合物807、809中的至少一个中(框120，图11B)。可以在压缩环氧模塑化合物807、809的同时将电路器件803沉积在环氧模塑化合物807、809中(框130)。该方法进一步包括：冷却电路器件803和环氧模塑化合物807、809(框140，图11B)。
图11A图示了模具腔825，其中两层环氧模塑化合物807、809(例如，粒状环氧模塑化合物807、809)被放置在模具腔825中。在所图示的示例中，具有较高CTE的第二环氧模塑化合物809的层被放置在具有较低CTE的第一环氧模塑化合物807的层之上。第一环氧模塑化合物807的层可以比第二环氧模塑化合物809的层厚。模具工具829在压缩环氧模塑化合物的同时将电路器件803沉积到经加热的第二环氧模塑化合物809中。在进一步的示例中，至少一个模具工具829沉积不同成分的不同环氧模塑化合物的多个层。在不同示例中，模具工具可以配给不同层厚度、层顺序，并在与挤压方向垂直的X-Y平面X-Y中对化合物进行图案化，诸如在图6和7的示例中。
图11B图示了面板形状的经冷却的电路封装801，其中电路器件803已经沉积在第二环氧模塑化合物809中。电路封装803的背面部分BP由第一环氧模塑化合物807形成。电路封装805的大部分体积由第一环氧模塑化合物807形成。
图12和13图示了制造环氧模塑化合物的b阶段片材的方法的示例的流程图，每一个片材在其横截面之上具有变化的填充物密度。图14图示了使用图12和13的示例方法之一的B阶段片材对本公开的电路封装进行片材压模的方法的示例的流程图。图15图示了用于制造B阶段片材的挤压工具以及B阶段片材的对应示例。
在图12的示例方法中，通过第一挤压头来挤压第一填充物密度的经加热的第一环氧模塑化合物，以构建第一环氧模塑化合物的第一层(框300)。随后或同时，通过第二挤压头来挤压与第一填充物密度不同的第二填充物密度的经加热的第二环氧模塑化合物，以构建第二环氧模塑化合物的第二层(框310)。例如，压缩或冷却可以适用于经组合的层。这两个层然后形成在厚度或Z方向上变化的填充物密度的环氧模塑化合物层的B阶段片材(参见图15)(框320)。为了比较，在图15中图示了在Z方向上具有变化的填充物密度的B阶段片材905A、905B、905C以及第一和第二挤压头935、937的示例。在其他示例中，可以对不同填充物密度的多于两个环氧模塑化合物层进行堆叠，以形成在Z方向上具有填充物密度梯度的B阶段片材。
在图13中图示了形成具有变化的填充物密度的环氧模塑化合物的B阶段片材的另一示例方法。在图13中，配给第一填充物密度的第一环氧模塑化合物的第一粉末(框400)。随后或同时，在第一环氧模塑化合物之上或在第一环氧模塑化合物中配给与第一填充物密度不同的第二填充物密度的第二环氧模塑化合物的第二粉末(框410)。然后可以压缩和/或冷却不同填充物密度的粉末，以形成在至少一个方向(例如，厚度或Z方向)上具有变化的填充物密度的环氧模塑化合物的B阶段片材(框420)。
图14图示了使用变化的填充物密度的B阶段环氧模塑化合物片材对电路封装进行压模的方法的示例。如所述的那样，在本公开中，填充物密度可以指代填充物的重量百分比。该示例方法包括：在模具腔中定位在至少一个方向上具有变化的填充物密度的环氧模塑化合物的B阶段片材(框200)。该方法进一步包括：对模具腔中的片材进行加热(框210)。该方法进一步包括：将至少一个电路器件沉积在片材中(框220)。例如，将电路器件沉积在相对较低的填充物密度的层附近的片材的正侧附近，该正侧与具有相对较高的填充物密度的背侧相反。该方法可以进一步包括：压缩和冷却化合物和电路器件，以便形成电路封装(框230)。
图15图示了分别用于形成具有变化的填充物密度的环氧模塑化合物的B阶段片材905、905B、905C的第一和第二环氧模塑化合物挤压头935、937的示例的图。这些“片材”在产业中也被称作“片材模具”。每一个片材905A、905B、905C可以包括第一环氧模塑化合物907的第一层和第二环氧模塑化合物909的第二层，其中第一环氧模塑化合物907具有比第二环氧模塑化合物909更高的填充物密度和/或更低的CTE。
第一挤压头935可以被布置成设置具有相对较高的填充物密度和/或相对较低的CTE的第一环氧模塑化合物907。第二挤压头937可以被布置成设置具有相对较低的填充物密度和/或相对较高的CTE的第二环氧模塑化合物909，例如设置在第一环氧模塑化合物907之上。挤压头935、937可以被布置成将环氧模塑化合物907、909设置在层中。可以提供进一步的挤压头以配给不同填充物密度的更多层，或者相同挤压头可以配给再次不同的填充物密度的进一步的层。在示例中，在平行于Z轴Z的方向上对层907、909进行堆叠。在这里未图示的某些示例中，可以在形成B阶段片材905A、905B和905C之前在不同填充物密度和/或CTE的不同化合物的部分层内对第二化合物的某些部分层进行图案化(参见例如图6或7)。
在第一示例中，片材905A包括第一环氧模塑化合物907的第一层之上的第二环氧模塑化合物909的相对较薄的第二层。在该示例中，电路器件可以沉积在第二层909中。在第二示例中，封装905B包括第一环氧模塑化合物907的相对较薄的第一层，该第一层沉积在第二环氧模塑化合物909的再次相对较薄的第二层之上，该第二层进而设置在第一环氧模塑化合物907的相对较厚的第一层之上，后者处于背侧附近。在该示例中，电路器件在正侧处沉积在相对较薄的第一层907中，在背侧处沉积在相对较厚的第一层907的相反侧上。在第三示例中，封装905C包括正侧附近的第二环氧模塑化合物909的层和背侧处的第一环氧模塑化合物907的层。在第二环氧模塑化合物的层与第一环氧模塑化合物的层之间，提供填充物密度梯度，其中例如填充物密度在平行于Z轴Z的方向上向着背侧而增大。梯度可以由变化的填充物密度的许多层形成。电路器件可以在正侧中再次沉积通过具有较低填充物密度的第二环氧化合物的层。
本公开的所描述的示例封装和B阶段片材中的一些包括具有不同CTE的多个环氧模塑化合物。在示例中，该描述的环氧模塑化合物的CTE可以由填充物在环氧模塑化合物中的重量百分比确定。例如，CTE与化合物中的填充物浓度成反比。在一个示例中，第一环氧模塑化合物具有近似90％的填充物重量百分比，其与近似6ppm/C的CTE相对应。具有这样的特性的产业标准环氧模塑化合物的示例是来自Hitachi Chemical，
的CEL400ZHF40W。例如，第二环氧模塑化合物具有近似87％的填充物重量百分比和近似9ppm/C的CTE。具有这样的特性的产业标准环氧模塑化合物的示例是CEL400ZHF40W-87。在其他示例中，填充物在第一环氧模塑化合物中的重量百分比可以在87％与91％之间。例如，第一环氧模塑化合物的CTE可以在近似6ppm/C与9ppm/C之间。在另一示例中，填充物在第二环氧模塑化合物中的重量百分比可以在82％与87％之间。例如，第二环氧模塑化合物的CTE在9ppm/C与14ppm/C之间。第一和第二环氧模塑化合物的不同CTE的不同示例分别是6ppm/C和13ppm/C。可组成电路器件的硅的CTE的示例是近似3ppm/C。
本公开的示例描述了紧接于电路器件而对相对较高的CTE的额外环氧模塑化合物的放置。本公开的电路封装的效果可以包括下述至少一项：减小弓状弯曲；增大设计空间；以及消除添加部件或制造工艺步骤的需要。
尽管在本公开的不同示例中主要描述了环氧模塑化合物，但其他模塑化合物也可以适于压模和/或提供本公开的电路封装。
本公开中描述的各种示例的电路封装可以是较大封装或器件的子部件或者最终产品的中间产品。例如，多个其他层或部件可以附着到背表面或正表面。因此，当电路封装是子部件时，背表面或正表面可能不可见或不明显。
电路封装和制造方法的各种示例可以涉及例如用于计算机部件的集成电路封装。在进一步的示例中，封装和方法可以涉及流体应用，诸如2D或3D打印、数字滴定、其他微流体器件等。
而且，电路封装可以具有任何取向：描述性术语“背”和“正”应当被理解为仅相对于彼此。而且，本公开的示例片材或面板具有Z方向上的厚度以及沿X-Y平面的宽度和长度。相对于宽度和长度，封装的厚度可以相对较薄。在某些示例中，填充物密度随厚度而变化。
Claims (17)
1.一种电路封装，包括：
封装，
所述封装中的电路器件，其中
所述封装包括具有第一CTE的第一环氧模塑化合物和具有比所述第一CTE高的第二CTE的第二环氧模塑化合物，所述第二环氧模塑化合物是比所述第一环氧模塑化合物更邻近于所述电路器件设置的，使得所述电路器件和所述第二环氧模塑化合物形成具有补偿了所述第一环氧模塑化合物的热膨胀的CTE的复合部分。
2.如权利要求1所述的电路封装，其中
所述第二环氧模塑化合物在与所述电路器件相同的平面中延伸，并且
所述第一环氧模塑化合物在所述第二环氧模塑化合物之下且在所述电路器件之下延伸。
3.如权利要求1所述的电路封装，包括电路器件的阵列。
4.如权利要求1所述的电路封装，其中所述第一环氧模塑化合物具有比所述第二环氧模塑化合物高的填充物重量百分比。
5.如权利要求1所述的电路封装，其中填充物在环氧模塑化合物中的重量百分比在远离所述电路器件的至少一个方向上增大。
6.如权利要求1所述的电路封装，其中所述第二环氧模塑化合物的总体积小于所述第一环氧模塑化合物的总体积。
7.如权利要求1所述的电路封装，其中所述电路器件包括流体通道，并且所述封装包括开放到所述流体通道中的流体孔。
8.一种压模方法，包括：
将不同成分的至少两个环氧模塑化合物沉积在腔之上，其中环氧模塑化合物中的第一环氧模塑化合物具有第一CTE并且环氧模塑化合物中的第二环氧模塑化合物具有比所述第一CTE高的第二CTE，
对化合物进行加热，
将电路器件沉积在所述环氧模塑化合物中的至少一个中，其中所述第二环氧模塑化合物是比所述第一环氧模塑化合物更邻近于所述电路器件设置的，使得所述电路器件和所述第二环氧模塑化合物形成具有补偿了所述第一环氧模塑化合物的热膨胀的CTE的复合部分，以及
冷却所述电路器件和所述环氧模塑化合物。
9.如权利要求8所述的方法，包括：将所述第二环氧模塑化合物的相对较薄的层沉积在所述第一环氧模塑化合物的相对较厚的层之上。
10.如权利要求9所述的方法，其中所述电路器件被设置在与所述第二环氧模塑化合物相同的层中。
11.如权利要求8所述的方法，其中所述第一环氧模塑化合物具有比所述第二环氧模塑化合物高的填充物重量百分比。
12.如权利要求11所述的方法，包括：沉积所述环氧模塑化合物，使得存在从所述第二环氧模塑化合物的层到所述第一环氧模塑化合物的层的填充物密度梯度。
13.如权利要求8所述的方法，其中沉积不同成分的至少两个环氧模塑化合物包括形成B阶段环氧模塑化合物片材，包括：
配给第一填充物密度的第一环氧模塑化合物，
配给与所述第一填充物密度不同的第二填充物密度的第二环氧模塑化合物，以及
形成在片材的至少一个方向上变化的填充物密度的环氧模塑化合物的B阶段片材。
14.如权利要求13所述的方法，包括：
从第一挤压头配给第一填充物密度的第一环氧模塑化合物的第一层，以及
从第二挤压头配给与所述第一填充物密度不同的第二填充物密度的第二环氧模塑化合物的第二层，以及
形成在片材的厚度方向上具有填充物密度梯度的环氧模塑化合物的B阶段片材。
15.如权利要求13所述的方法，包括：
沉积所述第一环氧模塑化合物的第一粉末，
沉积所述第二环氧模塑化合物的第二粉末，以及
压缩粉末以形成所述B阶段片材。
16.如权利要求13所述的方法，包括：
对B阶段片材进行加热，
将电路器件沉积于片材，
压缩电路器件和片材，以及
冷却电路器件和片材。
17.一种电路封装，包括：
面板形状的封装，包括多个环氧模塑化合物以及正表面和背表面，
所述正表面附近所述封装中的电路器件，
所述封装包括：所述背表面附近具有第一CTE的第一环氧模塑化合物的相对较厚的层；以及所述正表面附近具有比所述第一CTE高的第二CTE的第二环氧模塑化合物的相对较薄的层，
所述第二环氧模塑化合物是比所述第一环氧模塑化合物更邻近于所述电路器件设置的，使得所述电路器件和所述第二环氧模塑化合物形成具有补偿了所述第一环氧模塑化合物的热膨胀的CTE的复合部分。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/US2015/023020 WO2016159934A1 (en) | 2015-03-27 | 2015-03-27 | Circuit package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107210234A CN107210234A (zh) | 2017-09-26 |
| CN107210234B true CN107210234B (zh) | 2020-10-20 |
Family
ID=57007390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201580075007.2A Expired - Fee Related CN107210234B (zh) | 2015-03-27 | 2015-03-27 | 电路封装 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US10276468B2 (zh) |
| EP (1) | EP3231011B1 (zh) |
| CN (1) | CN107210234B (zh) |
| TW (1) | TWI699856B (zh) |
| WO (1) | WO2016159934A1 (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101410740A (zh) * | 2006-03-27 | 2009-04-15 | 惠普开发有限公司 | 共振器 |
| US9768038B2 (en) * | 2013-12-23 | 2017-09-19 | STATS ChipPAC, Pte. Ltd. | Semiconductor device and method of making embedded wafer level chip scale packages |
Family Cites Families (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5688877A (en) * | 1993-12-24 | 1997-11-18 | The Dow Chemical Company | Kinetically controlled in-situ generation of catalytic species for the curing of epoxy/amine compositions |
| US5582872A (en) * | 1994-03-28 | 1996-12-10 | Current Inc. | Electrostatic dissipative laminate and method for making |
| US6121398A (en) * | 1997-10-27 | 2000-09-19 | University Of Delaware | High modulus polymers and composites from plant oils |
| TWI223308B (en) * | 2003-05-08 | 2004-11-01 | Ind Tech Res Inst | Manufacturing process of carbon nanotube field emission transistor |
| US7332797B2 (en) * | 2003-06-30 | 2008-02-19 | Intel Corporation | Wire-bonded package with electrically insulating wire encapsulant and thermally conductive overmold |
| US7170188B2 (en) | 2004-06-30 | 2007-01-30 | Intel Corporation | Package stress management |
| US7285226B2 (en) | 2004-07-22 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method for fabricating a fluid ejection device |
| US7546743B2 (en) * | 2005-10-12 | 2009-06-16 | General Electric Company | Bolting configuration for joining ceramic combustor liner to metal mounting attachments |
| US7589420B2 (en) | 2006-06-06 | 2009-09-15 | Hewlett-Packard Development Company, L.P. | Print head with reduced bonding stress and method |
| KR100874910B1 (ko) * | 2006-10-30 | 2008-12-19 | 삼성전자주식회사 | 수직형 열방출 통로를 갖는 적층형 반도체 패키지 및 그제조방법 |
| US8585179B2 (en) * | 2008-03-28 | 2013-11-19 | Eastman Kodak Company | Fluid flow in microfluidic devices |
| JP2010165940A (ja) * | 2009-01-16 | 2010-07-29 | Shinko Electric Ind Co Ltd | 半導体素子の樹脂封止方法 |
| JP4732535B2 (ja) | 2009-06-09 | 2011-07-27 | キヤノン株式会社 | 液体吐出記録ヘッドおよびその製造方法 |
| JP5250524B2 (ja) * | 2009-10-14 | 2013-07-31 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| US8585180B2 (en) | 2009-10-28 | 2013-11-19 | Hewlett-Packard Development Company, L.P. | Protective coating for print head feed slots |
| JP5679701B2 (ja) * | 2010-06-07 | 2015-03-04 | 日東電工株式会社 | 光学用エポキシ樹脂組成物およびそれを用いた光学部品、ならびにそれを用いて得られる光半導体装置 |
| TW201205745A (en) * | 2010-07-23 | 2012-02-01 | Global Unichip Corp | Semiconductor packaging structure and the forming method |
| JP5348332B2 (ja) * | 2010-10-06 | 2013-11-20 | 日立化成株式会社 | 多層樹脂シート及びその製造方法、樹脂シート積層体及びその製造方法、多層樹脂シート硬化物、金属箔付き多層樹脂シート、並びに半導体装置 |
| US9024341B2 (en) * | 2010-10-27 | 2015-05-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Refractive index tuning of wafer level package LEDs |
| KR101719636B1 (ko) | 2011-01-28 | 2017-04-05 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
| US20120268899A1 (en) * | 2011-04-21 | 2012-10-25 | Tessera Research Llc | Reinforced fan-out wafer-level package |
| ITMI20111011A1 (it) | 2011-06-06 | 2012-12-07 | Telecom Italia Spa | Testina di stampa a getto d'inchiostro comprendente uno strato realizzato con una composizione di resina reticolabile |
| US8610260B2 (en) * | 2011-10-03 | 2013-12-17 | Invensas Corporation | Stub minimization for assemblies without wirebonds to package substrate |
| US9117682B2 (en) * | 2011-10-11 | 2015-08-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of packaging semiconductor devices and structures thereof |
| KR20140099178A (ko) * | 2011-12-08 | 2014-08-11 | 파나소닉 주식회사 | 전자 부품 실장 라인 및 전자 부품 실장 방법 |
| US8716859B2 (en) * | 2012-01-10 | 2014-05-06 | Intel Mobile Communications GmbH | Enhanced flip chip package |
| US20130337614A1 (en) | 2012-06-14 | 2013-12-19 | Infineon Technologies Ag | Methods for manufacturing a chip package, a method for manufacturing a wafer level package, and a compression apparatus |
| US9196532B2 (en) * | 2012-06-21 | 2015-11-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit packages and methods for forming the same |
| US8941248B2 (en) * | 2013-03-13 | 2015-01-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device package and method |
| JP6238617B2 (ja) | 2013-07-24 | 2017-11-29 | キヤノン株式会社 | 液体吐出ヘッドおよび液体吐出装置 |
| KR20150104467A (ko) * | 2014-03-05 | 2015-09-15 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스 |
| KR102341732B1 (ko) * | 2015-01-30 | 2021-12-23 | 삼성전자주식회사 | 반도체 패키지 및 이의 제조 방법 |
| EP3275014B1 (en) * | 2015-03-27 | 2020-12-09 | Hewlett-Packard Development Company, L.P. | Circuit package |
| US10276421B2 (en) * | 2016-03-15 | 2019-04-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated fan-out package, integrated fan-out package array, and method of manufacturing integrated fan-out packages |
| TWI622142B (zh) * | 2016-11-07 | 2018-04-21 | 財團法人工業技術研究院 | 晶片封裝體以及晶片封裝方法 |
-
2015
- 2015-03-27 EP EP15887943.7A patent/EP3231011B1/en active Active
- 2015-03-27 CN CN201580075007.2A patent/CN107210234B/zh not_active Expired - Fee Related
- 2015-03-27 WO PCT/US2015/023020 patent/WO2016159934A1/en active Application Filing
- 2015-03-27 US US15/544,798 patent/US10276468B2/en active Active
-
2016
- 2016-01-26 TW TW105102355A patent/TWI699856B/zh not_active IP Right Cessation
-
2019
- 2019-03-12 US US16/299,538 patent/US10685898B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101410740A (zh) * | 2006-03-27 | 2009-04-15 | 惠普开发有限公司 | 共振器 |
| US9768038B2 (en) * | 2013-12-23 | 2017-09-19 | STATS ChipPAC, Pte. Ltd. | Semiconductor device and method of making embedded wafer level chip scale packages |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107210234A (zh) | 2017-09-26 |
| WO2016159934A1 (en) | 2016-10-06 |
| EP3231011A1 (en) | 2017-10-18 |
| US10276468B2 (en) | 2019-04-30 |
| EP3231011B1 (en) | 2022-11-09 |
| US20180012816A1 (en) | 2018-01-11 |
| EP3231011A4 (en) | 2018-08-22 |
| US20190214325A1 (en) | 2019-07-11 |
| US10685898B2 (en) | 2020-06-16 |
| TW201701423A (zh) | 2017-01-01 |
| TWI699856B (zh) | 2020-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20130186677A1 (en) | Printed circuit board and method of manufacturing the same | |
| JP4417096B2 (ja) | 樹脂封止方法および樹脂封止装置 | |
| CN107210235B (zh) | 电路封装 | |
| CN107210234B (zh) | 电路封装 | |
| US11183437B2 (en) | Circuit package | |
| US20170142825A1 (en) | Method of reducing warpage of an orgacnic substrate | |
| JP6777815B2 (ja) | 半導体装置の製造方法および半導体装置の中間体 | |
| US11235574B2 (en) | Fluid propelling apparatus including a heat sink | |
| US10438864B2 (en) | Circuit packages comprising epoxy mold compounds and methods of compression molding | |
| JP2018531507A6 (ja) | 回路パッケージ | |
| US10854475B2 (en) | Wiring substrate | |
| JP2008311558A (ja) | 半導体装置の製造方法 | |
| JP4945346B2 (ja) | 樹脂封止装置 | |
| US7851260B2 (en) | Method for manufacturing a semiconductor device | |
| US20190063854A1 (en) | Heat dissipation sheet and method for manufacturing heat dissipation sheet | |
| CN107204332A (zh) | 半导体装置及其制造方法 | |
| JP2011249450A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1239951 Country of ref document: HK |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20201020 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |