CN107112289B - 半导体装置用基板、半导体装置用布线构件及它们的制造方法、以及利用半导体装置用基板进行的半导体装置的制造方法 - Google Patents

半导体装置用基板、半导体装置用布线构件及它们的制造方法、以及利用半导体装置用基板进行的半导体装置的制造方法 Download PDF

Info

Publication number
CN107112289B
CN107112289B CN201580071178.8A CN201580071178A CN107112289B CN 107112289 B CN107112289 B CN 107112289B CN 201580071178 A CN201580071178 A CN 201580071178A CN 107112289 B CN107112289 B CN 107112289B
Authority
CN
China
Prior art keywords
plating layer
semiconductor device
metal plating
noble metal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580071178.8A
Other languages
English (en)
Other versions
CN107112289A (zh
Inventor
久保田觉史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chang Wah Technology Co Ltd
Original Assignee
Da Kun Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2014263555A external-priority patent/JP2016122809A/ja
Priority claimed from JP2014263556A external-priority patent/JP6562493B2/ja
Priority claimed from JP2014263553A external-priority patent/JP2016122807A/ja
Priority claimed from JP2014263554A external-priority patent/JP2016122808A/ja
Priority claimed from JP2014265373A external-priority patent/JP6562494B2/ja
Priority claimed from JP2014265374A external-priority patent/JP6562495B2/ja
Application filed by Da Kun Electric Co Ltd filed Critical Da Kun Electric Co Ltd
Publication of CN107112289A publication Critical patent/CN107112289A/zh
Application granted granted Critical
Publication of CN107112289B publication Critical patent/CN107112289B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/81464—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供这样的半导体装置用基板、半导体装置用布线构件及它们的制造方法、以及利用半导体装置用基板进行的半导体装置的制造方法：能够使搭载半导体元件的内部端子面和与半导体元件进行电连接的内部端子部的高度均等，并且能够省略形成仅外部端子部暴露的开口部的工序，能够削减制造半导体装置时的工序数量并制造可靠性较高的树脂密封型半导体装置。在金属板(1)上的规定部位形成有成为内部端子的第1贵金属镀层(11)，在第1贵金属镀层之上以与第1贵金属镀层相同的形状形成有金属镀层(12)，并且在金属镀层之上局部地形成有成为外部端子的第2贵金属镀层(14)，第2贵金属镀层表面自金属板面的高度(H2)高于第1贵金属镀层表面自金属板面的高度(H1)。

Description

半导体装置用基板、半导体装置用布线构件及它们的制造方 法、以及利用半导体装置用基板进行的半导体装置的制造 方法
技术领域
本发明涉及半导体装置用基板、半导体装置用布线构件及它们的制造方法、以及利用半导体装置用基板进行的半导体装置的制造方法。
背景技术
以往，半导体装置用基板例如存在这样的类型：可用于制造具有ELP(EtchedLeadless Package)结构的布线的表面安装型的密封树脂型半导体装置等，在作为基板的金属板上利用金属镀敷形成内部端子、外部端子以及布线部。
而且，以往，例如在以下的专利文献1中记载有该种类型的半导体装置用基板和采用了半导体装置用基板的半导体装置。
专利文献1所记载的半导体装置用基板公开了这样的结构：在金属板上从金属板侧起镀敷形成有具有外部端子部的外部端子面，在该外部端子面之上以相同的形状镀敷形成有中间层，并且在该中间层之上以相同的形状镀敷形成有具有内部端子部的内部端子面。该半导体装置用基板以具有能与半导体元件电连接的内部端子部的内部端子面成为最上表面的方式形成，成为从金属板到最上表面的高度形成为整体大致相同的高度的结构。
专利文献1所记载的半导体装置用基板在制造半导体装置时，以外部端子面与金属板侧的面接触、使内部端子面的与金属板相反侧的面暴露的状态进行使用。详细地讲，在半导体装置用基板的内部端子面侧搭载半导体元件，连接半导体元件的电极和内部端子部之后，利用树脂密封半导体元件搭载部。在用树脂密封之后利用由蚀刻所实现的溶解等方式去除金属板，设为在密封了的树脂的背面具有内部端子部、布线部以及外部端子部的、镀敷形成部的外部连接面暴露的状态。之后，形成将暴露的外部连接面整体覆盖的树脂，形成仅是外部端子部暴露的开口部。
但是，在从金属板侧形成外部端子面、利用镀敷在最上层形成内部端子面时，在实际的生产过程中，镀层厚度会产生偏差，例如在镀层的厚度为约30μm的情况下会产生5μm～8μm左右的高低差，因此，在搭载半导体元件并进行半导体元件与内部端子部之间的电连接时，存在半导体元件以倾斜的状态进行搭载、或者在电连接的过程中引起导通不良的可能性。此外，需要形成覆盖外部连接面整体的树脂、形成仅是外部端子部暴露的开口部的工序，与其相应地，半导体装置的生产率变差。
现有技术文献
专利文献
专利文献1：日本特开2009－164594号公报
发明内容
发明要解决的问题
这样，在专利文献1所记载的半导体装置用基板中，在最上层搭载半导体元件的内部端子面和与半导体元件进行电连接的内部端子部的高度会产生由生产时的偏差引起的高低差，由搭载的半导体元件的倾斜、接合等的连接不良最终引起导通不良，因此，本发明的目的在于提供这样的半导体装置用基板及其制造方法：该半导体装置用基板是能够使搭载半导体元件的内部端子面和与半导体元件进行电连接的内部端子部的高度均等的半导体元件用基板、并且做成能够将形成仅外部端子部暴露的开口部的工序省略的半导体元件用基板，从而能够削减制造半导体装置时的工序数量并能够制造可靠性较高的树脂密封型半导体装置。
此外，本发明的目的在于提供这样的半导体装置用布线构件和其制造方法：该半导体装置用布线构件是能够使搭载半导体元件的内部端子面和与半导体元件进行电连接的内部端子部的高度均等的半导体元件用布线构件、并且做成在半导体装置的制造工序中能够将蚀刻去除金属板的工序、形成仅外部端子部暴露的开口部的工序省略的半导体元件用布线构件，从而能够削减制造半导体装置时的工序数量并能够制造可靠性较高的树脂密封型半导体装置。
此外，本发明的目的在于提供能够消除与半导体元件进行电连接的内部端子部的高度的由偏差引起的高低差、防止搭载的半导体元件倾斜并解除由接合等的连接不良最终引起导通不良的状况的半导体装置的制造方法和能够将形成仅外部端子部暴露的开口部的工序省略的半导体装置的制造方法。
用于解决问题的方案
为了达到上述的目的，本发明的半导体装置用基板的特征在于，在规定面上的规定部位形成有成为内部端子的镀层，在成为所述内部端子的镀层之上局部地形成有成为外部端子的镀层，成为所述外部端子的镀层表面自所述规定面的高度高于其他的镀层表面自该规定面的高度。
此外，在本发明的半导体装置用基板中，优选的是，成为所述内部端子的镀层包含形成在金属板上的规定部位的第1贵金属镀层，在所述第1贵金属镀层之上以与该第1贵金属镀层相同的形状形成有金属镀层，成为所述外部端子的镀层包含在所述金属镀层之上局部地形成的第2贵金属镀层，所述第2贵金属镀层的表面自所述金属板的板面的高度高于所述金属镀层的表面自所述金属板的板面的高度。
此外，在本发明的半导体装置用基板中，优选的是，成为所述内部端子的镀层包含形成在金属板上的规定部位的第1贵金属镀层，在所述第1贵金属镀层之上以与该第1贵金属镀层相同的形状形成有金属镀层，成为所述外部端子的镀层包含在所述金属镀层之上局部地形成的第2贵金属镀层，并且在所述金属板和所述金属镀层上的没形成有所述第2贵金属镀层的部位之上，以使所述第2贵金属镀层的上表面暴露的状态形成有树脂层。
此外，在本发明的半导体装置用基板中，优选的是，成为所述内部端子的镀层包含形成在金属板上的规定部位的第1贵金属镀层，在所述第1贵金属镀层之上以与该第1贵金属镀层相同的形状形成有金属镀层，在所述金属板和所述金属镀层之上形成有使该金属镀层的规定部位开口的永久抗蚀层，成为所述外部端子的镀层包含形成在所述金属镀层的位于所述永久抗蚀层的开口部的部分之上的第2贵金属镀层。
此外，在本发明的半导体装置用基板中，优选的是，在所述金属镀层与所述第2贵金属镀层之间以与该第2贵金属镀层相同的形状形成有第2金属镀层。
此外，在本发明的半导体装置用基板中，优选的是，从所述金属板侧起依次形成有作为所述第1贵金属镀层的Au镀层、Pd镀层，作为所述金属镀层和所述第2金属镀层的Ni镀层，作为所述第2贵金属镀层的Pd镀层、Au镀层。
此外，在本发明的半导体装置用基板中，优选的是，所述永久抗蚀层形成为具有用于使所述第2贵金属镀层的上表面暴露的开口部，所述第2贵金属镀层的上表面位于比所述永久抗蚀层的上表面靠下侧的位置。
此外，本发明的半导体装置用布线构件是使用上述本发明的半导体装置用基板来制造的，该半导体装置用布线构件的特征在于，成为所述内部端子的镀层包含在树脂层的一个面的规定部位以使下表面与该树脂层的一个面齐平地暴露的状态形成的第1贵金属镀层，在所述第1贵金属镀层之上以与该第1贵金属镀层相同的形状形成有金属镀层，成为所述外部端子的镀层包含在所述金属镀层之上以使上表面自所述树脂层的另一个面暴露的状态局部地形成的第2贵金属镀层。
此外，在本发明的半导体装置用布线构件中，优选的是，在所述金属镀层与所述第2贵金属镀层之间以与第2贵金属镀层相同的形状形成有第2金属镀层。
此外，在本发明的半导体装置用布线构件中，优选的是，从所述树脂层的一个面侧起依次形成有作为所述第1贵金属镀层的Au镀层、Pd镀层，作为所述金属镀层和所述第2金属镀层的Ni镀层，作为所述第2贵金属镀层的Pd镀层、Au镀层。
此外，本发明的半导体装置用基板的制造方法的特征在于，具有以下的工序：在金属板上形成具有图案A的开口部的抗蚀剂掩模；在所述图案A的开口部形成第1贵金属镀层；在所述第1贵金属镀层之上以与该第1贵金属镀层相同的形状形成金属镀层；剥离所述抗蚀剂掩模；在剥离了所述抗蚀剂掩模之后，形成第2抗蚀剂掩模，该第2抗蚀剂掩模具有使所述金属镀层的一部分暴露的图案B的开口部；以及在所述图案B的开口部形成第2贵金属镀层或者形成第2金属镀层和所述第2贵金属镀层。
此外，在本发明的半导体装置用基板的制造方法中，优选的是，具有如下这样的工序，即，在所述图案B的开口部形成了第2贵金属镀层或者形成了第2金属镀层和所述第2贵金属镀层之后，剥离所述第2抗蚀剂掩模。
此外，在本发明的半导体装置用基板的制造方法中，优选的是，具有以下的工序：在所述图案B的开口部形成了第2贵金属镀层或者形成了第2金属镀层和所述第2贵金属镀层之后，剥离所述第2抗蚀剂掩模；在剥离了所述第2抗蚀剂掩模之后，在所述金属板和所述金属镀层上的没形成有所述第2贵金属镀层的部位之上，以使该第2贵金属镀层的上表面暴露的方式形成树脂层。
此外，在本发明的半导体装置用基板的制造方法中，优选的是，所述第2抗蚀剂掩模包含永久抗蚀层。
此外，在本发明的半导体装置用基板的制造方法中，优选的是，所述第2贵金属镀层的上表面位于比所述第2抗蚀剂掩模的上表面靠下侧的位置。
此外，本发明的半导体装置用布线构件的制造方法是利用上述本发明的半导体装置用基板的制造方法来进行制造的，该半导体装置用布线构件的制造方法的特征在于，具有以下的工序：在所述图案B的开口部形成了第2贵金属镀层或者形成了第2金属镀层和所述第2贵金属镀层之后，剥离所述第2抗蚀剂掩模；在剥离了所述第2抗蚀剂掩模之后，在所述金属板和所述金属镀层上的没形成有所述第2贵金属镀层的部位之上，以使该第2贵金属镀层的上表面暴露的方式形成树脂层；以及在形成了所述树脂层之后去除所述金属板。
此外，本发明的半导体装置的制造方法是利用上述本发明的半导体装置用基板制造半导体装置的方法，该半导体装置的制造方法的特征在于，具有以下的工序：使用所述半导体装置用基板形成使成为所述外部端子的镀层表面暴露的树脂层，该半导体装置用基板在金属板上形成有成为所述内部端子的镀层，在所述镀层之上局部地形成有成为所述外部端子的镀层，成为所述外部端子的镀层表面自所述金属板的板面的高度高于其他的镀层自所述金属板的板面的高度；在形成了使成为所述外部端子的镀层表面暴露的树脂层之后去除所述金属板，制作利用所述树脂层保持形成的镀层的布线构件；以及在制成的所述布线构件上搭载半导体元件。
此外，本发明的半导体装置的制造方法是利用上述本发明的半导体装置用基板制造半导体装置的方法，该半导体装置的制造方法的特征在于，具有以下的工序：在所述半导体装置用基板上形成使成为所述外部端子的镀层表面暴露的树脂层，该半导体装置用基板在金属板上形成有成为所述内部端子的镀层，在所述镀层之上局部地形成有成为所述外部端子的镀层，成为所述外部端子的镀层表面自所述金属板的板面的高度高于其他的镀层自所述金属板的板面的高度；在形成了使成为所述外部端子的镀层表面暴露的树脂层之后去除所述金属板，制作利用所述树脂层保持形成的镀层的布线构件；以及在制成的所述布线构件的所述金属板侧即成为所述内部端子的镀层的面侧搭载半导体元件。
此外，本发明的半导体装置的制造方法是利用上述本发明的半导体装置用基板制造半导体装置的方法，该半导体装置的制造方法的特征在于，具有以下的工序：在所述半导体装置用基板上形成使成为所述外部端子的镀层表面暴露的树脂层，该半导体装置用基板在金属板上形成有成为所述内部端子的镀层，在所述镀层之上局部地形成有成为所述外部端子的镀层，成为所述外部端子的镀层表面自所述金属板的板面的高度高于其他的镀层自所述金属板的板面的高度；在形成了使成为所述外部端子的镀层表面暴露的树脂层之后去除所述金属板，制作利用所述树脂层保持形成的镀层的布线构件；在制成的所述布线构件的所述金属板侧即成为所述内部端子的镀层的面侧搭载半导体元件，取得该半导体元件的电极与所述内部端子之间的导通；以及对搭载半导体元件的部分进行树脂密封。
此外，本发明的半导体装置的制造方法是利用上述本发明的半导体装置用基板制造半导体装置的方法，该半导体装置的制造方法的特征在于，具有以下的工序：自半导体装置用基板去除所述金属板，制作利用下述的永久抗蚀层固定镀层的布线构件，该半导体装置用基板在金属板上以规定的厚度形成有永久抗蚀层，在所述永久抗蚀层内面向所述金属板地形成有成为所述内部端子的镀层，在成为所述内部端子的镀层之上局部地形成有成为所述外部端子的镀层，仅使成为所述外部端子的镀层的上表面自所述永久抗蚀层的上表面的开口部暴露；以及在制成的所述布线构件的去除了所述金属板的一侧搭载半导体元件。
此外，本发明的半导体装置的制造方法是利用上述本发明的半导体装置用基板制造半导体装置的方法，该半导体装置的制造方法的特征在于，具有以下的工序：自半导体装置用基板去除所述金属板，准备利用下述的永久抗蚀层固定镀层的布线构件，该半导体装置用基板在金属板上以规定的厚度形成有永久抗蚀层，在所述永久抗蚀层内以规定的图案在金属板侧形成有成为所述内部端子的镀层，在成为所述内部端子的镀层之上局部地形成有成为所述外部端子的镀层，仅使成为所述外部端子的镀层的上表面自所述永久抗蚀层的上表面的开口部暴露；在准备好的所述布线构件的去除了所述金属板的一侧搭载半导体元件，在成为所述内部端子的镀层的自所述布线构件暴露的部分进行所述内部端子与所述半导体元件的电极之间的连接；将搭载半导体元件的一侧树脂密封。
此外，在本发明的半导体装置的制造方法中，优选的是，所述半导体装置用基板在所述金属板上以规定的图案形成有成为所述内部端子的第1贵金属镀层，在该第1贵金属镀层之上以与所述第1贵金属镀层相同的形状形成有所述金属镀层，在所述金属镀层之上局部地形成有成为所述外部端子的所述第2贵金属镀层，或者在所述金属镀层之上局部地以相同的形状形成有所述第2金属镀层和成为所述外部端子的所述第2贵金属镀层，比这些镀层厚地在所述金属板上形成有所述永久抗蚀层，所述第2贵金属镀层的面自所述永久抗蚀层的开口部暴露。
此外，在本发明的半导体装置的制造方法中，优选的是，在成为所述内部端子的镀层与成为所述外部端子的镀层之间形成有由别的金属构成的镀层。
发明的效果
根据本发明，是一种能够使搭载半导体元件的内部端子面和与半导体元件进行电连接的内部端子部的高度均等的半导体元件用基板，能够得到能够削减制造半导体装置时的工序数量并提升生产率的、能够制造可靠性较高的树脂密封型半导体装置的半导体装置用基板和其制造方法。
此外，根据本发明，通过做成能够使搭载半导体元件的内部端子面和与半导体元件进行电连接的内部端子部的高度均等的半导体元件用布线构件、并且做成在半导体装置的制造工序中能够省略蚀刻去除金属板的工序、形成仅外部端子部暴露的开口部的工序的半导体元件用布线构件，从而能够得到能够削减制造半导体装置时的工序数量并制造可靠性较高的树脂密封型半导体装置的半导体装置用布线构件和其制造方法。
此外，根据本发明，能够得到消除与半导体元件进行电连接的内部端子部的高度由偏差引起的高低差、能够防止搭载的半导体元件倾斜并解除由接合等的连接不良最终引起导通不良的状况的半导体装置的制造方法和能够省略形成仅外部端子部暴露的开口部的工序的半导体装置的制造方法。
附图说明
图1A、图1B是表示本发明的第1实施方式的半导体装置用基板的结构的图，图1A是从外部端子侧观察的俯视图，图1B是图1A的A－A剖视图。
图2A～图2I是表示图1A、图1B所示的半导体装置用基板的制造工序的说明图。
图3A～图3E是表示图2A～图2I的制造工序中的半导体装置用基板的状态变化的俯视图。
图4A～图4G是表示利用经过图2A～图2I所示的制造工序制造成的第1实施方式的半导体装置用基板制造树脂密封型半导体装置的工序的一例的说明图。
图5A、图5B是表示本发明的第2实施方式的半导体装置用基板的结构的图，图5A是从外部端子侧观察的俯视图，图5B是图5A的A－A剖视图。
图6A～图6J’是表示图5A、图5B所示的半导体装置用基板的制造工序的说明图。
图7A～图7F是表示利用经过图6A～图6J’所示的制造工序制造成的第2实施方式的半导体装置用基板制造树脂密封型半导体装置的工序的一例的说明图。
图8A、图8B是表示本发明的第3实施方式的半导体装置用基板的结构的图，图8A是从外部端子侧观察的俯视图，图8B是图8A的A－A剖视图。
图9A～图9J是表示图8A、图8B所示的半导体装置用基板的制造工序的说明图。
图10A～图10G是表示利用经过图9A～图9J所示的制造工序制造成的第3实施方式的半导体装置用基板制造树脂密封型半导体装置的工序的一例的说明图。
图11A、图11B是表示本发明的第4实施方式的半导体装置用布线构件的结构的图，图11A是从外部端子侧观察的俯视图，图11B是图11A的A－A剖视图。
图12A～图12K是表示图11A、图11B所示的半导体装置用布线构件的制造工序的说明图。
图13A～图13E是表示利用经过图12A～图12K所示的制造工序制造成的第4实施方式的半导体装置用布线构件制造树脂密封型半导体装置的工序的一例的说明图。
图14A～图14E是表示比较例1的以往的半导体装置用基板的制造工序的说明图。
图15A～图15C是表示图14A～图14E的制造工序中的半导体装置用基板的状态变化的俯视图。
图16A～图16L是表示利用经过图14A～图14E所示的制造工序制造成的比较例1的半导体装置用基板制造树脂密封型半导体装置的工序的一例的说明图。
图17A～图17D是表示本发明的一实施例的半导体装置的制造方法的工序的图，图17A、图17A’是表示制造本实施例的半导体装置所使用的半导体装置用基板的结构的说明图，图17B、图17B’是表示在图17A、图17A’所示的半导体装置用基板上以外部端子部的面暴露的方式利用树脂密封的状态的说明图，图17C是表示自图17B所示的半导体装置用基板去除金属板并做成布线构件的状态的说明图，图17D是表示在图17C所示的布线构件的成为内部端子的镀层侧搭载半导体元件、连接半导体元件的电极和布线构件的内部端子部、并将搭载有半导体元件的一侧树脂密封的状态的说明图。
图18是本发明的另一实施例的半导体装置的制造方法所使用的布线构件的剖视图。
图19是表示在图18所示的布线构件的成为内部端子的镀层侧搭载半导体元件、连接半导体元件的电极和布线构件的内部端子部、并将搭载有半导体元件的一侧树脂密封的状态的说明图。
图20A～图20F是表示图18的实施例的在半导体装置的制造方法中所使用的布线构件的制造方法的工序的一例的说明图。
具体实施方式
在说明实施方式之前，说明本发明的作用效果。
本发明的半导体装置用基板在规定面上的规定部位形成有成为内部端子的镀层，在成为内部端子的镀层之上局部地形成有成为外部端子的镀层，成为外部端子的镀层表面自规定面的高度高于其他的镀层表面自规定面的高度。
例如，本发明的第1方式的半导体装置用基板是在去除了金属板之后搭载半导体元件的半导体装置用基板，该半导体装置用基板在金属板上的规定部位从金属板侧起形成有成为内部端子的第1贵金属镀层，在第1贵金属镀层之上以与第1贵金属镀层相同的形状形成有金属镀层，并且在金属镀层之上局部地形成有成为外部端子的第2贵金属镀层，第2贵金属镀层表面自金属板的板面的高度高于金属镀层表面自金属板的板面的高度。
如果像本发明的第1方式的半导体装置用基板这样，在以往的半导体装置用基板中的与在半导体装置的制造过程中设置的树脂层的开口部相当的部位预先设置与内部端子和布线部厚度不同的外部端子，则能够容易地在半导体装置的制造工序中利用树脂密封内部端子和布线部，并仅使外部端子暴露。因此，与以往的半导体装置用基板不同，不必在半导体装置的制造过程中在与外部构件连接的连接面设置具有开口部的绝缘层，与其相应地，制造半导体装置时的工序数量减少，生产率上升。
此外，例如，本发明的第2方式的半导体装置用基板是在去除了金属板之后搭载半导体元件的半导体装置用基板，该半导体装置用基板在金属板上的规定部位从金属板侧起形成有成为内部端子的第1贵金属镀层，在第1贵金属镀层之上以与第1贵金属镀层相同的形状形成有金属镀层，在金属镀层之上局部地形成有成为外部端子的第2贵金属镀层，并且在金属板和金属镀层上的没形成有第2贵金属镀层的部位之上以使第2贵金属镀层的上表面暴露的状态形成有树脂层。
如果像本发明的第2方式的半导体装置用基板这样，在以往的半导体装置用基板中的与在半导体装置的制造过程中设置的树脂层的开口部相当的部位预先设置与内部端子和布线部厚度不同的外部端子、并利用树脂密封内部端子和布线部、仅使外部端子暴露，则与以往的半导体装置用基板不同，不必在半导体装置的制造过程中在与外部构件连接的连接面设置具有开口部的绝缘层，与其相应地，制造半导体装置时的工序数量减少，生产率上升。
此外，例如，本发明的第3方式的半导体装置用基板是在去除了金属板之后搭载半导体元件的半导体装置用基板，该半导体装置用基板在金属板上的规定部位从金属板侧起形成有成为内部端子的第1贵金属镀层，在第1贵金属镀层之上以与第1贵金属镀层相同的形状形成有金属镀层，在金属板和金属镀层之上形成有使金属镀层的规定部位开口的永久抗蚀层，并且在金属镀层的位于永久抗蚀层的开口部的部分之上形成有成为外部端子的第2贵金属镀层。
如果像本发明的第3方式的半导体装置用基板这样，将在利用以往的半导体装置用基板制造半导体装置的过程中设置的树脂替换成永久抗蚀层并预先设置，并且将与内部端子和布线部厚度不同的外部端子预先设置在永久抗蚀层的开口部，利用永久抗蚀层密封内部端子和布线部，仅使外部端子暴露，则与以往的半导体装置用基板不同，不必在半导体装置的制造过程中在与外部构件连接的连接面设置具有开口部的绝缘层，半导体装置的制造时的工序数量减少，生产率上升。
此外，本发明的半导体装置用布线构件是去除完金属板的、用于搭载半导体元件的半导体装置用布线构件，该半导体装置用布线构件在树脂层的一个面上的规定部位以使下表面与树脂层的一个面齐平地暴露的状态形成有成为内部端子的第1贵金属镀层，在第1贵金属镀层之上以与第1贵金属镀层相同的形状形成有金属镀层，并且在金属镀层之上以使上表面自树脂层的另一个面暴露的状态局部地形成有成为外部端子的第2贵金属镀层。
如果像本发明的半导体装置用布线构件这样，在以往的半导体装置用基板上的与在半导体装置的制造过程中设置的树脂层的开口部相当的部位预先设置与内部端子和布线部厚度不同的外部端子，利用树脂密封内部端子和布线部，仅使外部端子自树脂层的另一个面暴露，则与以往的半导体装置用基板不同，不必在半导体装置的制造过程中在与外部构件连接的连接面设置具有开口部的绝缘层，与其相应地，制造半导体装置时的工序数量减少，生产率上升。
详细说明这些方面。
本案申请人进行反复试验，结果想到了使制造半导体装置时所使用的半导体装置用基板中的内部端子与外部端子电连接的连接面与以往的半导体装置用基板相反。
即，对于以往的半导体装置用基板，构成为在制造半导体装置时以外部端子面使靠金属板侧的面暴露、内部端子面使靠与金属板相反那一侧的面暴露的状态进行使用。
相对于此，对于本发明的第1方式～第3方式的半导体装置用基板，基于在制造半导体装置时以外部端子面使靠与金属板相反那一侧的面暴露、内部端子面使靠金属板侧的面暴露的状态进行使用的构思，构成为与构成内部端子和布线部的镀层相比使构成外部端子的镀层自金属板的高度较高。
此外，在本发明的第3方式的半导体装置用基板中，为此，在金属板和成为内部端子的金属镀层之上形成使金属镀层的规定部位开口的永久抗蚀层，并且在位于永久抗蚀层的开口部的金属镀层之上形成成为外部端子的第2贵金属镀层。
此外，对于本发明的半导体装置用布线构件，基于在制造半导体装置时以外部端子面使靠与制造半导体装置用基板时所使用的金属板相反那一侧的面暴露、内部端子面使靠制造半导体装置用基板时所使用的金属板侧的面暴露的状态进行使用的构思，构成为与构成内部端子和布线部的镀层相比使构成外部端子的镀层自制造半导体装置用基板时所使用的金属板的高度较高。
例如，在利用树脂密封本发明的第1方式的半导体装置用基板的设有端子的一侧，在树脂密封之后利用蚀刻所实现的溶解等方式去除金属板时，在去除金属板之后，成为内部端子的第1贵金属镀层的在去除了金属板的一侧的面仿效金属板的表面并以没有高度差(高低差为1μm以下)的状态暴露。
此外，例如在利用蚀刻所实现的溶解等方式去除本发明的第2方式、第3方式的半导体装置用基板的金属板时，在去除金属板之后，成为内部端子的第1贵金属镀层的在去除了金属板的一侧的面仿效金属板的表面并以没有高度差(高低差为1μm以下)的状态暴露。
此外，例如在利用蚀刻所实现的溶解等方式去除制造本发明的半导体装置用布线构件时所使用的金属板时，在去除金属板之后，成为内部端子的第1贵金属镀层的在去除了金属板的一侧的面仿效金属板的表面并以没有高度差(高低差为1μm以下)的状态暴露。该金属板是引线框等所使用的通常的轧制材料。
这些金属板是引线框等所使用的通常的轧制材料。
在此，与采用以往的半导体装置用基板的半导体装置同样地，在第1贵金属镀层上搭载半导体元件，但由于第1贵金属镀层的面以没有高度差的状态暴露，因此，连接面整体平坦，因此连接稳定。
在这种情况下，外部端子需要使靠与金属板侧相反那一侧的面暴露。
因此，本案申请人想到了这样的本发明的第1方式的半导体装置用基板：在对金属板上的成为内部端子、外部端子以及布线部的部位实施了贵金属镀敷、金属镀敷之后，与以往的半导体装置用基板不同，还仅在成为外部端子的部位进一步追加实施贵金属镀敷(或者金属镀敷和贵金属镀敷)，从而形成有与内部端子、布线部存在高低差的外部端子。
此外，本案申请人想到了这样的本发明的第2方式的半导体装置用基板：针对本发明的第1方式的半导体装置用基板，还在没形成有第2贵金属镀层的部位之上以使所述第2贵金属镀层的上表面暴露的状态形成有树脂层。
此外，本案申请人想到了这样的本发明的第3方式的半导体装置用基板：为了形成本发明的第1方式的半导体装置用基板，在金属板和成为内部端子的金属镀层之上形成使金属镀层的规定部位开口的永久抗蚀层，并且在位于永久抗蚀层的开口部的金属镀层之上形成有成为外部端子的第2贵金属镀层。
此外，本案申请人想到了这样的本发明的半导体装置用布线构件：针对本发明的第1方式的半导体装置用基板，还在没形成有第2贵金属镀层的部位之上以使第2贵金属镀层的上表面暴露的状态形成有树脂层，并蚀刻去除了金属板。
如果像本发明的第1方式的半导体装置用基板这样，在外部端子与内部端子、布线部之间设置高低差，则能够在之后的半导体装置的制造工序中利用树脂等仅密封内部端子和布线部，仅使外部端子暴露。因此，与以往的半导体装置用基板不同，在半导体装置的制造工序中不需要在与外部构件连接的连接面形成开口部的加工，与其相应地，工序数量减少，生产率上升。
此外，如果像本发明的第2方式的半导体装置用基板这样，在外部端子与内部端子、布线部之间设置高低差，利用树脂仅密封内部端子和布线部，仅使外部端子暴露，则与以往的半导体装置用基板不同，在半导体装置的制造工序中不需要在与外部构件连接的连接面形成开口部的加工，与其相应地，工序数量减少，生产率上升。
此外，如果像本发明的第3方式的半导体装置用基板这样，在外部端子与内部端子、布线部之间设置高低差，利用永久抗蚀层仅密封内部端子和布线部，仅使外部端子暴露，则与以往的半导体装置用基板不同，在半导体装置的制造工序中不需要在与外部构件连接的连接面形成开口部的加工，与其相应地，工序数量减少，生产率上升。
此外，如果像本发明的半导体装置用布线构件这样，在外部端子与内部端子、布线部之间设置高低差，利用树脂仅密封内部端子和布线部，将仅使外部端子暴露的面设于树脂层的另一个面，则与以往的半导体装置用基板不同，在半导体装置的制造工序中不需要蚀刻去除金属板的加工、在与外部构件连接的连接面形成开口部的加工，与其相应地，工序数量减少，生产率上升。
此外，本发明的半导体装置的制造方法是利用上述本发明的半导体装置用基板进行制造的方法，该半导体装置的制造方法包括以下的工序：利用半导体装置用基板形成使成为外部端子的镀层表面暴露的树脂层，该半导体装置用基板在金属板上形成有成为内部端子的镀层，在镀层之上局部地形成有成为外部端子的镀层，成为外部端子的镀层表面自金属板的板面的高度高于其他的镀层自金属板的板面的高度；在形成了使成为外部端子的镀层表面暴露的树脂层之后去除金属板，制作利用树脂层保持形成的镀层的布线构件；在制成的布线构件上搭载半导体元件。
此外，本发明的半导体装置的制造方法是利用上述本发明的半导体装置用基板进行制造的方法，该半导体装置的制造方法包括以下的工序：在半导体装置用基板上形成使成为外部端子的镀层表面暴露的树脂层，该半导体装置用基板在金属板上形成有成为内部端子的镀层，在镀层之上局部地形成有成为外部端子的镀层，成为外部端子的镀层表面自金属板的板面的高度高于其他的镀层自金属板的板面的高度；在形成了使成为外部端子的镀层表面暴露的树脂层之后去除金属板，制作利用树脂层保持形成的镀层的布线构件；在制成的布线构件的金属板侧即成为内部端子的镀层的面侧搭载半导体元件。
此外，本发明的半导体装置的制造方法是利用上述本发明的半导体装置用基板进行制造的方法，该半导体装置的制造方法包括以下的工序：在半导体装置用基板上形成使成为外部端子的镀层表面暴露的树脂层，该半导体装置用基板在金属板上形成有成为内部端子的镀层，在镀层之上局部地形成有成为外部端子的镀层，成为外部端子的镀层表面自金属板的板面的高度高于其他的镀层自金属板的板面的高度；在形成了使成为外部端子的镀层表面暴露的树脂层之后去除金属板，制作利用树脂层保持形成的镀层的布线构件；在制成的布线构件的金属板侧即成为内部端子的镀层的面侧搭载半导体元件，取得半导体元件的电极与内部端子之间的导通；对搭载半导体元件的部分进行树脂密封。
本发明的半导体装置的制造方法所使用的半导体装置用基板是成为在去除了金属板之后搭载半导体元件的布线构件的半导体装置用基板，该半导体装置用基板例如在金属板上的规定部位从金属板侧起形成有成为内部端子的第1贵金属镀层，在第1贵金属镀层之上以与第1贵金属镀层相同的形状形成有金属镀层，并且在金属镀层之上局部地形成有第2金属镀层，并以与第2金属镀层相同的形状形成有成为外部端子的第2贵金属镀层，第2贵金属镀层表面自金属板的板面的高度高于金属镀层表面自金属板的板面的高度。
该半导体装置用基板由于预先设有与内部端子部和布线部厚度不同的外部端子部，因此，能够容易地在半导体装置的制造工序中利用树脂密封内部端子和布线部，仅使外部端子暴露。因此，采用该半导体装置用基板，与以往的半导体装置用基板不同，在半导体装置的制造过程中不需要在与外部构件连接的连接面形成开口部工序，与其相应地，制造半导体装置时的工序数量减少，生产率上升。
详细说明这一点。
像上述那样，本案申请人进行反复试验，结果想到了使制造半导体装置时所使用的半导体装置用基板中的内部端子与外部端子电连接的连接面与以往的半导体装置用基板相反。
即，对于以往的半导体装置用基板，构成为在制造半导体装置时以外部端子面使靠金属板侧的面暴露、内部端子面使靠与金属板相反那一侧的面暴露的状态进行使用。
相对于此，对于本发明所使用的半导体装置用基板，形成为在制造半导体装置时以外部端子面使靠与金属板相反那一侧的面暴露、内部端子面使靠金属板侧的面暴露的状态进行使用，并且构成为与构成内部端子部和布线部的镀层相比使构成外部端子部的镀层自金属板的高度较高。
例如在利用树脂密封本发明的半导体装置的制造方法所使用的半导体装置用基板的设有端子的一侧，且在树脂密封之后利用蚀刻所实现的溶解等方式去除金属板时，在去除金属板之后，成为内部端子的第1贵金属镀层的在去除了金属板的一侧的面仿效金属板的表面并以没有高度差(高低差为1μm以下)的状态暴露。该金属板是引线框等所使用的能够得到的通常的轧制材料。
在此，与采用以往的半导体装置用基板的半导体装置同样地，在第1贵金属镀层上搭载半导体元件，但是由于第1贵金属镀层的面以没有高度差的状态暴露，因此，连接的面整体平坦，半导体元件也不会倾斜，多个内部端子部也是均等的高度，因此内部端子部与半导体元件的电极之间的连接稳定。
而且，外部端子部需要使靠与金属板相反那一侧的面暴露，但是通过在对金属板上的成为内部端子部、外部端子部以及布线部的部位实施了贵金属镀敷、金属镀敷之后，与以往的半导体装置用基板不同，还仅在成为外部端子的部位进一步追加实施金属镀敷和贵金属镀敷，从而通过使用形成有与内部端子部、布线部存在高低差的外部端子的半导体装置用基板，能够容易地形成使外部端子部的面暴露的树脂层，并且能够省略使外部端子部的面暴露的工序。
此外，本发明的另一个半导体装置的制造方法是利用上述本发明的半导体装置用基板进行制造的方法，该半导体装置的制造方法包括以下的工序：自半导体装置用基板去除金属板，制作利用永久抗蚀层固定镀层的布线构件，该半导体装置用基板在金属板上以规定的厚度形成有永久抗蚀层，在永久抗蚀层内面向金属板地形成有成为内部端子的镀层，在成为内部端子的镀层之上局部地形成有成为外部端子的镀层，仅使成为外部端子的镀层的上表面自永久抗蚀层上表面的开口部暴露；在制成的布线构件的去除了金属板的一侧搭载半导体元件。
此外，本发明的另一个半导体装置的制造方法是利用上述本发明的半导体装置用基板进行制造的方法，该半导体装置的制造方法包括以下的工序：自半导体装置用基板去除金属板，准备利用永久抗蚀层固定镀层的布线构件，该半导体装置用基板在金属板上以规定的厚度形成有永久抗蚀层，在永久抗蚀层内以规定的图案在金属板侧形成有成为内部端子的镀层，在成为内部端子的镀层之上局部地形成有成为外部端子的镀层，仅使成为外部端子的镀层的上表面自永久抗蚀层上表面的开口部暴露；在准备好的布线构件的去除了金属板的一侧搭载半导体元件，在成为内部端子的镀层的自布线构件暴露的部分进行内部端子与半导体元件的电极之间的连接；将搭载半导体元件的一侧树脂密封。
本发明的另一个半导体装置的制造方法所使用的半导体装置用基板是成为在去除了金属板之后搭载半导体元件的布线构件的半导体装置用基板，该半导体装置用基板在金属板上以规定的厚度形成有永久抗蚀层，在永久抗蚀层内且是在金属板上的规定部位从金属板侧起形成有成为内部端子的第1贵金属镀层，在第1贵金属镀层之上以与第1贵金属镀层相同的形状形成有金属镀层，并且在金属镀层之上局部地形成有成为外部端子的第2贵金属镀层，或者在第2贵金属镀层与金属镀层之间以与第2贵金属镀层相同的形状形成有第2金属镀层，仅使成为外部端子的镀层的上表面自永久抗蚀层上表面的开口部暴露。而且，该金属板是引线框等所使用的能够得到的通常的轧制材料。
通过自该半导体装置用基板去除金属板，从而得到布线构件，该布线构件在永久抗蚀层内面向金属板地形成有成为内部端子的镀层，在成为内部端子的镀层的局部形成有成为外部端子的镀层，在相反的面侧仅使成为外部端子的镀层的面自永久抗蚀层的开口部暴露，利用永久抗蚀层固定镀层。
本发明的另一个半导体装置的制造方法利用上述的布线构件在布线构件与金属板接触的一侧搭载并组装半导体元件。
由于该利用永久抗蚀层固定镀层的布线构件以外部端子使靠与金属板相反那一侧的面暴露、内部端子使靠金属板侧的面暴露的状态进行使用，因此，搭载半导体元件的面是仿效金属板的表面并以没有高度差(高低差为1μm以下)的状态形成的面的状态。
而且，在本发明的另一个半导体装置的制造方法中，在该布线构件的半导体元件搭载面上的成为内部端子的镀层上搭载半导体元件，但是由于成为内部端子的镀层的面以没有高度差的状态暴露，因此，连接的面整体平坦，半导体元件也不会倾斜，多个内部端子部也是均等的高度，因此内部端子部与半导体元件的电极之间的连接稳定。
这样，在本发明的另一个半导体装置的制造方法中，通过在该布线构件的去除了金属板的一侧搭载半导体元件，能够防止搭载的半导体元件倾斜并解除由接合等的连接不良最终引起导通不良的状况。而且，由于该布线构件的外部端子侧仅外部端子的面已经自永久抗蚀层上表面的开口部暴露，因此，能够省略以往的半导体装置的制造方法那样的形成用于使外部端子部的面暴露的开口部的工序。
以下，使用附图说明本发明的实施方式。
第1实施方式
图1A、图1B是表示本发明的第1实施方式的半导体装置用基板的结构的图，图1A是从外部端子侧观察的局部俯视图，图1B是图1A的A－A剖视图。图2A～图2I是表示图1A、图1B所示的半导体装置用基板的制造工序的说明图。图3是表示图2的制造工序中的半导体装置用基板的状态变化的俯视图。
如图1B所示，第1实施方式的半导体装置用基板在金属板1上的规定部位形成有成为内部端子的第1贵金属镀层11，在第1贵金属镀层11之上以与第1贵金属镀层11相同的形状形成有金属镀层12，并且在金属镀层12之上局部地形成有第2金属镀层13，在第2金属镀层13之上以与第2金属镀层12相同的形状形成有成为外部端子的第2贵金属镀层14。
金属板1例如由铜板构成。
第1贵金属镀层11例如由从金属板1侧起依次形成的Au镀层11a和Pd镀层11b构成。
金属镀层12、第2金属镀层13例如由Ni镀层构成。
第2贵金属镀层14例如由从金属板1侧起依次形成的Pd镀层14a和Au镀层14b构成。
而且，第2贵金属镀层14的表面(即Au镀层14b的表面)的自金属板1的面的高度H2高于金属镀层12的表面的自金属板1的面的高度H1。
例如能够如下那样地制造这样构成的第1实施方式的半导体装置用基板。另外，为了方便起见，在制造的各工序中实施的包含药液清洗、水清洗等在内的前处理、后处理等省略说明。
首先，如图2A所示，在成为基板的金属板的两面层压抗蚀剂掩模用的干膜抗蚀剂。此时，如图3A所示，在金属板上未形成镀层。
接着，如图2B所示，对于表面侧的干膜抗蚀剂，使用形成有用于在规定位置形成内部端子、布线部以及外部端子的基部的图案(在此设为图案A)的玻璃掩模将表面侧曝光、显影，并且对于背面侧的干膜抗蚀剂，使用照射整面的玻璃掩模将背面侧曝光、显影。然后，如图2C所示，在表面形成图案A的抗蚀剂掩模，在背面形成覆盖整面的抗蚀剂掩模。另外，利用以往公知的方法进行曝光、显影。例如，通过在用玻璃掩模覆盖的状态下照射紫外线，使干膜抗蚀剂的被通过了玻璃掩模的紫外线照射到的部位相对于显影液的溶解性下降，去除除此之外的部分，从而形成抗蚀剂掩模。另外，在此是使用负型的干膜抗蚀剂作为抗蚀剂，但是为了形成抗蚀剂掩模，也可以使用负型的液态抗蚀剂。此外，也可以通过使用正型的干膜抗蚀剂或者液态抗蚀剂使抗蚀剂的被通过了玻璃掩模的紫外线照射到的部分相对于显影液的溶解性增大，去除该部分，从而形成抗蚀剂掩模。此外，用于形成抗蚀剂掩模的抗蚀剂也可以使用阻焊剂。
接着，在金属板的自抗蚀剂掩模暴露的部位，例如按照Au镀层11a、Pd镀层11b的顺序以分别成为规定的厚度的方式实施镀Au、镀Pd，作为第1贵金属镀层11。
接着，在Pd镀层11b上，例如以Ni镀层形成为与贵金属镀层的平面形状相同的形状的方式实施镀Ni，作为金属镀层12。图2D表示此时的状态。
接着，剥离两面的抗蚀剂掩模。图3B是表示对此时的半导体装置用基板施加的图案A的镀层的图，图3C是放大地表示在图3B中由矩形包围的一部分区域的图。然后，如图2E所示，在剥离后的两面层压干膜抗蚀剂。
接着，如图2F所示，使用形成有用于在率先形成的Ni镀层的一部分且是成为外部端子的部位叠合地形成镀层的图案(在此设为图案B)的玻璃掩模将表面侧曝光、显影，并且对于背面侧的抗蚀膜，使用照射整面的玻璃掩模将背面侧曝光、显影。然后，如图2G所示，在表面形成图案B的抗蚀剂掩模，在背面形成覆盖整面的抗蚀剂掩模。
接着，在自抗蚀剂掩模暴露的、构成金属镀层12的Ni镀层的表面，例如以形成Ni镀层的方式实施镀Ni，作为第2金属镀层13。
接着，在作为第2金属镀层13的Ni镀层的表面，例如按照Pd镀层14a、Au镀层14b的顺序以分别成为规定的厚度的方式实施镀Pd、镀Au，作为第2贵金属镀层14。图2H表示此时的状态。另外，也可以在不设置第2金属镀层13的情况下，例如按照Pd镀层14a、Au镀层14b的顺序以分别成为规定的厚度的方式实施镀Pd、镀Au，作为第2贵金属镀层14。
接着，如图2I所示，通过剥离两面的抗蚀剂掩模，从而完成本实施方式的半导体装置用基板。图3D是表示对此时的半导体装置用基板施加的图案B的镀层的图，图3E是放大地表示在图3D中由矩形包围的一部分区域的图。
如下那样地使用这样制造成的第1实施方式的半导体装置用基板制造半导体装置。图4A～图4G是表示利用经过图2A～图2I所示的制造工序制造成的第1实施方式的半导体装置用基板制造树脂密封型半导体装置的工序的一例的说明图。
首先，如图4B所示，在图4A所示的半导体装置用基板的金属板上的与内部端子、布线部、外部端子相对应的各镀层突出的一侧，以成为外部端子的贵金属镀层14的表面暴露的方式利用树脂密封其他的部位。图4B表示使用在构成金属镀层12的Ni镀层的表面未设置第2金属镀层13的情况下设有作为第2贵金属镀层的贵金属镀层14的半导体装置用基板时的树脂密封的状态。在使用在构成金属镀层12的Ni镀层的表面设有第2金属镀层13、在第2金属镀层13的表面设有作为第2贵金属镀层的贵金属镀层14的半导体装置用基板的情况下，如图4B’所示，在树脂密封之后成为贵金属镀层14自树脂的面突出的状态。另外，在以下的说明中，为了方便起见，设为使用在未设置第2金属镀层13的情况下设有作为第2贵金属镀层的贵金属镀层14的半导体装置用基板。另外，在使用在未设置第2金属镀层13的情况下设有作为第2贵金属镀层的贵金属镀层14的半导体装置用基板时，在树脂密封时，有时会由端子图案的镀敷所引起的端子高度的不均等导致树脂蔓延到外部端子面。在这种情况下，研磨密封的树脂的表面并使外部端子面暴露。
接着，对半导体装置用基板的金属板实施蚀刻，利用溶解等方式去除金属板。由此，内部端子、布线部、外部端子的表面自树脂面齐平地暴露。图4C表示此时的状态。
接着，将半导体元件搭载在通过去除金属板而呈现出的内部端子面侧，使半导体元件的电极与自树脂面齐平地暴露的内部端子相连接。在这种情况下，在倒装方式中，如图4D所示，使半导体元件的电极和内部端子相连接。此外，在引线方式中，如图4E所示，利用引线连结半导体元件的电极和内部端子。另外，由于使用第1实施方式的半导体装置用基板经过图4A～图4C所示的半导体装置的制造工序暴露的内部端子的表面与树脂面齐平，因此能够以稳定的状态搭载半导体元件。另外，在此，为了方便起见，关于固定半导体元件的贴片省略说明。
接着，如图4F所示，利用树脂密封搭载有半导体元件的面。由此，完成半导体装置。另外，图4A～图4F以不改变半导体装置用基板的上下方向的方式进行图示。
将完成的半导体装置以相对于图4F所示的方向使上下方向的朝向颠倒的方式搭载于外部构件。在这种情况下，由于仅外部端子自树脂暴露，因而能够容易地与设于外部构件的连接用端子相连接。图4G表示此时的状态。
第2实施方式
图5A、图5B是表示本发明的第2实施方式的半导体装置用基板的结构的图，图5A是从外部端子侧观察的局部俯视图，图5B是图5A的A－A剖视图。图6A～图6J’是表示图5A、图5B所示的半导体装置用基板的制造工序的说明图。
如图5B所示，第2实施方式的半导体装置用基板除了与第1实施方式的半导体装置用基板大致同样的结构之外，还在金属板1和金属镀层12中的未形成第2贵金属镀层14的部位上以使第2贵金属镀层14的上表面暴露的状态形成有树脂层15。
例如能够如下那样地制造这样构成的第2实施方式的半导体装置用基板。另外，为了方便起见，在制造的各工序中实施的包含药液清洗、水清洗等在内的前处理、后处理等省略说明。
从在成为基板的金属板的两面上层压抗蚀剂掩模用的干膜抗蚀剂(图6A)到剥离两面的抗蚀剂掩模(图6I)的工序与图2A～图2I所示的第1实施方式的半导体装置用基板的制造工序大致相同。
接着，如图6J所示，在金属板上的与内部端子、布线部、外部端子相对应的各镀层突出的一侧，以成为外部端子的贵金属镀层14的表面暴露的方式利用树脂密封其他的部位。图6J表示使用在构成金属镀层12的Ni镀层的表面未设置第2金属镀层13的情况下设有作为第2贵金属镀层的贵金属镀层14的金属板时的树脂密封的状态。如图6J’所示，在使用在构成金属镀层12的Ni镀层的表面设有第2金属镀层13、在第2金属镀层13的表面设有作为第2贵金属镀层的贵金属镀层14的金属板的情况下，在树脂密封之后成为贵金属镀层14自树脂的面突出的状态。另外，在此，为了方便起见，设为使用在未设置第2金属镀层13的情况下设有作为第2贵金属镀层的贵金属镀层14的金属板。另外，在使用在未设置第2金属镀层13的情况下设有作为第2贵金属镀层的贵金属镀层14的金属板时，在树脂密封时，有时会由端子图案的镀敷所引起的端子高度的不均等导致树脂蔓延到外部端子面。在这种情况下，研磨密封的树脂的表面并使外部端子面暴露。由此，完成本实施方式的半导体装置用基板。
如下那样地利用这样制造成的第2实施方式的半导体装置用基板制造半导体装置。图7A～图7F是表示利用经过图6A～图6J’所示的制造工序制造成的第2实施方式的半导体装置用基板制造树脂密封型半导体装置的工序的一例的说明图。图7A表示在构成金属镀层12的Ni镀层的表面未设置第2金属镀层13的情况下设置作为第2贵金属镀层的贵金属镀层14，并将规定部位树脂密封而成的半导体装置用基板。如图7A’所示，在使用在构成金属镀层12的Ni镀层的表面设置第2金属镀层13、在第2金属镀层13的表面设置作为第2贵金属镀层的贵金属镀层14并将规定部位树脂密封而成的半导体装置用基板的情况下，成为贵金属镀层14自树脂的面突出的状态。另外，在以下的说明中，为了方便起见，使用在未设置第2金属镀层13的情况下设置作为第2贵金属镀层的贵金属镀层14并将规定部位树脂密封而成的半导体装置用基板。
首先，对图7A所示的半导体装置用基板的金属板实施蚀刻，利用溶解等方式去除金属板。由此，内部端子、布线部、外部端子的表面自树脂面齐平地暴露。图7B表示此时的状态。
以下，将半导体元件搭载于内部元件面侧(图7C、图7D)、将搭载有半导体元件的面树脂密封(图7E)、将完成的半导体装置搭载于外部构件(图7F)的各工序与利用图4D～图4G所示的第1实施方式的半导体装置用基板制造半导体装置的工序大致相同。
第3实施方式
图8A、图8B是表示本发明的第3实施方式的半导体装置用基板的结构的图，图8A是从外部端子侧观察的局部俯视图，图8B是图8A的A－A剖视图。图9A～图9J是表示图8A、图8B所示的半导体装置用基板的制造工序的说明图。
如图8B所示，第3实施方式的半导体装置用基板在金属板1和金属镀层11之上形成有使金属镀层11的规定部位开口的永久抗蚀层16，在位于永久抗蚀层16的开口部的金属镀层11之上形成有第2金属镀层13。其他的结构与第1实施方式的半导体装置用基板大致相同。
例如能够如下那样地制造这样构成的第3实施方式的半导体装置用基板。另外，为了方便起见，在制造的各工序中实施的包含药液清洗、水清洗等在内的前处理、后处理等省略说明。
从在成为基板的金属板的两面上层压抗蚀剂掩模用的干膜抗蚀剂(图9A)到形成第1贵金属镀层11、金属镀层12(图9D)的工序与图2A～图2D所示的第1实施方式的半导体装置用基板的制造工序大致相同。
接着，剥离两面的抗蚀剂掩模。然后，如图9E所示，在形成有镀层的表面侧层压薄膜型的永久抗蚀层，在背面侧层压与图9A中使用的干膜抗蚀剂同样的干膜抗蚀剂。
接着，如图9F所示，使用形成有用于在率先形成的Ni镀层的一部分且是成为外部端子的部位叠合地形成镀层的图案(在此设为图案B)的玻璃掩模将表面侧曝光、显影，并且对于背面侧的抗蚀膜，使用照射整面的玻璃掩模将背面侧曝光、显影。然后，如图9G所示，在表面形成由图案B的永久抗蚀层构成的抗蚀剂掩模(图8A、图8B所示的永久抗蚀层16)，在背面形成覆盖整面的抗蚀剂掩模。
接着，在自抗蚀剂掩模暴露的、构成金属镀层12的Ni镀层的表面，例如以形成Ni镀层的方式实施镀Ni，作为第2金属镀层13。
接着，在作为第2金属镀层13的Ni镀层的表面，例如按照Pd镀层14a、Au镀层14b的顺序以分别成为规定的厚度的方式实施镀Pd、镀Au，作为第2贵金属镀层14。图9H表示此时的状态。另外，也可以在不设置第2金属镀层13的情况下，例如按照Pd镀层14a、Au镀层14b的顺序以分别成为规定的厚度的方式实施镀Pd、镀Au，作为第2贵金属镀层14。图9I表示此时的状态。
接着，如图9J所示，通过剥离背面的抗蚀剂掩模，从而完成本实施方式的半导体装置用基板。
如下那样地利用这样制造成的第3实施方式的半导体装置用基板制造半导体装置。图10A～图10G是表示利用经过图9A～图9J所示的制造工序制造成的第3实施方式的半导体装置用基板制造树脂密封型半导体装置的工序的一例的说明图。
首先，对图10A所示的半导体装置用基板的金属板实施蚀刻，利用溶解等方式去除金属板。由此，内部端子、布线部、外部端子的表面自永久抗蚀层面齐平地暴露。图10B表示此时的状态。
接着，将半导体元件搭载在通过去除金属板而呈现出的内部端子面侧，使半导体元件的电极与自永久抗蚀层面齐平地暴露的内部端子相连接。在这种情况下，在倒装方式中，如图10C所示，使半导体元件的电极和内部端子相连接。此外，在引线方式中，如图10D所示，利用引线连结半导体元件的电极和内部端子。另外，由于使用第3实施方式的半导体装置用基板经过图10A、图10B所示的半导体装置的制造工序暴露的内部端子的表面与永久抗蚀层面齐平，因此能够以稳定的状态搭载半导体元件。另外，在此，为了方便起见，关于固定半导体元件的贴片省略说明。
接着，如图10E所示，利用树脂密封搭载有半导体元件的面。由此，完成半导体装置。另外，图10A～图10E以不改变半导体装置用基板的上下方向的方式进行图示。
将完成的半导体装置以相对于图10E所示的方向使上下方向的朝向颠倒的方式搭载于外部构件。在这种情况下，由于仅外部端子自永久抗蚀层暴露，因而能够容易地与设于外部构件的连接用端子相连接。图10F表示此时的状态。
第4实施方式
图11A、图11B是表示本发明的第4实施方式的半导体装置用布线构件的结构的图，图11A是从外部端子侧观察的局部俯视图，图11B是图11A的A－A剖视图。图12A～图12K是表示图11A、图11B所示的半导体装置用布线构件的制造工序的说明图。
如图11B所示，第4实施方式的半导体装置用布线构件在树脂层15的一个面15a的规定部位以如下状态形成有成为内部端子的第1贵金属镀层11、即第1贵金属镀层11的下表面与树脂层15的一个面15a齐平地暴露，在第1贵金属镀层11之上以与第1贵金属镀层11相同的形状形成有金属镀层12，在金属镀层12之上局部地形成有第2金属镀层13，在第2金属镀层13之上以与第2金属镀层12相同的形状以如下状态形成有成为外部端子的第2贵金属镀层14、即第2贵金属镀层14的上表面自树脂层15的另一个面15b暴露。
第1贵金属镀层11例如由从树脂层15的一个面15a侧起依次形成的Au镀层11a和Pd镀层11b构成。
金属镀层12、第2金属镀层13例如由Ni镀层构成。
第2贵金属镀层14例如由从树脂层15的一个面15a侧起依次形成的Pd镀层14a和Au镀层14b构成。
而且，第2贵金属镀层14的表面(即Au镀层14b的表面)自树脂层15的一个面15a的高度H2高于金属镀层12的表面自树脂层15的一个面15a的高度H1。
例如能够如下那样地制造这样构成的第4实施方式的半导体装置用布线构件。另外，为了方便起见，在制造的各工序中实施的包含药液清洗、水清洗等在内的前处理、后处理等省略说明。
从在成为基板的金属板的两面上层压抗蚀剂掩模用的干膜抗蚀剂(图12A)到剥离两面的抗蚀剂掩模(图12I)的工序与图2A～图2I所示的第1实施方式的半导体装置用基板的制造工序大致相同。
接着，如图12J所示，在金属板上的与内部端子、布线部、外部端子相对应的各镀层突出的一侧，以成为外部端子的贵金属镀层14的表面暴露的方式利用树脂密封其他的部位。图12J表示使用在构成金属镀层12的Ni镀层的表面未设置第2金属镀层13的情况下设有作为第2贵金属镀层的贵金属镀层14的金属板时的树脂密封的状态。如图12J’所示，在使用在构成金属镀层12的Ni镀层的表面设有第2金属镀层13、在第2金属镀层13的表面设有作为第2贵金属镀层的贵金属镀层14的金属板的情况下，在树脂密封之后成为贵金属镀层14自树脂的面突出的状态。另外，在以下的说明中，为了方便起见，设为使用在未设置第2金属镀层13的情况下设有作为第2贵金属镀层的贵金属镀层14的金属板。另外，在使用在未设置第2金属镀层13的情况下设有作为第2贵金属镀层的贵金属镀层14的金属板的情况下，在树脂密封时，有时会由端子图案的镀敷所引起的端子高度的不均等导致树脂蔓延到外部端子面。在这种情况下，研磨密封的树脂的表面并使外部端子面暴露。
接着，对半导体装置用基板的金属板实施蚀刻，利用溶解等方式去除金属板，如图12K所示，使内部端子、布线部、外部端子的表面自树脂面齐平地暴露。由此，完成本实施方式的半导体装置用布线构件。
如下那样地利用这样制造成的第4实施方式的半导体装置用布线构件制造半导体装置。图13A～图13E是表示利用经过图12A～图12K所示的制造工序制造成的第4实施方式的半导体装置用布线构件制造树脂密封型半导体装置的工序的一例的说明图。图13A表示在构成金属镀层12的Ni镀层的表面未设置第2金属镀层13的情况下设置作为第2贵金属镀层的贵金属镀层14并将规定部位树脂密封、且溶解去除了金属板的半导体装置用基板。在使用在构成金属镀层12的Ni镀层的表面设置第2金属镀层13、在第2金属镀层13的表面设置作为第2贵金属镀层的贵金属镀层14并将规定部位树脂密封、且溶解去除了金属板的半导体装置用基板的情况下，如图13A’所示，成为贵金属镀层14自树脂的面突出的状态。另外，在以下的说明中，为了方便起见，使用在未设置第2金属镀层13的情况下设置作为第2贵金属镀层的贵金属镀层14并将规定部位树脂密封、且溶解去除了金属板的半导体装置用基板。
首先，在图13A所示的半导体装置用布线构件的内部端子面侧搭载半导体元件，使半导体元件的电极与自树脂面齐平地暴露的内部端子相连接。在这种情况下，在倒装方式中，如图13B所示，使半导体元件的电极和内部端子相连接。此外，在引线方式中，如图13C所示，利用引线连结半导体元件的电极和内部端子。另外，在第4实施方式的半导体装置用布线构件中，由于暴露的内部端子的表面与树脂面齐平，因此能够以稳定的状态搭载半导体元件。另外，在此，为了方便起见，关于固定半导体元件的贴片省略说明。
接着，如图13D所示，利用树脂密封搭载有半导体元件的面。由此，完成半导体装置。另外，图13A～图13D以不改变半导体装置用布线构件的上下方向的方式进行图示。
将完成的半导体装置以相对于图13D所示的方向使上下方向的朝向颠倒的方式搭载于外部构件。在这种情况下，由于仅外部端子自树脂暴露，因而能够容易地与设于外部构件的连接用端子相连接。图13E表示此时的状态。
比较例1
接着，作为上述各实施方式的半导体装置用基板、半导体装置用布线构件的比较例，说明以往的半导体装置用基板的结构。图14A～图14E是表示比较例1的以往的半导体装置用基板的制造工序的说明图。图15A～图15C是表示图14A～图14E的制造工序中的半导体装置用基板的状态变化的俯视图。
如图14D所示，对于比较例1的半导体装置用基板，形成在金属板上的内部端子、布线部、外部端子的表面形成为自金属板的面的高度大致相同。
例如如下那样地制造这样构成的比较例1的半导体装置用基板。
如图14A～图14D所示，从在成为半导体装置用基板的金属板的两面上层压抗蚀剂掩模用的干膜抗蚀剂、表面侧和背面侧中的利用玻璃掩模进行的曝光、显影形成图案A和整面的抗蚀剂掩模，到对金属板的自抗蚀剂掩模暴露的部位进行镀敷为止，都与图2A～图2D所示的第1实施方式的半导体装置用基板的制造工序大致相同。
比较例1的半导体装置用基板通过自图14D的状态剥离两面的抗蚀剂掩模而完成，在不经过图2E～图2I所示的工序这一点上与第1实施方式的半导体装置用基板的制造工序有所不同。此外，比较例1的半导体装置用基板在不经过图6E～图6J所示的工序这一点上与第2实施方式的半导体装置用基板的制造工序有所不同。此外，比较例1的半导体装置用基板在不经过图9E～图9J所示的工序这一点上与第3实施方式的半导体装置用基板的制造工序有所不同。此外，比较例1的半导体装置用基板在不经过图12E～图12K所示的工序这一点上与第4实施方式的半导体装置用布线构件的制造工序有所不同。
如下那样地利用这样制造成的比较例1的半导体装置用基板组装半导体装置。图16A～图16L是表示利用经过图14A～图14E所示的制造工序制造成的比较例1的半导体装置用基板制造树脂密封型半导体装置的工序的说明图。
首先，在图16A、图16B所示的半导体装置用基板的金属板上的成为内部端子、布线部、外部端子的镀层突出的一侧搭载半导体元件，使半导体元件的电极与内部端子相连接。在这种情况下，在倒装方式中，如图16A所示，使半导体元件的电极和内部端子相连接。此外，在引线方式中，如图16B所示，利用引线连结半导体元件的电极和内部端子。另外，由于搭载半导体元件的面鉴于因镀敷加工而形成的厚度的偏差而具有高低差，因此难以在稳定的状态下进行搭载。因此，在搭载半导体元件的金属板与半导体元件之间的间隙中设置利用膜状、膏状的粘接材料形成的粘接层，在搭载有半导体元件时，半导体元件和内部端子的一部分接触，以半导体元件不倾斜的方式借助粘接层将半导体元件固定于金属板。
接着，如图16C所示，利用树脂密封搭载有半导体元件的面。
接着，对半导体装置用基板的金属板实施蚀刻，溶解去除金属板。由此，在半导体装置的背面侧，内部端子、布线部、外部端子的表面自树脂面齐平地暴露。图16D表示此时的状态。
接着，如图16E所示，利用树脂覆盖半导体装置的背面侧，以外部端子的一部分表面暴露的方式在树脂上加工开口部并形成外部绝缘层。由此，完成半导体装置。
另外，如下那样地形成外部绝缘层。
例如在内部端子、布线部、外部端子的表面从图16F所示的树脂面齐平地暴露的一侧，如图16G所示那样涂敷抗蚀剂掩模用的液态阻焊剂，并以稍低于玻璃化点的温度进行加热，进行预处理(预备固化)(图16H)。
接着，如图16I所示，使用形成有用于在成为外部端子的部位形成开口部的图案的玻璃掩模，将预备固化后的阻焊剂曝光、显影。然后，如图16J所示，形成用于在成为外部端子的部位形成开口部的图案的抗蚀剂掩模。之后，对于抗蚀剂掩模进行进一步加热的后处理，以获得最终的强度(图16K)。
由此，完成图16L所示的半导体装置。
将完成的半导体装置搭载于外部构件。在这种情况下，外部端子在比抗蚀剂掩模的开口面靠内侧的位置暴露。因此，通过在开口部埋设软钎料球而与外部构件的端子电连接。图16L表示此时的状态。
第1实施方式与比较例1的半导体装置的比较
这样，在比较例1的半导体装置用基板中，由于构成外部端子与内部端子和布线部的镀层的厚度形成为大致相同，因此，在之后的半导体装置的制造工序中，需要形成用于埋设镀层的绝缘层，在该绝缘层上加工用于与外部端子相连接的开口部，半导体装置组装的工序增加，结果导致制造的延迟等，生产率恶化。
相对于此，根据第1实施方式的半导体装置用基板，由于在外部端子与内部端子、布线部之间设有高低差，因此，在之后的半导体装置的制造工序中，能够利用树脂等仅密封内部端子和布线部，仅使外部端子暴露。因此，与比较例1的半导体装置用基板不同，在半导体装置的制造工序中不必在与外部构件连接的连接面上加工开口部，与其相应地，工序数量减少，生产率上升。
此外，在比较例1的半导体装置用基板中，由于多个内部端子的上表面的高度由具有几μm(例如5μm～8μm)的高低差的带有偏差的镀层形成，因此，在搭载半导体元件并与内部端子部进行电连接时，半导体元件会以倾斜的状态搭载、或者在电连接的过程中引起导通不良。
相对于此，根据第1实施方式的半导体装置用基板，由于在之后的半导体装置的制造工序中，搭载半导体元件的内部端子面和与半导体元件进行电连接的内部端子部的高度均等，因此，半导体元件与内部端子部的电连接的可靠性上升。
第2实施方式与比较例1的半导体装置的比较
此外，根据第2实施方式的半导体装置用基板，由于在外部端子与内部端子、布线部之间设有高低差，利用树脂仅密封内部端子和布线部，仅使外部端子暴露，因此，与比较例1的半导体装置用基板不同，在半导体装置的制造工序中不必在与外部构件连接的连接面上加工开口部，与其相应地，工序数量减少，生产率上升。
此外，根据第2实施方式的半导体装置用基板，与第1实施方式的半导体装置用基板同样，在之后的半导体装置的制造工序中，搭载半导体元件的内部端子面和与半导体元件进行电连接的内部端子部的高度均等，因此，半导体元件与内部端子部的电连接的可靠性上升。
第3实施方式与比较例1的半导体装置的比较
此外，根据第3实施方式的半导体装置用基板，由于在外部端子与内部端子、布线部之间设有高低差，利用永久抗蚀层等仅密封内部端子和布线部，仅使外部端子暴露，因此，与比较例1的半导体装置用基板不同，在半导体装置的制造工序中不必在与外部构件连接的连接面设置具有开口部的绝缘层，与其相应地，工序数量减少，生产率上升。并且，根据第3实施方式的半导体装置用基板，也能够作为去除了金属板的布线构件进行出货。如果这样做，则也不需要用于在制造半导体装置时去除金属板的蚀刻工序，生产率进一步上升。
此外，根据第3实施方式的半导体装置用基板，与第1实施方式的半导体装置用基板同样，在之后的半导体装置的制造工序中，搭载半导体元件的内部端子面和与半导体元件进行电连接的内部端子部的高度均等，因此，半导体元件与内部端子部的电连接的可靠性上升。
第4实施方式与比较例1的半导体装置的比较
此外，根据第4实施方式的半导体装置用布线构件，由于在外部端子与内部端子、布线部之间设有高低差，利用树脂仅密封内部端子和布线部，仅使外部端子自树脂层的另一个面暴露，因此，与比较例1的半导体装置用基板不同，在半导体装置的制造工序中不需要蚀刻去除金属板、在与外部构件连接的连接面上加工开口部，与其相应地，工序数量减少，生产率上升。
此外，根据第4实施方式的半导体装置用布线构件，与第1实施方式的半导体装置用基板同样，在之后的半导体装置的制造工序中，搭载半导体元件的内部端子面和与半导体元件进行电连接的内部端子部的高度均等，因此，半导体元件与内部端子部的电连接的可靠性上升。
实施例1
接着，说明与本发明的第1实施方式相对应的半导体装置用基板和其制造方法的实施例。
另外，在各工序中实施包含药液清洗、水清洗等在内的前处理、后处理是通常的处理，因此省略记载。
首先，作为金属板，准备也可用作引线框材料的板厚0.15mm的铜材。
在抗蚀剂掩模形成工序中，在金属板的两面层压有厚度25μm的干膜抗蚀剂(旭化成制：AQ－2558)(参照图2A)。
接着，在表面侧使用形成有用于在规定位置形成镀层的图案A的玻璃掩模对表面侧的干膜抗蚀剂进行曝光、显影，形成有用于形成镀层的部分开口的抗蚀剂掩模(参照图2B、图2C)。对于背面侧的干膜抗蚀剂，形成有覆盖金属板的背面整体的抗蚀剂掩模。该曝光、显影与以往的加工方法同样，通过使曝光用的玻璃掩模密合于干膜抗蚀剂并照射紫外线，从而将图案A曝光于干膜抗蚀剂，利用碳酸钠进行显影。
在接下来的镀敷工序中，在对自形成的抗蚀剂掩模暴露的金属板进行了通常的镀敷前处理之后，按照镀Au、镀Pd、镀Ni的顺序以Au为0.003μm以上、Pd为0.01μm以上、Ni为6μm以上的方式实施镀敷(参照图2D)。
接着，剥离两面的抗蚀剂掩模，在两面层压相同的干膜抗蚀剂(参照图2E)。此时，需要与形成的第2金属镀层的厚度相应地选定抗蚀剂的厚度，但在本实施例中，为了将第2金属镀层形成为15μm～40μm，使仅表面侧使用厚度为50μm的抗蚀剂，背面侧使用厚度为25μm的抗蚀剂。
然后，使用形成有用于在率先形成的镀层的一部分且是成为外部端子的部分叠合地形成镀层的图案B的玻璃掩模进行曝光、显影，形成有抗蚀剂掩模(参照图2F、图2G)。另外，背面侧与上一次的抗蚀剂掩模形成工序同样形成有覆盖整体的抗蚀剂掩模。
在接下来的镀敷工序中，在自形成的抗蚀剂掩模暴露的镀Ni面，按照镀Ni、镀Pd、镀Au的顺序以Ni为40μm以上、Pd为0.01μm以上、Au为0.003μm以上的方式实施镀敷(参照图2H)，接着去除两面的抗蚀剂掩模，制作出半导体装置用基板(参照图2I)。
在完成的半导体装置用基板的金属板上的与内部端子、布线部、外部端子相对应的镀层突出的一侧，以成为外部端子的贵金属镀层的表面暴露的方式利用树脂密封其他的部位(参照图4B)，接着，通过蚀刻去除金属板(铜材)(参照图4C)，将利用树脂固定的镀层作为布线地在与金属板接触的面侧搭载半导体元件并与内部端子实现导通(参照图4D)，树脂密封半导体元件搭载部，从而得到外部端子的表面自树脂的面暴露的状态的半导体装置(参照图4F)。
实施例2
接着，说明与本发明的第2实施方式相对应的半导体装置用基板和其制造方法的实施例。
另外，在各工序中实施包含药液清洗、水清洗等在内的前处理、后处理是通常的处理，因此省略记载。
与实施例1大致同样地，进行从准备金属板、层压干膜抗蚀剂(图6A)到剥离两面的抗蚀剂掩模(图6I)为止的各工序。
接着，在金属板上的与内部端子、布线部、外部端子相对应的镀层突出的一侧，以成为外部端子的贵金属镀层的表面暴露的方式利用树脂密封其他的部位(参照图6J)，制成半导体装置用基板。
通过蚀刻去除完成的半导体装置用基板的金属板(铜材)(参照图7B)，将利用树脂固定的镀层作为布线地在与金属板接触的面侧搭载半导体元件并与内部端子实现导通(参照图7C)，树脂密封半导体元件搭载部，从而得到外部端子的表面自树脂的面暴露的状态的半导体装置(参照图7E)。
实施例3
接着，说明与本发明的第3实施方式相对应的半导体装置用基板和其制造方法的实施例。
另外，在各工序实施包含药液清洗、水清洗等在内的前处理、后处理是通常的处理，因此省略记载。
与实施例1大致同样地，进行从准备金属板、层压干膜抗蚀剂(图9A)到按照Au、Pd、Ni的顺序进行镀敷(图9D)为止的各工序。
接着，剥离两面的抗蚀剂掩模，在率先形成有镀层的表面侧层压薄膜型的永久抗蚀层(日立化成制：KI－1000T4F)，背面侧层压与上述同样的干膜抗蚀剂(参照图9E)。此时，需要与形成的第2金属镀层的厚度相应地选定永久抗蚀层的厚度，但在本实施例中，为了将第2金属镀层形成为15μm～40μm，准备厚度为50μm的永久抗蚀层。此外，背面侧使用厚度为25μm的抗蚀剂。
然后，使用形成有用于在率先形成的镀层的一部分且是成为外部端子的部分叠合地形成镀层的图案B的玻璃掩模进行曝光、显影，形成有抗蚀剂掩模(参照图9F、图9G)。另外，背面侧与上一次的抗蚀剂掩模形成工序同样地形成有覆盖整体的抗蚀剂掩模。
在接下来的镀敷工序中，制作在自形成的抗蚀剂掩模暴露的镀Ni面按照镀Pd、镀Au的顺序以Pd为0.01μm以上、Au为0.003μm以上的方式实施了镀敷的基板和按照镀Ni、镀Pd、镀Au的顺序以Ni为15μm以上、Pd为0.01μm以上、Au为0.003μm以上的方式实施了镀敷的基板这两种实施了镀敷的基板(参照图9H、图9I)，接着，去除各个基板的背面的抗蚀剂掩模，制成两种半导体装置用基板(参照图9J)。
通过蚀刻去除完成的半导体装置用基板的金属板(铜材)(参照图10B)，将利用永久抗蚀层固定的镀层作为布线地在与金属板接触的面侧搭载半导体元件并与内部端子实现导通(参照图10C)，进行树脂密封，从而得到外部端子的表面自永久抗蚀层的面大致齐平地暴露的状态(参照图10E)和外部端子的表面自永久抗蚀层的面凹陷的状态(如图10G所示，能够通过在开口部埋设软钎料球而与外部构件的连接用端子电连接的状态)这两种半导体装置。
实施例4
接着，说明与本发明的第4实施方式相对应的半导体装置用布线构件和其制造方法的实施例。
另外，在各工序中实施包含药液清洗、水清洗等在内的前处理、后处理是通常的处理，因此省略记载。
与实施例1大致同样地，进行从准备金属板、层压干膜抗蚀剂(图12A)到剥离两面的抗蚀剂掩模(图12I)的各工序。
接着，在金属板上的与内部端子、布线部、外部端子相对应的镀层突出的一侧，以成为外部端子的贵金属镀层的表面暴露的方式利用树脂密封其他的部位(参照图12J)。
接着，蚀刻去除金属板(铜材)，制成半导体装置用布线构件(参照图12K)。
通过将完成的半导体装置用布线构件的利用树脂固定的镀层作为布线地在与金属板接触的面侧搭载半导体元件并与内部端子实现导通(参照图13C)，树脂密封半导体元件搭载部，从而得到外部端子的表面自树脂的面暴露的状态的半导体装置(参照图13E)。
第5实施方式
本实施方式的半导体装置的制造方法准备这样的半导体装置用基板：在金属板上形成有成为内部端子的镀层，在该镀层之上以相同的形状形成有不同的金属的镀层，并且在该金属的镀层之上局部地形成有镀层，在局部地形成的镀层之上以相同的形状形成有成为外部端子的镀层，成为外部端子的镀层表面与其他的镀层相比，自金属板面的高度较高。
接着，使用该半导体装置用基板，在半导体装置用基板的金属板上的与内部端子部、布线部、外部端子部相对应的镀层突出的一侧，以外部端子部的表面暴露的方式利用树脂密封其他的部位。
接着，去除半导体装置用基板的金属板，得到在与金属板接触的面侧镀层的面自树脂面齐平地暴露的布线构件。
接着，在因去除金属板而呈现出的镀层侧搭载半导体元件，使半导体元件的电极与自树脂面齐平地暴露的镀层的内部端子部相连接。
接着，利用树脂密封搭载有半导体元件的面侧。
利用这样的工序，能够在仿效金属板的表面且没有高度差的状态的面搭载半导体元件，由于已经是外部连接部自树脂暴露的构件，因此能够省略使外部连接部暴露的以往的加工工序。
实施例5
图17A～图17D是表示与本发明的第5实施方式相对应的实施例的半导体装置的制造方法的工序的图，图17A、图17A’是表示制造本实施例的半导体装置所使用的半导体装置用基板的结构的说明图，图17B、图17B’是表示在图17A、图17A’所示的半导体装置用基板上以外部端子部的面暴露的方式利用树脂密封的状态的说明图，图17C是表示自图17B所示的半导体装置用基板去除金属板并做成布线构件的状态的说明图，图17D是表示在图17C所示的布线构件的成为内部端子的镀层侧搭载半导体元件、连接半导体元件的电极和布线构件的内部端子部、并将搭载有半导体元件的一侧树脂密封的状态的说明图。
如图17A所示，对于为了制造本实施例的半导体装置而准备的半导体装置用基板，在金属板1上的规定部位形成有成为内部端子的第1贵金属镀层11，在第1贵金属镀层11之上以与第1贵金属镀层11相同的形状形成有金属镀层12，并且在金属镀层12之上局部地形成有第2金属镀层13，在第2金属镀层13之上以与第2金属镀层13相同的形状形成有成为外部端子的第2贵金属镀层14。而且，成为外部端子的第2贵金属镀层14的表面与其他的镀层相比，自金属板1表面的高度较高。
金属板1例如由铜板构成。
第1贵金属镀层11例如由从金属板1侧起依次形成的Au镀层和Pd镀层构成。
金属镀层12、第2金属镀层13例如由Ni镀层构成。
第2贵金属镀层14例如由从金属板1侧起依次形成的Pd镀层和Au镀层构成。
而且，将把第2贵金属镀层14的表面(即Au镀层的表面)自金属板1的面的高度设为约40μm、把金属镀层12的表面自金属板1的面的高度设为约6μm的半导体装置用基板应用于制造本实施例的半导体装置。
另外，作为本实施例的变形例，也可以将如图17A’所示在金属镀层12之上不形成第2金属镀层13而是在金属镀层12之上局部地形成有成为外部端子的第2贵金属镀层14的半导体装置用基板应用于制造半导体装置。
在制造本实施例的半导体装置时，首先，使用图17A所示的半导体装置用基板如图17B所示那样，在半导体装置用基板的金属板上的与内部端子部1－1、布线部1－2、外部端子部1－3相对应的镀层突出的一侧，以成为外部端子的第2贵金属镀层14的表面暴露的方式利用树脂20密封其他的部位。另外，作为变形例，图17B’表示在使用图17A’所示的半导体装置用基板的情况下的、半导体装置用基板的金属板上的与内部端子部1－1、布线部1－2、外部端子部1－3相对应的镀层突出的一侧，以成为外部端子的第2贵金属镀层14的表面暴露的方式利用树脂20密封其他的部位的状态。在使用图17A’所示的半导体装置用基板的情况下，在树脂密封时，有时会由端子图案的镀敷所引起的端子高度的不均等导致树脂蔓延到外部端子面。在这种情况下，研磨密封的树脂的表面并使外部端子面暴露。另外，在以下的说明中，为了方便起见，使用图17B所示的半导体装置用基板。
接着，对半导体装置用基板的金属板1实施蚀刻，利用溶解等方式去除金属板1。由此，能够得到在与金属板1接触的面侧内部端子部1－1、布线部1－2、外部端子部1－3的面自树脂面齐平地暴露的布线构件30。图17C表示此时的状态。
接着，使图17C所示的布线构件30的下侧翻转到上侧，如图17D所示，在因去除金属板1而呈现出的内部端子面侧搭载半导体元件40，使半导体元件40的电极与自树脂20的面齐平地暴露的内部端子相连接。在这种情况下，在倒装方式中，使半导体元件40的电极和内部端子相连接，在引线方式中，利用引线连结半导体元件40的电极和内部端子。另外，由于作为布线构件30暴露的内部端子的表面与树脂20的面齐平，因此搭载的半导体元件40不会倾斜而能够以稳定的状态进行搭载。另外，在此，为了方便起见，关于固定半导体元件40的贴片省略说明。
接着，利用树脂41密封搭载有半导体元件40的面侧。由此，完成半导体装置。另外，在统一密封多个半导体装置的情况下，进行切断加工并得到各个半导体装置。
此时，由于已经形成为在半导体装置的背面侧外部连接端子自树脂20暴露的状态，因此，不需要以往的半导体装置的制造方法中那样的使被树脂覆盖的外部连接部暴露的加工。
另外，例如能够利用实施例1所示的制造方法制造本发明的半导体装置的制造方法所使用的半导体装置用基板。
第6实施方式
本实施方式的半导体装置的制造方法具有以下的工序：制作或者准备通过自半导体装置用基板去除金属板而得到的、利用永久抗蚀层固定镀层的布线构件，该半导体装置用基板比形成在金属板上的镀层厚地以规定的厚度形成有永久抗蚀层，在永久抗蚀层内且在金属板上形成有成为内部端子的镀层，在该镀层之上以相同的形状叠合地形成有金属的镀层，并且在该金属的镀层之上局部地形成有成为外部端子的镀层、或者局部地形成有金属的镀层并在该金属的镀层上形成有成为外部端子的镀层；在布线构件的与金属板接触的一侧搭载半导体元件；连接搭载的半导体元件的电极和布线构件的内部端子；将搭载有半导体元件的一侧树脂密封。
利用这样的工序，能够在仿效金属板的表面且没有高度差的状态的布线构件的面搭载半导体元件，由于已经是外部端子的面自永久抗蚀层的开口部暴露的布线构件，因此，能够省略形成树脂层和使与外部相连接的部分暴露的以往的加工工序。
实施例6
图18是与本发明的第6实施方式相对应的实施例的半导体装置的制造方法所使用的布线构件的剖视图。图19是表示在图18所示的布线构件的成为内部端子的镀层侧搭载半导体元件、连接半导体元件的电极和布线构件的内部端子部、并将搭载有半导体元件的一侧树脂密封的状态的说明图。图20A～图20F是表示图18的实施例的在半导体装置的制造方法中所使用的布线构件的制造方法的工序的一例子的说明图。
如图18所示，为了制造本实施例的半导体装置而准备的布线构件30形成有成为内部端子的第1贵金属镀层11，以与第1贵金属镀层11相同的形状形成有金属镀层12，并且在金属镀层12上局部地形成有第2金属镀层13，以与第2金属镀层13相同的形状形成有成为外部端子的第2贵金属镀层14。
并且，从图18的上方按照顺序，例如第1贵金属镀层11由Au镀层和Pd镀层构成，金属镀层12由Ni镀层构成，第2金属镀层13也由Ni镀层构成，第2贵金属镀层14由Pd镀层和Au镀层构成，Au镀层暴露于布线构件的表面和背面。在图18中，附图标记1－1是内部端子部，附图标记1－2是布线部，附图标记1－3是外部端子部，附图标记16是永久抗蚀层。
接着，使用该布线构件如图19所示那样在成为内部端子的镀层(第1贵金属镀层)11的面侧搭载半导体元件40，使半导体元件40的电极与自永久抗蚀层16的面齐平地暴露的内部端子相连接。就连接而言，在倒装方式中，使半导体元件40的电极和内部端子相连接，在引线方式中，利用引线连结半导体元件40的电极和内部端子。另外，由于作为布线构件30暴露的内部端子的表面与永久抗蚀层16的面齐平，因此，搭载的半导体元件40不会倾斜，能够以稳定的状态进行搭载。另外，在此，为了方便起见，关于固定半导体元件40的贴片等省略说明。
接着，利用树脂41密封搭载有半导体元件40的面侧。由此，完成半导体装置。另外，在统一地密封多个半导体装置的情况下，进行切断加工并得到各个半导体装置。
此时，由于已经形成为在半导体装置的背面侧外部连接端子自永久抗蚀层16的开口部暴露的状态，因此，不需要在以往的半导体装置的制造方法中所需要的利用树脂进行覆盖、并使被树脂覆盖的外部连接部暴露的加工。
另外，例如能够如下那样地制造本发明的半导体装置的制造方法所使用的布线构件30(参照图20A～图20F)。
首先，作为金属板1，准备也可用作引线框材料的例如板厚0.15mm的铜材。
接着，在金属板1的两面层压例如厚度25μm的干膜抗蚀剂9，接着，在表面侧使用形成有用于在规定位置形成镀层的图案A的玻璃掩模对表面侧的干膜抗蚀剂9进行曝光、显影，形成用于形成镀层的部分开口的抗蚀剂掩模。对于背面侧干膜抗蚀剂9，形成覆盖金属板1的背面整体的抗蚀剂掩模。该曝光、显影与以往加工方法是同样的。
在接下来的镀敷工序中，在自形成的抗蚀剂掩模暴露的金属板1进行了通常的镀敷前处理之后，按顺序以作为第1贵金属镀层使Au为0.003μm以上、使Pd为0.01μm以上、作为金属镀层使Ni为6μm以上的方式实施镀敷(参照图20A)。
接着，剥离两面的抗蚀剂掩模(参照图20B)，在表面侧层压永久抗蚀层20，在背面层压与上述相同的干膜抗蚀剂9。此时，需要与形成的第2金属镀层的厚度相应地选定永久抗蚀层16的厚度，但是为了将第2金属镀层形成为15μm～35μm，仅表面侧使用厚度为40μm的永久抗蚀层16，背面侧使用厚度为25μm的抗蚀剂9。
然后，使用形成有用于在率先形成的镀层的一部分且是成为外部端子的部分叠合地形成镀层的图案B的玻璃掩模进行曝光、显影，形成抗蚀剂掩模。背面侧与上一次同样地形成覆盖整体的抗蚀剂掩模。
接着，在自形成的抗蚀剂掩模暴露的作为金属镀层的镀Ni面上，按顺序以作为第2金属镀层使Ni为30μm以上、作为第2贵金属镀层使Pd为0.01μm以上、使Au为0.003μm以上的方式实施了镀敷(参照图20C)之后，通过去除背面的抗蚀剂掩模并残留永久抗蚀层16(参照图20D)，去除金属板，从而得到布线构件30(参照图20E)。
另外，也可以省略第2金属镀层，而在作为金属镀层的镀Ni面上以作为第2贵金属镀层使Pd为0.01μm以上、使Au为0.003μm以上的方式实施镀敷。
然后，布线构件30为了在去除了金属板1的那一侧的面搭载半导体元件而将布线构件30的下侧翻转到上侧进行使用(参照图20F)。
比较例2
接着，作为比较例2说明以往的半导体装置的制造方法。
以往的半导体装置用基板与本发明所使用的半导体装置用基板相反地，在金属板上形成有成为外部端子的镀层，以相同的形状叠合镀层，在上层形成有成为内部端子的镀层。这些镀层与搭载的半导体元件的电极数量相应地作为多个(条)镀层形成为大致相同的高度。
在该半导体装置用基板的内部端子之上搭载半导体元件，进行半导体元件的电极和内部端子的连接。
但是，在利用镀敷加工形成多个作为厚度为30μm、40μm等高度的镀层时，作为镀敷生产时的偏差产生5μm～8μm左右的高低差，因此，以往的半导体装置用基板从金属板到内部端子上表面的高度会产生高低差。
因此，在搭载有半导半导体元件时，存在半导体元件产生倾斜、或者半导体元件的电极和内部端子的连接发生导通不良的情况。
在搭载半导体元件之后，将搭载有半导体元件的一侧树脂密封，仅去除半导体装置用基板的金属板。
通过去除金属板，会在树脂的背面侧呈现出与金属板接触了的成为外部端子的镀层的面。
然后，为了将呈现出的外部端子面的一部分用作用于与外部相连接的外部端子部，利用树脂覆盖树脂的背面侧整面，接着，进行以仅外部端子部暴露的方式将覆盖后的树脂的一部分开口的加工，使外部端子部暴露并完成半导体装置。在统一密封多个半导体装置的类型中，进行切断加工并完成各个半导体装置。
以上，对本发明的半导体装置用基板、半导体装置用布线构件和其制造方法、以及利用半导体装置用基板进行的半导体装置的制造方法的实施方式和实施例进行了说明，但本发明的半导体装置用基板、半导体装置用布线构件并不限定于上述实施方式和实施例的结构。
例如，在第1实施方式～第3实施方式的半导体装置用基板、第4实施方式的半导体装置用布线构件中，第1贵金属镀层使用Au、Pd，金属镀层使用Ni，第2金属镀层使用Ni，第2贵金属镀层使用Pd、Au，但本发明的半导体装置用基板的形成第1贵金属镀层、金属镀层(或者金属镀层和第2金属镀层)、第2贵金属镀层所使用的镀层的组合并不限定于此，作为变形例，也可以将施加了以下的表1所示的镀层的第1贵金属镀层、金属镀层(或者金属镀层和第2金属镀层)、第2贵金属镀层组合起来，构成本发明的半导体装置用基板、半导体装置用布线构件。另外，在表1中表示了在各变形例中从栏的上方依次施加镀层的方式。
表1
构成半导体装置用基板、半导体装置用布线构件的镀层的组合
Figure BDA0001332437750000441
产业上的可利用性
本发明的半导体装置用基板、半导体装置用布线构件和其制造方法、以及利用半导体装置用基板进行的半导体装置的制造方法可用于需要组装表面安装型的密封树脂型半导体装置的领域。
附图标记说明
1、金属板；1－1、内部端子部；1－2、布线部；1－3、外部端子部；9、抗蚀剂；11、成为内部端子的镀层(第1贵金属镀层)；11a、Au镀层(第1贵金属镀层)；11b、Pd镀层(第1贵金属镀层)；12、Ni镀层(金属镀层)；13、Ni镀层(第2金属镀层)；14、成为外部端子的镀层(第2贵金属镀层)；14a、Pd镀层(第2贵金属镀层)；14b、Au镀层(第2贵金属镀层)；15、树脂层；15a、一个面；15b、另一个面；16、永久抗蚀层；20、树脂；30、布线构件；40、半导体元件；41、树脂。

Claims (17)

1.一种半导体装置用基板，具有金属板，且在所述金属板的一个面上具有镀敷形成区域，该镀敷形成区域在水平方向的不同位置具有：
内部端子区域，所述内部端子区域形成为规定宽度或直径的第1规定形状；
布线部区域，所述布线部区域的一端与所述内部端子区域连接，且所述布线部区域形成为宽度比该内部端子区域的宽度或直径窄的细长形状；
外部端子区域，所述外部端子区域与所述布线部区域的另一端连接，且所述外部端子区域形成为宽度或直径比该内部端子区域的宽度或直径大的第2规定形状；
其特征在于，所述半导体装置用基板包括：
第1贵金属镀层，所述第1贵金属镀层以与所述金属板的所述一个面接触的状态形成在所述金属板的所述一个面上的所述镀敷形成区域整个区域，所述第1贵金属镀层将构成内部端子面，所述内部端子面具有将成为内部端子的部位；
金属镀层，所述金属镀层以与所述第1贵金属镀层相同的俯视形状形成在所述第1贵金属镀层之上；和
第2贵金属镀层，所述第2贵金属镀层在所述金属镀层之上的与所述镀敷形成区域的所述外部端子区域对应的部位的边界区域内局部地形成，所述第2贵金属镀层将成为外部端子，其中
所述第1贵金属镀层包含Ag镀层，或者包含从所述金属板起依次层叠的Ag镀层和Pd镀层，使得所述第1贵金属镀层的Ag表面与所述金属板的所述一个面接触，
所述金属镀层包含Ni镀层，
所述第2贵金属镀层包含Au镀层，或者包含依次层叠的Pd镀层和Au镀层，使得所述第2贵金属镀层的上表面为Au表面，其中所述上表面是所述第2贵金属镀层的距离所述金属板最远的表面，
仅所述第1贵金属镀层作为与所述金属板的所述一个面接触的镀层而形成，
仅与所述第1贵金属镀层俯视形状相同的所述金属镀层作为位于所述第1贵金属镀层和所述第2贵金属镀层之间的镀层而形成，
仅所述第2贵金属镀层作为自与所述第1贵金属镀层俯视形状相同的所述金属镀层的上表面在与所述镀敷形成区域的所述外部端子区域对应的部位的边界区域内局部地突出的镀层而形成，
所述第2贵金属镀层的上表面自所述金属板的所述一个面的高度高于其他的镀层的上表面自所述金属板的所述一个面的高度。
2.根据权利要求1所述的半导体装置用基板，其特征在于，
在所述金属板和所述金属镀层上的没形成有所述第2贵金属镀层的部位之上，以使所述第2贵金属镀层的上表面暴露的状态形成有树脂层。
3.根据权利要求1所述的半导体装置用基板，其特征在于，
所述金属板和所述金属镀层之上形成有使该金属镀层的与所述镀敷形成区域的所述外部端子区域对应的部位的边界区域内局部地开口的永久抗蚀层，
所述第2贵金属镀层形成在所述金属镀层的位于所述永久抗蚀层的开口部的部分之上。
4.根据权利要求3所述的半导体装置用基板，其特征在于，
所述永久抗蚀层形成为具有用于使所述第2贵金属镀层的上表面暴露的开口部，
所述第2贵金属镀层的上表面位于比所述永久抗蚀层的上表面靠下侧的位置。
5.一种半导体装置用布线构件，其是使用权利要求1所述的半导体装置用基板来制造的，该半导体装置用布线构件的特征在于，
所述第1贵金属镀层在树脂层的一个面的所述镀敷形成区域整个区域以使下表面与该树脂层的一个面齐平地暴露的状态形成，
所述第2贵金属镀层在所述金属镀层之上的与所述镀敷形成区域的所述外部端子区域对应的部位的边界区域内以使上表面自所述树脂层的另一个面暴露的状态局部地形成。
6.一种半导体装置用基板的制造方法，其特征在于，
所述半导体装置用基板具有金属板，且在所述金属板的一个面上具有镀敷形成区域，该镀敷形成区域在水平方向的不同位置具有：
内部端子区域，所述内部端子区域形成为规定宽度或直径的第1规定形状；
布线部区域，所述布线部区域的一端与所述内部端子区域连接，且所述布线部区域形成为宽度比该内部端子区域的宽度或直径窄的细长形状；
外部端子区域，所述外部端子区域与所述布线部区域的另一端连接，且所述外部端子区域形成为宽度或直径比该内部端子区域的宽度或直径大的第2规定形状；
该制造方法具有以下的工序：
在所述金属板的所述一个面上形成具有与所述镀敷形成区域整个区域对应的图案A的开口部的抗蚀剂掩模；
在所述图案A的开口部形成俯视形状与所述图案A的开口部一致的第1贵金属镀层，所述第1贵金属镀层包含Ag镀层或者包含依次层叠的Ag镀层和Pd镀层，使得所述第1贵金属镀层的下表面与所述金属板的所述一个面接触，其中所述第1贵金属镀层的下表面是Ag表面，所述第1贵金属镀层将构成内部端子面，所述内部端子面具有将成为内部端子的部位；
在所述第1贵金属镀层之上形成包含Ni镀层的金属镀层，所述金属镀层的俯视形状与所述图案A的开口部一致，所述金属镀层与所述第1贵金属镀层重合；
剥离所述抗蚀剂掩模；
在剥离了所述抗蚀剂掩模之后，形成第2抗蚀剂掩模，该第2抗蚀剂掩模具有使所述金属镀层之上的与所述镀敷形成区域的所述外部端子区域对应的部位的边界区域内局部地暴露的图案B的开口部；以及
在所述图案B的开口部形成包含Au镀层或者依次层叠Pd镀层和Au镀层而成的第2贵金属镀层，
其中，所述第2贵金属镀层的上表面是Au表面，并且所述第2贵金属镀层的俯视形状与所述图案B的开口部一致。
7.根据权利要求6所述的半导体装置用基板的制造方法，其特征在于，
该制造方法具有如下这样的工序，即，在所述图案B的开口部形成了第2贵金属镀层之后，剥离所述第2抗蚀剂掩模。
8.根据权利要求6所述的半导体装置用基板的制造方法，其特征在于，
该制造方法具有以下的工序：
在所述图案B的开口部形成了所述第2贵金属镀层之后，剥离所述第2抗蚀剂掩模；以及
在剥离了所述第2抗蚀剂掩模之后，在所述金属板和所述金属镀层上的没形成有所述第2贵金属镀层的部位之上，以使该第2贵金属镀层的上表面暴露的方式形成树脂层。
9.根据权利要求6所述的半导体装置用基板的制造方法，其特征在于，
所述第2抗蚀剂掩模包含永久抗蚀层。
10.根据权利要求9所述的半导体装置用基板的制造方法，其特征在于，
所述第2贵金属镀层的上表面位于比所述第2抗蚀剂掩模的上表面靠下侧的位置。
11.一种半导体装置用布线构件的制造方法，其是利用权利要求6所述的半导体装置用基板的制造方法来进行制造的，该半导体装置用布线构件的制造方法的特征在于，
该制造方法具有以下的工序：
在所述图案B的开口部形成了所述第2贵金属镀层之后，剥离所述第2抗蚀剂掩模；
在剥离了所述第2抗蚀剂掩模之后，在所述金属板和所述金属镀层上的没形成有所述第2贵金属镀层的部位之上，以使该第2贵金属镀层的上表面暴露的方式形成树脂层；以及
在形成了所述树脂层之后去除所述金属板。
12.一种半导体装置的制造方法，其是利用权利要求1所述的半导体装置用基板制造半导体装置的方法，该半导体装置的制造方法的特征在于，
该制造方法具有以下的工序：
使用所述半导体装置用基板形成使所述第2贵金属镀层的上表面暴露的树脂层，该半导体装置用基板在所述金属板上形成有所述第1贵金属镀层，所述第2贵金属镀层的上表面自所述金属板的所述一个面的高度高于其他的镀层自所述金属板的所述一个面的高度；
在形成了使所述第2贵金属镀层的上表面暴露的树脂层之后去除所述金属板，制作利用所述树脂层保持形成的镀层的布线构件；以及
在制成的所述布线构件上搭载半导体元件。
13.一种半导体装置的制造方法，其是利用权利要求1所述的半导体装置用基板制造半导体装置的方法，该半导体装置的制造方法的特征在于，
该制造方法具有以下的工序：
在所述半导体装置用基板上形成使所述第2贵金属镀层的上表面暴露的树脂层，该半导体装置用基板在所述金属板上形成有所述第1贵金属镀层，所述第2贵金属镀层的上表面自所述金属板的所述一个面的高度高于其他的镀层自所述金属板的所述一个面的高度；
在形成了使所述第2贵金属镀层的上表面暴露的树脂层之后去除所述金属板，制作利用所述树脂层保持形成的镀层的布线构件；以及
在制成的所述布线构件的所述金属板侧即所述第1贵金属镀层的面侧搭载半导体元件。
14.一种半导体装置的制造方法，其是利用权利要求1所述的半导体装置用基板制造半导体装置的方法，该半导体装置的制造方法的特征在于，
该制造方法具有以下的工序：
在所述半导体装置用基板上形成使所述第2贵金属镀层的上表面暴露的树脂层，该半导体装置用基板在所述金属板上形成有所述第1贵金属镀层，所述第2贵金属镀层的上表面自所述金属板的所述一个面的高度高于其他的镀层自所述金属板的所述一个面的高度；
在形成了使所述第2贵金属镀层的上表面暴露的树脂层之后去除所述金属板，制作利用所述树脂层保持形成的镀层的布线构件；
在制成的所述布线构件的所述金属板侧即所述第1贵金属镀层的面侧搭载半导体元件，取得该半导体元件的电极与所述内部端子之间的导通；以及
对搭载半导体元件的部分进行树脂密封。
15.一种半导体装置的制造方法，其是利用权利要求1所述的半导体装置用基板制造半导体装置的方法，该半导体装置的制造方法的特征在于，
该制造方法具有以下的工序：
自所述半导体装置用基板去除下述的金属板，制作利用下述的永久抗蚀层固定镀层的布线构件，其中该半导体装置用基板在所述金属板和所述金属镀层之上形成有使该金属镀层的与所述镀敷形成区域的所述外部端子区域对应的部位的边界区域内局部地开口的、规定的厚度的永久抗蚀层，在所述永久抗蚀层内面向所述金属板地形成有所述第1贵金属镀层，仅使所述第2贵金属镀层的上表面自所述永久抗蚀层的上表面的开口部暴露；以及
在制成的所述布线构件的去除了所述金属板的一侧搭载半导体元件。
16.一种半导体装置的制造方法，其是利用权利要求1所述的半导体装置用基板制造半导体装置的方法，该半导体装置的制造方法的特征在于，
该制造方法具有以下的工序：
自所述半导体装置用基板去除下述的金属板，准备利用下述的永久抗蚀层固定镀层的布线构件，其中该半导体装置用基板在所述金属板和所述金属镀层之上形成有使该金属镀层的与所述镀敷形成区域的所述外部端子区域对应的部位的边界区域内局部地开口的、规定的厚度的永久抗蚀层，在所述永久抗蚀层内以与所述镀敷形成区域整个区域对应的图案在金属板侧形成有所述第1贵金属镀层，仅使所述第2贵金属镀层的上表面自所述永久抗蚀层的上表面的开口部暴露；
在准备好的所述布线构件的去除了所述金属板的一侧搭载半导体元件，在所述第1贵金属镀层的自所述布线构件暴露的部分进行所述内部端子与所述半导体元件的电极之间的连接；以及
将半导体元件搭载侧树脂密封。
17.根据权利要求16所述的半导体装置的制造方法，其特征在于，
所述半导体装置用基板在所述金属板的所述一个面上以与所述镀敷形成区域整个区域对应的图案形成有成为所述内部端子的第1贵金属镀层，在该第1贵金属镀层之上以与所述第1贵金属镀层相同的俯视形状形成有所述金属镀层，在所述金属镀层之上的与所述镀敷形成区域的所述外部端子区域对应的部位的边界区域内局部地形成有成为所述外部端子的所述第2贵金属镀层，
比这些镀层厚地在所述金属板上形成有所述永久抗蚀层，所述第2贵金属镀层的上表面自所述永久抗蚀层的开口部暴露。
CN201580071178.8A 2014-12-25 2015-12-25 半导体装置用基板、半导体装置用布线构件及它们的制造方法、以及利用半导体装置用基板进行的半导体装置的制造方法 Active CN107112289B (zh)

Applications Claiming Priority (13)

Application Number Priority Date Filing Date Title
JP2014263555A JP2016122809A (ja) 2014-12-25 2014-12-25 半導体装置用配線部材及びその製造方法
JP2014263556A JP6562493B2 (ja) 2014-12-25 2014-12-25 半導体装置用基板及びその製造方法
JP2014263553A JP2016122807A (ja) 2014-12-25 2014-12-25 半導体装置用基板及びその製造方法
JP2014-263553 2014-12-25
JP2014-263554 2014-12-25
JP2014-263556 2014-12-25
JP2014263554A JP2016122808A (ja) 2014-12-25 2014-12-25 半導体装置用基板及びその製造方法
JP2014-263555 2014-12-25
JP2014265373A JP6562494B2 (ja) 2014-12-26 2014-12-26 半導体装置の製造方法
JP2014-265373 2014-12-26
JP2014265374A JP6562495B2 (ja) 2014-12-26 2014-12-26 半導体装置の製造方法
JP2014-265374 2014-12-26
PCT/JP2015/086254 WO2016104713A1 (ja) 2014-12-25 2015-12-25 半導体装置用基板、半導体装置用配線部材及びそれらの製造方法、並びに、半導体装置用基板を用いた半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN107112289A CN107112289A (zh) 2017-08-29
CN107112289B true CN107112289B (zh) 2020-01-07

Family

ID=56150725

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580071178.8A Active CN107112289B (zh) 2014-12-25 2015-12-25 半导体装置用基板、半导体装置用布线构件及它们的制造方法、以及利用半导体装置用基板进行的半导体装置的制造方法

Country Status (5)

Country Link
US (1) US10276422B2 (zh)
KR (1) KR102403960B1 (zh)
CN (1) CN107112289B (zh)
TW (1) TWI677944B (zh)
WO (1) WO2016104713A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168130A (ja) * 1999-12-14 2001-06-22 Dainippon Printing Co Ltd 転写用配線部材とその製造方法、および配線基板
TW544823B (en) * 2001-02-28 2003-08-01 Sony Corp Semiconductor device, its manufacturing method, and electronic apparatus
TW200822312A (en) * 2006-10-03 2008-05-16 Shinko Electric Ind Co Semiconductor device
TW200826270A (en) * 2006-12-14 2008-06-16 Advanpack Solutions Pte Ltd Semiconductor package and a manufacturing method thereof
CN102891131A (zh) * 2011-07-22 2013-01-23 先进封装技术私人有限公司 用于制造半导体封装元件的半导体结构及其制造方法
CN103165566A (zh) * 2011-12-19 2013-06-19 先进封装技术私人有限公司 基板结构、半导体封装件及半导体封装件的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4392201B2 (ja) * 2003-07-02 2009-12-24 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 電子装置とその製造方法
TW200507131A (en) 2003-07-02 2005-02-16 North Corp Multi-layer circuit board for electronic device
JP2005244033A (ja) 2004-02-27 2005-09-08 Torex Semiconductor Ltd 電極パッケージ及び半導体装置
JP4431123B2 (ja) 2006-05-22 2010-03-10 日立電線株式会社 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
US7825514B2 (en) 2007-12-11 2010-11-02 Dai Nippon Printing Co., Ltd. Substrate for semiconductor device, resin-sealed semiconductor device, method for manufacturing said substrate for semiconductor device and method for manufacturing said resin-sealed semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168130A (ja) * 1999-12-14 2001-06-22 Dainippon Printing Co Ltd 転写用配線部材とその製造方法、および配線基板
TW544823B (en) * 2001-02-28 2003-08-01 Sony Corp Semiconductor device, its manufacturing method, and electronic apparatus
TW200822312A (en) * 2006-10-03 2008-05-16 Shinko Electric Ind Co Semiconductor device
TW200826270A (en) * 2006-12-14 2008-06-16 Advanpack Solutions Pte Ltd Semiconductor package and a manufacturing method thereof
CN102891131A (zh) * 2011-07-22 2013-01-23 先进封装技术私人有限公司 用于制造半导体封装元件的半导体结构及其制造方法
CN103165566A (zh) * 2011-12-19 2013-06-19 先进封装技术私人有限公司 基板结构、半导体封装件及半导体封装件的制造方法

Also Published As

Publication number Publication date
KR102403960B1 (ko) 2022-05-30
CN107112289A (zh) 2017-08-29
US10276422B2 (en) 2019-04-30
WO2016104713A1 (ja) 2016-06-30
US20170358477A1 (en) 2017-12-14
KR20170095897A (ko) 2017-08-23
TWI677944B (zh) 2019-11-21
TW201635448A (zh) 2016-10-01

Similar Documents

Publication Publication Date Title
CN106169458B (zh) 半导体元件安装用引线框架与半导体装置及其制造方法
US10312187B2 (en) Multi-row wiring member for semiconductor device and method for manufacturing the same
CN107112289B (zh) 半导体装置用基板、半导体装置用布线构件及它们的制造方法、以及利用半导体装置用基板进行的半导体装置的制造方法
JP2017163106A (ja) リードフレーム集合基板及び半導体装置集合体
JP6676854B2 (ja) リードフレーム、並びにリードフレーム及び半導体装置の製造方法
JP6524526B2 (ja) 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法
CN109314089B (zh) 多列型半导体装置用布线构件及其制造方法
CN108155170B (zh) 引线框
JP6562493B2 (ja) 半導体装置用基板及びその製造方法
JP6485777B2 (ja) 多列型半導体装置用配線部材及びその製造方法
JP2009141180A (ja) 半導体装置製造用基板とその製造方法
JP6644978B2 (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
KR102570205B1 (ko) 다열형 반도체 장치용 배선 부재 및 그 제조 방법
JP2016122809A (ja) 半導体装置用配線部材及びその製造方法
JP2016122808A (ja) 半導体装置用基板及びその製造方法
JP2016122807A (ja) 半導体装置用基板及びその製造方法
JP2018088512A (ja) 半導体装置用配線部材
JP6460407B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JP6485776B2 (ja) 多列型半導体装置用配線部材及びその製造方法
JP6562494B2 (ja) 半導体装置の製造方法
JP6562495B2 (ja) 半導体装置の製造方法
JP2017216366A (ja) 多列型半導体装置用配線部材及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20180710

Address after: Japan Kagoshima

Applicant after: Oguchi Electric Materials Co.,Ltd.

Address before: Tokyo, Japan

Applicant before: SH MATERIALS CO.,LTD.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20231127

Address after: The road development processing zone Kaohsiung city Taiwan China No. 24

Patentee after: CHANG WAH TECHNOLOGY Co.,Ltd.

Address before: Japan Kagoshima

Patentee before: Oguchi Electric Materials Co.,Ltd.

TR01 Transfer of patent right