JP2018088512A - 半導体装置用配線部材 - Google Patents
半導体装置用配線部材 Download PDFInfo
- Publication number
- JP2018088512A JP2018088512A JP2017050526A JP2017050526A JP2018088512A JP 2018088512 A JP2018088512 A JP 2018088512A JP 2017050526 A JP2017050526 A JP 2017050526A JP 2017050526 A JP2017050526 A JP 2017050526A JP 2018088512 A JP2018088512 A JP 2018088512A
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- semiconductor device
- wiring member
- resin
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
Landscapes
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
【課題】リフローにより半田を溶融させて半導体素子と基板の端子とを接続する半導体装置の組立てにおいて、溶融した半田を制御し易く、半田ブリードによる隣接する端子とのショートを防止可能な半導体装置用配線部材の提供。【解決手段】内部端子となる第１のめっき層１１と外部端子となる第２のめっき層１２により端子１３ｍが構成され、複数の端子が樹脂１５によって固定され、樹脂の一方の側の開口部から第１のめっき層が露出し、樹脂の他方の側の開口部から第２のめっき層が露出し、樹脂の一方の側の面１５ｃは第１のめっき層の一方の側の面１１ａより高い位置に形成されている。【選択図】図１
Description
本発明は、半導体装置用配線部材に関し、特に半導体素子をフリップチップ接続するための半導体装置用配線部材に関する。
近年、半導体素子と基板の端子とをワイヤボンディングにより接続を行うタイプの半導体装置に代わり、実装面積を小さくでき、配線が短いために電気的特性が良いフリップチップ接続を行うタイプの半導体装置が増えてきている。
フリップチップ接続方法には、例えば、特許文献１に記載されているように半導体素子の電極にバンプを形成し、半導体素子の電極に形成したバンプと基板の間に異方性導電膜を挟んで加熱圧着し、異方性導電膜に含まれる導電粒子によりバンプと基板の端子とを電気的に接続する方法や、電極にバンプを形成した半導体素子を基板に載せ荷重と超音波によりバンプを溶融して接合し、半導体素子と基板との隙間を樹脂封入するという方法がある。
また、基板の端子に半田を形成し、半導体素子を搭載してリフローにより半田を溶融させることで半導体素子と基板の端子とを接続する方法もある。
これらのフリップチップ接続方法は、小型化、薄型化、高周波化、高速化が進む次世代半導体装置に適合した実装技術である。
フリップチップ接続方法には、例えば、特許文献１に記載されているように半導体素子の電極にバンプを形成し、半導体素子の電極に形成したバンプと基板の間に異方性導電膜を挟んで加熱圧着し、異方性導電膜に含まれる導電粒子によりバンプと基板の端子とを電気的に接続する方法や、電極にバンプを形成した半導体素子を基板に載せ荷重と超音波によりバンプを溶融して接合し、半導体素子と基板との隙間を樹脂封入するという方法がある。
また、基板の端子に半田を形成し、半導体素子を搭載してリフローにより半田を溶融させることで半導体素子と基板の端子とを接続する方法もある。
これらのフリップチップ接続方法は、小型化、薄型化、高周波化、高速化が進む次世代半導体装置に適合した実装技術である。
ところで、フリップチップ接続方法として、基板の端子に半田を形成し、半導体素子を搭載してリフローにより半田を溶融させることで半導体素子と基板の端子とを接続する方法には、半導体装置の組立てにおいて、溶融した半田を制御することが難しく、隣接する端子とのショート（短絡）の問題がある。
例えば、特許文献１に記載のような半導体装置用配線部材の端子に、接続用の半田を介して半導体素子をフリップチップ実装した場合、接続用の半田が溶融したときにブリードし易く、ブリードした半田が隣接する端子と接触することで配線ショートを起こす虞がある。
例えば、特許文献１に記載のような半導体装置用配線部材の端子に、接続用の半田を介して半導体素子をフリップチップ実装した場合、接続用の半田が溶融したときにブリードし易く、ブリードした半田が隣接する端子と接触することで配線ショートを起こす虞がある。
本発明は、このような問題に鑑みてなされたものであり、基板の端子に半田を形成し、半導体素子を搭載してリフローにより半田を溶融させることで半導体素子と基板の端子とを接続する半導体装置の組立てにおいて、溶融した半田を制御し易く、半田ブリードによる隣接する端子とのショート（短絡）を防止可能な半導体装置用配線部材を提供することを目的とする。
上記目的を達成するため、本発明による半導体装置用配線部材は、内部端子となる第１のめっき層と外部端子となる第２のめっき層により端子が構成され、複数の前記端子が樹脂によって固定された半導体装置用配線部材であって、前記樹脂の一方の側の開口部から前記第１のめっき層の一方の側の面が露出し、前記樹脂の他方の側の開口部から前記第２のめっき層の他方の側の面が露出し、前記樹脂の一方の側の面は前記第１のめっき層の一方の側の面より高い位置に形成されていることを特徴としている。
また、本発明の半導体装置用配線部材においては、前記樹脂の一方の側の開口部は、前記第１のめっき層の一方の側の面と同じ形状及び大きさに形成されているのが好ましい。
また、本発明の半導体装置用配線部材においては、前記第１のめっき層は、一方の側から他方の側へ向けて順に形成された、貴金属めっき層と金属めっき層とからなり、前記第２のめっき層は、前記第１のめっき層の他方の側の面に、該第１のめっき層の他方の側の面と比べて、面の形状及び大きさが同一、または面の大きさが小さい所定形状で、一方の側から他方の側へ向けて順に形成された、金属めっき層と貴金属めっき層とからなるのが好ましい。
本発明によれば、基板の端子に半田を形成し、半導体素子を搭載してリフローにより半田を溶融させることで半導体素子と基板の端子とを接続する半導体装置の組立てにおいて、溶融した半田を制御し易く、半田ブリードによる隣接する端子とのショート（短絡）を防止可能な半導体装置用配線部材が得られる。
実施形態の説明に先立ち、本発明の作用効果について説明する。
本発明の半導体装置用配線部材は、内部端子となる第１のめっき層と外部端子となる第２のめっき層により端子が構成され、複数の端子が樹脂によって固定された半導体装置用配線部材であって、樹脂の一方の側の開口部から第１のめっき層の一方の側の面が露出し、樹脂の他方の側の開口部から第２のめっき層の他方の側の面が露出し、樹脂の一方の側の面は第１のめっき層の一方の側の面より高い位置に形成されている。
本発明の半導体装置用配線部材は、内部端子となる第１のめっき層と外部端子となる第２のめっき層により端子が構成され、複数の端子が樹脂によって固定された半導体装置用配線部材であって、樹脂の一方の側の開口部から第１のめっき層の一方の側の面が露出し、樹脂の他方の側の開口部から第２のめっき層の他方の側の面が露出し、樹脂の一方の側の面は第１のめっき層の一方の側の面より高い位置に形成されている。
本発明の半導体装置用配線部材のように、樹脂の一方の側の面を、内部端子となる第１のめっき層の一方の側の面よりも高い位置に形成された構成にすると、樹脂の一方の側の開口部の側面と第１のめっき層の一方の側の面とで凹部が形成される。ここで、凹部の底面を構成する第１のめっき層の一方の側の面は、接続用の半田を介して半導体素子をフリップチップ実装する際の接続用の半田と接続する面であるが、凹部の側面を構成する開口部の側面で周囲を囲まれている。このため、接続用の半田を溶融させたときに、溶融した半田は、凹部の側面によって、水平方向への流れを阻止される。また、凹部が容積を有することにより、溶融した半田の溢れ出しも阻止できる。
このため、本発明の半導体装置用配線部材によれば、溶融した半田が制御し易くなり、半田ブリードを防止でき、ブリードした半田が隣接する端子と接触することで生じる配線ショートを防止できる。
このため、本発明の半導体装置用配線部材によれば、溶融した半田が制御し易くなり、半田ブリードを防止でき、ブリードした半田が隣接する端子と接触することで生じる配線ショートを防止できる。
また、本発明の半導体装置用配線部材においては、好ましくは、樹脂の一方の側の開口部は、第１のめっき層の一方の側の面と同じ形状及び大きさに形成されている。
このようにすれば、凹部の容積を大きく確保でき、凹部からの溶融した半田の溢れ出しを確実に阻止できる。
このようにすれば、凹部の容積を大きく確保でき、凹部からの溶融した半田の溢れ出しを確実に阻止できる。
また、本発明の半導体装置用配線部材においては、好ましくは、第１のめっき層は、一方の側から他方の側へ向けて順に形成された、貴金属めっき層と金属めっき層とからなり、第２のめっき層は、第１のめっき層の他方の側の面に、第１のめっき層の他方の側の面と比べて、面の形状及び大きさが同一、または面の大きさが小さい所定形状で、一方の側から他方の側へ向けて順に形成された、金属めっき層と貴金属めっき層とからなる。
第２のめっき層を、第１のめっき層の他方の側の面と比べて、面の大きさが小さい所定形状に形成すれば、内部端子となる第１のめっき層と外部端子となる第２のめっき層により構成された端子の側面形状が、略Ｌ字形状又は略Ｔ字形状となり、樹脂との密着性が向上し、端子の樹脂からの抜けを防止できる。
第２のめっき層を、第１のめっき層の他方の側の面と比べて、面の大きさが小さい所定形状に形成すれば、内部端子となる第１のめっき層と外部端子となる第２のめっき層により構成された端子の側面形状が、略Ｌ字形状又は略Ｔ字形状となり、樹脂との密着性が向上し、端子の樹脂からの抜けを防止できる。
なお、上述した本発明の半導体装置用配線部材は、金属板の他方の側に第１のめっき層を形成するための開口部を有する第１のレジストマスクを形成する工程と、前記第１のレジストマスクの開口部に内部端子となる第１のめっき層を形成する工程と、第１のレジストマスクを除去する工程と、第１のめっき層の上に第２のめっき層を形成するための開口部を有する第２のレジストマスクを形成する工程と、第２のレジストマスクの開口部に外部端子となる第２のめっき層を形成する工程と、第２のレジストマスクを除去する工程と、金属板の第２のめっき層が形成されている側から、第１のめっき層及び第２のめっき層をエッチングマスクとして用いてエッチングを施し、凹部を形成する工程と、金属板の凹部が形成された側に、第２のめっき層の他方の側の面を露出させ、その他の露出部を覆う樹脂を形成する工程と、金属板を除去する工程と、を有することによって製造できる。なお、このエッチングを施して凹部を形成する工程は、第１のレジストマスクを除去した後、第２のレジストマスクを形成する工程の前に、第１のめっき層をエッチングマスクとして用いてエッチングを施して金属板に凹部を形成するようにして行っても良い。
従って、本発明によれば、基板の端子に半田を形成し、半導体素子を搭載してリフローにより半田を溶融させることで半導体素子と基板の端子とを接続する半導体装置の組立てにおいて、溶融した半田を制御し易く、半田ブリードによる隣接する端子とのショート（短絡）を防止可能な半導体装置用配線部材が得られる。
以下、本発明の実施形態について、図面を用いて説明する。
第１実施形態
図１は本発明の第１実施形態にかかる半導体装置用配線部材の構成を示す図で、(a)は多列型半導体装置用配線部材の平面図、(b)は(a)の多列型半導体装置用配線部材に備わる個々の半導体装置用配線部材の一方の側から見た平面図、(c)は(b)のＡ−Ａ断面図、(d)は(b)のＢ−Ｂ断面図、(e)は(c)の部分拡大図である。図２は第１実施形態の多列型半導体装置用配線部材の製造工程を示す説明図である。図３は図２に示す製造工程を経て製造された第１実施形態の多列型半導体装置用配線部材を用いて半導体素子を実装した状態を示す断面図である。
第１実施形態
図１は本発明の第１実施形態にかかる半導体装置用配線部材の構成を示す図で、(a)は多列型半導体装置用配線部材の平面図、(b)は(a)の多列型半導体装置用配線部材に備わる個々の半導体装置用配線部材の一方の側から見た平面図、(c)は(b)のＡ−Ａ断面図、(d)は(b)のＢ−Ｂ断面図、(e)は(c)の部分拡大図である。図２は第１実施形態の多列型半導体装置用配線部材の製造工程を示す説明図である。図３は図２に示す製造工程を経て製造された第１実施形態の多列型半導体装置用配線部材を用いて半導体素子を実装した状態を示す断面図である。
第１実施形態の多列型半導体装置用配線部材は、図１(a)に示すように、マトリックス状に配列された半導体装置用配線部材１０ｎ（但し、ｎは１からＸまでの整数。Ｘは２以上の整数。）の集合体からなる。
個々の半導体装置用配線部材１０ｎは、図１(b)に示すように、複数の端子１３ｍ（但し、ｍは１からＹまでの整数。Ｙは２以上の整数。）と、樹脂１５と、を備えて構成されている。
個々の半導体装置用配線部材１０ｎは、図１(b)に示すように、複数の端子１３ｍ（但し、ｍは１からＹまでの整数。Ｙは２以上の整数。）と、樹脂１５と、を備えて構成されている。
各端子１３ｍは、図１(c)に示すように、内部端子となる第１のめっき層１１と、外部端子となる第２のめっき層１２とで構成されている。
第１のめっき層１１は、一方の側（図１(c)に示す半導体装置用配線部材１０ｎにおける上面側）から他方の側（図１(c)に示す半導体装置用配線部材１０ｎにおける下面側）へ向けて順に形成された、貴金属めっき層と金属めっき層とで構成されている。
第２のめっき層１２は、第１のめっき層１１の他方の側の面に、第１のめっき層１１の他方の側の面と比べて、面の形状及び大きさが同一、または面の大きさが小さい所定形状（図１(c)の例では、面の大きさが小さい所定形状）で、一方の側から他方の側へ向けて順に形成された、金属めっき層と貴金属めっき層とで構成されている。
第１のめっき層１１は、一方の側（図１(c)に示す半導体装置用配線部材１０ｎにおける上面側）から他方の側（図１(c)に示す半導体装置用配線部材１０ｎにおける下面側）へ向けて順に形成された、貴金属めっき層と金属めっき層とで構成されている。
第２のめっき層１２は、第１のめっき層１１の他方の側の面に、第１のめっき層１１の他方の側の面と比べて、面の形状及び大きさが同一、または面の大きさが小さい所定形状（図１(c)の例では、面の大きさが小さい所定形状）で、一方の側から他方の側へ向けて順に形成された、金属めっき層と貴金属めっき層とで構成されている。
樹脂１５は、各端子１３ｍにおける夫々の側の面を露出させる開口部１５ａ、１５ｂを有し、且つ、開口部１５ａ、１５ｂ以外の部位で隣り合う端子１３ｍ同士を固定している。
開口部１５ａは、第１のめっき層１１の一方の側の面１１ａを露出させ、開口部１５ｂは、第２のめっき層１２の他方の側の面１２ａを露出させている。
また、開口部１５ａは、第１のめっき層１１の一方の側の面１１ａと同じ形状及び大きさに形成されている。
開口部１５ａは、第１のめっき層１１の一方の側の面１１ａを露出させ、開口部１５ｂは、第２のめっき層１２の他方の側の面１２ａを露出させている。
また、開口部１５ａは、第１のめっき層１１の一方の側の面１１ａと同じ形状及び大きさに形成されている。
ここで、本実施形態の多列型半導体装置用配線部材では、図１(c)、図１(e)に示すように、樹脂１５の一方の側の面１５ｃは、第１のめっき層１１の一方の側の面１１ａより高い位置に形成され、樹脂１５の一方の側の開口部１５ａの側面と第１のめっき層１１の一方の側の面１１ａとで凹部１９が形成されている。
また、樹脂１５の他方の側の面１５ｄは、第２のめっき層１１の他方の側の面１２ａと略面一に形成されている。
また、樹脂１５の他方の側の面１５ｄは、第２のめっき層１１の他方の側の面１２ａと略面一に形成されている。
このように構成される第１実施形態の多列型半導体装置用配線部材は、例えば、次のようにして製造できる。なお、製造の各工程において実施される、薬液洗浄や水洗浄等を含む前処理・後処理等は、便宜上説明を省略する。
まず、金属板１として板厚０．１ｍｍ〜０．２５ｍｍの銅材を用意する。
次に、基板となる金属板１の両面に第１のレジストマスク用のドライフィルムレジストをラミネートする。このとき、後工程で形成する他方の側（図２(a)に示す金属板１における下面側）の第１のレジストマスク３０が、後工程で形成する第１のめっき層１１の厚さよりも厚くなるように、他方の側にラミネートするドライフィルムレジストは、所定厚さ以上の厚みを有するものを用いる。
次に、他方の側のドライフィルムレジストに対しては、所定位置に、内部端子及び外部端子の基部を形成するパターンのうちの第１のめっき層１１に相当する部位のみを覆い、それ以外の部位を開口させたパターン（ここでは、パターンＡとする。）が形成されたガラスマスクを用いて、露光・現像するとともに、一方の側のドライフィルムレジストに対しては、全面を照射するガラスマスクを用いて露光・現像する。そして、他方の側の面にはパターンＡの開口を有する第１のレジストマスク３０を形成し、一方の側の面には全面を覆う第１のレジストマスク３０を形成する。
なお、露光・現像は従来公知の方法により行う。例えば、ガラスマスクで覆った状態で紫外線を照射し、ガラスマスクを通過した紫外線が照射されたドライフィルムレジストの部位の現像液に対する溶解性を低下させて、それ以外の部分を除去することで、レジストマスクを形成する。なお、ここでは、レジストとしてネガ型のドライフィルムレジストを用いたが、レジストマスクの形成には、ネガ型の液状レジストを用いてもよい。さらには、ポジ型のドライフィルムレジスト又は液状レジストを用いて、ガラスマスクを通過した紫外線が照射されたレジストの部分の現像液に対する溶解性を増大させて、その部分を除去することでレジストマスクを形成するようにしてもよい。
まず、金属板１として板厚０．１ｍｍ〜０．２５ｍｍの銅材を用意する。
次に、基板となる金属板１の両面に第１のレジストマスク用のドライフィルムレジストをラミネートする。このとき、後工程で形成する他方の側（図２(a)に示す金属板１における下面側）の第１のレジストマスク３０が、後工程で形成する第１のめっき層１１の厚さよりも厚くなるように、他方の側にラミネートするドライフィルムレジストは、所定厚さ以上の厚みを有するものを用いる。
次に、他方の側のドライフィルムレジストに対しては、所定位置に、内部端子及び外部端子の基部を形成するパターンのうちの第１のめっき層１１に相当する部位のみを覆い、それ以外の部位を開口させたパターン（ここでは、パターンＡとする。）が形成されたガラスマスクを用いて、露光・現像するとともに、一方の側のドライフィルムレジストに対しては、全面を照射するガラスマスクを用いて露光・現像する。そして、他方の側の面にはパターンＡの開口を有する第１のレジストマスク３０を形成し、一方の側の面には全面を覆う第１のレジストマスク３０を形成する。
なお、露光・現像は従来公知の方法により行う。例えば、ガラスマスクで覆った状態で紫外線を照射し、ガラスマスクを通過した紫外線が照射されたドライフィルムレジストの部位の現像液に対する溶解性を低下させて、それ以外の部分を除去することで、レジストマスクを形成する。なお、ここでは、レジストとしてネガ型のドライフィルムレジストを用いたが、レジストマスクの形成には、ネガ型の液状レジストを用いてもよい。さらには、ポジ型のドライフィルムレジスト又は液状レジストを用いて、ガラスマスクを通過した紫外線が照射されたレジストの部分の現像液に対する溶解性を増大させて、その部分を除去することでレジストマスクを形成するようにしてもよい。
次に、パターンＡの開口を有する第１のレジストマスク３０から露出している金属板１の部位に、第１のめっき層１１を形成する（図２(a)参照）。
第１のめっき層１１は、貴金属めっき層、金属めっき層の順に形成する。例えば、Ａｕめっき層、Ｐｄめっき層、Ｎｉめっき層の順で夫々所定の厚さとなり、且つ、最上層のめっき層（Ｎｉめっき層）の面が、パターンＡの開口を有する第１のレジストマスク３０の面の高さ以下となるように、Ａｕめっき、Ｐｄめっきを夫々順に施し、さらに、Ｎｉめっきを施す。なお、好ましくは、このＮｉめっきを粗化Ｎｉめっきとして形成する。そのようにすれば、樹脂との密着性が向上するため品質の向上が図れる。
第１のめっき層１１は、貴金属めっき層、金属めっき層の順に形成する。例えば、Ａｕめっき層、Ｐｄめっき層、Ｎｉめっき層の順で夫々所定の厚さとなり、且つ、最上層のめっき層（Ｎｉめっき層）の面が、パターンＡの開口を有する第１のレジストマスク３０の面の高さ以下となるように、Ａｕめっき、Ｐｄめっきを夫々順に施し、さらに、Ｎｉめっきを施す。なお、好ましくは、このＮｉめっきを粗化Ｎｉめっきとして形成する。そのようにすれば、樹脂との密着性が向上するため品質の向上が図れる。
次に、金属板１の両面に形成した第１のレジストマスク３０を除去する（図２(b)参照）。
次に、金属板１の両面に再びドライフィルムレジストをラミネートする。このとき、後工程で形成する第２のめっき層１２の厚さよりも厚くなるように、他方の側にラミネートするドライフィルムレジストは、所定厚さ以上の厚みを有するものを用いる。
次に、他方の側のドライフィルムレジストに対し、第１のめっき層１１の他方の側の面と比べて、面の形状及び大きさが同一、または面の大きさが小さい所定形状の第２のめっき層１２に対応する部位のみを覆い、それ以外の部位を開口させたパターン（ここではパターンＢとする）が形成されたガラスマスクを用いて、他方の側を露光・現像し、パターンＢの開口を有する第２のレジストマスク３１を形成するとともに、一方の側のドライフィルムレジストを露光・現像し、全面を覆う第２のレジストマスク３１を形成する。
なお、好ましくは、金属板１の両面に形成された第１のレジストマスク３０を除去した後、ドライフィルムレジストをラミネートする前に、金属板１に形成された第１のめっき層１１をマスクとして金属板表面を粗化処理する。
また、金属板１の両面に形成された第１のレジストマスク３０を除去しないで、金属板１の一方の側に形成した第１のレジストマスク３０を残し、他方の側に形成したパターンＡの開口を有する第１のレジストマスク３０のみを除去し、他方の側にのみパターンＢの開口を有する第２のレジストマスク３１を形成してもよい。
次に、金属板１の両面に再びドライフィルムレジストをラミネートする。このとき、後工程で形成する第２のめっき層１２の厚さよりも厚くなるように、他方の側にラミネートするドライフィルムレジストは、所定厚さ以上の厚みを有するものを用いる。
次に、他方の側のドライフィルムレジストに対し、第１のめっき層１１の他方の側の面と比べて、面の形状及び大きさが同一、または面の大きさが小さい所定形状の第２のめっき層１２に対応する部位のみを覆い、それ以外の部位を開口させたパターン（ここではパターンＢとする）が形成されたガラスマスクを用いて、他方の側を露光・現像し、パターンＢの開口を有する第２のレジストマスク３１を形成するとともに、一方の側のドライフィルムレジストを露光・現像し、全面を覆う第２のレジストマスク３１を形成する。
なお、好ましくは、金属板１の両面に形成された第１のレジストマスク３０を除去した後、ドライフィルムレジストをラミネートする前に、金属板１に形成された第１のめっき層１１をマスクとして金属板表面を粗化処理する。
また、金属板１の両面に形成された第１のレジストマスク３０を除去しないで、金属板１の一方の側に形成した第１のレジストマスク３０を残し、他方の側に形成したパターンＡの開口を有する第１のレジストマスク３０のみを除去し、他方の側にのみパターンＢの開口を有する第２のレジストマスク３１を形成してもよい。
次に、パターンＢの開口を有する第２のレジストマスク３１から露出している、第１のめっき層１１を構成するＮｉめっき層の面に、第２のめっき層１２を形成する（図２(c)参照）。
第２のめっき層１２は、金属めっき層、貴金属めっき層の順に形成する。例えば、Ｎｉめっき層、Ｐｄめっき層、Ａｕめっき層の順で夫々所定の厚さとなり、且つ、最上層のめっき層（Ａｕめっき層）の面がパターンＢの開口を有する第２のレジストマスク３１の面の高さ以下となるように、Ｎｉめっきを施し、さらに、Ｐｄめっき、Ａｕめっきを夫々順に施す。なお、Ｎｉめっき層を設けずに、Ｐｄめっき層、Ａｕめっき層の順で夫々所定の厚さとなるように、Ｐｄめっき、Ａｕめっきを夫々施してもよい。また、第２のめっき層１２における外部端子接合面となるめっき層を構成する金属は、Ｎｉ、Ｐｄ、Ａｕ、Ｓｎ等から、外部基材と半田接合可能な種類を適宜選択できる。
次に、両面の第２のレジストマスク３１を除去する（図２(d)参照）。
第２のめっき層１２は、金属めっき層、貴金属めっき層の順に形成する。例えば、Ｎｉめっき層、Ｐｄめっき層、Ａｕめっき層の順で夫々所定の厚さとなり、且つ、最上層のめっき層（Ａｕめっき層）の面がパターンＢの開口を有する第２のレジストマスク３１の面の高さ以下となるように、Ｎｉめっきを施し、さらに、Ｐｄめっき、Ａｕめっきを夫々順に施す。なお、Ｎｉめっき層を設けずに、Ｐｄめっき層、Ａｕめっき層の順で夫々所定の厚さとなるように、Ｐｄめっき、Ａｕめっきを夫々施してもよい。また、第２のめっき層１２における外部端子接合面となるめっき層を構成する金属は、Ｎｉ、Ｐｄ、Ａｕ、Ｓｎ等から、外部基材と半田接合可能な種類を適宜選択できる。
次に、両面の第２のレジストマスク３１を除去する（図２(d)参照）。
次に、金属板１の一方の側に、第１のレジストマスク、第２のレジストマスクと同様の形成方法を用いて、全面を覆う第３のレジストマスク３２を形成する。
なお、金属板１の両面に形成された第２のレジストマスク３１を除去しないで、金属板１の一方の側に形成した第２のレジストマスク３１を残し、他方の側に形成したパターンＢの開口を有する第２のレジストマスク３１のみを除去してもよい。
次に、他方の側に形成した第１のめっき層１１と第２のめっき層１２をエッチングマスクとして、金属板１を構成する銅材の他方の側に所定の深さのエッチングを施し、凹部１ａを形成する（図２(e)参照）。
なお、片面のみにエッチングを施すことが可能な場合は、一方の側の全面を覆う第３のレジストマスク３２は不要となる。
また、上述したエッチングを施して凹部１ａを形成する工程は、第１のレジストマスク３０を除去した後、第２のレジストマスク３１を形成する工程の前に、第１のめっき層１１をエッチングマスクとして用いてエッチングを施して金属板１に凹部１ａを形成するようにして行っても良い。
なお、金属板１の両面に形成された第２のレジストマスク３１を除去しないで、金属板１の一方の側に形成した第２のレジストマスク３１を残し、他方の側に形成したパターンＢの開口を有する第２のレジストマスク３１のみを除去してもよい。
次に、他方の側に形成した第１のめっき層１１と第２のめっき層１２をエッチングマスクとして、金属板１を構成する銅材の他方の側に所定の深さのエッチングを施し、凹部１ａを形成する（図２(e)参照）。
なお、片面のみにエッチングを施すことが可能な場合は、一方の側の全面を覆う第３のレジストマスク３２は不要となる。
また、上述したエッチングを施して凹部１ａを形成する工程は、第１のレジストマスク３０を除去した後、第２のレジストマスク３１を形成する工程の前に、第１のめっき層１１をエッチングマスクとして用いてエッチングを施して金属板１に凹部１ａを形成するようにして行っても良い。
次に、金属板１の一方の側に形成したレジストマスク（第３のレジストマスク３２又は第２のレジストマスク３１）を除去するとともに、他方の側に樹脂１５を形成する（図２(f)参照）。
次に、金属板１をエッチングにより除去する（図２(g)参照）。これにより、本実施形態の多列型半導体装置用配線部材が完成する。
完成した個々の半導体装置用配線部材１０ｎは、樹脂１５の一方の側の開口部１５ａから第１のめっき層１１が露出し、樹脂１５の他方の側の開口部１５ｂから第２のめっき層１２が露出する。また、樹脂１５の一方の側の面１５ｃは、第１のめっき層１１の一方の側の面１１ａよりも高い位置に形成され、樹脂１５の他方の側の面１５ｄは、第２のめっき層１２の他方の側の面１２ａと略面一に形成される。
次に、金属板１をエッチングにより除去する（図２(g)参照）。これにより、本実施形態の多列型半導体装置用配線部材が完成する。
完成した個々の半導体装置用配線部材１０ｎは、樹脂１５の一方の側の開口部１５ａから第１のめっき層１１が露出し、樹脂１５の他方の側の開口部１５ｂから第２のめっき層１２が露出する。また、樹脂１５の一方の側の面１５ｃは、第１のめっき層１１の一方の側の面１１ａよりも高い位置に形成され、樹脂１５の他方の側の面１５ｄは、第２のめっき層１２の他方の側の面１２ａと略面一に形成される。
このようにして製造された第１実施形態の半導体装置用配線部材を用いた半導体装置の製造は次のようにして行う。図３は図２に示す製造工程を経て製造された第１実施形態の多列型半導体装置用配線部材を用いて半導体素子を実装した状態を示す断面図である。
図２(g)に示す半導体装置用配線部材１０ｎの第１のめっき層１１の内部端子と半導体素子２０の電極との間に接続用の半田１４を挟んだ態様で、半導体装置用配線部材に半導体素子２０を搭載し、次に、熱を加えて接続用の半田１４を溶融させることで、第１のめっき層１１の内部端子と半導体素子２０の電極とをフリップチップ接続させる（図３参照）。
図２(g)に示す半導体装置用配線部材１０ｎの第１のめっき層１１の内部端子と半導体素子２０の電極との間に接続用の半田１４を挟んだ態様で、半導体装置用配線部材に半導体素子２０を搭載し、次に、熱を加えて接続用の半田１４を溶融させることで、第１のめっき層１１の内部端子と半導体素子２０の電極とをフリップチップ接続させる（図３参照）。
ここで、凹部１９の底面を構成する第１のめっき層１１の一方の側の面１１ａは、接続用の半田１４を介して半導体素子２０をフリップチップ実装する際の接続用の半田１４と接続する面であるが、第１実施形態の多列型半導体装置用配線部材によれば、樹脂１５の一方の側の面１５ｃを、内部端子となる第１のめっき層１１の一方の側の面１１ａよりも高い位置に形成された構成にしたので、樹脂１５の一方の側の開口部１５ａの側面と第１のめっき層１１の一方の側の面１１ａとで凹部１９が形成され、凹部１９の側面を構成する開口部１５ａの側面で周囲を囲まれている。このため、接続用の半田１４を溶融させたときに、溶融した半田１４は、凹部１９の側面によって、水平方向への流れが阻止される。また、凹部１９が容積を有することにより、溶融した半田１４の溢れ出しも阻止できる。
このため、第１実施形態の半導体装置用配線部材によれば、溶融した半田１４が制御し易くなり、半田ブリードを防止でき、ブリードした半田が隣接する端子と接触することで生じる配線ショートを防止できる。
このため、第１実施形態の半導体装置用配線部材によれば、溶融した半田１４が制御し易くなり、半田ブリードを防止でき、ブリードした半田が隣接する端子と接触することで生じる配線ショートを防止できる。
また、第１実施形態の半導体装置用配線部材によれば、樹脂１５の一方の側の開口部１５ａは、第１のめっき層１１の一方の側の面１１ａと同じ形状及び大きさに形成されているので、凹部１９の容積を大きく確保でき、凹部１９からの溶融した半田１４の溢れ出しを確実に阻止できる。
また、第１実施形態の半導体装置用配線部材において、第２のめっき層１２を、第１のめっき層１１の他方の側の面と比べて、面の大きさが小さい所定形状に形成したので、内部端子となる第１のめっき層１１と外部端子となる第２のめっき層１２により構成された端子１３ｍの側面形状が、略Ｌ字形状又は略Ｔ字形状となり、樹脂１５との密着性が向上し、端子１３ｍの樹脂１５からの抜けを防止できる。
従って、第１実施形態の半導体装置用配線部材によれば、基板の端子に半田を形成し、半導体素子を搭載してリフローにより半田を溶融させることで半導体素子と基板の端子とを接続する半導体装置の組立てにおいて、溶融した半田を制御し易く、半田ブリードによる隣接する端子とのショート（短絡）を防止できる、
従って、第１実施形態の半導体装置用配線部材によれば、基板の端子に半田を形成し、半導体素子を搭載してリフローにより半田を溶融させることで半導体素子と基板の端子とを接続する半導体装置の組立てにおいて、溶融した半田を制御し易く、半田ブリードによる隣接する端子とのショート（短絡）を防止できる、
実施例
次に、本発明の実施例にかかる多列型半導体装置用配線部材及びその製造方法を説明する。
なお、各工程には、薬液洗浄や水洗浄等を含む前処理・後処理を実施するが一般的な処理であるので記載を省略する。
まず、金属板１として、リードフレーム材としても使用されている板厚０．２ｍｍの銅材を用意した。
次に、銅材の両面に、厚さ２５μｍのドライフィルムレジストをラミネートし、銅材の他方の側の所定の位置に第１のめっき層１１を形成するためのパターンＡが形成されたガラスマスクを用いて、他方の側のドライフィルムレジストに対して露光を行い、一方の側のドライフィルムレジストに対しては、全面を露光し、現像を行い、一方の側は全面を覆う第１のレジストマスク３０を形成するとともに、他方の側は第１のめっき層を形成する部位が開口したパターンＡの開口を有する第１のレジストマスク３０を形成した。
次に、他方の側に形成したパターンＡの開口を有する第１のレジストマスク３０から露出している銅材の部位に一般的なめっき前処理を行なった後、第１のめっき層の厚さが５μｍ以下となる設定で、順に、Ａｕめっき層が０．００３μｍ以上、Ｐｄめっき層が０．０１μｍ以上、更にＮｉめっき層が４μm以上となるように、めっきを施した（図２(a)参照）。
次に、本発明の実施例にかかる多列型半導体装置用配線部材及びその製造方法を説明する。
なお、各工程には、薬液洗浄や水洗浄等を含む前処理・後処理を実施するが一般的な処理であるので記載を省略する。
まず、金属板１として、リードフレーム材としても使用されている板厚０．２ｍｍの銅材を用意した。
次に、銅材の両面に、厚さ２５μｍのドライフィルムレジストをラミネートし、銅材の他方の側の所定の位置に第１のめっき層１１を形成するためのパターンＡが形成されたガラスマスクを用いて、他方の側のドライフィルムレジストに対して露光を行い、一方の側のドライフィルムレジストに対しては、全面を露光し、現像を行い、一方の側は全面を覆う第１のレジストマスク３０を形成するとともに、他方の側は第１のめっき層を形成する部位が開口したパターンＡの開口を有する第１のレジストマスク３０を形成した。
次に、他方の側に形成したパターンＡの開口を有する第１のレジストマスク３０から露出している銅材の部位に一般的なめっき前処理を行なった後、第１のめっき層の厚さが５μｍ以下となる設定で、順に、Ａｕめっき層が０．００３μｍ以上、Ｐｄめっき層が０．０１μｍ以上、更にＮｉめっき層が４μm以上となるように、めっきを施した（図２(a)参照）。
次に、両面の第１のレジストマスク３０を剥離し（図２(b)参照）、剥離した両面に再びドライフィルムレジストをラミネートした。このとき、形成する第２の金属めっき層１２の厚さに応じて、ドライフィルムレジストの厚さを選定する必要があるが、本実施例では、第２の金属めっき層１２を１５〜４０μｍとなるよう形成するため他方の側のみ厚さが５０μｍのドライフィルムレジストを用い、一方の側は厚さが２５μｍのドライフィルムレジストを用いた。
そして、先に形成した第１のめっき層１１の一部であって、外部端子となる部分に重ねて第２のめっき層１２を形成するためのパターンＢが形成されたガラスマスクを用いて露光・現像を行い、パターンＢの開口を有する第２のレジストマスク３１を形成した。また、一方の側には、全体を覆う第１のレジストマスク３０と同様、全体を覆う第２のレジストマスク３１を形成した。
なお、本実施例では、図２(b)に示した通り、両面の第１のレジストマスク３０を剥離したが、金属板１の一方の側に形成した第１のレジストマスク３０を残して他方の側に形成したパターンＡの開口を有する第１のレジストマスク３０のみを剥離し、他方の側にドライフィルムレジストをラミネートして露光・現像を行うことで、パターンＢの開口を有する第２のレジストマスク３１を形成してもよい。
次に、形成した第２のレジストマスク３１から露出しているＮｉめっき面に順にＮｉを３０μｍ以上、Ｐｄを０．０１μｍ以上、Ａｕを０．００３μｍ以上となるようにめっきを施し、第２のめっき層１２を形成した（図２(c)参照）。
次に、両面の第２のレジストマスク３１を剥離した（図２(d)参照）。
そして、先に形成した第１のめっき層１１の一部であって、外部端子となる部分に重ねて第２のめっき層１２を形成するためのパターンＢが形成されたガラスマスクを用いて露光・現像を行い、パターンＢの開口を有する第２のレジストマスク３１を形成した。また、一方の側には、全体を覆う第１のレジストマスク３０と同様、全体を覆う第２のレジストマスク３１を形成した。
なお、本実施例では、図２(b)に示した通り、両面の第１のレジストマスク３０を剥離したが、金属板１の一方の側に形成した第１のレジストマスク３０を残して他方の側に形成したパターンＡの開口を有する第１のレジストマスク３０のみを剥離し、他方の側にドライフィルムレジストをラミネートして露光・現像を行うことで、パターンＢの開口を有する第２のレジストマスク３１を形成してもよい。
次に、形成した第２のレジストマスク３１から露出しているＮｉめっき面に順にＮｉを３０μｍ以上、Ｐｄを０．０１μｍ以上、Ａｕを０．００３μｍ以上となるようにめっきを施し、第２のめっき層１２を形成した（図２(c)参照）。
次に、両面の第２のレジストマスク３１を剥離した（図２(d)参照）。
次に、一方の側に全面を覆う第３のレジストマスク３２を形成し、他方の側に形成した第１のめっき層１１と第２のめっき層１２をエッチングマスクとして使用して金属板１を構成する銅材の他方の側に１５μｍの深さのエッチングを施し、凹部１ａを形成した（図２(e)参照）。
なお、金属板１の両面に形成された第２のレジストマスク３１を除去しないで、金属板１の一方の側に形成した第２のレジストマスク３１を残し、他方の側に形成したバターンＢの開口を有する第２のレジストマスク３１のみを剥離しても良い。
なお、金属板１の両面に形成された第２のレジストマスク３１を除去しないで、金属板１の一方の側に形成した第２のレジストマスク３１を残し、他方の側に形成したバターンＢの開口を有する第２のレジストマスク３１のみを剥離しても良い。
次に、一方の側のレジストマスク（第３のレジストマスク３２又は第２のレジストマスク３１）を剥離し、他方の側に樹脂１５を形成した（図２(f)参照）。
そして、金属板１をエッチングにより除去することで、図２(g)に示す多列型半導体装置用配線部材を得た。
完成した個々の半導体装置用配線部材１０ｎは、樹脂１５の一方の側の開口部１５ａから第１のめっき層１１が露出し、樹脂１５の他方の側の開口部１５ｂから第２のめっき層１２が露出した。また、樹脂１５の一方の側の面１５ｃは、第１のめっき層１１の一方の側の面１１ａよりも高い位置に形成され、樹脂１５の他方の側の面１５ｄは、第２のめっき層１２の他方の側の面１２ａと略面一に形成された半導体装置用配線部材となった。
そして、金属板１をエッチングにより除去することで、図２(g)に示す多列型半導体装置用配線部材を得た。
完成した個々の半導体装置用配線部材１０ｎは、樹脂１５の一方の側の開口部１５ａから第１のめっき層１１が露出し、樹脂１５の他方の側の開口部１５ｂから第２のめっき層１２が露出した。また、樹脂１５の一方の側の面１５ｃは、第１のめっき層１１の一方の側の面１１ａよりも高い位置に形成され、樹脂１５の他方の側の面１５ｄは、第２のめっき層１２の他方の側の面１２ａと略面一に形成された半導体装置用配線部材となった。
この半導体装置用基板を用いて半導体素子２０をフリップチップ接続により接続する際、図３に示したように、第１のめっき層１１の内部端子と半導体素子２０の電極が半田１４によって接続されるが、溶融した半田１４は、凹部１９の側面によって、水平方向への流れが阻止された。また、凹部１９が容積を有することにより、溶融した半田の溢れ出しも阻止できた。
以上、本発明の多列型半導体装置用配線部材の実施形態及び実施例について説明したが、本発明の多列型半導体装置用配線部材は、上記実施形態及び実施例の構成に限定されるものではない。
例えば、第１実施形態の多列型半導体装置用配線部材では、第１のめっき層にＡｕ、Ｐｄ、Ｎｉ、第２のめっき層にＮｉ、Ｐｄ、Ａｕを用いたが、本発明の多列型半導体装置用配線部材における第１のめっき層、第２のめっき層の形成に用いるめっきの組み合わせは、これに限定されるものではなく、変形例として、次の表１に示すようなめっきを施した第１のめっき層、第２のめっき層を組み合わせて、本発明の多列型半導体装置用配線部材を構成してもよい。なお表１では、めっきが各変形例において欄の上から順に施されるものとして示してある。
半導体装置用配線部材を構成するめっきの組合せ
例えば、第１実施形態の多列型半導体装置用配線部材では、第１のめっき層にＡｕ、Ｐｄ、Ｎｉ、第２のめっき層にＮｉ、Ｐｄ、Ａｕを用いたが、本発明の多列型半導体装置用配線部材における第１のめっき層、第２のめっき層の形成に用いるめっきの組み合わせは、これに限定されるものではなく、変形例として、次の表１に示すようなめっきを施した第１のめっき層、第２のめっき層を組み合わせて、本発明の多列型半導体装置用配線部材を構成してもよい。なお表１では、めっきが各変形例において欄の上から順に施されるものとして示してある。
本発明の多列型半導体装置用配線部材は、半導体素子をフリップチップ接続する表面実装型の封止樹脂型半導体装置を組み立てることが必要とされる分野に有用である。
１ 金属板（基材）
１ａ 凹部
１０ｎ 半導体装置用配線部材
１１ 第１のめっき層
１１ａ 第１のめっき層の一方の側の面
１２ 第２のめっき層
１２ａ 第２のめっき層の他方の側の面
１３ｍ 端子
１４ 接続用の半田
１５ 樹脂
１５ａ 樹脂の一方の側の開口部
１５ｂ 樹脂の他方の側の開口部
１５ｃ 樹脂の一方の側の面
１５ｄ 樹脂の他方の側の面
１９ 凹部
２０ 半導体素子
３０ 第１のレジストマスク
３１ 第２のレジストマスク
３２ 第３のレジストマスク
１ａ 凹部
１０ｎ 半導体装置用配線部材
１１ 第１のめっき層
１１ａ 第１のめっき層の一方の側の面
１２ 第２のめっき層
１２ａ 第２のめっき層の他方の側の面
１３ｍ 端子
１４ 接続用の半田
１５ 樹脂
１５ａ 樹脂の一方の側の開口部
１５ｂ 樹脂の他方の側の開口部
１５ｃ 樹脂の一方の側の面
１５ｄ 樹脂の他方の側の面
１９ 凹部
２０ 半導体素子
３０ 第１のレジストマスク
３１ 第２のレジストマスク
３２ 第３のレジストマスク
Claims (3)
- 内部端子となる第１のめっき層と外部端子となる第２のめっき層により端子が構成され、複数の前記端子が樹脂によって固定された半導体装置用配線部材であって、
前記樹脂の一方の側の開口部から前記第１のめっき層の一方の側の面が露出し、前記樹脂の他方の側の開口部から前記第２のめっき層の他方の側の面が露出し、前記樹脂の一方の側の面は前記第１のめっき層の一方の側の面より高い位置に形成されていることを特徴とする半導体装置用配線部材。 - 前記樹脂の一方の側の開口部は、前記第１のめっき層の一方の側の面と同じ形状及び大きさに形成されていることを特徴とする請求項１に記載の半導体装置用配線部材。
- 前記第１のめっき層は、一方の側から他方の側へ向けて順に形成された、貴金属めっき層と金属めっき層とからなり、
前記第２のめっき層は、前記第１のめっき層の他方の側の面に、該第１のめっき層の他方の側の面と比べて、面の形状及び大きさが同一、または面の大きさが小さい所定形状で、一方の側から他方の側へ向けて順に形成された、金属めっき層と貴金属めっき層とからなることを特徴とする請求項１又は２に記載の半導体装置用配線部材。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016225413 | 2016-11-18 | ||
| JP2016225413 | 2016-11-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2018088512A true JP2018088512A (ja) | 2018-06-07 |
Family
ID=62494445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017050526A Pending JP2018088512A (ja) | 2016-11-18 | 2017-03-15 | 半導体装置用配線部材 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2018088512A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111447740A (zh) * | 2019-01-17 | 2020-07-24 | 日本特殊陶业株式会社 | 封装 |
-
2017
- 2017-03-15 JP JP2017050526A patent/JP2018088512A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111447740A (zh) * | 2019-01-17 | 2020-07-24 | 日本特殊陶业株式会社 | 封装 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006196860A (ja) | 半導体パッケージ及びその製造方法 | |
| JP7051508B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6927634B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
| JP7001445B2 (ja) | 半導体装置およびその製造方法 | |
| JP2018088512A (ja) | 半導体装置用配線部材 | |
| JP7039245B2 (ja) | リードフレーム及びその製造方法と電子部品装置 | |
| JP6524526B2 (ja) | 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法 | |
| JP2020004926A (ja) | 配線基板及び配線基板の製造方法 | |
| JP6780903B2 (ja) | リードフレーム | |
| JP6676854B2 (ja) | リードフレーム、並びにリードフレーム及び半導体装置の製造方法 | |
| JP2018093157A (ja) | 半導体装置用配線部材 | |
| JP2017208516A (ja) | 多列型半導体装置用配線部材及びその製造方法 | |
| JP6485777B2 (ja) | 多列型半導体装置用配線部材及びその製造方法 | |
| JP2021061364A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100925666B1 (ko) | 플립 칩 실장을 위한 솔더 형성 방법 | |
| JP6562493B2 (ja) | 半導体装置用基板及びその製造方法 | |
| JP7416607B2 (ja) | 半導体装置 | |
| JP6460407B2 (ja) | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 | |
| JP7430988B2 (ja) | 電子装置 | |
| TW200950031A (en) | Method for fabricating pakage substrate | |
| JP2017208515A (ja) | 多列型半導体装置用配線部材及びその製造方法 | |
| JP6562494B2 (ja) | 半導体装置の製造方法 | |
| JP2017034094A (ja) | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 | |
| JP2016225430A (ja) | 半導体装置用基板及びその製造方法、半導体装置及びその製造方法 | |
| JP6485776B2 (ja) | 多列型半導体装置用配線部材及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AA64 | Notification of invalidation of claim of internal priority (with term) |
Free format text: JAPANESE INTERMEDIATE CODE: A241764 Effective date: 20170328 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170404 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20180315 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20180525 |