CN106953517A - 电容性耦接输入转移栅极 - Google Patents

电容性耦接输入转移栅极 Download PDF

Info

Publication number
CN106953517A
CN106953517A CN201710006428.0A CN201710006428A CN106953517A CN 106953517 A CN106953517 A CN 106953517A CN 201710006428 A CN201710006428 A CN 201710006428A CN 106953517 A CN106953517 A CN 106953517A
Authority
CN
China
Prior art keywords
input
output
clock
circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710006428.0A
Other languages
English (en)
Other versions
CN106953517B (zh
Inventor
R·普斯卡素
R·H·雅各布
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN106953517A publication Critical patent/CN106953517A/zh
Application granted granted Critical
Publication of CN106953517B publication Critical patent/CN106953517B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003—Changing the DC level
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003—Changing the DC level
    • H03K5/007—Base line stabilisation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/071—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate a negative voltage output from a positive voltage source
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/072—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate an output voltage whose value is lower than the input voltage

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

本公开涉及电容性耦接输入转移栅极。根据一个实施方案，一种设备与远程电路一起使用。所述设备具有用于接收输入电压的第一输入端、用于接收电源电压的第二输入端以及用于接收输入时钟的第三输入端，所述输入时钟具有对应于所述电源电压的高状态和对应于所述电源电压的返回的低状态。所述设备包括第一移位电路，所述第一移位电路耦接至所述第一输入端和所述第三输入端，并且被配置为输出第一输出时钟，所述第一输出时钟具有对应于所述输入电压的低状态。所述设备还包括第二移位电路，所述第二移位电路耦接至所述第一输入端和所述第一移位电路，并且被配置为输出第二输出时钟，所述第二输出时钟具有对应于所述输入电压的高状态。

Description

电容性耦接输入转移栅极
技术领域
本公开整体涉及电子器件，更具体地讲，涉及运算放大器(例如，高压精密放大器)和用于将信号的参考电平移位以驱动输入转移栅极的电平移位器。
背景技术
精密运算放大器可用于执行信号调节(例如，针对模拟传感器)。就这一点而言，放大器可执行低压放大和/或带通滤波。另外，精密运算放大器可用于执行高侧或低侧电流感测(例如，用于电源管理)。就这一点而言，放大器可被包括作为反馈回路的一部分。
在理想的运算放大器中，将差分输入信号放大以使得当输入信号为0V时，输出为0V。然而，在实际装置中，0伏输出可能是补偿内部电压或电流偏移(失配)的非零差分输入信号引起的。非零差分输入被称为输入偏移电压。用于减小输入偏移电压的架构包括使用斩波放大器架构、自动调零架构，或斩波放大器和自动调零架构的不同组合。
发明内容
根据本申请的一方面，提供了一种用于向远程电路提供参考移位时钟信号的设备，该设备具有用于接收输入电压的第一输入端和用于接收输入时钟的第二输入端，输入时钟具有对应于电源电压的高状态和对应于电源电压的返回的低状态，该设备的特征在于：第一移位电路，该第一移位电路耦接至第一输入端和第二输入端并且被配置为输出第一输出时钟，该第一输出时钟具有对应于输入电压的低状态；以及第二移位电路，该第二移位电路耦接至第一输入端和第一移位电路，并且被配置为输出第二输出时钟，该第二输出时钟具有对应于输入电压的高状态。
在一个实施方案中，该设备的特征在于第一移位电路包括；第一电容器，该第一电容器耦接在第二输入端与第一输出时钟的输出节点之间；以及第一二极管，该第一二极管耦接在第一输入端与第一输出时钟的输出节点之间，其中第一二极管的阳极耦接至第一输入端，并且第一二极管的阴极耦接至第一输出时钟的输出节点。
在一个实施方案中，该设备的特征在于还包括刷新电路，该刷新电路被配置为在输入电压发生变化期间对电容器充电或放电。
在一个实施方案中，该设备的特征在于刷新电路还被配置为将电荷从第一输出时钟的输出节点引导至第二输出时钟的输出节点。
在一个实施方案中，该设备的特征在于第二移位电路包括；第二电容器，该第二电容器耦接在第一输出时钟的输出节点与第二输出时钟的输出节点之间；以及第二二极管，该第二二极管耦接在第一输入端与第二输出时钟的输出节点之间，其中第二二极管的阴极耦接至第一输入端，并且第二二极管的阳极耦接至第二输出时钟的输出节点。
在一个实施方案中，该设备的特征在于远程电路至少包括自动调零电路或斩波电路。
根据本申请的另一方面，提供了一种方法，该方法的特征在于：在第一输入端接收输入电压；在第二输入端接收输入时钟，该输入时钟具有对应于电源电压的高状态和对应于电源电压的返回的低状态；在耦接至第一输入端和第二输入端的第一移位电路处输出第一输出时钟，该第一输出时钟具有对应于输入电压的低状态；以及在耦接至第一输入端和第一移位电路的第二移位电路处输出第二输出时钟，该第二输出时钟具有对应于输入电压的高状态。
在一个实施方案中，该方法的特征在于第一输出时钟的频率和第二输出时钟的频率约等于输入时钟的频率。
在一个实施方案中，该方法的特征在于第一输出时钟的上升时间和第二输出时钟的上升时间约等于输入时钟的上升时间。
在一个实施方案中，该方法的特征在于：第一输出时钟具有近似对应于输入电压和电源电压之和的高状态；或第二输出时钟具有近似对应于电源电压与输入电压之差的低状态。
附图说明
通过阅读结合附图进行的以下详细描述将更好地理解本发明，在附图中：
图1为与远程电路一起使用的电路的实施方案的示意图。
图2为与图1的实施方案相关联的时序图的一个例子。
图3为与远程电路一起使用的电路的实施方案的示意图。
图4为与远程电路一起使用的电路的实施方案的示意图。
图5为与远程电路一起使用的电路的实施方案的示意图。
图6为与远程电路一起使用的电路的实施方案的示意图。
图7为与远程电路一起使用的电路的实施方案的示意图。
图8为与远程电路一起使用的电路的实施方案的示意图。
图9为与远程电路一起使用的电路的实施方案的示意图。
图10示出了根据一个实施方案的对装置的控制。
图11为根据一个实施方案的电平移位器和输入转移栅极的功能框图。
图12为与远程电路一起使用的电路的实施方案的示意图。
图13为与图11的实施方案相关联的时序图的一个例子。
图14示出了根据一个实施方案的对斩波架构的控制。
图15示出了根据一个实施方案的对自动调零架构的控制。
具体实施方式
本申请要求2016年1月6日提交的Razvan PUSCASU和Radu H.IACOB发明的名称为“CAPACITIVE COUPLED INPUT TRANSFER GATES”(电容性耦接输入转移栅极)的美国临时申请62/275427的优先权，该临时申请以引用的方式并入本文。
一般来讲，根据本发明的实施方案的精密放大器(例如，高压精密放大器)接收从一个参考电平(例如，接地参考电平)移位到另一个参考电平(例如，用户定义的参考电平)的时钟信号。在将时钟信号移位的过程中，保留电平移位信号的属性(例如，振幅、频率、边缘)以有利于(例如，斩波架构或自动调零架构的)恰当操作。
本公开的各方面涉及将时钟信号(该时钟信号基于电源电压域)移位到不同的域(例如，共模输入电压域)。因此，时钟信号可用于控制远程电路的输入转移栅极。移位的执行应使时钟信号的属性(例如，边缘、频率)没有明显改变。另外，移位的执行应使基于时钟信号生成的控制信号可用于控制不同类型的装置(例如，p沟道晶体管和n沟道晶体管)。
虽然输入转移栅极是由以输入共模电压为参考的控制信号来控制，但输入端所消耗的电流相对较小(例如，nA量级)，主要用于对电平移位器电路的存储元件(例如，电容器)充电/放电。
图1为与远程电路一起使用的电路100的实施方案的示意图。电路100包括移位电路102、104。移位电路102、104接收共模输入电压VHV。移位电路102、104还接收电源电压以为各个操作供电。
电源电压可由为电路供电的电源生成。例如，电源可包括正电压干线VDD和负电压干线VSS(例如，接地)。由电源电压供电的操作包括生成时钟信号clk，该时钟信号由移位电路102接收。时钟信号clk以电源电压为参考。该时钟信号具有A伏的振幅，该值可等于或低于VDD与VSS之间的差值。
继续参考图1，移位电路102包括电容器C1和肖特基二极管DS1。二极管DS1耦接在共模输入电压VHV与电容器C1的端子106之间。更具体地讲，二极管DS1的阳极耦接至VHV，并且该二极管的阴极耦接至端子106。DS1被示为肖特基二极管。然而，应当理解，DS1可使用另一类型的一个或多个二极管来实现。
移位电路104包括电容器C2和耦接在电容器C2的端子108与VHV之间的二极管DS2。更具体地讲，二极管DS2的阳极耦接至端子108，并且二极管DS2的阴极耦接至VHV。DS2被示为肖特基二极管。然而，应当理解，DS2可使用另一类型的一个或多个二极管来实现。
移位电路102接收clk并且生成输出HVCLK1。移位电路104接收HVCLK1并且生成输出HVCLK2。输出HVCLK1和HVCLK2可用于控制远程电路的输入转移栅极。如参考图2更详细地阐述，移位电路102在生成HVCLK1的过程中类似于电荷泵那样操作，并且移位电路104在生成HVCLK2的过程中类似于反向电荷泵那样操作。
图2为与图1的实施方案相关联的时序图的一个例子。该时序图示出了一个例子，其中VHV等于30V并且clk(A)的振幅为2.5V。然而，应当理解，VHV和/或A可具有不同的值。
参考图1和图2，当clk为低电平(例如，逻辑0)时，DS1是正向偏置和导电的。忽略DS1两端的电压降，节点106上的电压等于VHV(例如，30V)。该电压对C1充电以使得VHV被施加在C1两端。HVCLK1输出(其对应于节点106上的电压)处于VHV电位(例如，逻辑低)。
节点106上的电压也对C2充电。因此，节点108上的电压等于(VHV-A)伏(例如，27.5V)。HVCLK2输出(其对应于节点108上的电压)处于(VHV-A)伏的电压(例如，逻辑低)。由于二极管DS2反向偏置，因此DS2不导电。
在其上升边缘上，clk增大A伏，导致节点106上的电压从VHV增大到(VHV+A)伏(例如，32.5V)。因此，HVCLK1处于(VHV+A)伏的电压(例如，逻辑高)。如先前所述，C2两端的电压降为A伏。因此，节点108上的电压从(VHV-A)伏增大到VHV伏(例如，30V或逻辑高)。
节点106上的电压的增大(增大到(VHV+A)伏)导致DS1变成反向偏置。因此，DS1变成非导电性。同时，节点108上的电压的增大(增大到VHV伏)导致DS2变成正向偏置，直到存储在C2上的额外电荷放电至VHV电源干线。
当clk为高电平(例如，逻辑1)时，节点106上的电压由于存储在C1和C2上的电荷而保持为(VHV+A)伏(例如，32.5V)。因此，HVCLK1仍处于逻辑高状态。忽略DS2两端的电压降，节点108上的电位仍处于VHV伏。因此，HVCLK2仍处于逻辑高状态。
在其下降边缘上，clk降低A伏，导致节点106上的电压从(VHV+A)伏(例如，32.5V)降低到VHV伏。因此，HVCLK1返回到逻辑低状态(30V)。如先前所述，C2两端的电压降为A伏。因此，节点108上的电压从VHV伏降低到(VHV-A)伏，并且HVCLK2返回到逻辑低状态(27.5V)。
如图2所示，HVCLK1和HVCLK2与clk同相。HVCLK1和HVCLK2的频率等于clk的频率。例如，所有三个时钟信号的频率均可等于1MHz。还如图2所示，clk的时钟边缘保留在所生成的时钟信号HVCLK1和HVCLK2的时钟边缘中。因此，clk的上升时间等于HVCLK1和HVCLK2的上升时间。类似地，clk的下降时间等于HVCLK1和HVCLK2的下降时间。
因此，在生成HVCLK1和HVCLK2的过程中，以负电压干线VSS(例如，GND)为参考的时钟信号clk被有效地移位到一个不同的参考电平(例如，VHV)。因此，HVCLK1和HVCLK2以该另一个参考电平为参考。
如图2所示，HVCLK1和HVCLK2的振幅可等于clk的振幅(例如，A伏，或VDD与VSS之间的差值)。然而，应当理解，HVCLK1和/或HVCLK2可被生成为振幅比clk的振幅更大或更小。例如，HVCLK1和HVCLK2的振幅可通过适当地配置电容C1和C2来限定，还考虑这些信号必须驱动的负载电容。因此，HVCLK1和HVCLK2的各自振幅可由用户选择性地设置，以满足特定驱动要求(例如，与控制电荷注入现象有关的要求)。
在图2所示的例子中，HVCLK1具有对应于VHV的低状态，并且具有对应于VHV和clk(A)振幅(其等于电源电压)之和的高状态。HVCLK2具有对应于VHV与A之差的低状态，并且具有对应于VHV的高状态。
根据图2的例子，HVCLK1的低状态对应于30V，并且HVCLK1的高状态对应于32.5V。而且，HVCLK2的低状态对应于27.5V，并且HVCLK2的高状态对应于30V。根据另一个例子，HVCLK1/HVCLK2的高状态/低状态可具有不同值。例如，如果电源电压等于5V，那么HVCLK1的高状态可对应于35V，并且HVCLK2的低状态可对应于25V。
所指出的HVCLK1与HVCLK2之差可用于控制具有不同操作特性的装置。例如，如下文更详细地描述，HVCLK1和HVCLK2可用于控制远程装置的输入转移栅极(例如，晶体管)。分别由HVCLK1和HVCLK2控制的晶体管可具有不同类型。例如，HVCLK1可用于控制一个或多个n沟道MOSFET晶体管，并且HVCLK2可用于控制一个或多个p沟道MOSFET晶体管。该特征将在下文(例如，参考图11)更详细地描述。
HVCLK1和HVCLK2的生成容易受到共模电压(VHV)干线上的噪声的影响。例如，如先前所述，HVCLK1和HVCLK2以VHV为参考而被生成。在VHV干线上可能会出现瞬变，使得例如VHV可从30V(例如，瞬间地)上升到40V，或从40V(例如，瞬间地)下降到25V。这种瞬变行为可能会给HVCLK1和HVCLK2的生成带来不利影响。例如，这种瞬变行为可能会给HVCLK1和HVCLK2跟随VHV的程度带来不利影响。本公开的各方面涉及基于VHV的现有电平来刷新HVCLK1和HVCLK2，使得这些输出信号更密切地跟随VHV。这种刷新可以周期性地执行(例如，clk的每个周期执行一次)。因此，可通过更可靠的方式来控制远程装置的输入转移栅极。
图3为与远程电路一起使用的电路300的实施方案的示意图。参考图3，移位电路302包括电容器C1和二极管DS3。移位电路302采用与先前参考图1的移位电路102所述类似的方式进行操作。而且，包括电容器C2和二极管DS3的移位电路304采用与先前参考图1的移位电路104所述类似的方式进行操作。
电路300还包括移位电路306和308。移位电路306的操作模仿移位电路302的操作，并且移位电路308的操作模仿移位电路304的操作。移位电路306生成由移位电路302生成的HVCLK1信号的逆信号。换言之，移位电路306生成类似地，移位电路308生成由移位电路304生成的HVCLK2信号的逆信号。换言之，移位电路306生成
电路300还包括刷新电路310、312。刷新电路310的MN1由输入信号进行控制。刷新电路312的MN2由输入信号clk进行控制。
MP1和MN1将聚积在C1的正端子(在图3中示为C1的上部端子)上的额外电荷引导到地。如先前所述，HVCLK1的低状态对应于VHV。当VHV的值变化时，例如当VHV从30V降到20V时，HVCLK1的低状态应当跟随VHV的电平。如果聚积在C1上的电荷的至少一部分被放电，那么HVCLK1更密切地跟随VHV。当MP1和MN1二者均接通时，这些电荷可被引导到受控DC路径，例如，从C1的正端子引导到地。这用于将HVCLK1刷新到VHV的现有电平。
以类似方式，当刷新电路312的MP2和MN2二者均接通时，聚积在C4上的额外电荷的至少一部分可被引导到地。
如先前所述，MN1和MN2分别由信号和clk进行控制。这样，HVCLK1和HVCLK2的刷新周期性地执行(例如，clk的每个周期执行一次)。
另选地，HVCLK1和HVCLK2的刷新可根据不同于clk的周期性输入信号来执行。例如，如图3所示(虚线所示)，MN1和MN2可分别由和clk_s进行控制。
根据一个实施方案，clk_s(或clk_s的逆信号)为clk(或clk的逆信号)的时间延迟版本。当MN1由clk_s进行控制时，与MN1由进行控制的情况相比，MN1在较迟的时间接通。
当采用所述方式生成HVCLK1信号和HVCLK2信号时，所生成的输出变得更不易受到共模电压(例如，VHV)的噪声的影响。例如，如先前所述，所生成的时钟以VHV为参考。在发生快速瞬变时，输出HVCLK1和HVCLK2跟随VHV被生成。例如，当VHV从30V上升到40V时，HVCLK1开始在40V电平与42.5V电平之间循环。在这种情况下，HVCLK2开始在37.5V与40V之间循环。
又如，当VHV从40V降到15V时，HVCLK1开始在15V电平与17.5V电平之间转变，并且HVCLK2开始在12.5V电平与15V电平之间转变。再次地，HVCLK1和HVCLK2跟随VHV被生成。这样，仍可使用HVCLK1和HVCLK2来可靠地控制输入转移栅极，即使在VHV干线上发生瞬变行为。
图4为与远程电路一起使用的电路400的实施方案的示意图。类似于电路300的操作，电路400的操作还涉及使用受控DC路径来刷新HVCLK1和HVCLK2的生成。例如，参考图4，聚积在C1上的电荷的至少一部分可经由晶体管MP1和MN1对地放电。而且，聚积在C4上的电荷的至少一部分可经由晶体管MP2和MN2对地放电。
不同于电路300的操作，晶体管MN1和MN2不是由输入时钟信号进行控制。相反，如图4所示，晶体管MN1是由生成的信号进行控制。晶体管MN2是由生成的信号HVCLK1进行控制。根据一个具体实施方案，特别小心防止电路操作损坏MN1和MN2的栅极。
图5为与远程电路一起使用的电路500的实施方案的示意图。类似于电路300和400，电路500生成输出HVCLK1、HVCLK2和类似于电路400的操作，晶体管MN1是由生成的信号进行控制。晶体管MN2是由生成的信号HVCLK1进行控制。
不同于电路300和400的操作，电路500的操作涉及通过内部节点刷新HVCLK1和HVCLK2的生成。例如，参考图5，MN1的源极端子耦接至内部节点502，该内部节点耦接至HVCLK2输出端。如先前参考图2所述，HVCLK2的瞬时值始终低于HVCLK1的瞬时值。因此，聚积在C1上的额外电荷的至少一部分可经由晶体管MP1和MN1通过DS1对VHV干线放电。类似地，聚积在C4上的额外电荷的至少一部分可经由晶体管MP2和MN2通过DS2对VHV干线放电。
由于电路500的操作并不涉及将电荷引导到地面节点，因此电路500可参考任意电位以“浮动”方式操作。
图6为与远程电路一起使用的电路600的实施方案的示意图。电路600的配置类似于图5的电路500的配置。例如，类似于电路600，聚积在电容器的正端子(例如，图6中C1的上部端子、C4的上部端子)上的电荷可对内部节点(例如，节点602、604)放电。
在电路600中，MN1的栅极端子和源极端子通过齐纳二极管DZ1彼此耦接。齐纳二极管DZ1可防止VHV发生大的变化(例如，数十伏量级的变化)。如果MN1和MN2为低压装置，那么这种保护可能是有益的。应当理解，可使用其他类型的二极管实现对MN1和MN2的保护。
类似地，MN2的栅极端子和源极端子通过齐纳二极管DZ2彼此耦接。应当理解，可使用其他类型的二极管实现对MN2和MN1的保护。
图7为与远程电路一起使用的电路700的实施方案的示意图。电路700的配置类似于图5的电路500的配置。例如，与电路500类似，聚积在电容器(例如，C1、C4)上的额外电荷的至少一部分可对内部节点放电。
然而，如图7所示，MN1的源极端子耦接至内部节点704，该内部节点耦接至输出端。因此，聚积在C1上的额外电荷的至少一部分可经由晶体管MP1和MN1通过DS2对VHV放电。类似地，聚积在C4上的额外电荷的至少一部分可经由晶体管MP2和MN2通过DS1对VHV放电。
图8为与远程电路一起使用的电路800的实施方案的示意图。电路800的操作涉及通过受控DC路径和内部节点刷新HVCLK1和HVCLK2的生成。MN2的源极接地。因此，当晶体管MN2和MP2接通时，聚积在C1上的额外电荷的至少一部分可对地放电。在该实施方案中，刷新是通过内部节点和到GND的受控DC路径二者实现的。
如图8所示，电路800与图3的电路300的类似之处在于，图8的MN2和MN1分别由信号和clk控制。另选地，如虚线所示，MN2和MN1可分别由和clk_s控制。根据一个实施方案，(或clk_s的逆信号)为clk(或clk的逆信号)的时间延迟版本。
图9为与远程电路一起使用的电路900的实施方案的示意图。电路900被配置为生成以正共模输入电压作为参考的输出。由于电路900可以浮动方式进行操作，因此该电路也被配置为生成以负共模输入电压作为参考的输出。
如图9所示，C1耦接在clk输入端与HVCLK1输出端之间，并且C4耦接在输入端与输出端之间。另选地，还如图9所示(虚线所示)，C1可耦接在clk输入端与HVCLK2输出端之间，并且C4可耦接在输入端与输出端之间。
如先前参考图1和图2所述，生成的信号HVCLK1和HVCLK2可用于控制远程装置的各自的输入转移栅极(例如，晶体管)。这将参考图10进行更详细的描述。
图10示出了根据一个实施方案的对晶体管的控制。参考图10，时钟信号HVCLK1和HVCLK2用于分别控制晶体管MN1和MP1的切换。晶体管MN1和MP1为两种不同的类型。MN1和MP1为隔离的装置。HVCLK1被输入到MN1晶体管的栅极。HVCLK2被输入到MP1晶体管的栅极。MN1为n沟道MOSFET晶体管，并且MP1为p沟道MOSFET晶体管。
当HVCLK1呈逻辑高状态时，MN1接通(具有导电性)。在这种情况下，MN1栅极处的电位高于MN1源极处的电位(其不能高于MN1漏极处的电压(VHV))。当HVCLK1呈逻辑低状态时，MN1栅极处的电位不会高于MN1源极处的电位。因此，MN1断开。
当HVCLK2呈逻辑低状态时，MP1接通(具有导电性)。MP1栅极处的电位低于MP1源极处的电位(例如，VHV)。当HVCLK2呈逻辑高状态时，MP1栅极处的电位等于MP1源极处的电位。因此，MN1断开。
图11为根据一个实施方案的电平移位器1100和输入转移栅极1102的功能框图。电平移位器1100接收VHV、clk和并生成四个输出：HVCLK1、HVCLK2、和电平移位器1100可使用先前参考各个实施方案所述的电路来实现。例如，电平移位器1100可分别使用图3、图4、图5、图6、图7、图8、图9的电路300、400、500、600、700、800、900中的任一者来实现。
输入转移栅极1102包括MP1和MN1。MP1由电平移位器1100所生成的输出控制。MN1由电平移位器1100所生成的输出HVCLK1控制。输入转移栅极1102控制VHV到负载1104的转移。
继续参考图11，MP1和/或MN1可接收衬底偏置，这有利于缩短切换时间并且降低电流消耗。例如，MP1可接收衬底偏置BP。另选地(或除此之外)，MN1可接收衬底偏置BN。
图12为与远程电路一起使用的电路1200的实施方案的示意图。电路1200可用于实现图11的电平位移器1100。
电路1200与先前参考图5所述的电路500类似。与电路500相比，电路1200另外还包括HVCLK2输出端与输出端之间串联连接的二极管DSN1和DSN2。DSN1和DSN2的阳极处的电压为图11的MN1提供衬底偏置BN。另外，电路1200另外还包括HVCLK2输出端与输出端之间串联连接的二极管DSP1和DSP2。DSP1和DSP2的阳极处的电压为图11的MP1提供衬底偏置BP。如图12所示，二极管DSN1、DSN2、DSP1、DSP2为肖特基二极管。然而，应当理解，二极管DSN1、DSN2、DSP1、DSP2中的任一者可为另一种类型的二极管。
图13为与图11的实施方案相关联的时序图的一个例子。参考图13，随着电压的变化(例如，从-40V至40V范围内的不同电压)，信号和跟随VHV干线供应的电压。
图14示出了根据一个实施方案的对斩波架构的控制。通过耦接MP1和MN1、耦接MP2和MN2、耦接MP3和MN3以及耦接MP4和MN4形成输入转移栅极。这些输入转移栅极由电平移位器所生成的输出HVCLK1、HVCLK2、控制，如先前参考各个实施方案所述。为了简单起见，在图14中未明确示出刷新电路(例如，与图3的电路310、312类似的电路)。然而，应当理解，图14的电平移位器可包括这种刷新电路。
图15示出了根据一个实施方案的对自动调零架构的控制。通过耦接MP1和MN1以及耦接MP2和MN2形成输入转移栅极。这些输入转移栅极由电平移位器所生成的输出HVCLK1、HVCLK2、控制，如先前参考各个实施方案所述。为了简单起见，在图15中未明确示出刷新电路(例如，与图3的电路310、312类似的电路)。然而，应当理解，图15的电平移位器可包括这种刷新电路。
根据一个实施方案，一种设备与远程电路一起使用。所述设备具有用于接收输入电压的第一输入端、用于接收电源电压的第二输入端以及用于接收输入时钟的第三输入端，所述输入时钟具有对应于所述电源电压的高状态和对应于所述电源电压的返回的低状态。所述设备包括第一移位电路，所述第一移位电路耦接至所述第一输入端和所述第三输入端，并且被配置为输出第一输出时钟，所述第一输出时钟具有对应于所述输入电压的低状态。所述设备还包括第二移位电路，所述第二移位电路耦接至所述第一输入端和所述第一移位电路，并且被配置为输出第二输出时钟，所述第二输出时钟具有对应于所述输入电压的高状态。
根据另一个实施方案，所述电源电压的量值小于所述输入电压的量值。根据另一个实施方案，所述第一移位电路包括电容器和耦接在所述第一输入端与所述电容器的端子之间的二极管。根据又一个实施方案，所述二极管的阳极耦接至所述第一输入端，并且所述二极管的阴极耦接至所述电容器的端子。根据又一个实施方案，所述二极管为肖特基二极管。
根据又一个实施方案，所述设备还包括刷新电路，所述刷新电路被配置为在所述输入电压发生变化期间对所述电容器充电或放电。所述刷新电路还可被配置为将电荷从所述电容器的端子引导至所述电源电压的返回。所述刷新电路还可被配置为将电荷从所述电容器的端子引导至所述第二移位电路的输出端。
根据又一个实施方案，所述第二移位电路包括电容器和耦接在所述第一输入端与所述电容器的端子之间的二极管。根据又一个实施方案，所述二极管的阳极耦接至所述电容器的第一端子，并且所述二极管的阴极耦接至所述第一输入端。根据又一个实施方案，所述二极管为肖特基二极管。
根据又一个实施方案，所述第一输出时钟的频率和所述第二输出时钟的频率约等于所述输入时钟的频率。根据又一个实施方案，所述第一输出时钟的上升时间和所述第二输出时钟的上升时间约等于所述输入时钟的上升时间。根据又一个实施方案，所述第一输出时钟具有近似对应于所述输入电压与所述电源电压之和的高状态。根据又一个实施方案，所述第二输出时钟具有近似对应于所述电源电压与所述输入电压之差的低状态。根据又一个实施方案，所述远程电路至少包括自动调零电路或斩波电路。
根据一个实施方案，一种方法包括：在第一输入端接收输入电压；在第二输入端接收电源电压；在第三输入端接收输入时钟，所述输入时钟具有对应于所述电源电压的高状态和对应于所述电源电压的返回的低状态；在耦接至所述第一输入端和所述第三输入端的第一移位电路处输出第一输出时钟，所述第一输出时钟具有对应于所述输入电压的低状态；以及在耦接至所述第一输入端和所述第一移位电路的第二移位电路处输出第二输出时钟，所述第二输出时钟具有对应于所述输入电压的高状态。
根据另一个实施方案，所述电源电压的量值小于所述输入电压的量值。根据另一个实施方案，所述第一输出时钟的频率和所述第二输出时钟的频率约等于所述输入时钟的频率。根据另一个实施方案，所述第一输出时钟的上升时间和所述第二输出时钟的上升时间约等于所述输入时钟的上升时间。根据另一个实施方案，至少：所述第一输出时钟具有近似对应于所述输入电压与所述电源电压之和的高状态；或者所述第二输出时钟具有近似对应于所述电源电压与所述输入电压之差的低状态。
远程电路(例如，自动调零电路、斩波电路)接收对应于共模输入电压的差分输入。所述远程电路还从电平移位电路接收控制信号。所述控制信号用于控制所述远程电路的输入转移栅极。所述输入转移栅极继而控制所述差分输入的转移。
根据各个实施方案，所述控制信号以所述共模输入电压作为参考，所述共模输入电压的量值显著大于电源电压的量值，以用于向所述电平移位器电路提供电力。例如，所述电源电压可为5V，并且所述共模输入电压可为大约±30V。输入至所述电平移位器电路的时钟信号以所述电源电压作为参考。
尽管本文已公开了具体实施方案，但本发明并不意在局限于所公开的实施方案。本领域的技术人员将认识到，可在不脱离本发明的精神的情况下做出修改和变型。本发明意在涵盖落在随附权利要求书的范围内的所有此类修改和变型。

Claims (10)

1.一种用于与远程电路一起使用的设备，所述设备具有用于接收输入电压的第一输入端、用于接收输入时钟的第二输入端，所述输入时钟具有对应于电源电压的高状态和对应于所述电源电压的返回的低状态，所述设备的特征在于：
第一移位电路，所述第一移位电路耦接至所述第一输入端和所述第二输入端，并且被配置为输出第一输出时钟，所述第一输出时钟具有对应于所述输入电压的低状态；以及
第二移位电路，所述第二移位电路耦接至所述第一输入端和所述第一移位电路，并且被配置为输出第二输出时钟，所述第二输出时钟具有对应于所述输入电压的高状态。
2.根据权利要求1所述的设备，其特征在于所述第一移位电路包括：
第一电容器，所述第一电容器耦接在所述第二输入端与用于所述第一输出时钟的输出节点之间；以及
第一二极管，所述第一二极管耦接在所述第一输入端与用于所述第一输出时钟的所述输出节点之间，
其中所述第一二极管的阳极耦接至所述第一输入端，并且所述第一二极管的阴极耦接至用于所述第一输出时钟的所述输出节点。
3.根据权利要求2所述的设备，其特征在于还包括刷新电路，所述刷新电路被配置为在所述输入电压发生变化期间对所述电容器充电或放电。
4.根据权利要求3所述的设备，其特征在于所述刷新电路还被配置为将电荷从所述第一输出时钟的所述输出节点引导至用于所述第二输出时钟的输出节点。
5.根据权利要求2所述的设备，其特征在于所述第二移位电路包括：
第二电容器，所述第二电容器耦接在用于所述第一输出时钟的所述输出节点与用于所述第二输出时钟的输出节点之间；以及
第二二极管，所述第二二极管耦接在所述第一输入端与用于所述第二输出时钟的输出节点之间，
其中所述第二二极管的阴极耦接至所述第一输入端，并且所述第二二极管的阳极耦接至用于所述第二输出时钟的所述输出节点。
6.根据权利要求1所述的设备，其特征在于所述远程电路至少包括自动调零电路或斩波电路。
7.一种方法，其特征在于：
在第一输入端处接收输入电压；
在第二输入端处接收输入时钟，所述输入时钟具有对应于电源电压的高状态和对应于所述电源电压的返回的低状态；
在耦接至所述第一输入端和所述第二输入端的第一移位电路处输出第一输出时钟，所述第一输出时钟具有对应于所述输入电压的低状态；以及
在耦接至所述第一输入端和所述第一移位电路的第二移位电路处输出第二输出时钟，所述第二输出时钟具有对应于所述输入电压的高状态。
8.根据权利要求7所述的方法，其特征在于所述第一输出时钟的频率和所述第二输出时钟的频率约等于所述输入时钟的频率。
9.根据权利要求7所述的方法，其特征在于所述第一输出时钟的上升时间和所述第二输出时钟的上升时间约等于所述输入时钟的上升时间。
10.根据权利要求7所述的方法，其特征在于：
所述第一输出时钟具有近似对应于所述输入电压与所述电源电压之和的高状态；或
所述第二输出时钟具有近似对应于所述电源电压与所述输入电压之差的低状态。
CN201710006428.0A 2016-01-06 2017-01-05 电容性耦接输入转移栅极 Active CN106953517B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662275427P 2016-01-06 2016-01-06
US62/275,427 2016-01-06
US15/148,172 US9584011B1 (en) 2016-01-06 2016-05-06 Capacitive coupled input transfer gates
US15/148,172 2016-05-06

Publications (2)

Publication Number Publication Date
CN106953517A true CN106953517A (zh) 2017-07-14
CN106953517B CN106953517B (zh) 2020-10-02

Family

ID=58056614

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710006428.0A Active CN106953517B (zh) 2016-01-06 2017-01-05 电容性耦接输入转移栅极

Country Status (3)

Country Link
US (1) US9584011B1 (zh)
CN (1) CN106953517B (zh)
TW (1) TWI722086B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10411664B2 (en) 2017-12-29 2019-09-10 Semiconductor Components Industries, Llc Chopper-stabilized amplifier with analog-driven level shifter
CN118316402A (zh) * 2024-06-06 2024-07-09 厦门元顺微电子技术有限公司 一种具有正负共模输入范围的高边电流检测放大器

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1497826A (zh) * 2002-10-16 2004-05-19 日本电气株式会社 包括允许低击穿电压的电平移位电路的简单升压装置
JP2006050868A (ja) * 2004-08-09 2006-02-16 Sanyo Electric Co Ltd チャージポンプ回路
CN101212179A (zh) * 2006-12-25 2008-07-02 普诚科技股份有限公司 升压电路与电压电平移位器
CN101859159A (zh) * 2009-04-09 2010-10-13 联发科技股份有限公司 参考缓冲电路
CN202840947U (zh) * 2012-07-05 2013-03-27 意法半导体研发（上海）有限公司 稳压电荷泵电路
CN203554284U (zh) * 2013-09-22 2014-04-16 江苏芯创意电子科技有限公司 升压式电荷泵
CN103917936A (zh) * 2011-11-04 2014-07-09 德州仪器公司 主-从低噪声电荷泵电路及方法
CN104348477A (zh) * 2014-11-11 2015-02-11 友达光电股份有限公司 一种低功耗的电平移位电路
CN104901532A (zh) * 2014-03-07 2015-09-09 恩智浦有限公司 电荷泵电路
CN106059291A (zh) * 2015-04-01 2016-10-26 英飞凌科技奥地利有限公司 开关电压调节器输入电压和电流感测

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4999761A (en) * 1985-10-01 1991-03-12 Maxim Integrated Products Integrated dual charge pump power supply and RS-232 transmitter/receiver
US4812961A (en) * 1987-05-15 1989-03-14 Linear Technology, Inc. Charge pump circuitry having low saturation voltage and current-limited switch
FR2797115B1 (fr) * 1999-07-30 2001-10-12 St Microelectronics Sa Convertisseur alternatif-continu non-isole
KR20080036607A (ko) * 2005-12-08 2008-04-28 로무 가부시키가이샤 차지 펌프 회로, ｌｃｄ 드라이버 ｉｃ, 및 전자 기기
US9143092B2 (en) 2011-12-14 2015-09-22 Maxim Integrated Products, Inc. Fully capacitive coupled input choppers

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1497826A (zh) * 2002-10-16 2004-05-19 日本电气株式会社 包括允许低击穿电压的电平移位电路的简单升压装置
JP2006050868A (ja) * 2004-08-09 2006-02-16 Sanyo Electric Co Ltd チャージポンプ回路
CN101212179A (zh) * 2006-12-25 2008-07-02 普诚科技股份有限公司 升压电路与电压电平移位器
CN101859159A (zh) * 2009-04-09 2010-10-13 联发科技股份有限公司 参考缓冲电路
CN103917936A (zh) * 2011-11-04 2014-07-09 德州仪器公司 主-从低噪声电荷泵电路及方法
CN202840947U (zh) * 2012-07-05 2013-03-27 意法半导体研发（上海）有限公司 稳压电荷泵电路
CN203554284U (zh) * 2013-09-22 2014-04-16 江苏芯创意电子科技有限公司 升压式电荷泵
CN104901532A (zh) * 2014-03-07 2015-09-09 恩智浦有限公司 电荷泵电路
CN104348477A (zh) * 2014-11-11 2015-02-11 友达光电股份有限公司 一种低功耗的电平移位电路
CN106059291A (zh) * 2015-04-01 2016-10-26 英飞凌科技奥地利有限公司 开关电压调节器输入电压和电流感测

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10411664B2 (en) 2017-12-29 2019-09-10 Semiconductor Components Industries, Llc Chopper-stabilized amplifier with analog-driven level shifter
CN118316402A (zh) * 2024-06-06 2024-07-09 厦门元顺微电子技术有限公司 一种具有正负共模输入范围的高边电流检测放大器

Also Published As

Publication number Publication date
CN106953517B (zh) 2020-10-02
TW201801459A (zh) 2018-01-01
TWI722086B (zh) 2021-03-21
US9584011B1 (en) 2017-02-28

Similar Documents

Publication Publication Date Title
CN101795129B (zh) 上电复位电路
JPH0774616A (ja) 信号電圧レベル変換回路及び出力バッファ回路
CN103780242B (zh) 驱动电路
CN106921284B (zh) 一种mosfet浮动驱动电路
WO2001006611A2 (en) Dual-level voltage shifters for low leakage power
CN104167922A (zh) 具有反冲保护的电压调节器
US9787176B2 (en) Charge pump
CN101505094B (zh) 一种便携式设备的电源模块
CN104022647A (zh) 一种电源自切换的稳压电路
JPH06217527A (ja) 高効率ｎチャネルチャージポンプ
US6686729B1 (en) DC/DC switching regulator having reduced switching loss
CN111106822B (zh) 一种电源上电模块
CN106953517A (zh) 电容性耦接输入转移栅极
CN103117740B (zh) 低功耗电平位移电路
CN102624222B (zh) 电荷泵及电荷泵***
CN207069578U (zh) 一种电源反向保护电路
CN111294042B (zh) 电平移位电路
CN106330172B (zh) 高电压阈值器件的传输门及其后续下拉电路结构
CN107306082A (zh) 电荷泵电路
CN105049021B (zh) 高可靠性负压电荷泵电路与集成电路
US9467122B2 (en) Switching scheme to extend maximum input voltage range of a DC-to-DC voltage converter
CN107317578A (zh) 电压准位移位电路
CN102064680B (zh) 应用于多电源片上***的混合型锁存器
CN107039964A (zh) 一种电源反向保护电路
CN106026638B (zh) 多模式开关电容电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant