CN106817841A - 软硬结合线路板及其制作方法 - Google Patents

软硬结合线路板及其制作方法 Download PDF

Info

Publication number
CN106817841A
CN106817841A CN201610654899.8A CN201610654899A CN106817841A CN 106817841 A CN106817841 A CN 106817841A CN 201610654899 A CN201610654899 A CN 201610654899A CN 106817841 A CN106817841 A CN 106817841A
Authority
CN
China
Prior art keywords
flexible
layer
base material
combined circuit
hard combined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610654899.8A
Other languages
English (en)
Other versions
CN106817841B (zh
Inventor
刘逸群
黄秋佩
洪培豪
沈建成
李远智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Uniflex Technology Jiangsu Ltd
Original Assignee
Uniflex Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Uniflex Technology Inc filed Critical Uniflex Technology Inc
Publication of CN106817841A publication Critical patent/CN106817841A/zh
Application granted granted Critical
Publication of CN106817841B publication Critical patent/CN106817841B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/148—Arrangements of two or more hingeably connected rigid printed circuit boards, i.e. connected by flexible means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/0278—Rigid circuit boards or rigid supports of circuit boards locally made bendable, e.g. by removal or replacement of material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/058—Direct connection between two or more FPCs or between flexible parts of rigid PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09127—PCB or component having an integral separable or breakable part
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09545—Plated through-holes or blind vias without lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供一种软硬结合线路板及其制作方法，其软硬结合线路板包括柔性线路板、多个图案化感光显影基材及多个图案化线路层。柔性线路板包括多个暴露区、上表面以及相对上表面的下表面。暴露区分别位于上表面及下表面。图案化感光显影基材分别设置于柔性基板的上表面及下表面。各图案化感光显影基材包括开口。开口分别暴露暴露区，且各图案化感光显影基材的材料包括光敏感材料。图案化线路层分别设置于图案化感光显影基材上，并分别暴露此暴露区。一种软硬结合线路板的制作方法亦被提出。本发明可避免工艺所产生的废屑对柔性线路板所造成伤害，同时有效提升软硬结合线路板的工艺效率以及工艺良率。

Description

软硬结合线路板及其制作方法
技术领域
本发明涉及一种线路板及其制作方法，尤其涉及一种软硬结合线路板及其制作方法。
背景技术
就介电层的软硬性质不同，线路板包括硬性线路板(简称硬板)、软性线路板(简称软板)及软硬结合线路板(简称软硬板)。一般而言，软硬板是由软性线路板以及硬性线路板所组合而成的印刷线路板，其兼具有软性线路板的柔性以及硬性线路板的强度。在电子产品的内部空间急剧压缩的情况下，由于软硬板提供了零件连接与组装空间的最大弹性，所以电子产品经常采用软硬板作为其零件载具。
在制作方法上，软硬板是先以具有线路的软板为核心层，再通过机械捞型(routing)的方式于硬板上形成开槽，之后再将上下两硬板与软板压合在一起，以使硬板的开槽暴露软板的外露区而形成软硬复合板。然而，机械捞型的方式不仅生产效率较低且成本也高，甚者，在通过机械捞型的方式形成开槽的工艺中会形成废屑，这些废屑在之后硬板与软板压合时会对软板造成伤害。再者，在压合软硬板的过程中，硬板的半固化胶片易因受压而变形，导致部分胶材溢入开槽之中而覆盖住软板的外露区。如此，由于外露区的面积被溢胶覆盖而缩小，因而使软板的可挠性明显下降。此外，在压合过程中，覆盖于外露区的胶材不易被清除，且容易产生溢胶的问题。并且，将软板及硬板压合的过程也容易产生对位误差，因而影响后续工艺的良率。
发明内容
本发明提供一种软硬结合线路板及其制作方法，其可有效提升软硬结合线路板的工艺效率以及工艺良率。
本发明的软硬结合线路板包括柔性线路板、多个图案化感光显影基材及多个图案化线路层。柔性线路板包括多个暴露区、上表面以及相对上表面的下表面。暴露区分别位于上表面及下表面。图案化感光显影基材分别设置于柔性基板的上表面及下表面。各图案化感光显影基材包括开口。开口分别暴露暴露区，且各图案化感光显影基材的材料包括光敏感材料。图案化线路层分别设置于图案化感光显影基材上，并分别暴露此暴露区。
本发明的软硬结合线路板的制作方法包括下列步骤。首先，提供柔性线路板，其包括多个暴露区、上表面以及相对上表面的下表面。暴露区分别位于上表面及下表面。各设置叠构层于柔性基板的上表面及下表面，其中各叠构层包括感光显影(photo-imageable)基材以及金属层。各感光显影基材位于柔性基板与对应的金属层之间，其中各感光显影基材包括光敏感材料。对金属层进行图案化工艺，以形成多个图案化线路层，图案化线路层分别暴露暴露区。对感光显影基材进行曝光显影工艺，以形成多个图案化基材。各图案化基材包括开口，开口分别暴露上述的暴露区。
在本发明的一实施例中，上述的柔性线路板包括柔性基材以及图案化金属层。图案化金属层设置于柔性基材的相对两表面。
在本发明的一实施例中，上述的柔性线路板还包括多个第一导通孔，设置于柔性基材上。第一导通孔电性连接图案化金属层，并电性连接柔性基材的相对两表面。
在本发明的一实施例中，上述的各第一导通孔包括导通贯孔、盲孔或埋孔。
在本发明的一实施例中，上述的图案化感光显影基材还包括多个第二导通孔。第二导通孔电性连接图案化线路层以及图案化金属层。
在本发明的一实施例中，上述的各第二导通孔包括导通贯孔、盲孔或埋孔。
在本发明的一实施例中，上述的柔性线路板还包括保护层，覆盖柔性基板以及图案化金属层。
在本发明的一实施例中，上述的软硬结合线路板还包括多个感光防焊层，分别设置于对应的图案化线路层以及对应的图案化感光显影基材上。各感光防焊层包括防焊层开口，且其内壁与各开口的内壁对齐。
在本发明的一实施例中，上述提供柔性线路板的步骤包括：提供柔性基材。各压合金属箔层于柔性基材的相对两表面。形成多个第一开孔于柔性基材上，且各第一开孔分别连通柔性基材的相对两表面。进行电镀工艺以形成金属镀层。金属镀层覆盖柔性基材的相对两表面及第一开孔的内壁而形成多个第一导通孔。对金属镀层进行蚀刻工艺以形成图案化金属层。
在本发明的一实施例中，上述的图案化工艺包括：各形成图案化干膜层于各金属层上，其中各图案化干膜层暴露部分各金属层。进行蚀刻工艺以移除被图案化干膜层所暴露的部分金属层而形成图案化线路层。
在本发明的一实施例中，上述的曝光显影工艺包括：各形成图案化干膜层于各感光显影基材上，其中各图案化干膜层覆盖各感光显影基材的移除区，且各移除区为各暴露区于各感光显影基材上的正投影区域。进行曝光工艺以对未被各图案化干膜层所覆盖的部分感光显影基材进行曝光。进行显影工艺以移除被图案化干膜层所覆盖的移除区而形成具有开口的图案化基材。
在本发明的一实施例中，上述的曝光显影工艺包括：对各感光显影基材的移除区进行曝光工艺，其中各移除区为各暴露区于各感光显影基材上的正投影区域。进行显影工艺以移除移除区而形成具有开口的图案化基材。
在本发明的一实施例中，上述的软硬结合线路板的制作方法还包括：形成多个感光防焊层，其中感光防焊层覆盖对应的图案化线路层以及对应的感光显影基材。对各感光防焊层及各感光显影基材的移除区进行曝光工艺，其中各移除区为各暴露区于对应的感光显影基材及对应的感光防焊层上的正投影区域。进行显影工艺以移除移除区而形成多个图案化感光防焊层以及图案化基材。
在本发明的一实施例中，上述的感光防焊层包括液态感光(liquid photo-imageable,LPI)防焊层，其暴露暴露区以及至少部分图案化线路层。
在本发明的一实施例中，上述的叠构层的制作方法包括：对各感光显影基材进行开孔曝光显影工艺，以形成多个第二开孔于各感光显影基材上。进行电镀工艺以形成各金属层于各感光显影基材上，且金属层分别覆盖第二开孔的内壁而形成多个第二导通孔。
在本发明的一实施例中，上述的软硬结合线路板的制作方法还包括：形成多个对位孔于叠构层上。对位孔位于叠构层的周缘。
基于上述，本发明的软硬结合线路板及其制作方法是先将感光显影基材覆盖于柔性线路板上，再利用感光显影基材的光敏感特性对感光显影基材的移除区进行曝光显影工艺，以移除此移除区而暴露下方的柔性线路板。如此，即可轻易形成软硬结合线路板的结构，因此，本发明确实可提升软硬结合线路板的工艺效率。并且，本发明可避免已知的工艺所产生的废屑对柔性线路板所造成的伤害，更可避免软硬板压合时所产生的溢胶及难以对位的问题。因此，本发明亦可提升软硬结合线路板的工艺良率。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1K是依照本发明的一实施例的一种软硬结合线路板的制作方法的流程剖面示意图；
图2是依照本发明的另一实施例的一种软硬结合线路板的制作方法的部分流程剖面示意图；
图3A至图3C是依照本发明的另一实施例的一种软硬结合线路板的制作方法的部分流程剖面示意图。
附图标记：
100：软硬结合线路板
110：柔性线路板
112：柔性基材
114：第一导通孔
116：图案化金属层
118：保护层
120：叠构层
122：图案化基材
122a：感光显影基材
124：图案化线路层
124a：金属层
126：第二导通孔
126a：开孔
130、140、160：图案化干膜层
150：感光防焊层
A1：暴露区
OP：开口
R1、R2：移除区
S1：上表面
S2：下表面
具体实施方式
有关本发明的前述及其他技术内容、特点与功效，在以下配合附图的各实施例的详细说明中，将可清楚的呈现。以下实施例中所提到的方向用语，例如：“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向。因此，使用的方向用语是用来说明，而并非用来限制本发明。并且，在下列各实施例中，相同或相似的组件将采用相同或相似的标号。
图1A至图1K是依照本发明的一实施例的一种软硬结合线路板的制作方法的流程剖面示意图。本实施例的软硬结合线路板的制作方法包括下列步骤。首先，请参照图1A至图1E，提供如图1E所示的柔性线路板110，其中，柔性线路板110包括柔性基材112以及图案化金属层116、多个暴露区A1、上表面S1以及相对上表面S1的下表面S2，而上述的多个暴露区A1即分别位于柔性线路板110的上表面S1及下表面S2，图案化金属层116则电性连接柔性基材112的相对两表面。
具体而言，提供柔性线路板110的方法可包括下列步骤。首先，请参照图1A，提供前述的柔性基材112。接着，请参照图1B，可例如各压合金属箔层116a于柔性基材112的相对两表面。之后，请再参照图1C，形成多个第一开孔114a于柔性基材112上，且各第一开孔114a如图1C所示分别连通柔性基材112的相对两表面。之后，请参照图1D，再进行电镀工艺以形成金属镀层116b，此金属镀层116b覆盖柔性基材112的相对两表面及第一开孔114a的内壁。接着，再对此金属镀层116b进行蚀刻工艺，以形成如图1E所示的图案化金属层116以及多个第一导通孔114，其中，图案化金属层116设置于柔性基材112的相对两表面。在本实施例中，第一导通孔114可为导通贯孔(Plating Through Hole,PTH)、盲孔(Blind Via Hole,BVH)或埋孔(Buried Via Hole,BVH)，本发明并不限制第一导通孔114的形式。
并且，本实施例更可于柔性基材112以及图案化金属层116上形成保护层(coverlay,CVL)118，以覆盖图案化金属层116并保护图案化金属层116免于受到氧化或是外界污染的影响。在本实施例中，形成保护层118的方法例如涂布或是干膜贴附。保护层118的材料可包括聚酰亚胺与压克力胶，以使保护层118具有黏性且具有可挠曲性。当然，本实施例仅用以说明，本发明并不限制于保护层118的材料与种类。
请参照图1F至图1H，接着，可各设置如图1H所示叠构层120于柔性基板110的上表面S1及下表面S2，其中，各叠构层120可包括感光显影(photo-imageable)基材122a以及金属层124a。各个感光显影基材122a位于柔性基板110与对应的金属层124a之间，其中，感光显影基材122a包括光敏感材料。在本实施例中，感光显影基材122a可为正光阻或是负光阻，若感光显影基材122a为负光阻，则感光显影基材122a经曝光后会固化而无法溶于显影液中，相反地，若感光显影基材122a为正光阻，则感光显影基材122a经曝光后会产生裂解而极易溶于显影液中。
详细而言，形成如图1H所示的叠构层120的方法可包括下列步骤。首先，各设置如图1F所示感光显影基材122a于柔性基板110的上表面S1及下表面S2，接着，对各个感光显影基材122a进行盲孔曝光显影工艺，以形成如图1G所示的多个第二开孔126a于各感光显影基材122a上。也就是说，本实施例利用感光显影基材122a的正光阻或是负光阻的特性来通过曝光显影形成第二开孔126a。此外，前述的保护层118可具有对应此第二开孔126a的开口，以对应暴露下方的图案化金属层116。接着，对感光显影基材122a进行电镀工艺，以形成如图1H所示的各金属层124a于各感光显影基材122a上，且金属层124a分别覆盖第二开孔126a的内壁而形成多个第二导通孔126。如此，第二导通孔126电性连接金属层124a并与柔性线路板110的图案化金属层116形成电性连接。在本实施例中，第二导通孔126可为导通贯孔(Plating Through Hole,PTH)、盲孔(Blind Via Hole,BVH)或埋孔(Buried Via Hole,BVH)，本发明并不限制第二导通孔126的形式。
接着，对如图1H所示的金属层124a进行图案化工艺，以形成如图1I所示的多个图案化线路层124，并且，图案化线路层124分别暴露上述的暴露区A1。详细而言，上述的图案化工艺可包括下列步骤。首先，各形成图案化干膜层于金属层124a上，其中各图案化干膜层暴露部分的金属层124a。接着，进行蚀刻工艺以移除被图案化干膜层所暴露的部分金属层124a而形成如图1I所示的图案化线路层124。如此，第二导通孔126即可电性连接图案化线路层124与柔性线路板110的图案化金属层116。
接着，可利用感光显影基材122a的光敏感特性对感光显影基材122a进行如图1J所示的曝光显影工艺，以形成如图1K所示的多个图案化基材122，其中，各图案化基材122包括开口OP，且开口OP分别暴露柔性线路板110的暴露区A1。如此，软硬结合线路板100的制作方法即大致完成。
就结构而言，依上述制作方法所形成的软硬结合线路板100包括柔性线路板110、多个图案化感光显影基材122及多个图案化线路层124。柔性线路板110包括多个暴露区A1、上表面S1以及相对上表面S1的下表面S2。暴露区A1分别位于上表面S1及下表面S1。图案化感光显影基材122分别设置于柔性基板110的上表面S1及下表面S2。各图案化感光显影基材122包括开口OP。开口OP分别暴露上述的暴露区A1，且各图案化感光显影基材122的材料包括光敏感材料。图案化线路层124分别设置于图案化感光显影基材122上，并分别暴露此暴露区A1。
详细来说，在本实施例中，前述的感光显影基材122a为负光阻，也就是说，感光显影基材122a经曝光后会固化而无法溶于显影液中。如此，前述的曝光显影工艺可包括下列步骤。首先，如图1J所示的各形成图案化干膜层130于各个感光显影基材122a上，其中，各图案化干膜层130覆盖各感光显影基材122a的移除区R1。在本实施例中，移除区R1为暴露区A1在感光显影基材122a上的正投影区域。之后，再进行例如紫外线的曝光工艺，以对未被图案化干膜层130所覆盖的部分感光显影基材122a进行曝光。也就是说，感光显影基材122a中除了移除区R1以外的区域会受到紫外光的照射而产生质变，使感光显影基材122a中除了移除区R1以外的区域固化而变成无法溶于显影液中。之后，再进行显影工艺，由于移除区R1被图案化干膜层130所覆盖而未受到紫外光照射，故移除区R1会溶于显影工艺中的显影液，因而可移除被图案化干膜层130所覆盖的移除区R1而形成如图1K所示的具有开口OP的图案化基材122。
图2是依照本发明的另一实施例的一种软硬结合线路板的制作方法的部分流程剖面示意图。在此须说明的是，在本实施例中，感光显影基材122a为正光阻，也就是说，感光显影基材122a经曝光后会裂解而变成极易溶解于显影液中。如此，前述的曝光显影工艺可包括下列步骤。如图2所示的各形成图案化干膜层140于各个感光显影基材122a上，其中，各图案化干膜层140暴露各感光显影基材122a的移除区R1。之后，再进行例如紫外线的曝光工艺，以对感光显影基材122a的移除区R1进行曝光。也就是说，感光显影基材122a的移除区R1会受到紫外光的照射而产生质变，使感光显影基材122a的移除区R1产生裂解而变成极易溶解于显影液中。之后，再进行显影工艺，由于移除区R1受到紫外光照射而产生质变，故移除区R1会溶于显影工艺中的显影液，因而可移除被图案化干膜层140所暴露的移除区R1而形成如图1K所示的具有开口OP的图案化基材122。
图3A至图3C是依照本发明的另一实施例的一种软硬结合线路板的制作方法的部分流程剖面示意图。图3A以及图3C所示的制作流程可例如接续在图1I之后执行，也就是说，在形成如图1I所示的图案化线路层124之后，可形成如图3A所示的多个感光防焊层150，其中，感光防焊层150覆盖图案化线路层124以及感光显影基材122a。在本实施例中，感光防焊层150可为液态感光(liquid photo-imageable,LPI)防焊层，并且，感光防焊层150以及感光显影基材122a皆为正光阻，也就是说，感光防焊层150以及感光显影基材122a经曝光后皆会裂解而变成极易溶解于显影液中。
接着，形成如图3B所示的图案化干膜层160于感光防焊层150上，且图案化干膜层160暴露感光显影基材122a及感光防焊层150的移除区R2。在本实施例中，移除区R2为柔性线路板110的暴露区A1在感光显影基材122a及感光防焊层150上的正投影区域。之后，再进行曝光工艺，以对被暴露的移除区R2内的感光防焊层150进行曝光。如此，移除区R2内的感光防焊层150会产生裂解而变成极易溶解于显影液中。之后，再进行显影工艺，以移除被图案化干膜层160所暴露的移除区R2内的感光防焊层150而形成如图3C所示的多个图案化感光防焊层152。接着，在重复上述曝光显影的工艺，对被图案化干膜层160及感光防焊层150所暴露的移除区R2的感光显影基材122a进行曝光及显影工艺，以移除位在移除区R2的感光显影基材122a，而形成如图3C所示的具有开口OP的图案化基材122。如此，感光防焊层150如图3C所示包括防焊层开口，且各防焊层开口的内壁与各开口OP的内壁对齐。
此外，在本实施例中，软硬结合线路板的制作方法更可包括形成多个对位孔于叠构层120上，且对位孔可例如位于叠构层120的周缘，以作为软硬结合线路板100的叠构对位之用。并且，在本实施例中，软硬结合线路板100仅显示上下两个叠构层120，然而，在其他实施例中，软硬结合线路板更可分别于其上下相对两侧再堆栈多个叠构层，而前述的对位孔即可作为多个叠构层之间的彼此对位之用。
综上所述，本发明的软硬结合线路板的制作方法是先将感光显影基材覆盖于柔性线路板上，再利用感光显影基材的光敏感特性对感光显影基材的移除区进行曝光显影工艺，以移除此移除区而暴露下方的柔性线路板。如此，即可轻易形成软硬结合线路板的结构，因此，本发明确实可提升软硬结合线路板的工艺效率。并且，本发明所提出的软硬结合线路板的制作方法可避免已知的工艺所产生的废屑对柔性线路板所造成的伤害，更可避免软硬板压合时所产生的溢胶及难以对位的问题。因此，本发明可提升软硬结合线路板的工艺良率。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的改动与润饰，故本发明的保护范围当视所附权利要求界定范围为准。

Claims (21)

1.一种软硬结合线路板，其特征在于，包括：
柔性线路板，包括多个暴露区、上表面以及相对所述上表面的下表面，所述多个暴露区分别位于所述上表面及所述下表面；
多个图案化感光显影基材，分别设置于所述柔性基板的所述上表面及所述下表面，各所述图案化感光显影基材包括开口，所述多个开口分别暴露所述多个暴露区，且各所述图案化感光显影基材的材料包括光敏感材料；以及
多个图案化线路层，分别设置于所述多个图案化感光显影基材上，并分别暴露所述多个暴露区。
2.根据权利要求1所述的软硬结合线路板，其特征在于，所述柔性线路板包括柔性基材以及图案化金属层，所述图案化金属层设置于所述柔性基材的相对两表面。
3.根据权利要求2所述的软硬结合线路板，其特征在于，所述柔性线路板还包括多个第一导通孔，设置于所述柔性基材上，所述多个第一导通孔电性连接所述图案化金属层，并电性连接所述柔性基材的相对两表面。
4.根据权利要求3所述的软硬结合线路板，其特征在于，各所述第一导通孔包括导通贯孔、盲孔或埋孔。
5.根据权利要求1所述的软硬结合线路板，其特征在于，各所述图案化感光显影基材还包括多个第二导通孔，所述多个第二导通孔电性连接所述多个图案化线路层以及所述图案化金属层。
6.根据权利要求5所述的软硬结合线路板，其特征在于，各所述第二导通孔包括导通贯孔、盲孔或埋孔。
7.根据权利要求2所述的软硬结合线路板，其特征在于，所述柔性线路板还包括保护层，覆盖所述柔性基板以及所述图案化金属层。
8.根据权利要求1所述的软硬结合线路板，其特征在于，还包括多个感光防焊层，分别设置于对应的图案化线路层以及对应的图案化感光显影基材上，各所述感光防焊层包括防焊层开口，各所述防焊层开口的内壁与各所述开口的内壁对齐。
9.根据权利要求1所述的软硬结合线路板，其特征在于，所述感光防焊层包括液态感光防焊层。
10.根据权利要求1所述的软硬结合线路板，其特征在于，还包括多个对位孔，设置于所述多个叠构层的周缘。
11.一种软硬结合线路板的制作方法，其特征在于，包括：
提供柔性线路板，包括多个暴露区、上表面以及相对所述上表面的下表面，所述多个暴露区分别位于所述上表面及所述下表面；
各设置叠构层于所述柔性基板的所述上表面及所述下表面，各所述叠构层包括感光显影基材以及金属层，各所述感光显影基材位于所述柔性基板与对应的金属层之间，其中各所述感光显影基材包括光敏感材料；
对所述多个金属层进行图案化工艺，以形成多个图案化线路层，所述多个图案化线路层分别暴露所述多个暴露区；以及
对所述多个感光显影基材进行曝光显影工艺，以形成多个图案化基材，各所述图案化基材包括开口，所述多个开口分别暴露所述多个暴露区。
12.根据权利要求11所述的软硬结合线路板的制作方法，其特征在于，所述柔性线路板包括柔性基材以及图案化金属层，所述图案化金属层电性连接所述柔性基材的相对两表面。
13.根据权利要求12所述的软硬结合线路板的制作方法，其特征在于，提供所述柔性线路板的步骤包括：
提供柔性基材；
各压合金属箔层于所述柔性基材的相对两表面；以及
形成多个第一开孔于所述柔性基材上，各所述第一开孔分别连通所述柔性基材的相对两表面；
进行电镀工艺，以形成金属镀层，所述金属镀层覆盖所述柔性基材的相对两表面及所述多个第一开孔的内壁，以形成多个第一导通孔；以及
对所述金属镀层进行蚀刻工艺，以形成所述图案化金属层。
14.根据权利要求13所述的软硬结合线路板的制作方法，其特征在于，各所述第一导通孔包括导通贯孔、盲孔或埋孔。
15.根据权利要求11所述的软硬结合线路板的制作方法，其特征在于，所述图案化工艺包括：
各形成图案化干膜层于各所述金属层上，各所述图案化干膜层暴露部分各所述金属层；以及
进行蚀刻工艺，以移除被所述多个图案化干膜层所暴露的部分所述多个金属层而形成所述多个图案化线路层。
16.根据权利要求11所述的软硬结合线路板的制作方法，其特征在于，所述曝光显影工艺包括：
各形成图案化干膜层于各所述感光显影基材上，其中各所述图案化干膜层覆盖各所述感光显影基材的移除区，且各所述移除区为各所述暴露区于各所述感光显影基材上的正投影区域；
进行曝光工艺，以对未被各所述图案化干膜层所覆盖的部分感光显影基材进行曝光；以及
进行显影工艺，以移除被所述多个图案化干膜层所覆盖的所述多个移除区而形成具有所述多个开口的所述多个图案化基材。
17.根据权利要求11所述的软硬结合线路板的制作方法，其特征在于，所述曝光显影工艺包括：
对各所述感光显影基材的移除区进行曝光工艺，其中各所述移除区为各所述暴露区于各所述感光显影基材上的正投影区域；以及
进行显影工艺，以移除所述多个移除区而形成具有所述多个开口的所述多个图案化基材。
18.根据权利要求11所述的软硬结合线路板的制作方法，其特征在于，还包括：
形成多个感光防焊层，所述多个感光防焊层覆盖对应的图案化线路层以及对应的感光显影基材；
对各所述感光防焊层及各所述感光显影基材的移除区进行曝光工艺，其中各所述移除区为各所述暴露区于对应的感光显影基材及对应的感光防焊层上的正投影区域；以及
进行显影工艺，以移除所述多个移除区而形成多个图案化感光防焊层以及所述多个图案化基材。
19.根据权利要求11所述的软硬结合线路板的制作方法，其特征在于，所述叠构层的制作方法包括：
对各所述感光显影基材进行开孔曝光显影工艺，以形成多个第二开孔于各所述感光显影基材上；以及
进行电镀工艺，以形成各所述金属层于各所述感光显影基材上，所述多个金属层分别覆盖所述多个第二开孔的内壁而形成多个第二导通孔。
20.根据权利要求19所述的软硬结合线路板的制作方法，其特征在于，各所述第二导通孔包括导通贯孔、盲孔或埋孔。
21.根据权利要求11所述的软硬结合线路板的制作方法，其特征在于，还包括：
形成多个对位孔于所述多个叠构层上，所述多个对位孔位于所述多个叠构层的周缘。
CN201610654899.8A 2015-12-01 2016-08-11 软硬结合线路板及其制作方法 Active CN106817841B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104140219 2015-12-01
TW104140219A TWI577251B (zh) 2015-12-01 2015-12-01 軟硬複合線路板及其製作方法

Publications (2)

Publication Number Publication Date
CN106817841A true CN106817841A (zh) 2017-06-09
CN106817841B CN106817841B (zh) 2019-06-25

Family

ID=58777907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610654899.8A Active CN106817841B (zh) 2015-12-01 2016-08-11 软硬结合线路板及其制作方法

Country Status (3)

Country Link
US (1) US9844131B2 (zh)
CN (1) CN106817841B (zh)
TW (1) TWI577251B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110730562A (zh) * 2019-10-12 2020-01-24 Oppo（重庆）智能科技有限公司 电路基板、电路板和显示屏组件
CN114258213A (zh) * 2020-09-24 2022-03-29 宏启胜精密电子(秦皇岛)有限公司 多层线路板及其制作方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102494328B1 (ko) * 2017-09-28 2023-02-02 삼성전기주식회사 리지드 플렉서블 인쇄회로기판, 디스플레이 장치 및 리지드 플렉서블 인쇄회로기판의 제조방법
TWI666976B (zh) * 2017-12-12 2019-07-21 英屬開曼群島商鳳凰先驅股份有限公司 可撓式基板及其製法
KR102640731B1 (ko) * 2018-02-23 2024-02-27 삼성전자주식회사 리지드-플렉스 회로기판을 포함하는 전자 장치
TWI684835B (zh) * 2018-12-25 2020-02-11 同泰電子科技股份有限公司 具有高反射率的基板結構及其製作方法
US20240073506A1 (en) * 2022-08-23 2024-02-29 Gopro, Inc. Bucket architecture for an image capture device including a reconfigurable pcb module

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112620A (ja) * 1992-09-29 1994-04-22 Minolta Camera Co Ltd 配線の接続方法及び配線の接続構造
US5360943A (en) * 1991-10-02 1994-11-01 Canon Kabushiki Kaisha Electrical connection structure
CN1761379A (zh) * 2004-10-13 2006-04-19 日东电工株式会社 布线电路基板的制造方法
CN1870859A (zh) * 2005-05-02 2006-11-29 日本梅克特隆株式会社 两面露出型可挠性电路板的制造方法
CN101621895A (zh) * 2008-06-30 2010-01-06 比亚迪股份有限公司 一种柔性线路板的制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI340001B (en) * 2007-11-26 2011-04-01 Unimicron Technology Corp Complex circuit board and method for fabricating the same
JP2011003522A (ja) * 2008-10-16 2011-01-06 Semiconductor Energy Lab Co Ltd フレキシブル発光装置、電子機器及びフレキシブル発光装置の作製方法
TWI442844B (zh) * 2012-05-18 2014-06-21 Unimicron Technology Corp 軟硬複合線路板及其製作方法
TWI477212B (zh) * 2013-01-24 2015-03-11 Unimicron Technology Corp 軟硬複合線路板及其製造方法
CN107371340B (zh) * 2013-01-30 2019-04-23 绍兴厚道自动化设备有限公司 一种刚挠结合板
TWM521864U (zh) * 2015-12-01 2016-05-11 同泰電子科技股份有限公司 軟硬複合線路板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5360943A (en) * 1991-10-02 1994-11-01 Canon Kabushiki Kaisha Electrical connection structure
JPH06112620A (ja) * 1992-09-29 1994-04-22 Minolta Camera Co Ltd 配線の接続方法及び配線の接続構造
CN1761379A (zh) * 2004-10-13 2006-04-19 日东电工株式会社 布线电路基板的制造方法
CN1870859A (zh) * 2005-05-02 2006-11-29 日本梅克特隆株式会社 两面露出型可挠性电路板的制造方法
CN101621895A (zh) * 2008-06-30 2010-01-06 比亚迪股份有限公司 一种柔性线路板的制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110730562A (zh) * 2019-10-12 2020-01-24 Oppo（重庆）智能科技有限公司 电路基板、电路板和显示屏组件
CN110730562B (zh) * 2019-10-12 2021-09-07 Oppo（重庆）智能科技有限公司 电路基板、电路板和显示屏组件
CN114258213A (zh) * 2020-09-24 2022-03-29 宏启胜精密电子(秦皇岛)有限公司 多层线路板及其制作方法
CN114258213B (zh) * 2020-09-24 2023-08-04 宏启胜精密电子(秦皇岛)有限公司 多层线路板及其制作方法

Also Published As

Publication number Publication date
CN106817841B (zh) 2019-06-25
US20170156205A1 (en) 2017-06-01
US9844131B2 (en) 2017-12-12
TW201722223A (zh) 2017-06-16
TWI577251B (zh) 2017-04-01

Similar Documents

Publication Publication Date Title
CN106817841A (zh) 软硬结合线路板及其制作方法
KR101164598B1 (ko) 다층 회로기판의 제조 방법
JPH1022645A (ja) キャビティ付きプリント配線板の製造方法
JP2010087168A (ja) 多層プリント配線板の製造方法
KR20110064216A (ko) 범프를 구비한 회로기판 및 그 제조 방법
CN111194141B (zh) 电路板及其制作方法
TWM541689U (zh) 軟硬複合板結構
TWI766342B (zh) 電路板及其製備方法
CN101198211B (zh) 层积基板及其制造方法
TWM521864U (zh) 軟硬複合線路板
CN108617110B (zh) 使用内层无遮蔽方式的柔性印刷电路板制造方法及柔性印刷电路板
TW201417663A (zh) 承載板的製作方法
TWI517775B (zh) 印刷電路板及其製法
CN107666771A (zh) 线路板结构
TW201733422A (zh) 無銲墊多層電路板及其製作方法
JPH04348591A (ja) 印刷配線板の製造方法
JP2886697B2 (ja) 可撓性回路基板の製造法
JPH07142841A (ja) プリント配線板の製造方法
KR101212526B1 (ko) 보드온칩 패키지, 이를 위한 인쇄회로기판 및 제조 방법
JP2002223054A (ja) 積層基板の製造方法
JPH0747904Y2 (ja) 複合多層プリント配線基板
JP3357012B2 (ja) 積層基板の製造方法
JPH0422190A (ja) 内層パターン部が露出したプリント基板、およびその製造方法
JP2008098570A (ja) 多層プリント配線基板の製造方法
JP3965553B2 (ja) Ｔａｂテープの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200520

Address after: 77 West Huayang Road, economic development zone, Yangzhou City, Jiangsu Province

Patentee after: UNIFLEX TECHNOLOGY (JIANGSU) Ltd.

Address before: 123 Qingnian Road, Dajia District, Taizhong, Taiwan, China

Patentee before: UNIFLEX Technology Inc.

TR01 Transfer of patent right