CN106816452A - 薄膜晶体管阵列基底及其制造方法和有机发光显示设备 - Google Patents

薄膜晶体管阵列基底及其制造方法和有机发光显示设备 Download PDF

Info

Publication number
CN106816452A
CN106816452A CN201610853393.XA CN201610853393A CN106816452A CN 106816452 A CN106816452 A CN 106816452A CN 201610853393 A CN201610853393 A CN 201610853393A CN 106816452 A CN106816452 A CN 106816452A
Authority
CN
China
Prior art keywords
insulating barrier
layer
electrode
transistor
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610853393.XA
Other languages
English (en)
Other versions
CN106816452B (zh
Inventor
金正训
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN106816452A publication Critical patent/CN106816452A/zh
Application granted granted Critical
Publication of CN106816452B publication Critical patent/CN106816452B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Ceramic Engineering (AREA)

Abstract

提供了一种薄膜晶体管阵列基底及其制造方法和有机发光显示设备。所述薄膜晶体管阵列基底包括：基底；第一晶体管的第一有源层，位于基底上并且包括源区、沟道区和漏区；导电层，位于第一有源层上并且经由接触孔电连接到源区或漏区；第一绝缘层和第二绝缘层，位于第一有源层与导电层之间，其中，接触孔通过第一绝缘层和第二绝缘层限定；第一支撑层，位于第一绝缘层与第二绝缘层之间，并且围绕接触孔的至少一部分。

Description

薄膜晶体管阵列基底及其制造方法和有机发光显示设备
本申请要求于2015年11月3日在韩国知识产权局提交的第10-2015-0153803号韩国专利申请的优先权和从其产生的所有权益，该韩国专利申请的内容通过引用全部包含于此。
技术领域
一个或更多个示例性实施例涉及一种薄膜晶体管阵列基底、一种制造该薄膜晶体管阵列基底的方法以及一种包括该薄膜晶体管阵列基底的有机发光显示设备，更具体地，涉及一种包括用于改善显示质量的精细接触孔的薄膜晶体管阵列基底、一种制造该薄膜晶体管阵列基底的方法以及一种包括该薄膜晶体管阵列基底的有机发光显示设备。
背景技术
诸如有机发光显示设备和液晶显示设备的显示设备通常包括薄膜晶体管(“TFT”)、电容器和多条布线。其上制造有显示设备的基底包括具有TFT、电容器和布线的精细图案，其中，显示设备是基于TFT、电容器和布线之间的复杂连接而操作的。
近来，随着对紧凑且高分辨率显示设备的需求增大，对布置在显示设备中的TFT、电容器和布线之间的有效空间布置和连接结构的要求正在提高。
有机发光显示设备通常包括有机发射元件，有机发射元件包括空穴注入电极、电子注入电极以及置于空穴注入电极和电子注入电极之间的有机发射层，并且有机发光显示设备是当激子从激发态切换到基态时发射光的自发光显示设备，其中，激子随着通过空穴注入电极注入的空穴与通过电子注入电极注入的电子在有机发射层中结合而产生。
由于作为自发光显示设备的有机发光显示设备可以不包括单独的光源，所以有机发光显示设备可以用低电压驱动，可以是纤薄且重量轻的显示设备，并且具有宽视角、高对比度和快的响应速度，因此，有机发光显示设备广泛地应用于从诸如MP3播放器和移动电话的个人便携式装置到电视机(“TV”)的电子装置中。
发明内容
为了实现紧凑且高分辨率的有机发光显示设备，期望减小有机发光显示设备中包括的元件的尺寸并且增加元件的数量。随着有机发光显示设备中包括的元件的数量增加以实现高分辨率，在有机发光显示设备的基底中形成的接触孔的数量增大。然而，不容易在基底中形成具有精细且均匀尺寸的多个接触孔。
一个或更多个示例性实施例包括通过在不损坏绝缘层的情况下形成精细接触孔而具有改善的显示质量的薄膜晶体管阵列基底、制造该薄膜晶体管阵列基底的方法以及包括该薄膜晶体管阵列基底的有机发光显示设备。
根据一个或更多个示例性实施例，一种薄膜晶体管阵列基底包括：基底；第一晶体管的第一有源层，在基底的上方并且包括源区、沟道区和漏区；导电层，在第一有源层上并且经由接触孔电连接到源区或漏区；第一绝缘层和第二绝缘层，在第一有源层与导电层之间，其中，接触孔通过第一绝缘层和第二绝缘层限定；第一支撑层，位于第一绝缘层与第二绝缘层之间，并且围绕接触孔的至少一部分。
在示例性实施例中，第一支撑层可以包括金属。
在示例性实施例中，薄膜晶体管阵列基底还可以包括：第一晶体管的第一栅电极，在第一绝缘层与第二绝缘层之间并且在平面图中与沟道区叠置，其中，第一支撑层可以包括与第一栅电极相同的材料。
在示例性实施例中，薄膜晶体管阵列基底还可以包括：第三绝缘层，在第一绝缘层和第一有源层之间，其中，接触孔通过第三绝缘层限定；第二晶体管，电连接到第一晶体管；电容器，在平面图中与第二晶体管叠置。在这样的实施例中，第二晶体管可以包括与第一有源层位于同一层中的第二有源层以及在第三绝缘层上以与第二有源层的至少一部分叠置的第二栅电极，电容器可以包括通过第二栅电极限定的第一电极以及面对第二栅电极的第二电极。
在示例性实施例中，第一支撑层可以与第二电极位于同一层中，并且可以包括与第二电极相同的材料。
在示例性实施例中，薄膜晶体管阵列基底还可以还包括：第二支撑层，在第三绝缘层与第一绝缘层之间并且围绕接触孔的至少一部分。
在示例性实施例中，薄膜晶体管阵列基底还可以包括：掩模图案，在第二绝缘层与导电层之间并且围绕接触孔的至少一部分，其中，掩模图案可以直接接触导电层。
在示例性实施例中，掩模图案可以包括金属。
根据一个或更多个示例性实施例，一种制造薄膜晶体管阵列基底的方法包括下述步骤：在基底上设置第一晶体管的包括源区、沟道区和漏区的第一有源层；在基底上设置覆盖第一有源层的第一绝缘层；在第一绝缘层上设置在平面图中与第一有源层的至少一部分叠置并且包括金属的第一支撑层；在第一绝缘层上设置第二绝缘层，以覆盖第一支撑层；通过蚀刻第一绝缘层和第二绝缘层来形成至少部分地接触第一支撑层的接触孔，以暴露源区的至少一部分或漏区的至少一部分；在第二绝缘层上设置经由接触孔连接到源区或漏区的导电层。
在示例性实施例中，所述方法还可以包括：在设置第一绝缘层之后，在第一绝缘层上设置在平面图中与沟道区叠置并且与第一支撑层分隔开的第一栅电极，其中，在同一掩模工艺期间执行设置第一栅电极的步骤和设置第一支撑层的步骤。
在示例性实施例中，所述方法还可以包括设置电连接到第一晶体管的第二晶体管以及在平面图中与第二晶体管叠置的电容器，其中，设置第二晶体管和电容器的步骤可以包括：在设置第一绝缘层之前，将第二晶体管的第二有源层与第一有源层设置在同一层中；在基底上设置第三绝缘层以覆盖第一有源层和第二有源层；在第三绝缘层上设置与第二有源层的至少一部分叠置的第二栅电极；在设置第一绝缘层之后，在第一绝缘层上设置电容器的面对第二栅电极的第二电极，其中，第二栅电极作用电容器的第一电极。
在示例性实施例中，可以在同一掩模工艺期间执行设置第二电极的步骤和设置第一支撑层的步骤。
在示例性实施例中，所述方法还可以包括在设置导电层之前，在第二绝缘层上设置接触导电层的掩模图案，其中，设置掩模图案的步骤可以包括：设置金属层以覆盖第二绝缘层的整个顶表面；在金属层上设置光致抗蚀剂；通过使用半色调掩模将光照射到光致抗蚀剂上，半色调掩模包括使光透射通过的透光部分、使光局部地透射通过的局部透射部分和阻挡光的挡光部分；通过去除光致抗蚀剂的被光照射的部分来设置光致抗蚀剂图案，光致抗蚀剂图案包括与挡光部分对应的第一区域、与局部透射部分对应并且具有比第一区域的高度低的高度的第二区域以及与透光部分对应的开口；通过去除金属层的被光致抗蚀剂图案的开口暴露的部分以及第一绝缘层和第二绝缘层的与金属层的被光致抗蚀剂图案的开口暴露的部分对应的部分，形成接触孔；通过灰化工艺去除光致抗蚀剂图案的与局部透射部分对应的整个部分以及光致抗蚀剂图案的与挡光部分对应的部分；通过去除金属层的被局部去除的光致抗蚀剂图案暴露的部分来形成掩模图案。
根据一个或更多个示例性实施例，一种有机发光显示设备包括：基底；第一晶体管的第一有源层，在基底上并且包括源区、沟道区和漏区；导电层，在第一有源层的上方并且经由接触孔电连接到源区或漏区；第一绝缘层和第二绝缘层，在第一有源层与导电层之间，其中，接触孔通过第一绝缘层和第二绝缘层限定；第一支撑层，在第一绝缘层与第二绝缘层之间，并且围绕接触孔的至少一部分；通孔绝缘层，覆盖第一晶体管；第一电极，在通孔绝缘层上；第二电极，面对第一电极；有机发射层，在第一电极与第二电极之间。
在示例性实施例中，第一支撑层可以包括金属。
有机发光显示设备还可以包括：第一晶体管的第一栅电极，在第一绝缘层与第二绝缘层之间并且在平面图中与沟道区叠置，其中，第一支撑层可以包括与第一栅电极相同的材料。
在示例性实施例中，有机发光显示设备还可以包括：第三绝缘层，在第一有源层和第一绝缘层之间，其中，接触孔通过第三绝缘层限定；第二晶体管，电连接到第一晶体管；电容器，在平面图中与第二晶体管叠置。在这样的实施例中，第二晶体管可以包括与第一有源层位于同一层中的第二有源层以及位于第三绝缘层上以与第二有源层的至少一部分叠置的第二栅电极，电容器可以包括通过第二栅电极限定的第一电极以及面对第二栅电极的第二电极。
在示例性实施例中，第一支撑层可以与第二电极位于同一层中，并且可以包括与第二电极相同的材料。
在示例性实施例中，有机发光显示设备还可以包括：第二支撑层，在第三绝缘层与第一绝缘层之间并且围绕接触孔的至少一部分。
在示例性实施例中，有机发光显示设备还可以包括：掩模图案，在第二绝缘层与导电层之间并且围绕接触孔的至少一部分，其中，掩模图案可以直接接触导电层并且包括金属。
附图说明
通过下面结合附图对示例性实施例的描述，发明的示例性实施例的这些和/或其他特征将变得清楚和更容易理解，在附图中：
图1是示出根据实施例的有机发光显示设备的像素的等效电路图；
图2是根据实施例的有机发光显示设备的示意性剖视图；
图3是根据可替换实施例的有机发光显示设备的示意性剖视图；
图4是根据另一个可替换实施例的有机发光显示设备的示意性剖视图；
图5是根据另一个可替换实施例的有机发光显示设备的示意性剖视图；
图6A至图6F是示出制造图5的有机发光显示设备的方法的实施例的剖视图；
图7是示出根据另一个可替换实施例的有机发光显示设备的像素的等效电路图；
图8是根据可替换实施例的有机发光显示设备的示意性剖视图；以及
图9是根据另一个可替换实施例的有机发光显示设备的示意性剖视图。
具体实施方式
现在将详细参照示例性实施例，其示例在附图中示出，其中，相同的附图标记始终表示相同的元件。在这方面，本示例性实施例可具有不同形式并不应被解释为局限于在此所阐述的描述。因此，为了解释本描述的多个方面，以下仅通过参照附图来描述示例性实施例。“或”意味着“和/或”。如这里所使用的，术语“和/或”包括相关所列项中的一个或更多个的任意和全部组合。诸如“……中的至少一个(者/种)”的表达在一列要素(元件)之后时，修饰整列要素(元件)而不修饰所述列中的个别要素(元件)。
将理解的是，虽然术语“第一”、“第二”等在此可用于描述各种组件，但这些组件不应受这些术语限制。这些术语仅用于将一个组件与另一个组件区分开。如这里所使用的，除非上下文另外清楚地指出，否则单数形式的“一个(种)”和“该(所述)”也意图包括复数形式。
还将理解的是，术语“包括”和/或“包含”用在本说明书中时，表示存在陈述的特征、区域、整体、步骤、操作、元件和/或组件，但是不排除存在或添加一个或更多个其他特征、区域、整体、步骤、操作、元件、组件和/或它们的组。
在整个说明书中，将理解的是，当一部分被称作“连接到”另一部分时，这部分可以“直接连接到”所述另一部分，或者可以经由另一元件“电连接到”所述另一部分。
此外，除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员所通常理解的意思相同的意思。还将理解的是，除非这里明确地如此定义，否则术语(诸如在通用字典中定义的术语)应该被解释为具有与相关领域和本公开的上下文中它们的意思一致的意思，而将不以理想的或者过于正式的含义来解释它们。
在此参照作为理想实施例的示意图的剖视图来描述示例性实施例。如此，预计将出现例如由制造技术和/或公差引起的图示的形状的变化。因此，这里描述的实施例不应被解释为局限于如这里示出的区域的具体形状，而是将包括例如由制造导致的形状的偏差。例如，示出或描述为平坦的区域可以通常具有粗糙的和/或非线性的特征。此外，示出的尖角可以被倒圆。因此，在附图中示出的区域实际上是示意性的，它们的形状并不意图示出区域的精确形状，并且不意图限制本权利要求书的范围。
为了便于解释，可以夸大附图中的元件的尺寸。换句话说，由于为了便于解释而任意地示出了附图中的组件的尺寸和厚度，所以下面的实施例并不局限于此。
此外，虽然为了便于说明在附图中示出了具有7Tr-1Cap结构(其中，单个像素包括7个薄膜晶体管(“TFT”)和一个电容器)的有源矩阵(“AM”)型有机发光显示设备以及具有2Tr-1Cap结构(其中，单个像素包括2个TFT和一个电容器)的AM型有机发光显示设备，但是发明构思不限于此。因此，在有机发光显示设备中，单个像素可以包括多个TFT以及一个或更多个电容器，其中，可以通过形成附加的布线或省略存在的布线来构造各种结构。像素表示用于显示图像的最小单元，有机发光显示设备经由多个像素来显示图像。
在下文中，将参照附图详细描述发明构思的示例性实施例。
图1是示出根据实施例的有机发光显示设备1的像素的等效电路图。
参照图1，有机发光显示设备1的实施例包括薄膜晶体管阵列基底11和在薄膜晶体管阵列基底11上的有机发光器件(“OLED”)。有机发光显示设备1可以包括多个像素，其中，OLED布置在多个像素中的每个像素中。薄膜晶体管阵列基底11包括用于驱动各个像素的像素电路和用于将电信号施加到像素电路的多条布线。
布线可以包括用于传输扫描信号Sn和Sn-1的扫描线SLn和SLn-1、用于经由其传输数据信号Data的数据线DLm以及用于将驱动电压ELVDD传输到像素电路的驱动电压线PL。然而，发明构思不限于此，如图1中所示，布线还可以包括用于将初始化电压VINT传输到薄膜晶体管阵列基底11的初始化电压线VL以及用于将发射控制信号En传输到薄膜晶体管阵列基底11的发射控制线ELn。在一个实施例中，例如，多个像素可以分别布置在沿第一方向延伸的多条布线与沿第二方向延伸的多条布线交叉的点处。
每个像素包括发光的OLED以及从布线接收信号并基于所述信号来驱动OLED的像素电路。像素电路可以包括晶体管(例如，至少两个晶体管)和电容器(例如，至少一个电容器)。然而，发明构思不限于此，如图1中所示，像素电路可以包括七个晶体管T11至T17和一个电容器Cst1。
在实施例中，如图1中所示，晶体管T11至T17可以包括驱动晶体管T11、开关晶体管T12、补偿晶体管T13、第一初始化晶体管T14、第一发射控制晶体管T15、第二发射控制晶体管T16和第二初始化晶体管T17。
在这样的实施例中，驱动晶体管T11包括驱动栅电极G11、驱动源电极S11和驱动漏电极D11。驱动栅电极G11连接到电容器Cst1的第一电极Cst11，驱动源电极S11经由第一发射控制晶体管T15连接到驱动电压线PL，驱动漏电极D11经由第二发射控制晶体管T16电连接到OLED的第一电极。驱动晶体管T11在开关晶体管T12的数据传输操作期间(例如，在开关晶体管T12被导通的时间段期间)接收数据信号Data，并且将驱动电流Id供应给OLED。
开关晶体管T12包括开关栅电极G12、开关源电极S12和开关漏电极D12。开关栅电极G12连接到扫描线SLn，开关源电极S12连接到数据线DLm，开关漏电极D12连接到驱动源电极S11并且经由第一发射控制晶体管T15连接到驱动电压线PL。开关晶体管T12响应于经由扫描线SLn传输的扫描信号Sn而导通，并且执行用于将经由数据线DLm传输的数据信号Data传输到驱动源电极S11的数据传输操作。
补偿晶体管T13包括补偿栅电极G13、补偿源电极S13和补偿漏电极D13。补偿栅电极G13连接到扫描线SLn，补偿源电极S13连接到驱动漏电极D11并且经由第二发射控制晶体管T16连接到OLED的第一电极。补偿漏电极D13连接到电容器Cst1的第一电极Cst11、第一初始化晶体管T14的第一初始化源电极S14和驱动栅电极G11。当补偿晶体管T13响应于经由扫描线SLn传输的扫描信号Sn而导通时，补偿晶体管T13将驱动栅电极G11和驱动漏电极D11彼此连接，从而二极管式连接驱动晶体管T11。
第一初始化晶体管T14包括第一初始化栅电极G14、第一初始化漏电极D14和第一初始化源电极S14。第一初始化栅电极G14连接到前一条扫描线SLn-1，第一初始化漏电极D14连接到初始化电压线VL。第一初始化源电极S14连接到电容器Cst1的第一电极Cst11、补偿漏电极D13和驱动栅电极G11。第一初始化晶体管T14响应于经由前一条扫描线SLn-1接收的前一个扫描信号Sn-1而导通，并且通过将初始化电压VINT传输到驱动栅电极G11而执行用于重置驱动栅电极G11的电压的初始化操作。
第一发射控制晶体管T15包括第一发射控制栅电极G15、第一发射控制源电极S15和第一发射控制漏电极D15。第一发射控制栅电极G15连接到发射控制线ELn。第一发射控制源电极S15连接到驱动电压线PL，第一发射控制漏电极D15连接到驱动源电极S11和开关漏电极D12。第一发射控制晶体管T15连接在驱动电压线PL与驱动晶体管T11之间。第一发射控制晶体管T15响应于经由发射控制线ELn传输的发射控制信号En而导通并且将驱动电压ELVDD传输到驱动晶体管T11。
第二发射控制晶体管T16包括第二发射控制栅电极G16、第二发射控制源电极S16和第二发射控制漏电极D16。第二发射控制栅电极G16连接到发射控制线ELn，第二发射控制源电极S16连接到驱动漏电极D11和补偿源电极S13。第二发射控制漏电极D16电连接到OLED的第一电极。第一发射控制晶体管T15和第二发射控制晶体管T16响应于经由发射控制线ELn传输的发射控制信号En而同时导通，驱动电压ELVDD传输到OLED，并且驱动电流Id流入OLED。
第二初始化晶体管T17包括第二初始化栅电极G17、第二初始化源电极S17和第二初始化漏电极D17。第二初始化栅电极G17连接到前一条扫描线SLn-1。第二初始化源电极S17连接到OLED的第一电极。第二初始化漏电极D17连接到初始化电压线VL。第二初始化晶体管T17响应于经由前一条扫描线SLn-1接收的前一个扫描信号Sn-1而导通并且使OLED的第一电极初始化。
以上参照图1描述了第一初始化晶体管T14和第二初始化晶体管T17连接到前一条扫描线SLn-1的实施例，实施例不限于此。根据可替换实施例，第一初始化晶体管T14可以连接到前一条扫描线SLn-1并且响应于前一个扫描信号Sn-1而被驱动，第二初始化晶体管T17可以连接到另一条扫描线(未示出)并且可以响应于通过所述另一条扫描线传输的另一个扫描信号(未示出)而被驱动。
在实施例中，如图1中所示，电容器Cst1的第二电极Cst12连接到驱动电压线PL，OLED的第二电极连接到共电压ELVSS的线。因此，OLED从驱动晶体管T11接收驱动电流Id并且发光，从而显示图像。
图2是根据实施例的有机发光显示设备的示意性剖视图。
参照图2，有机发光显示设备1'的实施例包括薄膜晶体管阵列基底11'和在薄膜晶体管阵列基底11'上的OLED。薄膜晶体管阵列基底11'包括基底110以及在基底110上的开关晶体管T12的开关有源层A12。开关有源层A12包括开关源区S12、开关沟道区C12和开关漏区D12。薄膜晶体管阵列基底11'还包括导电层SE12，其中，导电层SE12位于开关有源层A12上并且经由接触孔CH1电连接到开关源区S12或开关漏区D12。薄膜晶体管阵列基底11'还包括在开关有源层A12与导电层SE12之间并且经由其限定接触孔CH1的顶部栅极绝缘层115和层间绝缘层117、以及在顶部栅极绝缘层115和层间绝缘层117之间并且围绕接触孔CH1的至少一部分的第二支撑层116。
基底110可以包括具有玻璃、金属和塑料材料(例如，聚对苯二甲酸乙二醇酯(“PET”)、聚萘二甲酸乙二醇酯(“PEN”)、聚酰亚胺等)的各种材料中的一种。
在实施例中，薄膜晶体管阵列基底11'还可以包括设置在基底110上的缓冲层111。缓冲层111有效地防止杂质原子的引入并且使基底110的表面平坦化。缓冲层111可以包括氧化硅(SiO2)和氮化硅(SiNx)中的至少一者。根据可替换实施例，缓冲层111可以包括单个氧化硅(SiO2)层、单个氮化硅(SiNx)层、或者包括氧化硅(SiO2)层和氮化硅(SiNx)层的堆叠件的双层。
在这样的实施例中，驱动晶体管T11和开关晶体管T12设置在缓冲层111上。驱动晶体管T11和开关晶体管T12分别包括驱动有源层A11和开关有源层A12。驱动有源层A11和开关有源层A12可以设置在同一层中或者直接设置在同一层(例如，缓冲层111)上。这里，图2的开关晶体管T12、开关有源层A12、驱动晶体管T11和驱动有源层A11可以分别被称为第一晶体管、第一有源层、第二晶体管和第二有源层，但是不限于此。
驱动有源层A11可以包括通过掺杂有杂质而导电并且彼此分隔开的驱动源区S11和驱动漏区D11以及在驱动源区S11与驱动漏区D11之间并且包括半导体材料的驱动沟道区C11。开关有源层A12可以包括通过掺杂有杂质而导电并且彼此分隔开的开关源区S12和开关漏区D12以及在开关源区S12与开关漏区D12之间并且包括半导体材料的开关沟道区C12。驱动晶体管T11和开关晶体管T12可以彼此电连接。在一个实施例中，例如，驱动源区S11和开关漏区D12可以是同一区域。这里，图2的开关源区S12、开关沟道区C12和开关漏区D12可以分别被称为源区、沟道区和漏区，但是不限于此。
开关晶体管T12还可以包括虚设有源层DU12。虚设有源层DU12可以接近开关源区S12，并且可以包括与开关沟道区C12相同的材料，即，半导体材料。
在实施例中，薄膜晶体管阵列基底11'还可以包括设置在缓冲层111上的底部栅极绝缘层113。在这样的实施例中，底部栅极绝缘层113覆盖驱动有源层A11、开关有源层A12和虚设有源层DU12。在这样的实施例中，与驱动有源层A11的至少一部分叠置的驱动栅电极G11、与开关有源层A12的至少一部分叠置的开关栅电极G12以及与虚设有源层DU12的至少一部分叠置的第一支撑层114可以设置在底部栅极绝缘层113上。这里，图2的底部栅极绝缘层113、驱动栅电极G11和第一支撑层114可以分别被称为第三绝缘层、第二栅电极和第二支撑层。
底部栅极绝缘层113可以设置在驱动有源层A11、开关有源层A12和虚设有源层DU12与顶部栅极绝缘层115之间，并且通过底部栅极绝缘层113限定或形成接触孔CH1。底部栅极绝缘层113可以是包括无机材料或有机材料的单层薄膜或多层薄膜。在底部栅极绝缘层113是单层薄膜的实施例中，单层薄膜可以包括氧化硅(SiO2)或氮化硅(SiNx)。
尽管未示出，但是底部栅极绝缘层113可以包括多层薄膜。根据这样的实施例，底部栅极绝缘层113可以包括含有氧化硅(SiO2)的底部薄膜以及含有氮化硅(SiNx)的顶部薄膜。在这样的实施例中，当抗蚀刻性(etchant-resistant)比氧化硅(SiO2)强的氮化硅(SiNx)设置在氧化硅(SiO2)上时，可以在栅电极的图案化工艺期间减小对底部栅极绝缘层113的损坏。
驱动栅电极G11可以限定或者用作以上参照图1描述的电容器Cst1的第一电极(或底部电极)Cst11。
开关栅电极G12设置在底部栅极绝缘层113与顶部栅极绝缘层115之间，并且在平面图中或者在沿薄膜晶体管阵列基底11'的厚度方向从俯视图观看时可以与开关沟道区C12叠置。
第一支撑层114可以设置在底部栅极绝缘层113与顶部栅极绝缘层115之间，并且可以围绕接触孔CH1的至少一部分。
驱动栅电极G11、开关栅电极G12、第一支撑层114可以包括彼此相同的材料。驱动栅电极G11、开关栅电极G12和第一支撑层114中的每个可以包括单层或多层，所述单层或多层包括从铝(Al)、银(Ag)、钨(W)、铜(Cu)、镍(Ni)、铬(Cr)、钼(Mo)、钛(Ti)、铂(Pt)、钽(Ta)、钕(Nd)、钪(Sc)、氧化锌(ZnOx)、氧化铟锡(“ITO”)、氧化锡(SnOx)、氧化铟(InOx)、氧化镓(GaOx)和氧化铟锌(“IZO”)中选择的至少一种材料。
覆盖驱动栅电极G11、开关栅电极G12和第一支撑层114的顶部栅极绝缘层115可以设置在底部栅极绝缘层113上。这里，图2的顶部栅极绝缘层115可以被称为第一绝缘层。顶部栅极绝缘层115可以包括氧化硅(SiO2)或氮化硅(SiNx)。
在实施例中，第二支撑层116和电容器Cst1的第二电极(或顶部电极)Cst12可以设置在顶部栅极绝缘层115上。在这样的实施例中，第二支撑层116和电容器Cst1的第二电极Cst12可以设置在同一层中，并且可以包括彼此相同的材料。权利要求书中的第一支撑层可以是图2的第二支撑层116。
第二支撑层116和电容器Cst1的第二电极Cst12可以通过同一金属层来限定。在一个实施例中，例如，第二支撑层116和电容器Cst1的第二电极Cst12可以包括从铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)中选择的至少一者。
接触孔CH1可以通过第二支撑层116来限定或形成，使得第二支撑层116可以围绕接触孔CH1的至少一部分。
电容器Cst1可以设置为在平面图中或从俯视图观看时与驱动晶体管T11叠置。在这样的实施例中，电容器Cst1可以包括驱动栅电极G11和电容器Cst1的第二电极Cst12，驱动栅电极G11限定或用作以上参照图1描述的电容器Cst1的第一电极Cst11，电容器Cst1的第二电极Cst12跨过顶部栅极绝缘层115而面对驱动栅电极G11。构成电容器Cst1的第一电极Cst11和第二电极Cst12越大，Cst1的容量越高。
覆盖第二支撑层116和电容器Cst1的第二电极Cst12的层间绝缘层117可以设置在顶部栅极绝缘层115上。这里，图2的层间绝缘层117可以被称为第二绝缘层。层间绝缘层117可以包括氧化硅(SiO2)或氮化硅(SiNx)。
在这样的实施例中，暴露开关源区S12的接触孔CH1限定在底部栅极绝缘层113、顶部栅极绝缘层115和层间绝缘层117中，或者通过底部栅极绝缘层113、顶部栅极绝缘层115和层间绝缘层117来限定。根据实施例，当底部栅极绝缘层113、顶部栅极绝缘层115和层间绝缘层117被蚀刻以形成接触孔CH1时，第一支撑层114和第二支撑层116保护顶部栅极绝缘层115与层间绝缘层117的下部，因此，可以有效地防止顶部栅极绝缘层115和层间绝缘层117被损坏。因此，在这样的实施例中，可以通过底部栅极绝缘层113、顶部栅极绝缘层115和层间绝缘层117有效地限定更精细的接触孔CH1。
开关晶体管T12的导电层SE12可以设置在层间绝缘层117上。导电层SE12可以经由接触孔CH1连接到开关源区S12，并且可以电连接到以上参照图1描述的数据线DLm。在这样的实施例中，开关源区S 12可以经由导电层SE12电连接到数据线DLm。根据实施例，导电层SE12可以通过从其延伸的数据线DLm的一部分来限定。
在实施例中，薄膜晶体管阵列基底11'还可以包括设置在层间绝缘层117上并且覆盖驱动晶体管T11和开关晶体管T12的通孔绝缘层119以及设置在通孔绝缘层119上的OLED的第一电极121。
通孔绝缘层119可以包括诸如丙烯酸有机材料、聚酰亚胺或苯并环丁烯(“BCB”)的有机绝缘材料，或者可以由所述有机绝缘材料形成。通孔绝缘层119可以保护布置在其下方的元件(例如，晶体管)，并且可以使薄膜晶体管阵列基底11'的顶表面平坦化。
第一电极121可以包括具有高逸出功的材料或由具有高逸出功的材料形成，并且可以包括反射金属或透明导电材料中的至少一者。在一个实施例中，例如，第一电极121可以包括从ITO、IZO、氧化锌(ZnO)、氧化锡(In2O3)、氧化铟镓(“IGO”)、氧化铝锌(“AZO”)、银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)和铬(Cr)中选择的至少一种材料。
尽管未示出，但是薄膜晶体管阵列基底11'还可以包括设置在通孔绝缘层119上并且限定各个像素的像素限定层(未示出)。像素限定层(未示出)包括暴露第一电极121的顶表面的开口，并且可以覆盖第一电极121的周边。
在实施例中，包括有机发射层1222的中间层122可以设置在通过像素限定层(未示出)暴露的第一电极121上。中间层122可以包括有机发射层1222、布置在第一电极121与有机发射层1222之间的底部公共层1221以及布置在有机发射层1222与第二电极123之间的顶部公共层1223。在这样的实施例中，有机发射层1222可以设置在第一电极121与第二电极123之间。
面对第一电极121的第二电极123可以设置在像素限定层(未示出)和中间层122的上方。OLED可以包括第一电极121、中间层122和第二电极123。
尽管未示出，但是包封基底(未示出)或包封层(未示出)可以设置在第二电极123的上方。
根据有机发光显示设备1'的实施例，针对大集成限定精细的接触孔，并且有效地防止了通过其限定精细的接触孔的绝缘层被显著损坏，以减少短路的危险。因此，在这样的实施例中，可以大幅地改善显示质量。
在下文中，将描述有机发光显示设备的可替换实施例。在下文中，将省略或简化相同或类似元件的任何重复的详细描述。
图3是根据可替换实施例的有机发光显示设备的示意性剖视图。
参照图3，有机发光显示设备1”的实施例包括薄膜晶体管阵列基底11”和在薄膜晶体管阵列基底11”上的OLED。薄膜晶体管阵列基底11”包括：基底210；开关晶体管T22的开关有源层A22，在基底210上并且包括开关源区S22、开关沟道区C22和开关漏区D22；导电层SE22，在开关有源层A22上并且经由接触孔CH2电连接到开关源区S22或开关漏区D22；底部栅极绝缘层213和顶部栅极绝缘层215，在开关有源层A22与导电层SE22之间并且通过其限定接触孔CH2；第一支撑层214，在底部栅极绝缘层213与顶部栅极绝缘层215之间并且围绕接触孔CH2的至少一部分。
这里，图3的开关晶体管T22和开关有源层A22可以分别与第一晶体管和第一有源层相同，但是不限于此。
开关有源层A22包括开关源区S22、开关漏区D22、开关沟道区C22以及布置为接近开关源区S22的虚设有源层DU22。这里，图3的开关源区S22、开关沟道区C22和开关漏区D22可以分别与源区、沟道区和漏区相同，但是不限于此。
在这样的实施例中，薄膜晶体管阵列基底11'还可以包括与开关有源层A22的至少一部分叠置的开关栅电极G22以及与虚设有源层DU22的至少一部分叠置的第一支撑层214。在这样的实施例中，开关栅电极G22和第一支撑层214可以设置在底部栅极绝缘层213上。这里，图3的底部栅极绝缘层213可以与第一绝缘层相同。
底部栅极绝缘层213可以设置在开关有源层A22与顶部栅极绝缘层215之间和虚设有源层DU22与顶部栅极绝缘层215之间。接触孔CH2可以通过底部栅极绝缘层213限定。这里，图3的顶部栅极绝缘层215可以与第二绝缘层相同。
开关栅电极G22可以设置在底部栅极绝缘层213与顶部栅极绝缘层215之间，并且在平面图中可以与开关沟道区C22叠置。这里，图3的开关栅电极G22可以被称为第一栅电极。
第一支撑层214可以设置在底部栅极绝缘层213与顶部栅极绝缘层215之间，并且可以围绕接触孔CH2的至少一部分。在实施例中，第一支撑层214可以包括与开关栅电极G22相同的材料。
层间绝缘层217可以设置在顶部栅极绝缘层215上。
在这样的实施例中，暴露开关源区S22的接触孔CH2通过底部栅极绝缘层213、顶部栅极绝缘层215和层间绝缘层217来限定或形成。根据实施例，当底部栅极绝缘层213、顶部栅极绝缘层215和层间绝缘层217被蚀刻以形成接触孔CH2时，第一支撑层214保护顶部栅极绝缘层215的下部，因此，可以有效地防止顶部栅极绝缘层215被损坏。因此，在这样的实施例中，可以通过底部栅极绝缘层213、顶部栅极绝缘层215和层间绝缘层217有效地形成更精细的接触孔CH2。
图4是根据另一个可替换实施例的有机发光显示设备的示意性剖视图。
参照图4，有机发光显示设备1”'的实施例包括薄膜晶体管阵列基底11”'和在薄膜晶体管阵列基底11”'上的OLED。薄膜晶体管阵列基底11”'包括：基底310；开关晶体管T32的开关有源层A32，在基底310上并且包括开关源区S32、开关沟道区C32和开关漏区D32；导电层SE32，在开关有源层A32上并且经由接触孔CH3电连接到开关源区S32或开关漏区D32；顶部栅极绝缘层315和层间绝缘层317，在开关有源层A32与导电层SE32之间并且包括接触孔CH3；第一支撑层316，在顶部栅极绝缘层315与层间绝缘层317之间并且围绕接触孔CH3的至少一部分。
这里，图4的开关晶体管T32、开关有源层A32、驱动晶体管T31和驱动有源层A31可以分别与第一晶体管、第一有源层、第二晶体管和第二有源层相同，但是不限于此。
在这样的实施例中，驱动有源层A31可以包括驱动源区S31、驱动漏区D31和驱动沟道区C31。在这样的实施例中，开关有源层A32可以包括开关源区S32、开关漏区D32和开关沟道区C32。这里，图4的开关源区S32、开关沟道区C32和开关漏区D32可以分别被称为源区、沟道区和漏区，但是不限于此。
在这样的实施例中，如图4中所示，覆盖驱动有源层A31和开关有源层A32的底部栅极绝缘层313设置缓冲层311上，与驱动有源层A31的至少一部分叠置的驱动栅电极G31以及与开关有源层A32的至少一部分叠置的开关栅电极G32可以设置在底部栅极绝缘层313上。这里，图4的底部栅极绝缘层313和驱动栅电极G31可以分别被称为第三绝缘层和第二栅电极。
在这样的实施例中，接触孔CH3通过底部栅极绝缘层313来限定或形成。
驱动栅电极G31可以限定或用作电容器Cst3的第一电极(例如，底部电极)Cst31。
开关栅电极G32布置在底部栅极绝缘层313与顶部栅极绝缘层315之间，并且在平面图中可以与开关沟道区C32叠置。
覆盖驱动栅电极G31和开关栅电极G32的顶部栅极绝缘层315可以设置在底部栅极绝缘层313上。这里，图4的顶部栅极绝缘层315可以与第一绝缘层相同。
第一支撑层316和电容器Cst3的第二电极(例如，顶部电极)Cst32可以设置在顶部栅极绝缘层315上。在这样的实施例中，第一支撑层316和电容器Cst3的第二电极Cst32可以设置在同一层上，其中，第一支撑层316可以围绕接触孔CH3的至少一部分。
电容器Cst3可以布置为在平面图中与驱动晶体管T31叠置。在这样的实施例中，电容器Cst3可以包括驱动栅电极G31和电容器Cst3的第二电极Cst32，驱动栅电极G31限定或用作电容器Cst3的第一电极Cst31，电容器Cst3的第二电极Cst32跨过顶部栅极绝缘层315而面对驱动栅电极G31。
覆盖第一支撑层316和电容器Cst2的第二电极Cst32的层间绝缘层317可以设置在顶部栅极绝缘层315上。这里，图4的层间绝缘层317可以与第二绝缘层相同。
在这样的实施例中，暴露开关源区S32的接触孔CH3可以通过底部栅极绝缘层313、顶部栅极绝缘层315和层间绝缘层317来限定或形成。根据实施例，当底部栅极绝缘层313、顶部栅极绝缘层315和层间绝缘层317被蚀刻以形成接触孔CH3时，第一支撑层316保护层间绝缘层317的下部，因此，可以有效地防止层间绝缘层117被损坏。因此，可以通过底部栅极绝缘层313、顶部栅极绝缘层315和层间绝缘层317有效地形成更精细的接触孔CH3。
图5是根据另一个可替换实施例的有机发光显示设备的示意性剖视图。
参照图5，根据另一个实施例的有机发光显示设备1""包括薄膜晶体管阵列基底11""和在薄膜晶体管阵列基底11""上的OLED。薄膜晶体管阵列基底11""包括：基底410；开关晶体管T42的开关有源层A42，在基底410上并且包括开关源区S42、开关沟道区C42和开关漏区D42；导电层SE42，在开关有源层A42上并且经由接触孔CH4电连接到开关源区S42或开关漏区D42；顶部栅极绝缘层415和层间绝缘层417，在开关有源层A42与导电层SE42之间并且包括接触孔CH4；第二支撑层416，在顶部栅极绝缘层415与层间绝缘层417之间并且围绕接触孔CH4的至少一部分。
这里，图5的开关晶体管T42、开关有源层A42、驱动晶体管T41和驱动有源层A41可以分别与第一晶体管、第一有源层、第二晶体管和第二有源层相同，但是不限于此。
这里，图5的开关源区S42、开关沟道区C42和开关漏区D42可以分别与源区、沟道区和漏区相同，但是不限于此。
这里，图5的底部栅极绝缘层413、驱动栅电极G41和第一支撑层414可以分别与第三绝缘层、第二栅电极和第二支撑层相同。
在这样的实施例中，图5的顶部栅极绝缘层415可以与第一绝缘层相同。
在这样的实施例中，图5的第二支撑层416可以与第一支撑层相同。
在这样的实施例中，图5的层间绝缘层417可以与第二绝缘层相同。
在这样的实施例中，薄膜晶体管阵列基底11""还可以包括设置在层间绝缘层417上的掩模图案418和开关晶体管T42的导电层SE42。
掩模图案418可以设置在层间绝缘层417与导电层SE42之间，并且可以围绕接触孔CH4的至少一部分。掩模图案418可以包括金属或由金属形成。
导电层SE42可以设置在掩模图案418上以直接接触掩模图案418，并且可以经由接触孔CH4连接到开关源区S42。导电层SE42的端部可以连接到掩模图案418的端部而没有台阶。然而，发明构思不限于此。
根据如上所述的这样的实施例，即使位于源电极或漏电极的下方的掩模图案包括金属并且在源电极或漏电极与掩模图案之间形成氧化物层，通过有效地防止因氧化物层而造成的像素之间的短路，有机发光显示设备1""也具有改善的显示质量。
在下文中，将参照图6A至图6F详细描述制造有机发光显示设备的方法的实施例。
图6A至图6F是示出制造图5的有机发光显示设备的方法的实施例的剖视图。
该方法的这样的实施例可以不仅用于制造图5的有机发光显示设备的组件，而且用于制造图2至图4中示出的有机发光显示设备的相同组件。
参照图6A，在这样的实施例中，在基底410上设置(例如，形成)开关晶体管T42的包括开关源区S42、开关沟道区C42和开关漏区D42的开关有源层A42。
在这样的实施例中，为了形成开关有源层A42，首先可以在基底410上设置或形成缓冲层411，然后可以在缓冲层411上设置或形成驱动半导体图案(未示出)和开关半导体图案(未示出)。驱动半导体图案(未示出)和开关半导体图案(未示出)可以彼此连接。
在这样的实施例中，在基底410上设置或形成覆盖驱动半导体图案(未示出)和开关半导体图案(未示出)的底部栅极绝缘层413。在这样的实施例中，在底部栅极绝缘层413上设置或形成金属层，并且将底部栅极绝缘层413上的金属层图案化。因此，可以通过被图案化的金属层在底部栅极绝缘层413上设置第一支撑层414、开关栅电极G42和驱动栅电极G41。
在这样的实施例中，第一支撑层414可以设置或形成为在平面图中与开关半导体图案(未示出)的至少一部分叠置。开关栅电极G42可以设置或形成为在平面图中与开关半导体图案(未示出)的至少一部分叠置并且与第一支撑层414分隔开，驱动栅电极G41可以设置或形成为在平面图中与驱动半导体图案(未示出)的至少一部分叠置。
如上所述，可以使用同一掩模工艺来形成驱动栅电极G41、开关栅电极G42和第一支撑层414。然而，发明构思不限于此。
在这样的实施例中，通过使用限定驱动栅电极G41、开关栅电极G42和第一支撑层414的被图案化的金属层作为掩模，可以通过向驱动半导体图案(未示出)和开关半导体图案(未示出)掺杂离子杂质来形成驱动有源层A41、开关有源层A42和虚设有源层DU42。虚设有源层DU42未被掺杂杂质，可以由与驱动沟道区C41和开关沟道区C42相同的半导体材料形成，并且可以设置在接近开关源区S42的区域处。
参照图6B，在底部栅极绝缘层413上设置或形成顶部栅极绝缘层415，以覆盖驱动栅电极G41、开关栅电极G42和第一支撑层414。在这样的实施例中，在顶部栅极绝缘层415上形成金属层，并且将金属层图案化。因此，可以通过被图案化的金属层在顶部栅极绝缘层415上形成第二支撑层416和电容器Cst4的第二电极(例如，顶部电极)Cst42。
在这样的实施例中，第二支撑层416可以设置或形成为在平面图中与第一支撑层414的至少一部分叠置，电容器Cst4的第二电极Cst42可以设置或形成为面对驱动栅电极G41。在实施例中，如图6B中所示，第二支撑层416可以具有围绕接触孔CH4的类似闭环的形状，但是发明构思不限于此。
在实施例中，如上所述，可以使用同一掩模工艺来形成第二支撑层416和电容器Cst4的第二电极Cst42。然而，发明构思不限于此。
参照图6C，在顶部栅极绝缘层415上设置或形成层间绝缘层417，以覆盖第二支撑层416和电容器Cst4的第二电极Cst42。
在这样的实施例中，在形成金属层418'以覆盖层间绝缘层417的整个顶表面之后，可以在金属层418'上形成光致抗蚀剂PR。
在金属层418'上形成光致抗蚀剂PR之后，通过使用半色调掩模M将光照射到光致抗蚀剂PR，其中，半色调掩模M包括使光透射通过的透光部分Ma、使光局部地透射通过的局部透射部分Mb以及阻挡光的挡光部分Mc。光致抗蚀剂PR可以是被光照射的区域溶于显影剂的正性光致抗蚀剂。然而，发明构思不限于此。
参照图6D，可以通过向光致抗蚀剂PR照射光并且去除光致抗蚀剂PR的被光照射的部分来形成包括与挡光部分Mc对应的第一区域PR1、与局部透射部分Mb对应并且具有比第一区域PR1的高度低的高度的第二区域PR2、以及与透光部分Ma对应的开口的光致抗蚀剂图案。
参照图6E，蚀刻层间绝缘层417、顶部栅极绝缘层415和底部栅极绝缘层413以暴露开关源区S42的至少一部分，因此，可以通过层间绝缘层417、顶部栅极绝缘层415和底部栅极绝缘层413来形成包括与第一支撑层414和第二支撑层416接触的至少一部分的接触孔CH4。
在这样的实施例中，可以通过去除被光致抗蚀剂图案的开口暴露的金属层418'以及层间绝缘层417、顶部栅极绝缘层415和底部栅极绝缘层413的布置在金属层418'的所述暴露部分的下方的各个部分来形成接触孔CH4。
在这样的实施例中，当正在蚀刻层间绝缘层417时，形成在层间绝缘层417下方的第二支撑层416可以有效地防止层间绝缘层417的下部被过度地蚀刻。在这样的实施例中，当正在蚀刻顶部栅极绝缘层415时，形成在顶部栅极绝缘层415下方的第一支撑层414可以有效地防止顶部栅极绝缘层415的下部被过度地蚀刻。如上所述，根据实施例，当正在蚀刻包括接触孔的一个或更多个绝缘层时，不会过度地蚀刻并且可以均匀地蚀刻一个或更多个绝缘层，从而可以更精确地形成精细的接触孔。
在这样的实施例中，通过灰化工艺，可以通过去除光致抗蚀剂图案的与局部透射部分Mb对应的整个部分以及与光致抗蚀剂图案的与挡光部分Mc对应的部分的一部分来形成第三光致抗蚀剂PR3。
参照图6F，可以通过去除金属层的被局部去除的光致抗蚀剂图案暴露的部分来形成掩模图案418。掩模图案418可以围绕接触孔CH4的至少一部分。
在这样的实施例中，在层间绝缘层417上形成经由接触孔CH4连接到开关源区S42的导电层SE42。
在实施例中，可以在层间绝缘层417上形成覆盖掩模图案418的导电材料，以形成导电层SE42。这里，导电材料可以埋置在底部栅极绝缘层413、顶部栅极绝缘层415和层间绝缘层417中包括的接触孔CH4中。在这样的实施例中，可以通过将布置在层间绝缘层417上的导电材料图案化来在掩模图案418上形成直接接触掩模图案418的导电层SE42。
根据实施例，如上所述，通过在不同的掩模工艺中形成掩模图案418和导电层SE42，可以防止因形成在掩模图案418上的氧化物层而不蚀刻掩模图案418的现象。因此，可以有效地防止像素之间的短路，因此可以制造出具有改善的显示质量的有机发光显示设备1""。
图7是示出根据可替换实施例的有机发光显示设备的像素的等效电路图。
参照图7，有机发光显示设备2的实施例包括薄膜晶体管阵列基底12和在薄膜晶体管阵列基底12上的OLED。
薄膜晶体管阵列基底12中包括的布线可以包括用于传输扫描信号Scan的扫描线SLn、用于传输数据信号Data的数据线DLm以及用于传输驱动电压ELVDD的驱动电压线PL。
根据实施例，如图7中所示，像素电路可以包括两个晶体管(例如，驱动晶体管T21和开关晶体管T22)和一个电容器Cst2。
在这样的实施例中，驱动晶体管T21的驱动栅电极G21连接到电容器Cst2的第一电极Cst21，驱动晶体管T21的驱动源电极S21连接到驱动电压线PL，驱动晶体管T21的驱动漏电极D21电连接到OLED的第一电极521(图8中示出)。驱动晶体管T21根据开关晶体管T22的开关操作来接收数据信号Data，并且将驱动电流Id供应给OLED。
开关晶体管T22的开关栅电极G22连接到扫描线SLn，开关晶体管T22的开关源电极S22连接到数据线DLm，开关晶体管T22的开关漏电极D22连接到驱动晶体管T21的驱动栅电极G21。开关晶体管T22响应于经由扫描线SLn接收的扫描信号Scan而导通，并且执行用于将经由数据线DLm接收的数据信号Data传输到驱动晶体管T21的驱动栅电极G21的开关操作。
电容器Cst2的第二电极Cst22连接到驱动电压线PL，电容器Cst2的第一电极Cst21连接到驱动晶体管T21的驱动栅电极G21。电容器Cst2被充以将要传输到驱动晶体管T21的驱动栅电极G21的数据信号Data，并且即使在开关晶体管T22被截止后仍保持数据信号Data。
OLED的第一电极521(图8中所示)连接到驱动晶体管T21的驱动漏电极D21，OLED的第二电极523(图8中所示)接收共电压ELVSS。因此，OLED通过从驱动晶体管T21接收驱动电流Id来显示图像并且发光。
图8是根据实施例的有机发光显示设备的示意性剖视图。
参照图8，有机发光显示设备2'的实施例包括薄膜晶体管阵列基底12'和在薄膜晶体管阵列基底12'上的OLED。在这样的实施例中，薄膜晶体管阵列基底12'包括：基底510；驱动晶体管T51的驱动有源层A51，在基底510上并且包括驱动源区S51、驱动沟道区C51和驱动漏区D51；驱动源电极SE51，在驱动有源层A51上并且经由驱动源极接触孔CH51电连接到驱动源区S51；驱动漏电极DE51，在驱动有源层A51上并且经由驱动漏极接触孔CH52电连接到驱动漏区D51；底部栅极绝缘层513和顶部栅极绝缘层515，设置在驱动有源层A51与驱动源电极SE51和驱动漏电极DE51之间；第一支撑层5141，在底部栅极绝缘层513和顶部栅极绝缘层515之间并且围绕驱动源极接触孔CH51的至少一部分；第二支撑层5142，在底部栅极绝缘层513和顶部栅极绝缘层515之间并且围绕驱动漏极接触孔CH52的至少一部分。在这样的实施例中，驱动源极接触孔CH51和驱动漏极接触孔CH52通过底部栅极绝缘层513和顶部栅极绝缘层515来限定或形成。
薄膜晶体管阵列基底12'还可以包括设置在基底510上的缓冲层511。包括驱动有源层A51的驱动晶体管T51设置在缓冲层511上。在这样的实施例中，图8的驱动晶体管T51和驱动有源层A51可以与第一晶体管和第一有源层相同，但是不限于此。
驱动有源层A51可以包括通过掺杂有杂质而导电并且彼此分隔开的驱动源区S51和驱动漏区D51、以及在驱动源区S51与驱动漏区D51之间并且包括半导体材料的驱动沟道区C51。在这样的实施例中，图8的驱动源区S51、驱动沟道区C51和驱动漏区D51可以分别与源区、沟道区和漏区相同，但是不限于此。
驱动晶体管T51还可以包括第一虚设有源层DU51和第二虚设有源层DU52。第一虚设有源层DU51和第二虚设有源层DU52可以分别接近驱动源区S51和驱动漏区D51，并且可以包括与驱动沟道区C51相同的材料，即，半导体材料。
覆盖驱动有源层A51的底部栅极绝缘层513设置在缓冲层511上，与驱动有源层A51的至少一部分叠置的驱动栅电极G51、与第一虚设有源层DU51的至少一部分叠置的第一支撑层5141以及与第二虚设有源层DU52的至少一部分叠置的第二支撑层5142可以设置在底部栅极绝缘层513上。在这样的实施例中，图8的底部栅极绝缘层513可以与第一绝缘层相同，图8的第一支撑层5141和第二支撑层5142可以与第一支撑层相同。
底部栅极绝缘层513布置在驱动有源层A51、第一虚设有源层DU51和第二虚设有源层DU52与顶部栅极绝缘层515之间。在这样的实施例中，驱动源极接触孔CH51和驱动漏极接触孔CH52可以通过底部栅极绝缘层513来限定。这里，图8的顶部栅极绝缘层515可以与第二绝缘层相同。
驱动栅电极G51布置在底部栅极绝缘层513与顶部栅极绝缘层515之间，并且在平面图中可以与驱动沟道区C51叠置。在这样的实施例中，图8的驱动栅电极G51可以与第一栅电极相同。
第一支撑层5141布置在底部栅极绝缘层513与顶部栅极绝缘层515之间，并且可以围绕驱动源极接触孔CH51的至少一部分。
第二支撑层5142布置在底部栅极绝缘层513与顶部栅极绝缘层515之间，并且可以围绕驱动漏极接触孔CH52的至少一部分。
驱动栅电极G51、第一支撑层5141和第二支撑层5142可以包括彼此相同的材料。
覆盖驱动栅电极G51、第一支撑层5141和第二支撑层5142的顶部栅极绝缘层515可以设置在底部栅极绝缘层513上。
在这样的实施例中，分别暴露驱动源区S51和驱动漏区D51的驱动源极接触孔CH51和驱动漏极接触孔CH52通过底部栅极绝缘层513和顶部栅极绝缘层515来限定。根据实施例，当底部栅极绝缘层513和顶部栅极绝缘层515被蚀刻以形成驱动源极接触孔CH51和驱动漏极接触孔CH52时，第一支撑层5141和第二支撑层5142保护顶部栅极绝缘层515的下部，从而防止顶部栅极绝缘层515被损坏。因此，可以通过底部栅极绝缘层513和顶部栅极绝缘层515更精确地形成精细的接触孔。
驱动晶体管T51的驱动源电极SE51和驱动漏电极DE51可以设置在顶部栅极绝缘层515上。驱动源电极SE51可以经由驱动源极接触孔CH51连接到驱动源区S51，驱动漏电极DE51可以经由驱动漏极接触孔CH52连接到驱动漏区D51。
覆盖驱动源电极SE51和驱动漏电极DE51的通孔绝缘层519可以设置在顶部栅极绝缘层515上。根据实施例，通孔绝缘层519可以包括诸如丙烯酸有机材料、聚酰亚胺或BCB的有机材料或由所述有机材料形成。通孔绝缘层519可以保护设置在其下方的像素电路的元件(例如，薄膜晶体管)并且可以使基底510的顶表面平坦化。
在这样的实施例中，暴露驱动晶体管T51的驱动漏电极DE51的通孔VIA5可以限定在通孔绝缘层519中。驱动晶体管T51的驱动漏电极DE51可以设置在限定在顶部栅极绝缘层515中的驱动漏极接触孔CH52中。驱动漏电极DE51和OLED的第一电极521可以经由通孔VIA5而彼此电连接。在这样的实施例中，第一电极521可以经由驱动漏极接触孔CH52和通孔VIA5而电连接到驱动晶体管T51。
OLED的第一电极521可以设置在通孔绝缘层519上。根据实施例，有机发光显示设备2'可以是在从基底510向上的方向上显示图像的顶发射型有机发光显示设备。在这样的实施例中，第一电极521可以包括具有银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)或铬(Cr)的金属反射层。在这样的实施例中，第一电极521可以包括具有ITO、IZO、ZnO或氧化铟锡锌(“ITZO”)的透明导电层。根据可替换实施例，有机发光显示设备2'可以是在从基底510向下的方向上显示图像的底发射型有机发光显示设备。在这样的实施例中，第一电极521可以包括具有ITO、IZO、ZnO或ITZO的透明导电层，并且还可以包括半透明金属层。
限定各个像素的像素限定层525可以设置在通孔绝缘层519上。像素限定层525包括暴露第一电极521的顶表面的开口，并且可以覆盖第一电极521的边缘部分。
包括有机发射层5222的中间层522可以设置在第一电极521的被像素限定层525暴露的部分上。有机发射层5222可以发射红光、绿光、蓝光或白光。中间层522可以包括有机发射层5222、设置在第一电极521与有机发射层5222之间的底部公共层5221、以及设置在有机发射层5222与第二电极523之间的顶部公共层5223。
底部公共层5221可以包括空穴注入层(“HIL”)和/或空穴传输层(“HTL”)，顶部公共层5223可以包括电子传输层(“ETL”)和/或电子注入层(“EIL”)。根据实施例，除了上述层以外的各种功能层可以设置在第一电极521与第二电极523之间。
第二电极523可以设置在中间层522上。在有机发光显示设备2'是顶发射型有机发光显示设备的实施例中，第二电极523可以包括透明或半透明电极。在有机发光显示设备2'是底发射型有机发光显示设备的可替换实施例中，第二电极523可以包括反射电极。
在实施例中，有机发光显示设备2'还可以包括设置在第二电极523上的包封基底(未示出)或包封层(未示出)。
根据实施例，有机发光显示设备2'可以因精细的接触孔而被高度集成，并且可以基于因减少损坏的绝缘层的布置而减小的短路危险来展现改善的显示质量。
在下文中，将描述有机发光显示设备的另一个可替换实施例。
图9是根据另一个实施例的有机发光显示设备的示意性剖视图。
图9中所示的有机发光显示设备与图8中所示的有机发光显示设备基本相同，在下文中，将省略或简化图9中所示的同样或类似元件的任何重复的详细描述。
参照图9，有机发光显示设备2”的实施例包括薄膜晶体管阵列基底12”和在薄膜晶体管阵列基底12”上的OLED。在这样的实施例中，薄膜晶体管阵列基底12”包括：基底610；驱动晶体管T61的驱动有源层A61，在基底610上并且包括驱动源区S61、驱动沟道区C61和驱动漏区D61；驱动源电极SE61，在驱动有源层A61上并且经由驱动源极接触孔CH61电连接到驱动源区S61；驱动漏电极DE61，在驱动有源层A61上并且经由驱动漏极接触孔CH62电连接到驱动漏区D61；底部栅极绝缘层613和顶部栅极绝缘层615，设置在驱动有源层A61与驱动源电极SE61和驱动漏电极DE61之间，并且包括驱动源极接触孔CH61和驱动漏极接触孔CH62；第一支撑层6141，在底部栅极绝缘层613和顶部栅极绝缘层615之间并且围绕驱动源极接触孔CH61的至少一部分；第二支撑层6142，在底部栅极绝缘层613和顶部栅极绝缘层615之间并且围绕驱动漏极接触孔CH62的至少一部分。
在这样的实施例中，掩模图案616、驱动晶体管T61的驱动源电极SE61以及驱动晶体管T61的驱动漏电极DE61可以设置在顶部栅极绝缘层615上。
在这样的实施例中，掩模图案616可以设置在顶部栅极绝缘层615与驱动源电极SE61之间，并且围绕驱动源极接触孔CH61的至少一部分。在这样的实施例中，掩模图案616可以设置在顶部栅极绝缘层615与驱动漏电极DE61之间，并且围绕驱动漏极接触孔CH62的至少一部分。在这样的实施例中，掩模图案616可以包括金属或由金属形成。
驱动源电极SE61和驱动漏电极DE61可以设置在掩模图案616上，以直接接触掩模图案616。驱动源电极SE61的端部和驱动漏电极DE61的端部可以连接到掩模图案616的端部而没有台阶。然而，发明构思不限于此。
根据实施例，即使当位于源电极或漏电极的下方的掩模图案包括金属并且在源电极或漏电极与掩模图案之间形成氧化物层时，通过有效地防止因氧化物层导致的像素之间的短路，有机发光显示设备2”也具有改善的显示质量。
根据发明构思的实施例，可以提供一种可以被高度集成并且因在没有损坏绝缘层的情况下形成的精细的接触孔而展现改善的显示质量的薄膜晶体管阵列基底、一种制造该薄膜晶体管阵列基底的方法以及一种包括该薄膜晶体管阵列基底的有机发光显示设备。
应该理解的是，这里描述的示例性实施例应被视为仅仅是描述性的，并不为了限制的目的。对每个示例性实施例中的特征或方面的描述通常应该被认为可用于其他示例性实施例中的其他相似的特征或方面。
虽然已经参照附图描述了一个或更多个示例性实施例，但本领域的普通技术人员将理解的是，在不脱离如由权利要求限定的精神和范围的情况下，可以在此做出形式和细节上的各种改变。

Claims (20)

1.一种薄膜晶体管阵列基底，所述薄膜晶体管阵列基底包括：
基底；
第一晶体管的第一有源层，位于所述基底上，其中，所述第一有源层包括源区、沟道区和漏区；
导电层，位于所述第一有源层上并且经由接触孔电连接到所述源区或所述漏区；
第一绝缘层和第二绝缘层，位于所述第一有源层与所述导电层之间，其中，所述接触孔通过所述第一绝缘层和所述第二绝缘层限定；以及
第一支撑层，位于所述第一绝缘层与所述第二绝缘层之间，并且围绕所述接触孔的至少一部分。
2.根据权利要求1所述的薄膜晶体管阵列基底，其中，所述第一支撑层包括金属。
3.根据权利要求1所述的薄膜晶体管阵列基底，所述薄膜晶体管阵列基底还包括：
所述第一晶体管的第一栅电极，位于所述第一绝缘层与所述第二绝缘层之间并且在平面图中与所述第一有源层的所述沟道区叠置，
其中，所述第一支撑层包括与所述第一栅电极相同的材料。
4.根据权利要求1所述的薄膜晶体管阵列基底，所述薄膜晶体管阵列基底还包括：
第三绝缘层，位于所述第一有源层与所述第一绝缘层之间，其中，所述接触孔通过所述第三绝缘层限定；
第二晶体管，电连接到所述第一晶体管；以及
电容器，在平面图中与所述第二晶体管叠置，
其中，所述第二晶体管包括：
第二有源层，与所述第一有源层位于同一层中；以及
第二栅电极，位于所述第三绝缘层上以与所述第二有源层的至少一部分叠置，
其中，所述电容器包括：
第一电极，通过所述第二栅电极限定；以及
第二电极，面对所述第二栅电极。
5.根据权利要求4所述的薄膜晶体管阵列基底，其中，所述第一支撑层与所述第二电极位于同一层中，并且包括与所述第二电极相同的材料。
6.根据权利要求4所述的薄膜晶体管阵列基底，所述薄膜晶体管阵列基底还包括：
第二支撑层，位于所述第三绝缘层与所述第一绝缘层之间并且围绕所述接触孔的至少一部分。
7.根据权利要求1所述的薄膜晶体管阵列基底，所述薄膜晶体管阵列基底还包括：
掩模图案，位于所述第二绝缘层与所述导电层之间并且围绕所述接触孔的至少一部分，
其中，所述掩模图案直接接触所述导电层。
8.根据权利要求7所述的薄膜晶体管阵列基底，其中，所述掩模图案包括金属。
9.一种制造薄膜晶体管阵列基底的方法，所述方法包括下述步骤：
在基底上设置第一晶体管的包括源区、沟道区和漏区的第一有源层；
在所述基底上设置覆盖所述第一有源层的第一绝缘层；
在所述第一绝缘层上设置在平面图中与所述第一有源层的至少一部分叠置并且包括金属的第一支撑层；
在所述第一绝缘层上设置第二绝缘层，以覆盖所述第一支撑层；
通过蚀刻所述第一绝缘层和所述第二绝缘层来形成至少部分地接触所述第一支撑层的接触孔，以暴露所述源区的至少一部分或所述漏区的至少一部分；以及
在所述第二绝缘层上形成经由所述接触孔连接到所述源区或所述漏区的导电层。
10.根据权利要求9所述的方法，所述方法还包括下述步骤：
在设置所述第一绝缘层之后，在所述第一绝缘层上设置在平面图中与所述沟道区叠置并且与所述第一支撑层分隔开的第一栅电极，
其中，设置所述第一栅电极的步骤和设置所述第一支撑层的步骤是在同一掩模工艺期间执行的。
11.根据权利要求9所述的方法，所述方法还包括：
设置电连接到所述第一晶体管的第二晶体管以及在平面图中与所述第二晶体管叠置的电容器，
其中，设置所述第二晶体管和所述电容器的步骤包括：
在设置所述第一绝缘层之前，将所述第二晶体管的第二有源层与所述第一有源层设置在同一层中；
在所述基底上设置第三绝缘层以覆盖所述第一有源层和所述第二有源层；
在所述第三绝缘层上设置与所述第二有源层的至少一部分叠置的第二栅电极；以及
在设置所述第一绝缘层之后，在所述第一绝缘层上设置所述电容器的面对所述第二栅电极的第二电极，其中，所述第二栅电极用作所述电容器的第一电极。
12.根据权利要求11所述的方法，其中，设置所述第二电极的步骤和设置所述第一支撑层的步骤是在同一掩模工艺期间执行的。
13.根据权利要求9所述的方法，所述方法还包括：
在设置所述导电层之前，在所述第二绝缘层上设置接触所述导电层的掩模图案，
其中，设置所述掩模图案的步骤包括：
设置金属层以覆盖所述第二绝缘层的整个顶表面；
在所述金属层上设置光致抗蚀剂；
通过使用半色调掩模将光照射到所述光致抗蚀剂上，其中，所述半色调掩模包括使所述光透射通过的透光部分、使所述光局部地透射通过的局部透射部分和阻挡所述光的挡光部分；
通过去除所述光致抗蚀剂的被光照射的部分来设置光致抗蚀剂图案，其中，所述光致抗蚀剂图案包括与所述挡光部分对应的第一区域、与所述局部透射部分对应并且具有比所述第一区域的高度低的高度的第二区域以及与所述透光部分对应的开口；
通过去除所述金属层的被所述光致抗蚀剂图案的所述开口暴露的部分、以及所述第一绝缘层和所述第二绝缘层的与所述金属层的被所述光致抗蚀剂图案的所述开口暴露的部分对应的部分，形成所述接触孔；
通过灰化工艺去除所述光致抗蚀剂图案的与所述局部透射部分对应的整个部分以及所述光致抗蚀剂图案的与所述挡光部分对应的部分；以及
通过去除所述金属层的被局部去除的光致抗蚀剂图案暴露的部分来形成所述掩模图案。
14.一种有机发光显示设备，所述有机发光显示设备包括：
基底；
第一晶体管的第一有源层，位于所述基底上，其中，所述第一有源层包括源区、沟道区和漏区；
导电层，位于所述第一有源层上并且经由接触孔电连接到所述源区或所述漏区；
第一绝缘层和第二绝缘层，位于所述第一有源层与所述导电层之间，其中，所述接触孔通过所述第一绝缘层和所述第二绝缘层限定；
第一支撑层，位于所述第一绝缘层与所述第二绝缘层之间，并且围绕所述接触孔的至少一部分；
通孔绝缘层，覆盖所述第一晶体管；
第一电极，位于所述通孔绝缘层上；
第二电极，面对所述第一电极；以及
有机发射层，位于所述第一电极与所述第二电极之间。
15.根据权利要求14所述的有机发光显示设备，其中，所述第一支撑层包括金属。
16.根据权利要求14所述的有机发光显示设备，所述有机发光显示设备还包括：
所述第一晶体管的第一栅电极，位于所述第一绝缘层与所述第二绝缘层之间并且在平面图中与所述沟道区叠置，
其中，所述第一支撑层包括与所述第一栅电极相同的材料。
17.根据权利要求14所述的有机发光显示设备，所述有机发光显示设备还包括：
第三绝缘层，位于所述第一有源层和所述第一绝缘层之间并且包括所述接触孔；
第二晶体管，电连接到所述第一晶体管；以及
电容器，在平面图中与所述第二晶体管叠置，
其中，所述第二晶体管包括：
第二有源层，与所述第一有源层位于同一层中；以及
第二栅电极，位于所述第三绝缘层上以与所述第二有源层的至少一部分叠置，
其中，所述电容器包括：
第一电极，通过所述第二栅电极限定；以及
第二电极，面对所述第二栅电极。
18.根据权利要求17所述的有机发光显示设备，其中，所述第一支撑层与所述第二电极位于同一层中，并且包括与所述第二电极相同的材料。
19.根据权利要求17所述的有机发光显示设备，所述有机发光显示设备还包括：
第二支撑层，位于所述第三绝缘层与所述第一绝缘层之间并且围绕所述接触孔的至少一部分。
20.根据权利要求14所述的有机发光显示设备，所述有机发光显示设备还包括：
掩模图案，位于所述第二绝缘层与所述导电层之间并且围绕所述接触孔的至少一部分，
其中，所述掩模图案直接接触所述导电层并且包括金属。
CN201610853393.XA 2015-11-03 2016-09-26 薄膜晶体管阵列基底及其制造方法和有机发光显示设备 Active CN106816452B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150153803A KR102491873B1 (ko) 2015-11-03 2015-11-03 박막트랜지스터 어레이 기판, 그 제조 방법, 및 유기 발광 표시 장치
KR10-2015-0153803 2015-11-03

Publications (2)

Publication Number Publication Date
CN106816452A true CN106816452A (zh) 2017-06-09
CN106816452B CN106816452B (zh) 2022-04-26

Family

ID=58635858

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610853393.XA Active CN106816452B (zh) 2015-11-03 2016-09-26 薄膜晶体管阵列基底及其制造方法和有机发光显示设备

Country Status (3)

Country Link
US (1) US10074707B2 (zh)
KR (1) KR102491873B1 (zh)
CN (1) CN106816452B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114038977A (zh) * 2021-08-04 2022-02-11 重庆康佳光电技术研究院有限公司 发光器件的制作方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI561894B (en) * 2015-05-29 2016-12-11 Hon Hai Prec Ind Co Ltd Manufacturing method of making electronic connection structure, tft substrate, and insulation layer
CN105931988B (zh) * 2016-05-30 2019-12-24 深圳市华星光电技术有限公司 Amoled像素驱动电路的制作方法
KR102541552B1 (ko) * 2016-11-30 2023-06-07 엘지디스플레이 주식회사 트랜지스터 기판 및 이를 이용한 유기발광표시패널과 유기발광표시장치
KR102374754B1 (ko) * 2017-09-27 2022-03-15 엘지디스플레이 주식회사 터치 구조물을 포함하는 디스플레이 장치
JP7171738B2 (ja) * 2018-01-11 2022-11-15 アプライド マテリアルズ インコーポレイテッド 金属酸化物スイッチを含み小型蓄電コンデンサを備えた薄膜トランジスタ
KR102584303B1 (ko) * 2018-06-25 2023-10-04 삼성디스플레이 주식회사 표시 장치
KR20200083700A (ko) * 2018-12-28 2020-07-09 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20200087912A (ko) * 2019-01-11 2020-07-22 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20210087612A (ko) * 2020-01-02 2021-07-13 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US11682692B2 (en) * 2020-02-24 2023-06-20 Taiwan Semiconductor Manufacturing Company, Ltd. Hard mask layer below via structure in display device
CN112397561B (zh) * 2020-11-12 2022-10-04 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110309339A1 (en) * 2010-06-17 2011-12-22 Samsung Mobile Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same
US20140131677A1 (en) * 2012-11-13 2014-05-15 Samsung Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
CN104600090A (zh) * 2013-10-30 2015-05-06 三星显示有限公司 有机发光二极管显示器
CN104752479A (zh) * 2013-12-31 2015-07-01 乐金显示有限公司 有机发光二极管显示器及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030001085A (ko) 2001-06-28 2003-01-06 주식회사 하이닉스반도체 반도체 소자 제조방법
KR100441435B1 (ko) 2002-05-31 2004-07-21 삼성에스디아이 주식회사 액티브 매트릭스 타입의 유기전계발광표시장치의 제조방법
KR20050104088A (ko) 2004-04-28 2005-11-02 주식회사 하이닉스반도체 반도체소자의 콘택홀 형성 방법
KR20050108210A (ko) * 2004-05-12 2005-11-16 매그나칩 반도체 유한회사 금속막의 식각 방법
KR100733421B1 (ko) 2005-06-30 2007-06-29 주식회사 하이닉스반도체 반도체 장치의 제조방법
US7897499B2 (en) 2006-02-24 2011-03-01 Hynix Semiconductor Inc. Method for fabricating a semiconductor device with self-aligned contact
KR20070088244A (ko) * 2006-02-24 2007-08-29 주식회사 하이닉스반도체 자기정렬콘택을 갖는 반도체 소자의 제조방법
KR20070098335A (ko) 2006-03-31 2007-10-05 주식회사 하이닉스반도체 반도체 소자의 제조방법
CN103094095B (zh) * 2011-10-28 2015-10-21 中芯国际集成电路制造(北京)有限公司 制造半导体器件的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110309339A1 (en) * 2010-06-17 2011-12-22 Samsung Mobile Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same
US20140131677A1 (en) * 2012-11-13 2014-05-15 Samsung Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
CN104600090A (zh) * 2013-10-30 2015-05-06 三星显示有限公司 有机发光二极管显示器
CN104752479A (zh) * 2013-12-31 2015-07-01 乐金显示有限公司 有机发光二极管显示器及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114038977A (zh) * 2021-08-04 2022-02-11 重庆康佳光电技术研究院有限公司 发光器件的制作方法
CN114038977B (zh) * 2021-08-04 2023-10-31 重庆康佳光电科技有限公司 发光器件的制作方法

Also Published As

Publication number Publication date
US20170125500A1 (en) 2017-05-04
CN106816452B (zh) 2022-04-26
KR20170052734A (ko) 2017-05-15
KR102491873B1 (ko) 2023-01-27
US10074707B2 (en) 2018-09-11

Similar Documents

Publication Publication Date Title
CN106816452A (zh) 薄膜晶体管阵列基底及其制造方法和有机发光显示设备
US11056674B2 (en) Organic light-emitting display device including protective layer having edges over pixel-defining layer
US11843060B2 (en) Thin film transistor array substrate, organic light-emitting display apparatus, and method of manufacturing the thin film transistor array substrate
US9881981B2 (en) Method of manufacturing an organic light emitting display device
CN106469745B (zh) 有机发光二极管显示器及其制造方法
US7510891B2 (en) Organic light emitting display device and method of manufacturing the same
US7709842B2 (en) Organic electroluminescent display and method of fabricating the same
KR20140102561A (ko) 박막 반도체 장치, 유기 발광 표시 장치, 및 이의 제조 방법
CN102569665A (zh) 有机发光显示装置及其制造方法
EP3316312B1 (en) Display device having emitting areas
US20170062538A1 (en) Thin film transistor, method of manufacturing the same, and organic light-emitting display
KR102660829B1 (ko) 표시 장치 및 그 제조 방법
JP2005019401A (ja) 有機電界発光素子及びその製造方法
KR20210142046A (ko) 표시 장치 및 표시 장치의 제조 방법
KR101849575B1 (ko) 유기 전계 발광 표시 패널 및 그의 제조 방법
KR20210126203A (ko) 표시 장치 및 그 제조 방법
KR20150030063A (ko) 초고해상도 유기발광 다이오드 표시장치 및 그 제조 방법
US20110164214A1 (en) Display device
US20220149202A1 (en) Thin-film transistor circuit and method of manufacturing thin-film transistor circuit
US20220149207A1 (en) Oxide semiconductor thin-film transistor and method of manufacturing oxide semiconductor thin-film transistor
KR20110117355A (ko) 전면 발광형 유기 발광 표시 장치 및 이의 제조 방법
KR100686333B1 (ko) 박막트랜지스터, 이를 구비하는 평판표시장치 및 그의 제조방법
KR20210153808A (ko) 디스플레이 장치 및 그 제조방법
KR20220106261A (ko) 표시 장치 및 그 제조 방법
KR20220012496A (ko) 트랜지스터 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant