KR20220012496A - 트랜지스터 및 이를 포함하는 표시 장치 - Google Patents

트랜지스터 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20220012496A
KR20220012496A KR1020200091258A KR20200091258A KR20220012496A KR 20220012496 A KR20220012496 A KR 20220012496A KR 1020200091258 A KR1020200091258 A KR 1020200091258A KR 20200091258 A KR20200091258 A KR 20200091258A KR 20220012496 A KR20220012496 A KR 20220012496A
Authority
KR
South Korea
Prior art keywords
active layer
oxide
transistor
disposed
layer
Prior art date
Application number
KR1020200091258A
Other languages
English (en)
Inventor
김태상
김민성
김현재
임준형
Original Assignee
삼성디스플레이 주식회사
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사, 연세대학교 산학협력단 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200091258A priority Critical patent/KR20220012496A/ko
Priority to US17/349,214 priority patent/US11721768B2/en
Priority to EP21180508.0A priority patent/EP3944332A1/en
Priority to CN202110803587.XA priority patent/CN113972276A/zh
Publication of KR20220012496A publication Critical patent/KR20220012496A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H01L27/3248—
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

트랜지스터는 게이트 전극, 게이트 전극 상에 배치되는 액티브층 및 액티브층 상에 배치되고 액티브층과 연결되는 소스 전극 및 드레인 전극을 포함하고, 액티브층은 게이트 전극 상에 배치되고, 산화물계 반도체 물질을 포함하는 하부 액티브층 및 하부 액티브층 상에 배치되고 산화물계 반도체 물질 및 산소 게터링(gettering) 물질을 포함하는 상부 액티브층을 포함한다.

Description

트랜지스터 및 이를 포함하는 표시 장치{TRANSISTOR AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 트랜지스터 및 이를 포함하는 표시 장치에 관한 것으로서, 보다 상세하게는 산화물계 반도체 물질을 포함하는 표시 장치에 관한 것이다.
표시 장치는 화소들 및 상기 화소들을 구동하기 위한 구동부를 포함할 수 있다. 상기 화소들 및 상기 구동부 각각은 트랜지스터들을 포함할 수 있다.
최근 표시 장치가 대형화되고 있다. 이에 따라, 상기 표시 장치의 상기 트랜지스터들을 통해 상기 표시 장치에 전류가 신속하게 공급될 필요가 있다. 또한, 상기 표시 장치의 성능이 증가함에 따라 고해상도의 이미지를 출력하기 위해 상기 트랜지스터들에 전류가 신속하게 공급될 필요가 있다. 이에, 상기 트랜지스터들의 전자 이동도를 높이기 위한 필요성이 대두되고 있다.
본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 산화물계 반도체 물질을 포함하는 트랜지스터 및 이를 포함하는 표시 장치를 제공하는 것이다.
다만, 본 발명의 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
상기한 본 발명의 목적을 실현하기 위한 실시예들에 따른 트랜지스터는 게이트 전극, 상기 게이트 전극 상에 배치되는 액티브층 및 상기 액티브층 상에 배치되고 상기 액티브층과 연결되는 소스 전극 및 드레인 전극을 포함하고, 상기 액티브층은 상기 게이트 전극 상에 배치되고, 산화물계 반도체 물질을 포함하는 하부 액티브층 및 상기 하부 액티브층 상에 배치되고, 상기 산화물계 반도체 물질 및 산소 게터링(gettering) 물질을 포함하는 상부 액티브층을 포함할 수 있다.
실시예들에 있어서, 상기 산화물계 반도체 물질은 아연 산화물, 주석 산화물, 인듐 산화물, 인듐-아연 산화물, 인듐-갈륨 산화물, 아연-주석 산화물 및 인듐-갈륨-아연 산화물 중에서 선택된 적어도 하나를 포함할 수 있다.
실시예들에 있어서, 상기 산소 게터링 물질은 하프늄, 스트론튬, 바륨, 마그네슘, 란타늄, 이트륨, 지르코늄 및 스칸듐 중에서 선택된 적어도 하나를 포함할 수 있다.
실시예들에 있어서, 상기 액티브층의 두께는 15 내지 60 나노미터일 수 있다.
실시예들에 있어서, 상기 하부 액티브층 및 상기 상부 액티브층은 접촉하고, 상기 산소 게터링 물질이 상기 하부 액티브층의 산소를 제거할 수 있다.
실시예들에 있어서, 하부 액티브층의 산소 공공은 상기 상부 액티브층의 산소 공공보다 클 수 있다.
실시예들에 있어서, 상기 상부 액티브층에 포함된 상기 산소 게터링 물질의 함량은 0.5 내지 5 원자 퍼센트일 수 있다.
실시예들에 있어서, 상기 하부 액티브층과 상기 상부 액티브층의 두께비는 1:4 내지 4:1일 수 있다.
상기한 본 발명의 목적을 실현하기 위한 실시예들에 따른 트랜지스터는 액티브층, 상기 액티브층 상에 배치되는 게이트 전극 및 상기 게이트 전극 상에 배치되고 상기 액티브층과 연결되는 소스 전극 및 드레인 전극을 포함하고, 상기 액티브층은 산화물계 반도체 물질 및 산소 게터링(gettering) 물질을 포함하는 하부 액티브층 및 상기 하부 액티브층 상에 배치되고, 상기 산화물계 반도체 물질을 포함할 수 있다.
실시예들에 있어서, 상기 산화물계 반도체 물질은 아연 산화물, 주석 산화물, 인듐 산화물, 인듐-아연 산화물, 인듐-갈륨 산화물, 아연-주석 산화물 및 인듐-갈륨-아연 산화물 중에서 선택된 적어도 하나를 포함할 수 있다.
실시예들에 있어서, 상기 산소 게터링 물질은 하프늄, 스트론튬, 바륨, 마그네슘, 란타늄, 이트륨, 지르코늄 및 스칸듐 중에서 선택된 적어도 하나를 포함할 수 있다.
실시예들에 있어서, 상기 액티브층의 두께는 15 내지 60 나노미터일 수 있다.
실시예들에 있어서, 상기 하부 액티브층 및 상기 상부 액티브층은 접촉하고, 상기 산소 게터링 물질이 상기 상부 액티브층의 산소를 제거할 수 있다.
실시예들에 있어서, 상기 상부 액티브층의 산소 공공은 상기 하부 액티브층의 산소 공공보다 클 수 있다.
실시예들에 있어서, 상기 하부 액티브층에 포함된 상기 산소 게터링 물질의 함량은 0.5 내지 5 원자 퍼센트일 수 있다.
실시예들에 있어서, 상기 하부 액티브층과 상기 상부 액티브층의 두께비는 1:4 내지 4:1일 수 있다.
상기한 본 발명의 목적을 실현하기 위한 실시예들에 따른 표시 장치는 기판, 상기 기판 상에 배치되고, 제1 액티브층을 포함하는 제1 트랜지스터, 상기 제1 트랜지스터 상에 배치되는 하부 전극, 상기 하부 전극 상에 배치되는 중간층 및 상기 중간층 상에 배치되는 상부 전극을 포함하고, 상기 제1 액티브층은 산화물계 반도체 물질 및 산소 게터링(gettering) 물질을 포함하는 하부 액티브층 및 상기 하부 액티브층 상에 배치되고, 상기 산화물계 반도체 물질을 포함하는 상부 액티브층을 포함할 수 있다.
실시예들에 있어서, 상기 산화물계 반도체 물질은 아연 산화물, 주석 산화물, 인듐 산화물, 인듐-아연 산화물, 인듐-갈륨 산화물, 아연-주석 산화물 및 인듐-갈륨-아연 산화물 중에서 선택된 적어도 하나를 포함할 수 있다.
실시예들에 있어서, 상기 산소 게터링 물질은 하프늄, 스트론튬, 바륨, 마그네슘, 란타늄, 이트륨, 지르코늄 및 스칸듐 중에서 선택된 하나를 포함할 수 있다.
실시예들에 있어서, 상기 하부 액티브층 및 상기 상부 액티브층은 접촉하고, 상기 산소 게터링 물질이 상기 하부 액티브층의 산소를 제거할 수 있다.
실시예들에 있어서, 상기 하부 액티브층의 산소 공공은 상기 상부 액티브층의 산소 공공보다 클 수 있다.
실시예들에 있어서, 상기 기판 상에 배치되고, 제2 액티브층을 포함하는 제2 트랜지스터를 더 포함하고, 상기 제2 액티브층은 상기 산화물계 반도체 물질을 포함하는 단일층일 수 있다.
실시예들에 있어서, 상기 제1 트랜지스터의 전자 이동도는 상기 제2 트랜지스터의 전자 이동도보다 클 수 있다.
실시예들에 있어서, 상기 제1 트랜지스터와 상기 제2 트랜지스터는 동일한 층에 배치될 수 있다.
실시예들에 있어서, 상기 기판 상에 배치되고, 제2 액티브층을 포함하는 제2 트랜지스터를 더 포함하고, 상기 제2 액티브층은 실리콘계 반도체 물질을 포함하고, 상기 제2 트랜지스터는 상기 하부 전극과 연결될 수 있다.
실시예들에 있어서, 상기 제1 트랜지스터는 상기 제2 트랜지스터와 다른 층에 배치될 수 있다.
본 발명의 실시예들에 따른 트랜지스터는 액티브층을 포함하고, 상기 액티브층은 산화물계 반도체 물질을 포함하는 하부 액티브층 및 상기 산화물계 반도체 물질 및 산소 게터링 물질을 포함하는 상부 액티브층을 포함할 수 있다.
상기 산소 게터링 물질이 상기 하부 액티브층의 산소를 제거함으로써 상기 하부 액티브층의 산소 공공을 증가시킬 수 있다. 이에 따라, 상기 액티브층을 포함하는 상기 트랜지스터의 전자 이동도가 증가될 수 있다.
다만, 본 발명의 효과는 상기 효과로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 2는 도 1의 표시 장치를 I-I'라인을 따라 절단한 일 실시예를 나타내는 단면도이다.
도 3은 도 1의 표시 장치를 I-I'라인을 따라 절단한 다른 실시예를 나타내는 단면도이다.
도 4는 도 1의 표시 장치를 I-I'라인을 따라 절단한 또 다른 실시예를 나타내는 단면도이다.
도 5a 및 도 5b는 하부 액티브층에 포함된 산소가 상부 액티브층으로 이동하는 것을 나타내는 도면들이다.
도 6은 도 1의 표시 장치를 I-I'라인을 따라 절단한 또 다른 실시예를 나타내는 단면도이다.
도 7은 도 1의 표시 장치를 I-I'라인을 따라 절단한 또 다른 실시예를 나타내는 단면도이다.
도 8은 도 1의 표시 장치를 I-I'라인을 따라 절단한 또 다른 실시예를 나타내는 단면도이다.
도 9는 도 1의 표시 장치를 I-I'라인을 따라 절단한 또 다른 실시예를 나타내는 단면도이다.
도 10a 및 도 10b는 상부 액티브층에 포함된 산소가 하부 액티브층으로 이동하는 것을 나타내는 도면들이다.
도 11은 도 1의 표시 장치를 I-I'라인을 따라 절단한 또 다른 실시예를 나타내는 단면도이다.
도 12는 도 1의 표시 장치를 I-I'라인을 따라 절단한 또 다른 실시예를 나타내는 단면도이다.
도 13은 도 2의 트랜지스터의 다른 실시예를 나타내는 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성 요소에 대하여는 동일한 참조 부호를 사용하고 동일한 구성 요소에 대한 중복된 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 1을 참조하면, 상기 표시 장치는 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 상기 비표시 영역(NDA)은 상기 표시 영역(DA)을 둘러쌀 수 있다. 상기 표시 영역(DA)에는 복수의 화소들(PX)이 배치될 수 있다. 실시예들에 있어서, 상기 복수의 화소들(PX)은 매트릭스 형태로 배치될 수 있다. 다만, 이는 예시적인 것으로 상기 복수의 화소들(PX)은 다양한 방식으로 배치될 수 있다.
상기 비표시 영역(NDA)에는 구동부(200)가 배치될 수 있다. 상기 구동부(200)는 상기 복수의 화소들(PX)을 구동할 수 있다. 상기 구동부(200)는 신호들을 전달 배선들(200b)을 통해 수신할 수 있다. 상기 구동부(200)는 팬-아웃 배선들(200a)을 통해 상기 표시 영역(DA)으로 상기 신호들을 전달할 수 있다.
또한, 상기 비표시 영역(NDA)에는 회로 필름(100)이 배치될 수 있다. 상기 회로 필름(100)은 상기 신호들을 외부로부터 수신할 수 있다. 상기 회로 필름(100)이 수신한 상기 신호들이 상기 전달 배선들(200b), 상기 구동부(200) 및 상기 팬-아웃 배선들(200a)을 통해 상기 표시 영역(DA)으로 전달될 수 있다. 상기 표시 영역(DA)은 상기 신호들에 대응하는 영상을 표시할 수 있다.
도 2는 도 1의 표시 장치를 I-I'라인을 따라 절단한 일 실시예를 나타내는 단면도이고, 도 3은 도 1의 표시 장치를 I-I'라인을 따라 절단한 다른 실시예를 나타내는 단면도이며, 도 4는 도 1의 표시 장치를 I-I'라인을 따라 절단한 또 다른 실시예를 나타내는 단면도이고, 도 5a 및 도 5b는 하부 액티브층에 포함된 산소가 상부 액티브층으로 이동하는 것을 나타내는 도면들이다.
도 2 내지 도 5b를 참조하면, 상기 표시 장치는 기판(300), 버퍼층(310), 게이트 절연층(320), 층간 절연층(330), 비아 절연층(340), 화소 정의막(PDL), 유기 발광 다이오드(OLED) 및 제1 트랜지스터(TFT1)를 포함할 수 있다. 상기 유기 발광 다이오드(OLED)는 하부 전극(351), 중간층(352) 및 상부 전극(353)을 포함할 수 있다. 상기 제1 트랜지스터(TFT1)는 게이트 전극(315), 액티브층(325), 소스 전극(331) 및 드레인 전극(332)을 포함할 수 있다. 실시예들에 있어서, 상기 액티브층(325)은 하부 액티브층(325a) 및 상부 액티브층(325b)을 포함할 수 있다.
상기 기판(300)은 투명한 또는 불투명한 물질들을 포함할 수 있다. 상기 기판(300)은 리지드한 물질을 포함할 수 있다. 예를 들어, 상기 기판(300)은 석영 기판, 합성 석영 기판, 불화칼슘 기판, 불소가 도핑된 석영 기판, 소다라임 유리 기판, 무알칼리 유리 기판 등을 포함할 수 있다. 또한, 상기 기판(300)은 연성을 갖는 물질을 포함할 수 있다.
상기 버퍼층(310)은 상기 기판(300) 상에 배치될 수 있다. 상기 버퍼층(310)은 금속 원자들이나 불순물 등이 상기 기판(300)으로부터 상기 제1 트랜지스터(TFT1) 및 상기 유기 발광 다이오드(OLED)로 확산되는 현상을 방지할 수 있다. 또한, 상기 버퍼층(310)은 상기 기판(300)의 표면이 균일하지 않을 경우, 상기 기판(300)의 표면의 평탄도를 향상시키는 역할을 수행할 수 있다. 상기 버퍼층(310)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
상기 게이트 전극(315)이 상기 버퍼층(310) 상에 배치될 수 있다. 상기 게이트 전극(315)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 상기 게이트 전극(315)은 금(Au), 은(Ag), 알루미늄(Al), 백금(Pt), 니켈(Ni), 티타늄(Ti), 팔라듐(Pd), 마그네슘(Mg), 칼슘(Ca), 리튬 (Li), 크롬(Cr), 탄탈륨(Ta), 몰리브데늄(Mo), 스칸듐(Sc), 네오디뮴(Nd), 이리듐(Ir), 알루미늄(Al)을 함유하는 합금, 알루미늄 질화물(AlNx), 은(Ag)을 함유하는 합금, 텅스텐(W), 텅스텐 질화물(WNx), 구리(Cu)를 함유하는 합금, 몰리브데늄(Mo)을 함유하는 합금, 티타늄 질화물(TiNx), 탄탈륨 질화물(TaNx), 스트론튬 루테늄 산화물(SrRuxOy), 아연 산화물(ZnOx), 인듐-주석 산화물(ITO), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx), 인듐-아연 산화물(IZO) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
상기 게이트 절연층(320)이 상기 버퍼층(310) 상에서 상기 게이트 전극(315)을 덮으며 배치될 수 있다. 상기 게이트 절연층(320)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들면, 상기 게이트 절연층(320)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy), 실리콘 탄질화물(SiCxNy), 실리콘 산탄화물(SiOxCy), 알루미늄 산화물(AlOx), 알루미늄 질화물(AlNx), 탄탈륨 산화물(TaOx), 하프늄 산화물(HfOx), 지르코늄 산화물(ZrOx), 티타늄 산화물(TiOx) 등을 포함할 수 있다. 실시예들에 있어서, 상기 게이트 절연층(320)은 평탄한 상면을 갖도록 형성될 수 있다. 실시예들에 있어서, 상기 게이트 절연층(320)은 상기 게이트 전극(315)의 프로파일을 따라 동일한 두께를 갖도록 형성될 수 있다.
상기 하부 액티브층(325a)은 상기 게이트 절연층(320) 상에 배치될 수 있다. 상기 하부 액티브층(325a)은 산화물계 반도체 물질을 포함할 수 있다. 실시예들에 있어서, 상기 하부 액티브층(325a)은 아연 산화물(ZnOx), 주석 산화물(SnOx), 인듐 산화물(InOx), 인듐-아연 산화물(Indium Zinc Oxide; IZO), 인듐-갈륨 산화물(Indium Gallium Oxide; IGO), 아연-주석 산화물(ZnSnxOy) 및 인듐-갈륨-아연 산화물(Indium Gallium Zinc Oxide; IGZO) 중에서 선택된 적어도 하나를 포함할 수 있다.
상기 상부 액티브층(325b)은 상기 하부 액티브층(325a) 상에 배치될 수 있다. 실시예들에 있어서, 상기 상부 액티브층(325b)은 상기 하부 액티브층(325a)과 접촉할 수 있다. 상기 상부 액티브층(325b)은 상기 산화물계 반도체 물질 및 산소 게터링(gettering) 물질을 포함할 수 있다. 예를 들어, 상기 상부 액티브층(325b)은 상기 산소 게터링 물질로 하프늄(Hf), 스트론튬(Sr), 바륨(Ba), 마그네슘(Mg), 란타늄(La), 이트륨(Y), 지르코늄(Zr) 및 스칸듐(Sc) 중에서 선택된 적어도 하나를 포함할 수 있다. 예를 들어, 상기 상부 액티브층(325b)은 상기 산소 게터링 물질이 도핑된 상기 산화물계 반도체 물질을 포함할 수 있다. 실시예들에 있어서, 상기 상부 액티브층(325b)에 포함된 상기 산소 게터링 물질의 함량은 약 0.5 내지 약 5 원자 퍼센트일 수 있다.
도 5a 및 도 5b에 도시된 바와 같이, 상기 상부 액티브층(325b)이 상기 산소 게터링 물질을 포함함으로써, 상기 상부 액티브층(325b)이 상기 하부 액티브층(325a)에 포함된 산소의 함량을 감소시킬 수 있다. 상기 하부 액티브층(325a) 및 상기 상부 액티브층(325b)을 열처리하는 과정에서 상기 하부 액티브층(325a)에 포함된 산소가 상기 상부 액티브층(325b)으로 이동할 수 있다. 이로써, 상기 하부 액티브층(325a)의 산소 공공이 증가하여 상기 하부 액티브층(325a)의 전자 이동도가 증가할 수 있다. 이를 통해, 상기 제1 트랜지스터(TFT1)의 전자 이동도 및 전기적 신뢰성이 향상될 수 있다. 반대로, 상기 상부 액티브층(325b)이 포함하는 산소의 함량이 증가할 수 있다. 실시예들에 있어서, 상기 하부 액티브층(325a)의 산소 공공이 상기 상부 액티브층(325b)의 산소 공공보다 클 수 있다.
실시예들에 있어서, 상기 하부 액티브층(325a)은 상기 인듐-갈륨-아연 산화물(IGZO)를 포함하고, 상기 상부 액티브층(325b)은 상기 인듐-갈륨-아연 산화물(IGZO)에 상기 하프늄(Hf)이 도핑된 물질을 포함할 수 있다. 다만, 이는 예시적인 것으로 상기 하부 액티브층(325a)은 상기 산화물계 반도체 물질 중 적어도 하나를 포함할 수 있고, 상기 상부 액티브층(325b)은 상기 산소 게터링 물질 중 적어도 하나가 도핑된 상기 산화물계 반도체 물질을 포함할 수 있다.
실시예들에 있어서, 상기 액티브층(325)의 두께는 약 15 내지 60 나노미터일 수 있다. 상기 하부 액티브층(325a) 및 상기 상부 액티브층(325b)의 두께비는 약 1:4 내지 4:1 일 수 있다. 도 3에 도시된 바와 같이, 상기 하부 액티브층(325a)의 두께가 상기 상부 액티브층(325b)의 두께보다 두꺼울 수 있다. 도 4에 도시된 바와 같이, 상기 상부 액티브층(325b)의 두께가 상기 하부 액티브층(325a)의 두께보다 두꺼울 수 있다. 이와 같이, 상기 하부 액티브층(325a) 및 상기 상부 액티브층(325b)의 두께비가 상이함에 따라, 상기 액티브층(325)을 포함하는 제1 트랜지스터(TFT1)의 성능(예를 들어, 전자 이동도, 온/오프 비율(on/off ratio) 등)이 향상될 수 있다. 이에 대해서는 하기 [표 1]을 참조하여 예시적으로 설명하기로 한다.
상부 액티브층(325b)의 두께:
하부 액티브층(325a)의 두께		 Mobility Subthreshold
swing		 On/off ratio
기준 1 1 1
3:1 1.26 0.98 1.15
2:1 3.45 0.67 460.84
1:1 2.87 0.81 4.85
1:2 1.58 0.81 2.69
상기 [표 1]은 상기 액티브층(325)의 두께가 약 50nm인 경우에 상기 하부 액티브층(325a)과 상기 상부 액티브층(325b)의 두께비를 달리하여 진행한 상기 제1 트랜지스터(TFT1)의 성능 실험 결과들을 나타낸 것이다. 상기 기준에 대한 결과들은 하프늄(Hf)을 포함하지 않고, IGZO를 포함하는 단일층으로 구성된 액티브층을 포함하는 기준 트랜지스터에 대한 것을 의미할 수 있다. 상기 [표 1]은 상기 기준 트랜지스터 대한 전자 이동도(mobility), 부임계 스윙(subthreshold swing), 온/오프 비율(on/off ratio) 값들을 각각 1로 잡고 나타내었다. 상기 전자 이동도 및 상기 온/오프 비율 값들은 1보다 클수록 상기 제1 트랜지스터(TFT1)의 성능이 좋음을 의미할 수 있다. 상기 부임계 스윙 값은 1보다 작을수록 상기 제1 트랜지스터(TFT1)의 성능이 좋음을 의미할 수 있다.
실시예들에 있어서, 상부 액티브층(325b)이 상기 산소 게터링 물질(예를 들어, 하프늄)을 포함함에 따라, 상기 액티브층(325)을 포함하는 상기 제1 트랜지스터(TFT1)의 성능이 상기 기준 트랜지스터에 비해 향상되었음을 확인할 수 있다.
또한, 실시예들에 있어서, 상기 상부 액티브층(325b)과 상기 하부 액티브층(325a)의 두께비가 상이한 경우에도 상기 기준 트랜지스터에 비해 상기 제1 트랜지스터(TFT1)의 성능이 향상되었음을 확인할 수 있다.
상기 [표 1]은 예시적으로 상기 액티브층(325)의 두께가 약 50 nm인 경우에 대한 상기 제1 트랜지스터(TFT1)의 성능을 나타내고 있으나, 상기 액티브층(325)의 두께가 약 15 내지 60 nm인 경우에도 상기 제1 트랜지스터(TFT1)의 성능이 더 좋을 수 있다. 또한, 상기 상부 액티브층(325b)과 상기 하부 액티브층(325a)의 두께비가 3:1 내지 1:2 인 경우에 대해 진행되었으나 이에 제한되지 않고, 상기 상부 액티브층(325b)과 상기 하부 액티브층(325a)의 두께비가 4:1 내지 1:4인 경우에도 상기 제1 트랜지스터(TFT1)의 성능이 더 좋을 수 있다. 이는, 이하 서술할 트랜지스터들에도 동일하게 적용될 수 있다.
상기 층간 절연층(330)이 상기 게이트 절연층(320) 상에서 상기 액티브층(325)을 덮으며 배치될 수 있다. 상기 층간 절연층(330)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 실시예들에 있어서, 상기 층간 절연층(330)은 평탄한 상면을 갖도록 형성될 수 있다. 실시예들에 있어서, 상기 층간 절연층(330)은 상기 액티브층(325)의 프로파일을 따라 동일한 두께를 갖도록 형성될 수 있다.
상기 소스 전극(331) 및 상기 드레인 전극(332)은 상기 층간 절연층(330) 상에 배치될 수 있다. 상기 소스 전극(331)은 상기 층간 절연층(330)의 일부를 제거하여 형성된 콘택홀을 통해 상기 액티브층(325)의 소스 영역에 연결될 수 있다. 상기 드레인 전극(332)은 상기 층간 절연층(330)의 일부를 제거하여 형성된 콘택홀을 통해 상기 액티브층(325)의 드레인 영역에 연결될 수 있다. 상기 소스 전극(331) 및 상기 드레인 전극(332)은 몰리브데늄(Mo), 구리(Cu), 알루미늄(Al), 티타늄(Ti) 등과 같은 도전 물질로 형성될 수 있다.
실시예들에 있어서, 상기 표시 장치는 복수의 제1 트랜지스터들(T1)을 포함할 수 있다. 상기 복수의 제1 트랜지스터들(T1) 중 일부는 스위칭 트랜지스터로 작동할 수 있고, 상기 복수의 제1 트랜지스터들(T1) 중 일부는 구동 트랜지스터로 작동할 수 있다. 예를 들어, 상기 복수의 제1 트랜지스터들(T1) 중 일부가 상기 구동 트랜지스터로 작동하는 경우, 상기 일부는 상기 유기 발광 다이오드(OLED)에 연결될 수 있다.
상기 비아 절연층(340)은 상기 층간 절연층(330) 상에서 상기 소스 전극(331) 및 상기 드레인 전극(332)을 덮으며 배치될 수 있다. 실시예들에 있어서, 상기 비아 절연층(340)은 상기 유기 발광 다이오드(OLED)가 배치되기 위한 평탄화 공정을 거칠 수 있다. 이에 따라, 상기 비아 절연층(340)은 평탄한 상면을 가질 수 있다. 상기 비아 절연층(340)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 또한, 상기 비아 절연층(340)은 폴리이미드(PI) 등과 같은 유기 절연 물질로 형성될 수 있다.
상기 하부 전극(351)은 상기 비아 절연층(340) 상에 배치될 수 있다. 상기 하부 전극(351)은 상기 비아 절연층(340)의 일부를 제거하여 형성된 콘택홀을 통해 상기 구동 트랜지스터로 동작하는 상기 제1 트랜지스터(TFT1)에 연결될 수 있다. 실시예들에 있어서, 상기 하부 전극(351)은 상기 소스 전극(331)에 연결될 수 있다. 상기 하부 전극(351)은 금속, 합금, 투명 도전성 산화물 등과 같은 도전 물질로 형성될 수 있다. 예를 들면, 상기 도전 물질은 은(Ag), 인듐-주석 산화물(ITO) 등을 포함할 수 있다.
상기 화소 정의막(PDL)은 상기 비아 절연층(340) 상에 배치될 수 있다. 상기 화소 정의막(PDL)은 상기 하부 전극(351)의 일부를 덮으며 상기 하부 전극(351)의 상면을 노출하는 개구를 가질 수 있다. 상기 화소 정의막(PDL)은 폴리이미드(PI) 등과 같은 유기 절연 물질로 형성될 수 있다.
상기 중간층(352)이 상기 하부 전극(351) 상에 배치될 수 있다. 상기 중간층(352)은 상기 화소 개구에 의해 노출된 상기 하부 전극(351) 상에 배치될 수 있다. 상기 중간층(352)은 유기 발광 물질 및 양자점 중에서 적어도 하나를 포함할 수 있다.
실시예들에 있어서, 상기 유기 발광 물질은 저분자 유기 화합물 또는 고분자 유기 화합물을 포함할 수 있다. 예를 들면, 상기 저분자 유기 화합물은 구리 프탈로사이아닌(copper phthalocyanine), 다이페닐벤지딘(N,N'-diphenylbenzidine), 트리 하이드록시퀴놀린 알루미늄(tris-(8-hydroxyquinoline)aluminum) 등을 포함할 수 있고, 상기 고분자 유기 화합물은 폴리에틸렌다이옥시티오펜(poly(3,4-ethylenedioxythiophene), 폴리아닐린(polyaniline), 폴리페닐렌비닐렌(poly-phenylenevinylene), 폴리플루오렌(polyfluorene) 등을 포함할 수 있다.
실시예들에 있어서, 상기 양자점은 II-VI족 화합물, III-V족 화합물, IV-VI족 화합물, IV족 원소, IV족 화합물, 및 이들의 조합을 포함하는 코어를 포함할 수 있다. 실시예들에 있어서, 상기 양자점은 코어 및 상기 코어를 둘러싸는 쉘을 포함하는 코어-쉘 구조를 가질 수 있다. 상기 쉘은 상기 코어의 화학적 변성을 방지하여 반도체 특성을 유지하기 위한 보호층의 역할 및 상기 양자점에 전기 영동 특성을 부여하기 위한 충전층(charging layer)의 역할을 수행할 수 있다.
상기 상부 전극(353)이 상기 중간층(352) 상에 배치될 수 있다. 실시예들에 있어서, 상기 상부 전극(353)은 상기 화소 정의막(PDL) 상에도 배치될 수 있다. 상기 상부 전극(353)은 금속, 합금, 투명 도전성 산화물 등과 같은 도전 물질로 형성될 수 있다. 예를 들면, 상기 도전 물질은 알루미늄(Al), 백금(Pt), 은(Ag), 마그네슘(Mg), 금(Au), 크롬(Cr), 텅스텐(W), 티타늄(Ti) 등을 포함할 수 있다.
도 6은 도 1의 표시 장치를 I-I'라인을 따라 절단한 또 다른 실시예를 나타내는 단면도이다. 도 6은 제2 트랜지스터(TFT2)를 제외하면 도 3과 실질적으로 동일할 수 있다. 따라서, 중복되는 구성에 대한 설명은 생략하기로 한다.
도 3 및 도 6을 참조하면, 상기 표시 장치는 상기 기판(300), 상기 버퍼층(310), 상기 게이트 절연층(320), 상기 층간 절연층(330), 상기 비아 절연층(340), 상기 제1 트랜지스터(TFT1), 상기 제2 트랜지스터(TFT2), 상기 화소 정의막(PDL) 및 상기 유기 발광 다이오드(OLED)를 포함할 수 있다. 상기 제2 트랜지스터(TFT2)는 게이트 전극(316), 액티브층(326), 소스 전극(333) 및 드레인 전극(334)을 포함할 수 있다. 상기 제2 트랜지스터(TFT2)는 상기 액티브층(326)의 구조를 제외하면 상기 제1 트랜지스터(TFT1)의 구조와 실질적으로 동일할 수 있다. 실시예들에 있어서, 상기 제1 트랜지스터(TFT1)와 상기 제2 트랜지스터(TFT2)는 동일한 층에 배치될 수 있다.
상기 액티브층(326)은 상기 게이트 절연층(320) 상에 배치될 수 있다. 상기 액티브층(326)은 상기 산화물계 반도체 물질을 포함하는 단일층일 수 있다. 예를 들어, 상기 액티브층(326)은 인듐(In), 아연(Zn), 갈륨(Ga), 주석(Sn), 티타늄(Ti), 알루미늄(Al), 지르코늄(Zr) 등을 포함할 수 있다. 또한, 상기 액티브층(326)은 아연 산화물(ZnOx), 주석 산화물(SnOx), 인듐 산화물(InOx), 인듐-아연 산화물(Indium Zinc Oxide; IZO), 인듐-갈륨 산화물(Indium Gallium Oxide; IGO), 아연-주석 산화물(ZnSnxOy) 및 인듐-갈륨-아연 산화물(Indium Gallium Zinc Oxide; IGZO) 중에서 선택된 적어도 하나를 포함할 수 있다.
단일층으로 구성된 상기 액티브층(326)으로 인해 상기 제2 트랜지스터(TFT2)는 상기 제1 트랜지스터(TFT1)보다 전자 이동도가 낮을 수 있다. 다시 말하면, 상기 제1 트랜지스터(TFT1)의 전자 이동도가 상기 제2 트랜지스터(TFT2)의 전자 이동도보다 높을 수 있다. 다만, 상기 제2 트랜지스터(TFT2)는 상기 제1 트랜지스터(TFT1)보다 간단한 제조 공정을 거쳐 제조될 수 있다.
실시예들에 있어서, 상기 제1 트랜지스터(TFT1)는 구동 트랜지스터로 동작할 수 있고, 상기 제2 트랜지스터(TFT2)는 스위칭 트랜지스터로 동작할 수 있다. 다만, 이에 제한되지 않고, 상기 제2 트랜지스터(TFT2)가 구동 트랜지스터로 동작할 수도 있고, 상기 제1 트랜지스터(TFT1)가 스위칭 트랜지스터로 동작할 수도 있다.
도 7은 도 1의 표시 장치를 I-I'라인을 따라 절단한 또 다른 실시예를 나타내는 단면도이고, 도 8은 도 1의 표시 장치를 I-I'라인을 따라 절단한 또 다른 실시예를 나타내는 단면도이며, 도 9는 도 1의 표시 장치를 I-I'라인을 따라 절단한 또 다른 실시예를 나타내는 단면도이고, 도 10a 및 도 10b는 상부 액티브층에 포함된 산소가 하부 액티브층으로 이동하는 것을 나타내는 도면들이다.
도 7 내지 도 10b를 참조하면, 상기 표시 장치는 기판(400), 버퍼층(410), 게이트 절연층(420), 층간 절연층(430), 비아 절연층(440), 화소 정의막(PDL), 유기 발광 다이오드(OLED) 및 제3 트랜지스터(TFT3)를 포함할 수 있다. 상기 유기 발광 다이오드(OLED)는 하부 전극(451), 중간층(452) 및 상부 전극(453)을 포함할 수 있다. 상기 제3 트랜지스터(TFT3)는 액티브층(415), 게이트 전극(425), 소스 전극(431) 및 드레인 전극(432)을 포함할 수 있다. 실시예들에 있어서, 상기 액티브층(415)은 하부 액티브층(415a) 및 상부 액티브층(415b)을 포함할 수 있다.
상기 기판(400)은 투명한 또는 불투명한 물질들을 포함할 수 있다. 상기 기판(400)은 리지드한 물질을 포함할 수 있다. 예를 들어, 상기 기판(400)은 석영 기판, 합성 석영 기판, 불화칼슘 기판, 불소가 도핑된 석영 기판, 소다라임 유리 기판, 무알칼리 유리 기판 등을 포함할 수 있다. 또한, 상기 기판(400)은 연성을 갖는 물질을 포함할 수 있다.
상기 버퍼층(410)은 상기 기판(400) 상에 배치될 수 있다. 상기 버퍼층(410)은 금속 원자들이나 불순물 등이 상기 기판(400)으로부터 상기 제3 트랜지스터(TFT3) 및 상기 유기 발광 다이오드(OLED)로 확산되는 현상을 방지할 수 있다. 또한, 상기 버퍼층(410)은 상기 기판(400)의 표면이 균일하지 않을 경우, 상기 기판(400)의 표면의 평탄도를 향상시키는 역할을 수행할 수 있다. 상기 버퍼층(410)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
상기 하부 액티브층(415a)은 상기 버퍼층(410) 상에 배치될 수 있다. 상기 하부 액티브층(415a)은 산화물계 반도체 물질 및 산소 게터링(gettering) 물질을 포함할 수 있다. 실시예들에 있어서, 상기 하부 액티브층(415a)은 상기 산화물계 반도체 물질로 아연 산화물(ZnOx), 주석 산화물(SnOx), 인듐 산화물(InOx), 인듐-아연 산화물(Indium Zinc Oxide; IZO), 인듐-갈륨 산화물(Indium Gallium Oxide; IGO), 아연-주석 산화물(ZnSnxOy) 및 인듐-갈륨-아연 산화물(Indium Gallium Zinc Oxide; IGZO) 중에서 선택된 적어도 하나를 포함할 수 있다. 실시예들에 있어서, 상기 하부 액티브층(415a)은 상기 산소 게터링 물질로 하프늄(Hf), 스트론튬(Sr), 바륨(Ba), 마그네슘(Mg), 란타늄(La), 이트륨(Y), 지르코늄(Zr) 및 스칸듐(Sc) 중에서 선택된 적어도 하나를 포함할 수 있다. 예를 들어, 상기 하부 액티브층(415a)은 상기 산소 게터링 물질이 도핑된 상기 산화물계 반도체 물질을 포함할 수 있다. 실시예들에 있어서, 상기 하부 액티브층(415a)에 포함된 상기 산소 게터링 물질의 함량은 약 0.5 내지 약 5 원자 퍼센트일 수 있다.
상기 상부 액티브층(415b)은 상기 하부 액티브층(415a) 상에 배치될 수 있다. 상기 상부 액티브층(415b)은 상기 하부 액티브층(415a)과 접촉할 수 있다. 상기 상부 액티브층(415b)은 상기 산화물계 반도체 물질을 포함할 수 있다.
도 10a 및 도 10b에 도시된 바와 같이, 상기 하부 액티브층(415a)이 상기 산소 게터링 물질을 포함함으로써, 상기 하부 액티브층(415a)이 상기 상부 액티브층(415b)에 포함된 산소의 함량을 감소시킬 수 있다. 상기 상부 액티브층(415b) 및 상기 하부 액티브층(415a)을 열처리하는 과정에서 상기 상부 액티브층(415b)에 포함된 산소가 상기 하부 액티브층(415a)으로 이동할 수 있다. 이로써, 상기 상부 액티브층(415b)의 산소 공공이 증가하여 상기 상부 액티브층(415b)의 전자 이동도가 증가할 수 있다. 이를 통해, 상기 제3 트랜지스터(TFT3)의 전자 이동도 및 전기적 신뢰성이 향상될 수 있다. 반대로, 상기 하부 액티브층(415a)이 포함하는 산소의 함량이 증가할 수 있다. 또한, 상기 상부 액티브층(415b)의 산소 공공이 상기 하부 액티브층(415a)의 산소 공공보다 클 수 있다.
실시예들에 있어서, 상기 상부 액티브층(415b)은 상기 인듐-갈륨-아연 산화물(IGZO)를 포함하고, 상기 하부 액티브층(415a)은 상기 인듐-갈륨-아연 산화물(IGZO)에 상기 하프늄(Hf)이 도핑된 물질을 포함할 수 있다. 다만, 이는 예시적인 것으로 상기 상부 액티브층(415b)은 상기 산화물계 반도체 물질 중 적어도 하나를 포함할 수 있고, 상기 하부 액티브층(415a)은 상기 산소 게터링 물질 중 적어도 하나가 도핑된 상기 산화물계 반도체 물질을 포함할 수 있다.
실시예들에 있어서, 상기 액티브층(415)의 두께는 약 15 내지 60 나노미터일 수 있다. 상기 하부 액티브층(415a) 및 상기 상부 액티브층(415b)의 두께비는 약 1:4 내지 4:1 일 수 있다. 도 8에 도시된 바와 같이, 상기 하부 액티브층(415a)의 두께가 상기 상부 액티브층(415b)의 두께보다 두꺼울 수 있다. 도 9에 도시된 바와 같이, 상기 상부 액티브층(415b)의 두께가 상기 하부 액티브층(415a)의 두께보다 두꺼울 수 있다.
상기 게이트 절연층(420)이 상기 버퍼층(410) 상에서 상기 액티브층(415)을 덮으며 배치될 수 있다. 상기 게이트 절연층(420)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들면, 상기 게이트 절연층(420)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy), 실리콘 탄질화물(SiCxNy), 실리콘 산탄화물(SiOxCy), 알루미늄 산화물(AlOx), 알루미늄 질화물(AlNx), 탄탈륨 산화물(TaOx), 하프늄 산화물(HfOx), 지르코늄 산화물(ZrOx), 티타늄 산화물(TiOx) 등을 포함할 수 있다. 실시예들에 있어서, 상기 게이트 절연층(420)은 평탄한 상면을 갖도록 형성될 수 있다. 실시예들에 있어서, 상기 게이트 절연층(420)은 상기 액티브층(415)의 프로파일을 따라 동일한 두께를 갖도록 형성될 수 있다.
상기 게이트 전극(425)이 상기 게이트 절연층(420) 상에 배치될 수 있다. 상기 게이트 전극(425)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 상기 게이트 전극(425)은 금(Au), 은(Ag), 알루미늄(Al), 백금(Pt), 니켈(Ni), 티타늄(Ti), 팔라듐(Pd), 마그네슘(Mg), 칼슘(Ca), 리튬 (Li), 크롬(Cr), 탄탈륨(Ta), 몰리브데늄(Mo), 스칸듐(Sc), 네오디뮴(Nd), 이리듐(Ir), 알루미늄(Al)을 함유하는 합금, 알루미늄 질화물(AlNx), 은(Ag)을 함유하는 합금, 텅스텐(W), 텅스텐 질화물(WNx), 구리(Cu)를 함유하는 합금, 몰리브데늄(Mo)을 함유하는 합금, 티타늄 질화물(TiNx), 탄탈륨 질화물(TaNx), 스트론튬 루테늄 산화물(SrRuxOy), 아연 산화물(ZnOx), 인듐-주석 산화물(ITO), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx), 인듐-아연 산화물(IZO) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
상기 층간 절연층(430)이 상기 게이트 절연층(420) 상에서 상기 게이트 전극(425)을 덮으며 배치될 수 있다. 상기 층간 절연층(430)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 실시예들에 있어서, 상기 층간 절연층(430)은 평탄한 상면을 갖도록 형성될 수 있다. 실시예들에 있어서, 상기 층간 절연층(430)은 상기 게이트 전극(425)의 프로파일을 따라 동일한 두께를 갖도록 형성될 수 있다.
상기 소스 전극(431) 및 상기 드레인 전극(432)은 상기 층간 절연층(430) 상에 배치될 수 있다. 상기 소스 전극(431)은 상기 층간 절연층(430) 및 상기 게이트 절연층(420)의 일부를 제거하여 형성된 콘택홀을 통해 상기 액티브층(415)의 소스 영역에 연결될 수 있다. 상기 드레인 전극(432)은 상기 층간 절연층(430) 및 상기 게이트 절연층(420)의 일부를 제거하여 형성된 콘택홀을 통해 상기 액티브층(415)의 드레인 영역에 연결될 수 있다. 상기 소스 전극(431) 및 상기 드레인 전극(432)은 몰리브데늄(Mo), 구리(Cu), 알루미늄(Al), 티타늄(Ti) 등과 같은 도전 물질로 형성될 수 있다.
실시예들에 있어서, 상기 표시 장치는 복수의 제3 트랜지스터들(T3)을 포함할 수 있다. 상기 복수의 제3 트랜지스터들(T3) 중 일부는 스위칭 트랜지스터로 작동할 수 있고, 상기 복수의 제3 트랜지스터들(T3) 중 일부는 구동 트랜지스터로 작동할 수 있다. 상기 구동 트랜지스터는 상기 유기 발광 다이오드(OLED)에 연결될 수 있다.
상기 비아 절연층(440)은 상기 층간 절연층(430) 상에서 상기 소스 전극(431) 및 상기 드레인 전극(432)을 덮으며 배치될 수 있다. 실시예들에 있어서, 상기 비아 절연층(440)은 상기 유기 발광 다이오드(OLED)가 배치되기 위해 평탄화 공정을 거칠 수 있다. 이에 따라, 상기 비아 절연층(440)은 평탄한 상면을 가질 수 있다. 상기 비아 절연층(440)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 또한, 상기 비아 절연층(440)은 폴리이미드(PI) 등과 같은 유기 절연 물질로 형성될 수 있다.
상기 하부 전극(451)은 상기 비아 절연층(440) 상에 배치될 수 있다. 상기 하부 전극(451)은 상기 비아 절연층(440)의 일부를 제거하여 형성된 콘택홀을 통해 상기 구동 트랜지스터로 동작하는 상기 제3 트랜지스터(TFT3)에 연결될 수 있다. 실시예들에 있어서, 상기 하부 전극(451)은 상기 소스 전극(431)에 연결될 수 있다. 상기 하부 전극(451)은 금속, 합금, 투명 도전성 산화물 등과 같은 도전 물질로 형성될 수 있다. 예를 들면, 상기 도전 물질은 은(Ag), 인듐-주석 산화물(ITO) 등을 포함할 수 있다.
상기 화소 정의막(PDL)은 상기 비아 절연층(440) 상에 배치될 수 있다. 상기 화소 정의막(PDL)은 상기 하부 전극(451)의 일부를 덮으며 상기 하부 전극(451)의 상면을 노출하는 개구를 가질 수 있다. 상기 화소 정의막(PDL)은 폴리이미드(PI) 등과 같은 유기 절연 물질로 형성될 수 있다.
상기 중간층(452)이 상기 하부 전극(451) 상에 배치될 수 있다. 상기 중간층(452)은 상기 화소 개구에 의해 노출된 상기 하부 전극(451) 상에 배치될 수 있다. 상기 중간층(452)은 유기 발광 물질 및 양자점 중에서 적어도 하나를 포함할 수 있다.
상기 중간층(452) 상에는 상기 상부 전극(453)이 배치될 수 있다. 일 실시예들에 있어서, 상기 상부 전극(453)은 상기 화소 정의막(PDL) 상에도 배치될 수 있다. 상기 상부 전극(453)은 금속, 합금, 투명 도전성 산화물 등과 같은 도전 물질로 형성될 수 있다. 예를 들면, 상기 도전 물질은 알루미늄(Al), 백금(Pt), 은(Ag), 마그네슘(Mg), 금(Au), 크롬(Cr), 텅스텐(W), 티타늄(Ti) 등을 포함할 수 있다.
도 11은 도 1의 표시 장치를 I-I'라인을 따라 절단한 또 다른 실시예를 나타내는 단면도이다. 도 11은 제4 트랜지스터(TFT4)를 제외하면 도 7과 실질적으로 동일할 수 있다. 따라서, 중복되는 구성에 대한 설명은 생략하기로 한다.
도 7 및 도 11을 참조하면, 상기 표시 장치는 상기 기판(400), 상기 버퍼층(410), 상기 게이트 절연층(420), 상기 층간 절연층(430), 상기 비아 절연층(440), 상기 제3 트랜지스터(TFT3), 상기 제4 트랜지스터(TFT4), 화소 정의막(PDL) 및 상기 유기 발광 다이오드(OLED)를 포함할 수 있다. 상기 제4 트랜지스터(TFT4)는 액티브층(416), 게이트 전극(426), 소스 전극(433) 및 드레인 전극(434)을 포함할 수 있다. 상기 제4 트랜지스터(TFT4)는 상기 액티브층(416)의 구조를 제외하면 상기 제3 트랜지스터(TFT3)의 구조와 실질적으로 동일할 수 있다. 실시예들에 있어서, 상기 제3 트랜지스터(TFT3)와 상기 제4 트랜지스터(TFT4)는 동일한 층에 배치될 수 있다.
상기 액티브층(416)은 상기 버퍼층(410) 상에 배치될 수 있다. 상기 액티브층(416)은 산화물계 반도체 물질을 포함하는 단일층일 수 있다. 예를 들어, 상기 액티브층(416)은 인듐(In), 아연(Zn), 갈륨(Ga), 주석(Sn), 티타늄(Ti), 알루미늄(Al), 지르코늄(Zr) 등을 포함할 수 있다. 또한, 상기 액티브층(416)은 아연 산화물(ZnOx), 주석 산화물(SnOx), 인듐 산화물(InOx), 인듐-아연 산화물(Indium Zinc Oxide; IZO), 인듐-갈륨 산화물(Indium Gallium Oxide; IGO), 아연-주석 산화물(ZnSnxOy) 및 인듐-갈륨-아연 산화물(Indium Gallium Zinc Oxide; IGZO) 중에서 선택된 적어도 하나를 포함할 수 있다.
단일층으로 구성된 상기 액티브층(416)으로 인해 상기 제4 트랜지스터(TFT4)는 상기 제3 트랜지스터(TFT3)보다 전자 이동도가 낮을 수 있다. 즉, 상기 제3 트랜지스터(TFT3)의 전자 이동도가 상기 제4 트랜지스터(TFT4)의 전자 이동도보다 높을 수 있다. 다만, 상기 제4 트랜지스터(TFT4)는 상기 제3 트랜지스터(TFT3)보다 간단한 제조 공정을 거쳐 제조될 수 있다.
도 12는 도 1의 표시 장치를 I-I'라인을 따라 절단한 또 다른 실시예를 나타내는 단면도이다.
도 12를 참조하면, 상기 표시 장치는 기판(500), 버퍼층(505), 제1 게이트 절연층(510), 제1 층간 절연층(515), 제2 층간 절연층(520), 제2 게이트 절연층(525), 제3 층간 절연층(530), 비아 절연층(535), 화소 정의막(PDL), 제5 트랜지스터(TFT5), 제6 트랜지스터(TFT6) 및 유기 발광 다이오드(OLED)를 포함할 수 있다. 상기 제5 트랜지스터(TFT5)는 게이트 전극(527), 액티브층(523), 소스 전극(531) 및 드레인 전극(532)을 포함할 수 있다. 상기 액티브층(523)은 하부 액티브층(523a) 및 상부 액티브층(523b)을 포함할 수 있다. 상기 제6 트랜지스터(TFT6)는 게이트 전극(513), 액티브층(507), 소스 전극(533) 및 드레인 전극(534)을 포함할 수 있다. 실시예들에 있어서, 상기 제5 트랜지스터(TFT5)와 상기 제6 트랜지스터(TFT6)는 다른 층에 배치될 수 있다.
상기 기판(500)은 투명한 또는 불투명한 물질들을 포함할 수 있다. 상기 기판(500)은 리지드한 물질을 포함할 수 있다. 예를 들어, 상기 기판(500)은 석영 기판, 합성 석영 기판, 불화칼슘 기판, 불소가 도핑된 석영 기판, 소다라임 유리 기판, 무알칼리 유리 기판 등을 포함할 수 있다. 또한, 상기 기판(500)은 연성을 갖는 물질을 포함할 수 있다.
상기 버퍼층(505)은 상기 기판(500) 상에 배치될 수 있다. 상기 버퍼층(505)은 상기 기판(500) 상에 전체적으로 배치될 수 있다. 상기 버퍼층(505)은 금속 원자들이나 불순물이 상기 기판(500)으로부터 상기 제5 트랜지스터(TFT5) 및 상기 제6 트랜지스터(TFT6)로 확산되는 현상을 방지할 수 있다. 또한, 상기 버퍼층(505)은 상기 기판(500)의 표면이 균일하지 않을 경우, 상기 기판(500)의 표면의 평탄도를 향상시키는 역할을 수행할 수 있다. 상기 버퍼층(505)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
상기 액티브층(507)이 상기 버퍼층(505) 상에 배치될 수 있다. 상기 액티브층(507)은 실리콘계 반도체 물질을 포함할 수 있다. 예를 들어, 상기 액티브층(507)은 비정질 실리콘, 다결정 실리콘 등을 포함할 수 있다.
상기 제1 게이트 절연층(510)이 상기 버퍼층(505) 상에 배치될 수 있다. 상기 제1 게이트 절연층(510)은 상기 액티브층(507)을 덮으며 배치될 수 있다. 상기 제1 게이트 절연층(510)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 상기 게이트 전극(513)은 상기 제1 게이트 절연층(510) 상에 배치될 수 있다. 상기 게이트 전극(513)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 상기 게이트 전극(513)은 금(Au), 은(Ag), 알루미늄(Al), 백금(Pt), 니켈(Ni), 티타늄(Ti), 팔라듐(Pd), 마그네슘(Mg), 칼슘(Ca), 리튬 (Li), 크롬(Cr), 탄탈륨(Ta), 몰리브데늄(Mo), 스칸듐(Sc), 네오디뮴(Nd), 이리듐(Ir), 알루미늄(Al)을 함유하는 합금, 알루미늄 질화물(AlNx), 은(Ag)을 함유하는 합금, 텅스텐(W), 텅스텐 질화물(WNx), 구리(Cu)를 함유하는 합금, 몰리브데늄(Mo)을 함유하는 합금, 티타늄 질화물(TiNx), 탄탈륨 질화물(TaNx), 스트론튬 루테늄 산화물(SrRuxOy), 아연 산화물(ZnOx), 인듐-주석 산화물(ITO), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx), 인듐-아연 산화물(IZO) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
상기 제1 층간 절연층(515)이 상기 제1 게이트 절연층(510) 상에서 상기 게이트 전극(513)을 덮으며 배치될 수 있다. 상기 제1 층간 절연층(515)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들면, 상기 제1 층간 절연층(515)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy), 실리콘 탄질화물(SiCxNy), 실리콘 산탄화물(SiOxCy), 알루미늄 산화물(AlOx), 알루미늄 질화물(AlNx), 탄탈륨 산화물(TaOx), 하프늄 산화물(HfOx), 지르코늄 산화물(ZrOx), 티타늄 산화물(TiOx) 등을 포함할 수 있다. 실시예들에 있어서, 상기 제1 층간 절연층(515)은 평탄한 상면을 갖도록 형성될 수 있다. 실시예들에 있어서, 상기 제1 층간 절연층(515)은 상기 게이트 전극(513)의 프로파일을 따라 동일한 두께를 갖도록 형성될 수 있다.
도시하진 않았지만, 상기 제1 층간 절연층(515)과 상기 제2 층간 절연층(520) 사이에 적어도 하나 이상의 전극 패턴이 배치될 수 있다. 실시예들에 있어서, 상기 전극 패턴은 상기 게이트 전극(513)과 중첩하게 배치되어 커패시턴스 전극으로 동작할 수 있다.
실시예들에 있어서, 상기 전극 패턴은 상기 액티브층(523)과 중첩하게 배치될 수 있다. 이 경우, 상기 전극 패턴은 상기 액티브층(523)의 하부에 배치되어 광을 차단하거나, 하부 게이트 전극의 역할을 할 수 있다. 또는, 상기 전극 패턴은 외부에 위치하는 전원과 연결될 수 있다. 이를 통해, 상기 전원으로부터 상기 전극 패턴에 전압이 공급될 수 있다.
상기 제2 층간 절연층(520)이 상기 제1 층간 절연층(515) 상에 배치될 수 있다. 실시예들에 있어서, 상기 제2 층간 절연층(520)은 평탄한 상면을 가질 수 있다. 상기 제2 층간 절연층(520)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
상기 하부 액티브층(523a)은 상기 제2 층간 절연층(520) 상에 배치될 수 있다. 상기 하부 액티브층(523a)은 산화물계 반도체 물질 및 산소 게터링(gettering) 물질을 포함할 수 있다. 예를 들어, 상기 하부 액티브층(523a)은 상기 산소 게터링 물질로 하프늄(Hf), 스트론튬(Sr), 바륨(Ba), 마그네슘(Mg), 란타늄(La), 이트륨(Y), 지르코늄(Zr) 및 스칸듐(Sc) 중에서 선택된 적어도 하나를 포함할 수 있다. 예를 들어, 상기 하부 액티브층(523a)은 상기 산소 게터링 물질이 도핑된 상기 산화물계 반도체 물질을 포함할 수 있다. 실시예들에 있어서, 상기 하부 액티브층(523a)에 포함된 상기 산소 게터링 물질의 함량은 약 0.5 내지 약 5 원자 퍼센트일 수 있다.
상기 상부 액티브층(523b)은 상기 하부 액티브층(523a) 상에 배치될 수 있다. 상기 상부 액티브층(523b)은 상기 하부 액티브층(523a)과 접촉할 수 있다. 상기 상부 액티브층(523b)은 상기 산화물계 반도체 물질을 포함할 수 있다. 예를 들어, 상기 상부 액티브층(523b)은 아연 산화물(ZnOx), 주석 산화물(SnOx), 인듐 산화물(InOx), 인듐-아연 산화물(Indium Zinc Oxide; IZO), 인듐-갈륨 산화물(Indium Gallium Oxide; IGO), 아연-주석 산화물(ZnSnxOy) 및 인듐-갈륨-아연 산화물(Indium Gallium Zinc Oxide; IGZO) 중에서 선택된 적어도 하나를 포함할 수 있다.
상기 하부 액티브층(523a)이 상기 산소 게터링 물질을 포함함으로써, 상기 상부 액티브층(523b)에 포함된 산소의 함량을 감소시킬 수 있다. 상기 하부 액티브층(523a) 및 상기 상부 액티브층(523b)을 열처리하는 과정에서 상기 상부 액티브층(523b)에 포함된 산소가 상기 하부 액티브층(523a)으로 이동할 수 있다. 이로써, 상기 상부 액티브층(523b)의 산소 공공이 증가하여 상기 상부 액티브층(523b)의 전자 이동도가 증가할 수 있다. 이를 통해, 상기 제5 트랜지스터(TFT5)의 전자 이동도 및 전기적 신뢰성이 향상될 수 있다. 반대로, 상기 하부 액티브층(523a)이 포함하는 산소의 함량이 증가할 수 있다. 또한, 상기 상부 액티브층(523b)의 산소 공공이 상기 하부 액티브층(523a)의 산소 공공보다 클 수 있다.
실시예들에 있어서, 상기 상부 액티브층(523b)은 상기 인듐-갈륨-아연 산화물(IGZO)를 포함하고, 상기 하부 액티브층(523a)은 상기 인듐-갈륨-아연 산화물(IGZO)에 상기 하프늄(Hf)이 도핑된 물질을 포함할 수 있다. 다만, 이는 예시적인 것으로 상기 상부 액티브층(523b)은 상기 산화물계 반도체 물질 중 적어도 하나를 포함할 수 있고, 상기 하부 액티브층(523a)은 상기 산소 게터링 물질 중 적어도 하나가 도핑된 상기 산화물계 반도체 물질을 포함할 수 있다.
실시예들에 있어서, 상기 액티브층(523)의 두께는 약 15 내지 60 나노미터일 수 있다. 상기 하부 액티브층(523a) 및 상기 상부 액티브층(523b)의 두께비는 약 1:4 내지 4:1 일 수 있다.
상기 제2 게이트 절연층(525)이 상기 제2 층간 절연층(520) 상에 배치될 수 있다. 상기 제2 게이트 절연층(525)은 상기 액티브층(523)을 덮으며 배치될 수 있다. 실시예들에 있어서, 상기 제2 게이트 절연층(525)은 평탄한 상면을 가질 수 있다. 실시예들에 있어서, 상기 제2 게이트 절연층(525)은 상기 액티브층(523)의 프로파일을 따라 동일한 두께를 갖도록 형성될 수 있다. 상기 제2 게이트 절연층(525)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
상기 게이트 전극(527)이 상기 제2 게이트 절연층(525) 상에 배치될 수 있다. 상기 게이트 전극(527)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
상기 제3 층간 절연층(530)이 상기 제2 게이트 절연층(525) 상에서 상기 게이트 전극(527)을 덮으며 배치될 수 있다. 상기 제3 층간 절연층(530)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 실시예들에 있어서, 상기 제3 층간 절연층(530)은 평탄한 상면을 갖도록 형성될 수 있다. 실시예들에 있어서, 상기 제3 층간 절연층(530)은 상기 게이트 전극(527)의 프로파일을 따라 동일한 두께를 갖도록 형성될 수 있다.
상기 소스 전극들(531, 533) 및 상기 드레인 전극들(532, 534)은 상기 제3 층간 절연층(530) 상에 배치될 수 있다. 상기 소스 전극(531)은 콘택홀을 통해 상기 액티브층(523)의 소스 영역에 연결될 수 있다. 상기 소스 전극(533)은 콘택홀을 통해 상기 액티브층(507)의 소스 영역에 연결될 수 있다. 상기 드레인 전극(532)은 콘택홀을 통해 상기 액티브층(523)의 드레인 영역에 연결될 수 있다. 상기 드레인 전극(534)은 콘택홀을 통해 상기 액티브층(507)의 드레인 영역에 연결될 수 있다. 상기 소스 전극들(531, 533) 및 상기 드레인 전극들(532, 534)은 몰리브데늄(Mo), 구리(Cu), 알루미늄(Al), 티타늄(Ti) 등과 같은 도전 물질로 형성될 수 있다.
실시예들에 있어서, 상기 표시 장치는 상기 실리콘계 반도체 물질을 포함하는 상기 제6 트랜지스터(TFT6)를 포함함으로써 높은 전자 이동도를 확보할 수 있고, 동시에 상기 산화물계 반도체 물질을 포함하는 상기 제5 트랜지스터(TFT5)를 포함함으로써 누설 전류를 감소시킬 수도 있다.
도 12에서는 상기 제5 트랜지스터(TFT5) 및 상기 제6 트랜지스터(TFT6)가 상부 게이트 구조로 도시되어있지만, 이는 예시적인 것으로 이에 제한되지 않는다. 예를 들어, 상기 제5 트랜지스터(TFT5) 및 상기 제6 트랜지스터(TFT6)는 하부 게이트 구조일 수도 있다. 다만, 이 경우 상기 하부 액티브층(523a) 및 상부 액티브층(523b)의 상하 관계가 바뀔 수 있다.
상기 비아 절연층(535)은 상기 제3 층간 절연층(530) 상에서 상기 소스 전극들(531, 533) 및 상기 드레인 전극들(532, 534)을 덮으며 배치될 수 있다. 실시예들에 있어서, 상기 비아 절연층(535)은 상기 유기 발광 다이오드(OLED)가 배치되기 위해 평탄화 공정을 거칠 수 있다. 이에 따라, 상기 비아 절연층(535)은 평탄한 상면을 가질 수 있다. 상기 비아 절연층(535)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 또한, 상기 비아 절연층(535)은 폴리이미드(PI) 등과 같은 유기 절연 물질로 형성될 수 있다.
상기 하부 전극(541)은 상기 비아 절연층(535) 상에 배치될 수 있다. 상기 하부 전극(541)은 상기 비아 절연층(535)의 일부를 제거하여 형성된 콘택홀을 통해 상기 제6 트랜지스터(TFT6)에 연결될 수 있다. 실시예들에 있어서, 상기 하부 전극(541)은 상기 드레인 전극(534)에 연결될 수 있다. 상기 하부 전극(541)은 금속, 합금, 투명 도전성 산화물 등과 같은 도전 물질로 형성될 수 있다. 예를 들면, 상기 도전 물질은 은(Ag), 인듐-주석 산화물(ITO) 등을 포함할 수 있다.
상기 화소 정의막(PDL)은 상기 비아 절연층(535) 상에 배치될 수 있다. 상기 화소 정의막(PDL)은 상기 하부 전극(535)의 일부를 덮으며 상기 하부 전극(541)의 상면을 노출하는 개구를 가질 수 있다. 상기 화소 정의막(PDL)은 폴리이미드(PI) 등과 같은 유기 절연 물질로 형성될 수 있다.
상기 중간층(542)이 상기 하부 전극(541) 상에 배치될 수 있다. 상기 중간층(542)은 상기 화소 개구에 의해 노출된 상기 하부 전극(541) 상에 배치될 수 있다. 상기 중간층(542)은 유기 발광 물질 및 양자점 중에서 적어도 하나를 포함할 수 있다.
상기 중간층(542) 상에는 상기 상부 전극(543)이 배치될 수 있다. 일 실시예에 있어서, 상기 상부 전극(543)은 상기 화소 정의막(PDL) 상에도 배치될 수 있다. 상기 상부 전극(543)은 금속, 합금, 투명 도전성 산화물 등과 같은 도전 물질로 형성될 수 있다. 예를 들면, 상기 도전 물질은 알루미늄(Al), 백금(Pt), 은(Ag), 마그네슘(Mg), 금(Au), 크롬(Cr), 텅스텐(W), 티타늄(Ti) 등을 포함할 수 있다.
도 13은 도 6의 트랜지스터들의 다른 실시예를 나타내는 단면도이다. 도 13의 트랜지스터(TFT7)는 도 2의 층간 절연층(330)을 제외하면 도 2의 트랜지스터들(TFT1, TFT2)과 실질적으로 동일할 수 있다. 따라서, 중복되는 구성에 대한 설명은 생략하기로 한다.
도 2 및 도 13을 참조하면, 상기 트랜지스터(TFT7)는 소스 전극(331) 및 드레인 전극(332)과 액티브층(325)이 직접 접촉할 수 있다. 즉, 상기 트랜지스터들(TFT1, TFT2)과 달리 콘택홀에 의하지 않고 상기 소스 전극(331) 및 상기 드레인 전극(332)이 상기 액티브층(325)에 접촉할 수 있다. 실시예들에 있어서, 상기 액티브층(325)은 단일층으로 이루어질 수도 있고, 다중층으로 이루어질 수도 있다.
상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명은 트랜지스터 및 이를 포함하는 표시 장치에 적용될 수 있다. 예를 들어, 본 발명은 고해상도 스마트폰, 휴대폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 네비게이션 시스템, 텔레비전, 컴퓨터 모니터, 노트북 등에 적용될 수 있다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
DA: 표시 영역 NDA: 비표시 영역
100: 회로 필름 200: 구동부
300, 400, 500: 기판 310, 410, 510: 버퍼층
315, 316, 425, 426, 513, 527: 게이트 전극
325, 326, 415, 416, 507, 523: 액티브층
325a, 415a, 523a: 하부 액티브층
325b, 415b, 523b: 상부 액티브층
320, 420: 게이트 절연층 330, 430: 층간 절연층
340, 440, 535: 비아 절연층 510: 제1 층간 절연층
515: 제1 게이트 절연층 520: 제2 층간 절연층
525: 제2 게이트 절연층 530: 제3 층간 절연층
331, 333, 431, 433, 531, 533: 소스 전극
332, 334, 432, 434, 532, 543: 드레인 전극

Claims (23)

  1. 게이트 전극;
    상기 게이트 전극 상에 배치되는 액티브층; 및
    상기 액티브층 상에 배치되고, 상기 액티브층과 연결되는 소스 전극 및 드레인 전극을 포함하고,
    상기 액티브층은,
    상기 게이트 전극 상에 배치되고, 산화물계 반도체 물질을 포함하는 하부 액티브층; 및
    상기 하부 액티브층 상에 배치되고, 상기 산화물계 반도체 물질 및 산소 게터링(gettering) 물질을 포함하는 상부 액티브층을 포함하는 트랜지스터.
  2. 제1 항에 있어서, 상기 산화물계 반도체 물질은 아연 산화물, 주석 산화물, 인듐 산화물, 인듐-아연 산화물, 인듐-갈륨 산화물, 아연-주석 산화물 및 인듐-갈륨-아연 산화물 중에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 트랜지스터.
  3. 제1 항에 있어서, 상기 산소 게터링 물질은 하프늄, 스트론튬, 바륨, 마그네슘, 란타늄, 이트륨, 지르코늄 및 스칸듐 중에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 트랜지스터.
  4. 제1 항에 있어서, 상기 액티브층의 두께는 15 내지 60 나노미터인 것을 특징으로 하는 트랜지스터.
  5. 제1 항에 있어서, 상기 하부 액티브층 및 상기 상부 액티브층은 접촉하고,
    상기 하부 액티브층의 산소 공공은 상기 상부 액티브층의 산소 공공보다 큰 것을 특징으로 하는 트랜지스터.
  6. 제1 항에 있어서, 상기 상부 액티브층에 포함된 상기 산소 게터링 물질의 함량은 0.5 내지 5 원자 퍼센트인 것을 특징으로 하는 트랜지스터.
  7. 제1 항에 있어서, 상기 하부 액티브층과 상기 상부 액티브층의 두께비는 1:4 내지 4:1인 것을 특징으로 하는 트랜지스터.
  8. 액티브층;
    상기 액티브층 상에 배치되는 게이트 전극; 및
    상기 게이트 전극 상에 배치되고, 상기 액티브층과 연결되는 소스 전극 및 드레인 전극을 포함하고,
    상기 액티브층은,
    산화물계 반도체 물질 및 산소 게터링(gettering) 물질을 포함하는 하부 액티브층; 및
    상기 하부 액티브층 상에 배치되고, 상기 산화물계 반도체 물질을 포함하는 상부 액티브층을 포함하는 트랜지스터.
  9. 제8 항에 있어서, 상기 산화물계 반도체 물질은 아연 산화물, 주석 산화물, 인듐 산화물, 인듐-아연 산화물, 인듐-갈륨 산화물, 아연-주석 산화물 및 인듐-갈륨-아연 산화물 중에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 트랜지스터.
  10. 제8 항에 있어서, 상기 산소 게터링 물질은 하프늄, 스트론튬, 바륨, 마그네슘, 란타늄, 이트륨, 지르코늄 및 스칸듐 중에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 트랜지스터.
  11. 제8 항에 있어서, 상기 액티브층의 두께는 15 내지 60 나노미터인 것을 특징으로 하는 트랜지스터.
  12. 제8 항에 있어서, 상기 하부 액티브층 및 상기 상부 액티브층은 접촉하고,
    상기 상부 액티브층의 산소 공공은 상기 하부 액티브층의 산소 공공보다 큰 것을 특징으로 하는 트랜지스터.
  13. 제8 항에 있어서, 상기 하부 액티브층에 포함된 상기 산소 게터링 물질의 함량은 0.5 내지 5 원자 퍼센트인 것을 특징으로 하는 트랜지스터.
  14. 제8 항에 있어서, 상기 하부 액티브층과 상기 상부 액티브층의 두께비는 1:4 내지 4:1인 것을 특징으로 하는 트랜지스터.
  15. 기판;
    상기 기판 상에 배치되고, 제1 액티브층을 포함하는 제1 트랜지스터;
    상기 제1 트랜지스터 상에 배치되는 하부 전극;
    상기 하부 전극 상에 배치되는 중간층; 및
    상기 중간층 상에 배치되는 상부 전극을 포함하고,
    상기 제1 액티브층은,
    산화물계 반도체 물질 및 산소 게터링(gettering) 물질을 포함하는 하부 액티브층; 및
    상기 하부 액티브층 상에 배치되고, 상기 산화물계 반도체 물질을 포함하는 상부 액티브층을 포함하는 표시 장치.
  16. 제15 항에 있어서, 상기 산화물계 반도체 물질은 아연 산화물, 주석 산화물, 인듐 산화물, 인듐-아연 산화물, 인듐-갈륨 산화물, 아연-주석 산화물 및 인듐-갈륨-아연 산화물 중에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 표시 장치.
  17. 제15 항에 있어서, 상기 산소 게터링 물질은 하프늄, 스트론튬, 바륨, 마그네슘, 란타늄, 이트륨, 지르코늄 및 스칸듐 중에서 선택된 하나를 포함하는 것을 특징으로 하는 표시 장치.
  18. 제15 항에 있어서, 상기 하부 액티브층 및 상기 상부 액티브층은 접촉하고,
    상기 하부 액티브층의 산소 공공은 상기 상부 액티브층의 산소 공공보다 큰 것을 특징으로 하는 표시 장치.
  19. 제15 항에 있어서,
    상기 기판 상에 배치되고, 제2 액티브층을 포함하는 제2 트랜지스터를 더 포함하고,
    상기 제2 액티브층은 상기 산화물계 반도체 물질을 포함하는 단일층인 것을 특징으로 하는 표시 장치.
  20. 제19 항에 있어서, 상기 제1 트랜지스터의 전자 이동도는 상기 제2 트랜지스터의 전자 이동도보다 큰 것을 특징으로 하는 표시 장치.
  21. 제19 항에 있어서, 상기 제1 트랜지스터와 상기 제2 트랜지스터는 동일한 층에 배치되는 것을 특징으로 하는 표시 장치.
  22. 제15 항에 있어서,
    상기 기판 상에 배치되고, 제2 액티브층을 포함하는 제2 트랜지스터를 더 포함하고,
    상기 제2 액티브층은 실리콘계 반도체 물질을 포함하고, 상기 제2 트랜지스터는 상기 하부 전극과 연결되는 것을 특징으로 하는 표시 장치.
  23. 제22 항에 있어서, 상기 제1 트랜지스터는 상기 제2 트랜지스터와 다른 층에 배치되는 것을 특징으로 하는 표시 장치.

KR1020200091258A 2020-07-22 2020-07-22 트랜지스터 및 이를 포함하는 표시 장치 KR20220012496A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200091258A KR20220012496A (ko) 2020-07-22 2020-07-22 트랜지스터 및 이를 포함하는 표시 장치
US17/349,214 US11721768B2 (en) 2020-07-22 2021-06-16 Transistor and display device including the same
EP21180508.0A EP3944332A1 (en) 2020-07-22 2021-06-21 Transistor and display device including the same
CN202110803587.XA CN113972276A (zh) 2020-07-22 2021-07-15 晶体管和包括该晶体管的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200091258A KR20220012496A (ko) 2020-07-22 2020-07-22 트랜지스터 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20220012496A true KR20220012496A (ko) 2022-02-04

Family

ID=76532135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200091258A KR20220012496A (ko) 2020-07-22 2020-07-22 트랜지스터 및 이를 포함하는 표시 장치

Country Status (4)

Country Link
US (1) US11721768B2 (ko)
EP (1) EP3944332A1 (ko)
KR (1) KR20220012496A (ko)
CN (1) CN113972276A (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US9153699B2 (en) * 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
TWI559555B (zh) 2014-03-13 2016-11-21 國立臺灣師範大學 薄膜電晶體及其製造方法
KR102346675B1 (ko) * 2014-10-31 2022-01-04 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
KR101562932B1 (ko) * 2014-11-28 2015-10-26 연세대학교 산학협력단 산화물 반도체 소자 및 이의 제조 방법
JP2017162852A (ja) * 2016-03-07 2017-09-14 株式会社ジャパンディスプレイ 半導体装置および表示装置
EP3432363A4 (en) 2016-03-18 2019-03-27 Ricoh Company, Ltd. FIELD EFFECT TRANSISTOR, DISPLAY ELEMENT, IMAGE DISPLAY DEVICE, AND SYSTEM
KR102050955B1 (ko) 2017-11-07 2019-12-02 순천대학교 산학협력단 산화물 박막 트랜지스터 제조장치
CN110391269A (zh) 2018-04-23 2019-10-29 京东方科技集团股份有限公司 显示装置、显示面板及其制备方法

Also Published As

Publication number Publication date
EP3944332A1 (en) 2022-01-26
US11721768B2 (en) 2023-08-08
US20220029021A1 (en) 2022-01-27
CN113972276A (zh) 2022-01-25

Similar Documents

Publication Publication Date Title
US11626461B2 (en) Display device
US11843060B2 (en) Thin film transistor array substrate, organic light-emitting display apparatus, and method of manufacturing the thin film transistor array substrate
US10861920B2 (en) Thin film transistor substrate, method of manufacturing the same, and display device including the same
KR102652448B1 (ko) 디스플레이 장치
TWI497725B (zh) 顯示器及電子單元
US7575966B2 (en) Method for fabricating pixel structure of active matrix organic light-emitting diode
JP5668917B2 (ja) 薄膜トランジスタおよびその製造方法
US9196667B2 (en) Organic light-emitting display with vertically stacked capacitor and capacitive feedback
CN107658386A (zh) 具有用于防止有机材料溢出的结构的显示装置
US20160233253A1 (en) Thin film transistor substrate, display apparatus including thin film transistor substrate, method of manufacturing thin film transistor substrate, and method of manufacturing display apparatus
EP1783835A2 (en) Flat panel display apparatus
US20150144952A1 (en) Display substrate, method of manufacturing the same, and display device including the same
US9349996B2 (en) Method of manufacturing capacitor, method of manufacturing organic light emitting display device including the capacitor, and organic light emitting display device manufactured by using the method
KR20170119801A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102273443B1 (ko) 유기전계 발광소자
US11462605B2 (en) Display apparatus
EP3709356A1 (en) Display device
KR20150044736A (ko) 박막 트랜지스터 어레이 기판, 유기 발광 표시 장치, 및 박막 트랜지스터 어레이 기판의 제조 방법
KR20210054113A (ko) 표시 장치
KR20220012496A (ko) 트랜지스터 및 이를 포함하는 표시 장치
KR102556027B1 (ko) 디스플레이장치 및 이의 제조방법
US20200243638A1 (en) Conductive line for display device, display device including the same, and method of manufacturing display device including the same
US20240016012A1 (en) Display device and method for manufacturing the same
US20240079417A1 (en) Display device and method of manufacturing the same
US20220399420A1 (en) Display apparatus and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination