CN106783796B - 一种芯片封装结构及其制备方法 - Google Patents

一种芯片封装结构及其制备方法 Download PDF

Info

Publication number
CN106783796B
CN106783796B CN201611116597.1A CN201611116597A CN106783796B CN 106783796 B CN106783796 B CN 106783796B CN 201611116597 A CN201611116597 A CN 201611116597A CN 106783796 B CN106783796 B CN 106783796B
Authority
CN
China
Prior art keywords
layer
chip
blind hole
dielectric layer
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611116597.1A
Other languages
English (en)
Other versions
CN106783796A (zh
Inventor
郭学平
郝虎
于中尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201611116597.1A priority Critical patent/CN106783796B/zh
Publication of CN106783796A publication Critical patent/CN106783796A/zh
Application granted granted Critical
Publication of CN106783796B publication Critical patent/CN106783796B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种芯片封装结构及其制备方法，涉及芯片封装技术领域，其中，所述芯片封装结构包括：第一芯片，第一芯片的有源面设置有粘结层，所述粘结层对应第一芯片的焊盘设置有粘结层盲孔，第一芯片非有源面的其他侧面有包覆材料包封，介质层，设置在粘结层上方，介质层上设置有与粘结层盲孔对应设置的介质层盲孔，粘结层盲孔和介质层盲孔中填充有导电材料，第一重布线层，与粘结层盲孔和介质层盲孔中填充的导电材料电连接，焊球，与第一重布线层电连接。采用上述技术方案，第一芯片与第一重布线层通过介质层盲孔和粘结层盲孔中的导电材料电连接，设置两阶盲孔，有效提高了封装精度，避免贴片过程中对芯片造成损伤。

Description

一种芯片封装结构及其制备方法
技术领域
本发明实施例涉及芯片封装技术领域，尤其涉及一种芯片封装结构及其制备方法。
背景技术
随着信息技术和半导体技术的不断发展，手机、PAD、智能手表等电子设备逐渐呈现轻型化且功能相互融合的趋势。这对电子设备中芯片的集成度要求越来越高，进而对芯片的封装带来前所未有的挑战。不断增长的互连间距的失配、加入具有不同功能的各种芯片以及在同样的占用面积下减少封装尺寸以便增加电池大小延长使用时间等均已为创新嵌入封装技术打开了窗口。
受益于3D硅通孔(Through Silicon Vias，TSV)技术的开发，晶圆级封装(Fan-OutWafer Level Packaging，FOWLP)目前被认为最适合高要求的移动/无线市场，并且对其它关注高性能和小尺寸的市场，也具有很强的吸引力。晶圆级封装是晶圆级加工的嵌入式封装，它不用基板而在一个封装中实现垂直和水平方向的多芯片集成。
目前的封装技术主要是基于封装厂的塑封及晶圆工艺制作的，加工成本高，使用范围小，难以适用大规模的量产要求，并且现有的结构在制造过程中，多采用先埋置芯片再制备激光盲孔，容易造成芯片中焊板的损伤，降低芯片扇出的良率，且在制备过程中容易出现翘曲等问题，严重影响了芯片封装结构的质量及性能。
发明内容
有鉴于此，本发明实施例提供一种芯片封装结构及其制备方法，以解决现有技术芯片封装结构中封装精度不高、容易造成芯片损伤的技术问题。
第一方面，本发明实施例提供了一种芯片封装结构，包括：
第一芯片，所述第一芯片的有源面设置有粘结层，所述粘结层对应所述第一芯片的焊盘设置有粘结层盲孔，所述第一芯片非有源面的其他侧面有包覆材料包封；
介质层，设置在所述粘结层上方，所述介质层上设置有与所述粘结层盲孔对应设置的介质层盲孔，所述粘结层盲孔和所述介质层盲孔中填充有导电材料；
第一重布线层，与所述粘结层盲孔和所述介质层盲孔中填充的导电材料电连接；
焊球，与所述第一重布线层电连接。
第二方面，本发明实施例还提供了一种芯片封装结构的制备方法，包括：
提供一载板，分别在所述载板的上下表面制备双层剥离结构，所述双层剥离结构包括上层结构和下层结构；
分别在所述双层剥离结构上远离所述载板的一侧制备介质层，所述介质层覆盖所述双层剥离结构；
在所述介质层预设位置处制备至少一个介质层盲孔，所述介质层盲孔贯穿所述介质层；
在所述介质层盲孔内填充导电材料；
提供第一芯片，所述第一芯片包括有源面以及位于所述有源面上的至少一个焊盘，所述第一芯片的有源面设置有粘结层，将所述第一芯片通过所述粘结层倒装在所述介质层上，所述焊盘与所述介质层盲孔对应；
在所述第一芯片非有源面的其他侧面制备包覆材料，所述包覆材料包封所述第一芯片；
将所述双层剥离结构的上层结构和下层结构进行剥离，得到两个芯片封装结构，所述上层结构位于所述芯片封装结构上，所述下层结构位于所述载板上；
刻蚀所述上层结构以及所述介质层盲孔内的导电材料，露出所述介质层和所述粘结层；
刻蚀所述粘结层，形成至少一个粘结层盲孔，所述粘结层盲孔贯穿所述粘结层；
在所述介质层盲孔和所述粘结层盲孔内填充导电材料，并在所述介质层上远离所述第一芯片的一侧制备第一重布线层，所述第一重布线层与所述介质层盲孔对应设置；
在所述第一重布线层上远离所述介质层的一侧制备焊球，所述焊球与所述第一重布线层电连接。
本发明实施例提供的芯片封装结构及其制备方法，芯片封装结构包括第一芯片，第一芯片的有源面设置有粘结层，粘结层对应第一芯片的焊盘设置有粘结层盲孔，介质层，设置在粘结层上方，介质层上设置有与粘结层盲孔对应设置的介质层盲孔，粘结层盲孔和介质层盲孔中填充有导电材料，第一重布线层，与粘结层盲孔和介质层盲孔中填充的导电材料电连接。采用上述技术方案，在粘结层中设置粘结层盲孔，在介质层设置介质层盲孔，以使第一芯片和第一重布线层通过粘结层盲孔和介质层盲孔这两阶盲孔中填充的导电材料实现电连接，保证第一芯片封装结构的精确性，有效提高了封装精度，避免在封装结构中对第一芯片造成损伤。
附图说明
为了更加清楚地说明本发明示例性实施例的技术方案，下面对描述实施例中所需要用到的附图做一简单介绍。显然，所介绍的附图只是本发明所要描述的一部分实施例的附图，而不是全部的附图，对于本领域普通技术人员，在不付出创造性劳动的前提下，还可以根据这些附图得到其他的附图。
图1是本发明实施例一提供的一种芯片封装结构的剖面示意图；
图2是本发明实施例二提供的一种芯片封装结构的剖面示意图；
图3是本发明实施例三提供的一种芯片封装结构的制备方法的流程示意图；
图4是本发明实施例三提供的载板的剖面示意图；
图5是本发明实施例三提供的在载板上制备双层剥离结构后的剖面示意图；
图6是本发明实施例三提供的在双层剥离结构上制备介质层的剖面示意图；
图7是本发明实施例三提供的在介质层中形成至少一个介质层盲孔的剖面示意图；
图8是本发明实施例三提供的在介质层盲孔中填充导电材料的剖面示意图；
图9是本发明实施例三提供的第一芯片通过粘结层倒装在介质层的剖面示意图；
图10是本发明实施例三提供的在第一芯片非有源面的其他侧面制备包覆材料的剖面示意图；
图11是本发明实施例三提供的剥离双层剥离结构得到两个芯片封装结构的剖面示意图；
图12是本发明实施例三提供的单个芯片封装结构的剖面示意图；
图13是本发明实施例三提供的刻蚀上层结构以及介质层盲孔内导电材料后的剖面示意图；
图14是本发明实施例三提供的刻蚀粘结层，形成至少一个粘结层盲孔的剖面示意图；
图15是本发明实施例三提供的在介质层盲孔和粘结层盲孔内填充导电材料并制备第一重布线层的剖面示意图；
图16是本发明实施例三提供的在第一重布线层上制备第一绝缘层的剖面示意图；
图17是本发明实施例三提供的通过第一绝缘层在第一重布线层上制备焊球的剖面示意图；
图18是本发明实施例四提供的一种芯片封装结构的制备方法的流程示意图；
图19是本发明实施例提供的刻蚀粘结层形成粘结层盲孔和刻蚀介质层与包覆材料形成通孔的剖面示意图
图20是本发明实施例提供的在介质层盲孔、粘结层盲孔和通孔内填充导电材料，并制备第一重布线层和第二重布线层的剖面示意图；
图21是本发明实施例提供的制备第一绝缘层和第二绝缘层的剖面示意图；
图22是本发明实施例提供的倒装第二芯片，形成第二芯片封装层的剖面示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将结合本发明实施例中的附图，通过具体实施方式，完整地描述本发明的技术方案。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例，基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例，均落入本发明的保护范围之内。
实施例一
本发明实施例提供一种芯片封装结构，图1是本发明实施例一提供的一种芯片封装结构的剖面示意图，如图1所示，本发明实施例提供的芯片封装结构可以包括：
第一芯片101，第一芯片101的有源面设置有粘结层102，粘结层102对应第一芯片101的焊盘103设置有粘结层盲孔104，第一芯片101有源面的其他侧面有包覆材料105包封；
介质层106，设置在粘结层102上方，介质层106上设置有与粘结层盲孔104对应设置的介质层盲孔107，粘结层盲孔104和介质层盲孔107中填充有导电材料；
第一重布线层108，与粘结层盲孔104和介质层盲孔107中填充的导电材料电连接；
焊球109，与第一重布线层108电连接。
示例性的，第一芯片101包括有源面以及位于所述有源面上的至少一个焊盘103，焊盘103可为单层或多层金属，如Ti，W，Al，Cu，Ni，Pt，Ag，Au或其合金等。在第一芯片101的有源面设置有粘结层102，粘结层102可以为有机材料或者复合材料。在粘结层102上设置有至少一个粘结层盲孔104，粘结层盲孔104与焊盘103对应设置，且粘结层盲孔104的数目可以与焊盘103的数目相同。在第一芯片101处有源面的其他面上，即非有源面上的其他侧面均包封有包覆材料105，包覆材料105可以为有机材料，例如ABF、FR-4、BT树脂或者聚丙烯。
介质层106，设置在粘结层102远离包覆材料105的一侧，介质层106的材料可以与包覆材料105的材料相同，例如ABF、FR-4、BT树脂或者聚丙烯。在介质层106上设置有与粘结层盲孔104对应的介质层盲孔107，粘结层盲孔104和介质层盲孔107中均填充有导电材料，所述导电材料可以为Cu，Ni，Ag，Au或其合金等，本发明实施例不对导电材料的具体类型进行限定。
第一重布线层108设置在介质层106上远离粘结层102的一侧，第一重布线层108与介质层盲孔107对应设置，第一重布线层108与粘结层盲孔104和介质层盲孔107中填充的导电材料电连接。可选的，第一重布线层108的材料可以与介质层盲孔107和粘结层盲孔104内填充的导电材料形同，例如Cu，Ni，Ag，Au或其合金等。
焊球109，与第一重布线层108对应设置，且与第一重布线层108电连接。可选的，焊球109的材料可以为焊料金属，例如Sn、Ag、Cu、Pb、Au、Ni、Zn、Mo、Ta、Bi、In及其合金。
可选的，所述芯片封装结构还可以包括绝缘层110，绝缘层110位于第一重布线层108上远离介质层106的一侧，第一绝缘层110上形成有第一开口，焊球109通过所述第一开口与第一重布线层108电连接。可选的，绝缘层110的材料可以为阻焊绿油或者有机材料。
本发明实施例一提供的芯片封装结构，芯片封装结构包括第一芯片，第一芯片的有源面设置有粘结层，粘结层对应第一芯片的焊盘设置有粘结层盲孔，介质层，设置在粘结层上方，介质层上设置有与粘结层盲孔对应设置的介质层盲孔，粘结层盲孔和介质层盲孔中填充有导电材料，第一重布线层，与粘结层盲孔和介质层盲孔中填充的导电材料电连接。采用上述技术方案，在粘结层中设置粘结层盲孔，在介质层设置介质层盲孔，以使第一芯片和第一重布线层通过粘结层盲孔和介质层盲孔这两阶盲孔中填充的导电材料实现电连接，保证第一芯片封装结构的精确性，有效提高了封装精度，避免在封装结构中对第一芯片造成损伤。
实施例二
本发明实施例以上述实施例一为基础，在实施例一的基础上提供一种芯片封装结构，具体为一种具有多层堆叠(Package on Package，POP)结构的芯片封装结构，图2是本发明实施例二提供的一种芯片封装结构的剖面示意图，如图2所示，本发明实施例提供的芯片封装结构可以包括：
第一芯片101、粘结层102、焊盘103、粘结层盲孔104、包覆材料105、介质层106、介质层盲孔107、第一重布线层108、焊球109以及第一绝缘层110；
进一步的，本发明实施例提供的芯片封装结构还可以包括：
至少一个第二芯片封装层，位于包覆材料105远离第一芯片101的一侧，所述第二芯片封装层包括第二芯片201和第二重布线层208，第二芯片201与第二重布线层208电连接，第二重布线层208与第一重布线层108电连接。
示例性的，图2是本发明实施例提供的另一种芯片封装结构的剖面示意图，如图2所示，第一芯片101、粘结层102、焊板103、粘结层盲孔104、包覆材料105、介质层106、介质层盲孔107、第一重布线层108、焊球109以及第一绝缘层110可以形成第一芯片封装层，在第一芯片封装层上可以形成至少一个第二芯片封装层，形成POP结构的芯片封装结构。
可选的，第二芯片封装层可以与第一芯片封装层相同，即第二封装层中第二芯片201可以通过两阶盲孔中填充的导电材料与第二重布线层208电连接，如图2所示，第二芯片封装层可以包括第二芯片201、第二粘结层202、第二焊板203、第二粘结层盲孔204、第二包覆材料205、第二介质层206、第二介质层通孔207以及第二重布线层208；或者第二芯片201的有源面上设置有焊盘、电连接凸起(图中未示出)，第二芯片210通过焊盘和电连接凸起与第二重布线层208电连接(图中未示出)。需要说明的是，本发明实施例不对第二芯片封装层进行限定，只需第二芯片封装层可以与第一芯片封装层形成POP封装即可。可选的，第二重布线层208的材料可以与第一重布线层108的材料相同，例如Cu，Ni，Ag，Au或其合金等。
可选的，所述第二芯片封装层还可以包括：
第二绝缘层210，位于第二芯片201与第二重布线层208之间，第二绝缘层210上形成有第二开口，第二芯片201和第二重布线层208通过所述第二开口电连接。
示例性的，第二绝缘层210的材料可以与第一绝缘层110的材料相同，例如阻焊绿油或者有机材料。
可选的，本发明实施例提供的芯片封装结构还可以包括：
至少一个通孔111，通孔111位于第一芯片101两端的包覆材料105和介质层106中，本发明实施例以两个通孔为例进行介绍。通孔111贯穿包覆材料105和介质层106，通孔111的内表面设置有导电材料，第一重布线层108和第二重布线层208通过通孔111内表面设置的导电材料电连接。
示例性的，通孔111贯穿包覆材料105和介质层106，以保证第一重布线层108和第二重布线层208可以通过通孔111内表面设置的导电材料电连接。可选的，通孔111内表面的导电材料可以与粘结层盲孔104，和/或，介质层盲孔107中的导电材料相同，例如为Cu，Ni，Ag，Au或其合金等。
需要说明的是，当芯片封装结构包括多个第二芯片封装层时，所述第二芯片封装层中也可以包括通孔，第二芯片封装层中的通孔可以与第一芯片封装层中的通孔采用相同的设置，即设置在第二芯片的两端，可以用于实现第二重布线层与第二重布线层之间的电连接。
综上，本发明实施例提供的芯片封装结构可以是POP结构的芯片封装结构，位于POP结构的芯片封装结构中底层的第一芯片封装层采用两阶盲孔的设置实现第一芯片与第一重布线的层的电连接，保证封装精度，避免对第一芯片造成损伤。至少一个第二芯片封装层可以与第一芯片封装层采用相同的封装设置，同样保证第二芯片封装层的封装精度，避免对于第二芯片造成损伤；至少一个第二芯片封装层也可以与第一芯片封装层采用不同的封装设置，保证最终形成的芯片封装结构包含多种形式的芯片封装层，形成兼容性好的芯片封装结构。进一步的，不同的芯片封装层可以通过通孔实现电连接，保证整个芯片封装结构的连接完整性，提升芯片封装结构的可靠性和实用性。
实施例三
本发明实施例三提供一种芯片封装结构的制备方法，与实施例一提供的芯片封装结构对应，图3是本发明实施例提供的一种芯片封装结构的制备方法的流程示意图，如图3所示，本发明实施例提供的芯片封装结构的制备方法可以包括：
S310、提供一载板，分别在所述载板的上、下表面制备双层剥离结构，所述双层剥离结构包括上层结构和下层结构。
示例性的，图4是本发明实施例提供的载板的剖面示意图，如图4所示，载板112的材料可以是硅、二氧化硅、陶瓷、玻璃、金属、合金以及有机材料等，载板112的形状可以为矩形、圆形或者不规则形状，本发明实施例中对载板112的材料和形状不进行限定。
如图5所示，图5是本发明实施例提供的在载板上制备双层剥离结构后的剖面示意图，分别在载板112的上、下表面制备双层剥离结构113，上层剥离结构113可以包括上层结构1131和下层结构1132，可以理解的是，双层剥离结构113表示可以从上层结构1131和下层结构1132的界面处进行剥离分开的结构。可选的，双层剥离结构113可以为双层剥离铜箔，双层剥离铜箔可以包括上层铜箔和下层铜箔，上层铜箔和下层铜箔之间可以剥离分开。可选的，上层铜箔和下层铜箔的厚度可以相同，也可以不同，例如上层铜箔的厚度大于下层铜箔的厚度。
S320、分别在所述双层剥离结构上远离所述载板的一侧制备介质层，所述介质层覆盖所述双层剥离结构。
示例性的，双层剥离结构113上远离载板112的一侧可以表示为双层剥离结构113朝向外侧的一侧，在双层剥离结构113远离载板112的一侧制备介质层106，如图6所示，图6是本发明实施例提供的在双层剥离结构上制备介质层的剖面示意图，介质层106的材料可以为有机材料，例如ABF、FR-4、BT树脂或者聚丙烯。
S330、在所述介质层预设位置处制备至少一个介质层盲孔，所述介质层盲孔贯穿所述介质层。
示例性的，图7是本发明实施例提供的在介质层中形成至少一个盲孔的剖面示意图，这里以2个盲孔进行示例性说明。在介质层106中预设区域进行图形制作，形成至少一个开口，通过所述开口制备至少一个介质层盲孔107，介质层盲孔107贯穿介质层106。
可选的，可以采用激光打孔或者刻蚀的方法在介质层106中形成至少一个介质层盲孔107，由于介质层106可以为有机材料，这里优选为采用激光刻蚀的方式，在介质层106中制备至少一个介质层盲孔107，且激光刻蚀时的能量可以为0.5-1.0mJ。
S340、在所述介质层盲孔内填充导电材料。
示例性的，图8是本发明实施例提供的在介质层盲孔中填充导电材料的剖面示意图，如图8所示，在介质层盲孔107中填充导电材料，保证与介质层盲孔107上下相连的元器件可以实现电连接。可选的，在介质层盲孔107中填充导电材料可以是采用化学电镀种子层和电镀的方式在介质层盲孔107中填充导电材料，导电材料可以为金属。具体的，介质层盲孔107中填充的金属可以为Cu，Ni，Ag，Au或其合金等，本发明实施例不对介质层盲孔107中填充的金属进行限定，只需通过介质层盲孔107中填充的导电材料实现介质层盲孔107上、下元器件的电连接即可。
S350、提供第一芯片，所述第一芯片包括有源面以及位于所述有源面上的至少一个焊盘，所述第一芯片的有源面设置有粘结层，将所述第一芯片通过所述粘结层倒装在所述介质层上，所述焊盘与所述介质层盲孔对应。
示例性的，图9是本发明实施例提供的第一芯片通过粘结层倒装在介质层的剖面示意图，如图9所示，第一芯片101包括有源面以及位于有源面上的至少一个焊盘103，焊盘103可为单层或多层金属，如Ti，W，Al，Cu，Ni，Pt，Ag，Au或其合金等。在第一芯片101的有源面设置有粘结层102，粘结层102可以为有机材料或者复合材料。可选的，可以采用旋涂、喷涂、滚压、印刷、非旋转涂覆、热压、真空压合以及压力贴合等方式在第一芯片101的有源面制备粘结层102。可选的，将第一芯片101通过粘结层102倒装在介质层106上，可以是采用贴片机或者倒装焊机将第一芯片101通过粘结层102倒装在介质层106上。
S360、在所述第一芯片非有源面的其他侧面制备包覆材料，所述包覆材料包封所述第一芯片。
示例性的，图10是本发明实施例提供的在第一芯片非有源面的其他侧面制备包覆材料的剖面示意图，如图10所示，包覆材料105位于第一芯片101远离介质层107的一侧，包覆材料105完全包封第一芯片101、焊板103以及粘结层102。可选的，包覆材料105的材料可以与介质层107的材料相同，例如ABF、FR-4、BT树脂或者聚丙烯。
S370、将所述双层剥离结构的上层结构和下层结构进行剥离，得到两个芯片封装结构，所述上层结构位于所述芯片封装结构上，所述下层结构位于所述载板上。
示例性的，图11是本发明实施例提供的剥离双层剥离结构得到两个芯片封装结构的剖面示意图，将双层剥离结构113从上层结构1131和下层结构1132的界面处进行剥离，得到了两个完全相同的芯片封装结构。具体的，双层剥离结构113的上层结构1131位于芯片封装结构上，下层结构1132位于载板112上。
进一步的，图12是本发明实施例提供的单个芯片封装结构的剖面示意图，如图12所示，芯片封装结构可以包括第一芯片101、位于第一芯片101有源面上的粘结层102和焊板103、包覆材料105、介质层106、介质层盲孔107以及上层结构1131。
S380、刻蚀所述上层结构以及所述介质层盲孔内的导电材料，露出所述介质层和所述粘结层。
示例性的，图13是本发明实施例提供的刻蚀上层结构以及介质层盲孔内导电材料后的剖面示意图，如图13所示，刻蚀上层结构1131和介质层盲孔107内的导电材料，将上层结构1131和介质层盲孔107内的导电材料完全刻蚀干净，露出介质层106以及粘结层102。可选的，可以采用湿法刻蚀的方式刻蚀上层结构1131和介质层盲孔107内的导电材料。
S390、刻蚀所述粘结层，形成至少一个粘结层盲孔，所述粘结层盲孔贯穿所述粘结层。
示例性的，图14是本发明实施例提供的刻蚀粘结层，形成至少一个粘结层盲孔的剖面示意图，如图14所示，在介质层盲孔107内刻蚀粘结层102，形成粘结层盲孔104，粘结层盲孔104贯穿粘结层102，粘结层盲孔104与介质层盲孔107对应，且粘结层盲孔104的数目可以与介质层盲孔107的数目相同。可选的，可以采用激光打孔或者刻蚀的方法在粘结层102中形成至少一个粘结层盲孔104，由于粘结层102可以为有机材料，这里优选为采用激光刻蚀的方式，在粘结层102中制备至少一个粘结层盲孔104，且激光刻蚀时的能量可以为0.1-0.3mJ。
S3100、在所述介质层盲孔和所述粘结层盲孔内填充导电材料，并在所述介质层上远离所述第一芯片的一侧制备第一重布线层，所述第一重布线层与所述介质层盲孔对应设置。
示例性的，图15是本发明实施例提供的在介质层盲孔和粘结层盲孔内填充导电材料并制备第一重布线层的剖面示意图，如图15所示，在介质层盲孔107和粘结层盲孔104内填充导电材料，保证与介质层盲孔107和粘结层盲孔104上下相连的元器件可以实现电连接。可选的，在介质层盲孔107和粘结层盲孔104内填充导电材料可以是采用化学电镀种子层和电镀的方式填充导电材料，导电材料可以为金属，例如Cu，Ni，Ag，Au或其合金等。
第一重布线层108与粘结层盲孔104和介质层盲孔107对应设置，第一重布线层108的材料可以与介质层盲孔107和粘结层盲孔104内填充的导电材料相同，例如Cu，Ni，Ag，Au或其合金等。
可选的，在制备第一重布线层108结束后，可以在第一重布线层108远离介质层106的一侧制备第一绝缘层110，如图16所示，第一绝缘层110覆盖第一重布线层108和介质层106，且第一绝缘层108上形成有第一开口。
S3110、在所述第一重布线层上远离所述介质层的一侧制备焊球，所述焊球与所述第一重布线层电连接。
示例性的，图17是本发明实施例提供的通过第一绝缘层在第一重布线层上制备焊球的剖面示意图，如图17所示，在第一重布线层108上远离介质层106的一侧制备焊球109，具体可以是通过第一绝缘层110上的第一开口，在第一重布线层108上远离介质层106的一侧制备焊球109，焊球109通过所述第一开口与第一重布线层108电连接。
可选的，焊球109的材料可以为焊料金属，例如Sn、Ag、Cu、Pb、Au、Ni、Zn、Mo、Ta、Bi、In及其合金。
综上，本发明实施例三提供的芯片封装结构的制备方法，通过在载板上制备双层剥离结构，分别在双层剥离结构上制备介质层，在介质层预设位置处制备至少一个介质层盲孔并填充导电材料，采用倒装的方式将第一芯片通过粘结胶倒装在介质层上，保证第一芯片上的焊板与介质层盲孔对应设置，制备包覆材料包覆第一芯片，之后通过双层剥离结构剥离得到两个芯片封装结构，之后制备粘结层盲孔并在粘结层盲孔和介质层盲孔内填充导电材料，制备第一重布线层，保证第一芯片与第一重布线层通过介质层盲孔和粘结层盲孔的内填充的导电材料实现电连接，最后制备焊球。采用上述技术方案，第一芯片和第一重布线层通过两阶盲孔内填充的导电材料实现电连接，先使用较大的能量制备介质层盲孔，然后使用较小的能量制备粘结层盲孔，且在制备粘结层盲孔时由于使用的能量较小，不会对第一芯片造成损伤，有效提高了贴片精度。同时，在制备过程中避免bonding、debonding等工艺流程，具有工艺简单、工艺成熟等特点；并且芯片通过标准的倒装焊接工艺倒装在介质层上，工艺成熟，制备介质层盲孔时直接在第一介质层上制作，避免了介质层盲孔直接在芯片上进行加工的风险，避免芯片损伤，更好的提高了芯片封装结构可靠性要求。而且，采用了基于载板两侧同时进行工艺开展，工艺效率比较高，可以一次得到两个芯片封装结构，扩大扇出面积的利用率，也可以更好的控制了工艺过程中的翘曲同时降低成本。进一步的，该制备过程中使用的材料均为规模化量产的材料，并且在制备过程中所采用的工艺均为规模化量产的成熟的工艺流程，所以具有材料成本低、工艺成本低等特点。
实施例四
本发明实施例四提供一种芯片封装结构的制备方法，具体提供一种具有POP结构的芯片封装结构的制备方法，本发明实施例四提供的芯片封装结构的制备方法以上述实施例三为基础，与实施例二提供的芯片封装结构对应。
具体的，本发明实施例四提供的芯片封装结构的制备方法，与实施例三提供的芯片封装结构的制备方法区别在于：
在第一重布线层108上远离介质层106的一侧制备焊球109之后，还可以包括：
在包覆材料105上远离第一芯片101的一侧制备至少一个第二芯片封装层，所述第二芯片封装层包括第二芯片201和第二重布线层208，第二芯片201和第二重布线层208电连接，第二重布线层208和第一重布线层108电连接；
在刻蚀粘结层102，粘结层盲孔103的同时，还可以包括：
刻蚀介质层106和包覆材料105，形成至少一个通孔111，通孔111贯穿介质层106和包覆材料105；
在介质层盲孔107和粘结层盲孔104内填充导电材料，并在所述介质层上远离所述第一芯片的一侧制备第一重布线层的同时，还可以包括：
在通孔111内表面填充导电材料；
在包覆材料105上远离第一芯片101的一侧制备第二重布线层208；
在包覆材料105上远离第一芯片101的一侧制备第二重布线层208之后，还可以包括：
在第二重布线层208上远离包覆材料105的一侧制备第二绝缘层210，第二绝缘层210上形成有第二开口，第二芯片201和第二重布线层208通过第二开口电连接。
具体的，图18是本发明实施例四提供的一种芯片封装结构的制备方法的流程示意图，如图18所示，本发明实施例提供的芯片封装结构的制备方法可以包括：
S410、提供一载板，分别在所述载板的上、下表面制备双层剥离结构，所述双层剥离结构包括上层结构和下层结构。
S420、分别在所述双层剥离结构上远离所述载板的一侧制备介质层，所述介质层覆盖所述双层剥离结构。
S430、在所述介质层预设位置处制备至少一个介质层盲孔，所述介质层盲孔贯穿所述介质层。
S440、在所述介质层盲孔内填充导电材料。
S550、提供第一芯片，所述第一芯片包括有源面以及位于所述有源面上的至少一个焊盘，所述第一芯片的有源面设置有粘结层，将所述第一芯片通过所述粘结层倒装在所述介质层上，所述焊盘与所述介质层盲孔对应。
S460、在所述第一芯片非有源面的其他侧面制备包覆材料，所述包覆材料包封所述第一芯片。
S470、将所述双层剥离结构的上层结构和下层结构进行剥离，得到两个芯片封装结构，所述上层结构位于所述芯片封装结构上，所述下层结构位于所述载板上。
S480、刻蚀所述上层结构以及所述介质层盲孔内的导电材料，露出所述介质层和所述粘结层。
S490、刻蚀所述粘结层，形成至少一个粘结层盲孔，所述粘结层盲孔贯穿所述粘结层，刻蚀所述介质层和所述包覆材料，形成至少一个通孔，所述通孔贯穿所述介质层和所述包覆材料。
示例性的，图19是本发明实施例提供的刻蚀粘结层形成粘结层盲孔和刻蚀介质层与包覆材料形成通孔的剖面示意图，如图19所示，刻蚀粘结层102，形成粘结层盲孔104，粘结层盲孔104贯穿粘结层102；刻蚀介质层106和包覆材料105，形成通孔111，通孔111贯穿介质层106和包覆材料105。可选的，可以使用激光刻蚀的方式刻蚀粘结层102，使用机械刻蚀的方式刻蚀介质层105和包覆材料106。
S4100、在所述介质层盲孔、所述粘结层盲孔和所述通孔内填充导电材料，在所述介质层上远离所述第一芯片的一侧制备第一重布线层，在所述包覆材料远离所述第一芯片的一侧制备所述第二重布线层。
示例性的，图20是本发明实施例提供的在介质层盲孔、粘结层盲孔和通孔内填充导电材料，并制备第一重布线层和第二重布线层的剖面示意图，如图20所示，在介质层盲孔107和粘结层盲孔104内填充导电材料，保证与介质层盲孔107和粘结层盲孔104上下相连的元器件可以实现电连接。
第一重布线层108与粘结层盲孔104和介质层盲孔107对应设置，第一重布线层108的材料可以与介质层盲孔107和粘结层盲孔104内填充的导电材料相同，例如Cu，Ni，Ag，Au或其合金等。
第二重布线层208可以与第一重布线层108的材料相同，例如Cu，Ni，Ag，Au或其合金等。
通孔111的内表面填充有导电材料，用于实现第一重布线层108与第二重布线层208之间电连接。
可选的，在制备第一重布线层108和第二重布线层208结束后，可以在第一重布线层108远离介质层106的一侧制备第一绝缘层110，在第二重布线层208上远离包覆材料105的一侧制备第二绝缘层210，如图21所示，第一绝缘层110覆盖第一重布线层108和介质层106，且第一绝缘层108上形成有第一开口；第二绝缘层210上形成有第二开口，第二芯片201和第二重布线层208通过第二开口电连接。可选的，第一绝缘层110和第二绝缘层210的材料可以相同，例如阻焊绿油或者有机材料。
可选的，在通孔111内除形成有导电材料之外的区域填充绝缘物质，所述绝缘物质可以与第一绝缘层110或者第二绝缘层210的材料相同，例如阻焊绿油或者有机材料。由于工业制备过程中是一次制备多个芯片封装结构的，因此可以沿通孔111的正中心沿竖直方向进行切割，即得到两个POP结构的芯片封装结构，这样，通孔111内表面的导电材料分别用于两个不同的POP结构的芯片封装结构中，用于实现第一重布线层108和第二重布线层208之间的电连接。
S4110、在所述第一重布线层上远离所述介质层的一侧制备焊球，所述焊球与所述第一重布线层电连接。
S4120、在所述第二重布线层上远离所述包覆材料的一侧倒装所述第二芯片，所述第二芯片、第二重布线层和第二绝缘层组成第二芯片封装层。
示例性的，如22是本发明实施例提供的倒装第二芯片，形成第二芯片封装层的剖面示意图，如图22所示，第二芯片201可以与第一芯片101相同，通过两阶盲孔中填充的导电材料与第二重布线层208电连接，如图22所示，第二芯片封装层可以包括第二芯片201、第二粘结层202、第二焊板203、第二粘结层盲孔204、第二包覆材料205、第二介质层206、第二介质层通孔207以及第二重布线层208，其制备方法与第一芯片封装层中个元器件的制备方法可以相同；或者第二芯片201的有源面上设置有焊盘、电连接凸起(图中未示出)，第二芯片210通过焊盘和电连接凸起与第二重布线层208电连接(图中未示出)。需要说明的是，本发明实施例不对第二芯片封装层进行限定，只需第二芯片封装层可以与第一芯片封装层形成POP封装即可。
可以理解的是，当芯片封装结构包括多个第二芯片封装层时，所述第二芯片封装层中也可以包括通孔，第二芯片封装层中的通孔的制备方法可以与第一芯片封装结构中的通孔制备方法相同，这里不再赘述。
综上，本发明实施例提供的芯片封装结构可以是POP结构的芯片封装结构，本发明实施例提供的POP结构的芯片封装结构的制备方法，不仅具备实施例三中芯片封装结构的制备方法的全部有益效果，并且本发明实施例提供的芯片封装结构的制备方法，能够方便地实现两层甚至多层芯片封装层的堆叠，实现了更高的***集成封装。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (16)

1.一种芯片封装结构，其特征在于，包括：
第一芯片，所述第一芯片的有源面设置有粘结层，所述粘结层对应所述第一芯片的焊盘设置有粘结层盲孔，所述第一芯片非有源面的其他侧面有包覆材料包封；
介质层，设置在所述粘结层上方，所述介质层上设置有与所述粘结层盲孔对应设置的介质层盲孔，所述粘结层盲孔和所述介质层盲孔中填充有导电材料；
第一重布线层，与所述粘结层盲孔和所述介质层盲孔中填充的导电材料电连接；
焊球，与所述第一重布线层电连接；
至少一个通孔，所述通孔位于所述第一芯片两端的包覆材料和介质层中，所述通孔贯穿所述包覆材料和所述介质层，所述通孔内表面设置有导电材料。
2.根据权利要求1所述的芯片封装结构，其特征在于，还包括：
第一绝缘层，位于所述第一重布线层上远离所述介质层的一侧，所述第一绝缘层上形成有第一开口，所述焊球通过所述第一开口与所述第一重布线层电连接。
3.根据权利要求1所述的芯片封装结构，其特征在于，所述介质层和所述包覆材料的材料为ABF、FR-4、BT树脂或者聚丙烯。
4.根据权利要求1-3任一项所述的芯片封装结构，其特征在于，还包括：
至少一个第二芯片封装层，位于所述包覆材料远离所述第一芯片的一侧，所述第二芯片封装层包括第二芯片和第二重布线层，所述第二芯片和所述第二重布线层电连接，所述第二重布线层和所述第一重布线层电连接。
5.根据权利要求4所述的芯片封装结构，其特征在于，还包括：
所述第一重布线层和所述第二重布线层通过所述通孔内表面设置的导电材料电连接。
6.根据权利要求4所述的芯片封装结构，其特征在于，所述第二芯片封装层还包括：
第二绝缘层，位于所述第二芯片与所述第二重布线层之间，所述第二绝缘层上形成有第二开口，所述第二芯片和所述第二重布线层通过所述第二开口电连接。
7.根据权利要求6所述的芯片封装结构，其特征在于，包括：
第一绝缘层，位于所述第一重布线层上远离所述介质层的一侧，所述第一绝缘层上形成有第一开口，所述焊球通过所述第一开口与所述第一重布线层电连接；
所述第一绝缘层和所述第二绝缘层的材料为阻焊绿油或者有机材料。
8.一种芯片封装结构的制备方法，其特征在于，包括：
提供一载板，分别在所述载板的上下表面制备双层剥离结构，所述双层剥离结构包括上层结构和下层结构；
分别在所述双层剥离结构上远离所述载板的一侧制备介质层，所述介质层覆盖所述双层剥离结构；
在所述介质层预设位置处制备至少一个介质层盲孔，所述介质层盲孔贯穿所述介质层；
在所述介质层盲孔内填充导电材料；
提供第一芯片，所述第一芯片包括有源面以及位于所述有源面上的至少一个焊盘，所述第一芯片的有源面设置有粘结层，将所述第一芯片通过所述粘结层倒装在所述介质层上，所述焊盘与所述介质层盲孔对应；
在所述第一芯片非有源面的其他侧面制备包覆材料，所述包覆材料包封所述第一芯片；
将所述双层剥离结构的上层结构和下层结构进行剥离，得到两个芯片封装结构，所述上层结构位于所述芯片封装结构上，所述下层结构位于所述载板上；
刻蚀所述上层结构以及所述介质层盲孔内的导电材料，露出所述介质层和所述粘结层；
刻蚀所述粘结层，形成至少一个粘结层盲孔，所述粘结层盲孔贯穿所述粘结层；
在所述介质层盲孔和所述粘结层盲孔内填充导电材料，并在所述介质层上远离所述第一芯片的一侧制备第一重布线层，所述第一重布线层与所述介质层盲孔对应设置；
在所述第一重布线层上远离所述介质层的一侧制备焊球，所述焊球与所述第一重布线层电连接。
9.根据权利要求8所述的制备方法，其特征在于，在所述介质层上远离所述第一芯片的一侧制备第一重布线层之后，在所述第一重布线层上远离所述介质层的一侧制备焊球之前，还包括：
在所述第一重布线层上远离所述介质层的一侧制备第一绝缘层；
刻蚀所述第一绝缘层形成第一开口，所述第一开口露出所述第一重布线层；
通过所述第一开口制备焊球。
10.根据权利要求8所述的制备方法，其特征在于，在所述介质层中预设位置处制备至少一个介质层盲孔，包括：
使用激光刻蚀的方式，在所述介质层中预设位置处制备至少一个介质层盲孔，且激光刻蚀时的能量为0.5-1.0mJ。
11.根据权利要求8所述的制备方法，其特征在于，刻蚀所述粘结层，形成粘结层盲孔，包括：
使用激光刻蚀的方式，刻蚀所述粘结层，形成粘结层盲孔，且激光刻蚀时的能量为0.1-0.3mJ。
12.根据权利要求8所述的制备方法，其特征在于，将所述第一芯片通过粘结层倒装在所述介质层上，包括：
采用贴片机或者倒装焊机将所述第一芯片通过粘结层倒装在所述介质层上。
13.根据权利要求8-12任一项所述的制备方法，其特征在于，在所述第一重布线层上远离所述介质层的一侧制备焊球之后，还包括：
在所述包覆材料上远离所述第一芯片的一侧制备至少一个第二芯片封装层，所述第二芯片封装层包括第二芯片和第二重布线层，所述第二芯片和所述第二重布线层电连接，所述第二重布线层和所述第一重布线层电连接。
14.根据权利要求8所述的制备方法，其特征在于，在刻蚀所述粘结层，形成粘结层盲孔的同时，还包括：
刻蚀所述介质层和所述包覆材料，形成至少一个通孔，所述通孔贯穿所述介质层和所述包覆材料。
15.根据权利要求14所述的制备方法，其特征在于，在所述介质层盲孔和所述粘结层盲孔内填充导电材料，并在所述介质层上远离所述第一芯片的一侧制备第一重布线层的同时，还包括：
在所述通孔内表面填充导电材料；
在所述包覆材料上远离所述第一芯片的一侧制备第二重布线层。
16.根据权利要求15所述的制备方法，其特征在于，在所述包覆材料上远离所述第一芯片的一侧制备第二重布线层之后，还包括：
在所述第二重布线层上远离所述包覆材料的一侧制备第二绝缘层，所述第二绝缘层上形成有第二开口，第二芯片和所述第二重布线层通过所述第二开口电连接。
CN201611116597.1A 2016-12-07 2016-12-07 一种芯片封装结构及其制备方法 Active CN106783796B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611116597.1A CN106783796B (zh) 2016-12-07 2016-12-07 一种芯片封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611116597.1A CN106783796B (zh) 2016-12-07 2016-12-07 一种芯片封装结构及其制备方法

Publications (2)

Publication Number Publication Date
CN106783796A CN106783796A (zh) 2017-05-31
CN106783796B true CN106783796B (zh) 2019-04-26

Family

ID=58882235

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611116597.1A Active CN106783796B (zh) 2016-12-07 2016-12-07 一种芯片封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN106783796B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109300837B (zh) * 2017-07-25 2023-10-20 华天科技（昆山）电子有限公司 薄型3d扇出封装结构及晶圆级封装方法
CN109585402B (zh) * 2018-12-28 2024-06-04 华进半导体封装先导技术研发中心有限公司 一种芯片扇出型封装结构及封装方法
CN112366140B (zh) * 2020-11-11 2022-09-23 苏州钜升精密模具有限公司 一种用于5g智能设备的多存储芯片堆叠封装构件及其制备方法
CN115188781B (zh) * 2022-09-14 2022-11-22 山东中清智能科技股份有限公司 一种图像传感器封装结构及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009071004A (ja) * 2007-09-13 2009-04-02 Panasonic Corp 半導体装置とその製造方法
CN103681359A (zh) * 2012-09-19 2014-03-26 宏启胜精密电子(秦皇岛)有限公司 层叠封装结构及其制作方法
CN103681365A (zh) * 2012-08-31 2014-03-26 宏启胜精密电子(秦皇岛)有限公司 层叠封装结构及其制作方法
CN104241153A (zh) * 2014-09-16 2014-12-24 中国科学院微电子研究所 板级扇出型结构的封装方法
CN105895539A (zh) * 2016-06-08 2016-08-24 华进半导体封装先导技术研发中心有限公司 芯片倒装封装中间结构和倒装封装结构及倒装封装方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI416636B (zh) * 2009-10-22 2013-11-21 Unimicron Technology Corp 封裝結構之製法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009071004A (ja) * 2007-09-13 2009-04-02 Panasonic Corp 半導体装置とその製造方法
CN103681365A (zh) * 2012-08-31 2014-03-26 宏启胜精密电子(秦皇岛)有限公司 层叠封装结构及其制作方法
CN103681359A (zh) * 2012-09-19 2014-03-26 宏启胜精密电子(秦皇岛)有限公司 层叠封装结构及其制作方法
CN104241153A (zh) * 2014-09-16 2014-12-24 中国科学院微电子研究所 板级扇出型结构的封装方法
CN105895539A (zh) * 2016-06-08 2016-08-24 华进半导体封装先导技术研发中心有限公司 芯片倒装封装中间结构和倒装封装结构及倒装封装方法

Also Published As

Publication number Publication date
CN106783796A (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
TWI651828B (zh) 晶片封裝結構及其製造方法
CN105489591B (zh) 半导体封装及其制造方法
TWI536519B (zh) 半導體封裝結構以及其製造方法
CN104364902B (zh) 半导体封装、其制造方法及封装体叠层
JP5280014B2 (ja) 半導体装置及びその製造方法
KR101734882B1 (ko) 영역 어레이 유닛 컨넥터를 갖는 적층 가능한 몰딩된 마이크로전자 패키지
JP2019512168A (ja) シリコン基板に埋め込まれたファンアウト型の３ｄパッケージ構造
CN106783796B (zh) 一种芯片封装结构及其制备方法
CN103715166A (zh) 用于部件封装件的装置和方法
TWI493671B (zh) 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法
CN104538375A (zh) 一种扇出PoP封装结构及其制造方法
CN104505382A (zh) 一种圆片级扇出PoP封装结构及其制造方法
CN104051383B (zh) 封装的半导体器件、封装半导体器件的方法以及PoP器件
US8952268B2 (en) Interposed substrate and manufacturing method thereof
US7498199B2 (en) Method for fabricating semiconductor package
JP2018041906A (ja) 半導体装置の製造方法
CN106531642A (zh) 一种芯片封装结构及其制备方法
CN104659004A (zh) 一种PoP封装结构及其制造方法
TWI518874B (zh) 半導體封裝、半導體封裝單元以及半導體封裝製造方法
TWI692071B (zh) 半導體裝置及其製造方法
KR101573281B1 (ko) 재배선층을 이용한 적층형 반도체 패키지 및 이의 제조 방법
KR101494411B1 (ko) 반도체패키지 및 이의 제조방법
JP4887170B2 (ja) 半導体装置の製造方法
TWI614814B (zh) 基於薄膜之扇出及多晶粒封裝平台
US20100144093A1 (en) Integrated Circuit Device and Method of Manufacturing Thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20170531

Assignee: Jiangsu Xinde Semiconductor Technology Co.,Ltd.

Assignor: National Center for Advanced Packaging Co.,Ltd.

Contract record no.: X2022980027357

Denomination of invention: A Chip Packaging Structure and Its Preparation Method

Granted publication date: 20190426

License type: Common License

Record date: 20221213

EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20170531

Assignee: Shanghai Meadville Science & Technology Co.,Ltd.

Assignor: National Center for Advanced Packaging Co.,Ltd.

Contract record no.: X2023980035123

Denomination of invention: A Chip Packaging Structure and Its Preparation Method

Granted publication date: 20190426

License type: Common License

Record date: 20230427

EE01 Entry into force of recordation of patent licensing contract