CN106684061A - 一种磷化铟背孔的制作方法 - Google Patents
一种磷化铟背孔的制作方法 Download PDFInfo
- Publication number
- CN106684061A CN106684061A CN201611154073.1A CN201611154073A CN106684061A CN 106684061 A CN106684061 A CN 106684061A CN 201611154073 A CN201611154073 A CN 201611154073A CN 106684061 A CN106684061 A CN 106684061A
- Authority
- CN
- China
- Prior art keywords
- indium phosphide
- etching
- dorsal pore
- disk
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24105—Connecting bonding areas at different heights
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/2413—Connecting within a semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明是一种磷化铟背孔的制作方法,包括:(1)在磷化铟圆片正面需要开背孔的位置,制作金属阻挡层,并完成正面工艺;(2)将圆片正面与临时载片蓝宝石键合,并对圆片背面进行减薄、抛光;(3)在圆片背面光刻制作背孔图形,并且保证背孔位置与正面金属阻挡层一致,形成刻蚀掩模;(4)将STS ICP干法刻蚀机的背氦温度升至190℃,利用氯气(Cl2)和氩气Ar组合气体进行干法刻蚀,直到刻到正面金属阻挡层;(5)去除刻蚀掩模;(6)背面溅射种子层,电镀背金填充背孔,完成背孔制作。本发明优点:解决了磷化铟深孔刻蚀的难题,背孔形貌、刻蚀重复性、一致性都很好,同时工艺简单,能与砷化镓工艺兼容,适合大规模推广应用。
Description
技术领域
本发明涉及的是一种磷化铟背孔的制作方法,属于半导体集成电路技术领域。
背景技术
磷化铟(InP)器件具有超高速、低功耗等优越特性,在制造高速毫米波单片集成电路(MMIC)和亚毫米波单片集成电路(SMMIC)方面具有很大潜力,它们是宽带无线通讯***和太赫兹成像***的关键组件,因而引起人们的广泛关注。背孔是MMIC制造的关键工艺,通过将圆片衬底减薄,打通衬底形成接地通孔,可以有效降低寄生电感和接地电阻,并且能更好地散热。引入背孔后,人们制造出了高性能的GaAs电路,形成了比较成熟的背面工艺和生产线,保证了很高的成品率。在此基础上,我们也期望InP的背面工艺可以与GaAs兼容。
InP背孔深度达100um,为了保证背孔形貌,只能采用感应耦合等离子体(ICP)进行各向异性的干法刻蚀。与GaAs不同的是,InP的刻蚀生成物沸点很高,不易挥发。常规的ICP进行InP深孔刻蚀,生成物容易沉积,阻挡刻蚀,导致速率很慢甚至无法刻蚀。为了使生成物解附,一方面刻蚀时圆片温度需要达到250度左右;另一方面,刻蚀气体需要包含能产生化学反应与物理轰击共同作用的组分。
高温刻蚀对一系列相关背面工艺,例如键合分离机制、刻蚀掩模的选择等,都有一定的要求,对背孔形貌的控制、刻蚀均匀性和重复性也提出了挑战,使得InP背孔的制作成为难题。
发明内容
本发明提出的是一种磷化铟背孔的制作方法,其目的旨在解决InP深孔刻蚀难题,提供完整的与GaAs工艺兼容的InP背孔制作工艺流程。具有
效果好、工艺流程简单等特点。
本发明的技术解决方案:磷化铟背孔的制作方法,包括以下步骤:
(1)在磷化铟圆片正面需要开背孔的位置,制作金属阻挡层,并完成正面工艺;
(2)将圆片正面与临时载片蓝宝石键合,并对圆片背面进行减薄、抛光;
(3)在圆片背面光刻制作背孔图形,并且保证背孔位置与正面金属阻挡层一致,形成刻蚀掩模;
(4)将STS腔体温度升至190℃,利用Cl2+Ar 进行ICP干法刻蚀,直到刻到正面金属阻挡层;
(5)去除刻蚀掩模;
(6)背面溅射种子层,电镀背金填充背孔,完成背孔制作;
磷化铟背孔深度约100um,因此需要进行粘片、减薄、抛光等一系列背面工艺将衬底减薄至100um。整个流程的关键在于对键合后的磷化铟圆片进行高温刻蚀。因为磷化铟圆片温度与设备背氦和刻蚀过程产生的能量有关,磷化铟圆片有可能局部过热,导致刻蚀不均匀。为了保证全片背孔的一致性,需要在磷化铟圆片正面做一层金属阻挡层,防止过刻。高温刻蚀要求掩模耐高温、耐刻蚀,金属Ni满足要求。考虑到刻蚀选择比、磷化铟生成物不易挥发,刻蚀气体选择Cl2+Ar。氩离子的轰击能有效阻挡InClx生成物的堆积,保证刻蚀速率。完成后的背孔顶宽底窄,可利用传统的溅射种子层+电镀的方法在背孔侧壁、底部和表面镀上一层Au,实现正面金属与背金互连的目的。
本发明的优点:
1)解决了磷化铟深孔刻蚀的难题,提出了一种利用Cl2+Ar高温下进行ICP刻蚀的方案,并提供了一整套背孔制作的工艺流程;
2)整套工艺流程与GaAs工艺兼容;
3)工艺简单可控;
4)背孔形貌、一致性和重复性都很好,可用于批量生产。
附图说明
图1是在磷化铟圆片正面做了金属阻挡层,并与临时载片蓝宝石用高温蜡粘片,然后完成减薄、抛光的圆片剖面图。
图2是完成背孔光刻后的圆片剖面图。
图3是完成背孔刻蚀后的圆片剖面图。
图4是去除Ni掩模后的圆片剖面图。
图5是完成背金电镀后的圆片剖面图。
具体实施方式
结合附图进一步描述本发明的技术方案;
制作磷化铟背孔的方法,具体方法如下:
(1)在磷化铟圆片正面做一层金属阻挡层,将圆片正面与临时载片蓝宝石键合,对键合后的InP背面进行减薄、抛光,完成后圆片的剖面图如图1所示;
(2)在磷化铟圆片背面光刻制作背孔图形,图形与正面金属阻挡层对齐,形成背孔刻蚀掩模,背孔掩模完成后的圆片剖面图如图2所示;
(3)磷化铟圆片加热的同时,利用感应耦合等离子体(ICP)对磷化铟进行干法刻蚀,刻蚀停止在正面金属阻挡层,形成贯通衬底的背面通孔。刻蚀气体为氯气(Cl2)和氩气(Ar)的组合气体。完成刻蚀后的背孔剖面图如图3所示;
(4)利用盐酸去除Ni胶掩模,背孔底部的金属不受影响。掩模去除后的背孔剖面图如图4所示;
(5)在磷化铟圆片背面全片溅射种子层,电镀背金,使背孔的底部、侧壁、表面全部镀上Au,使正面金属与背金互连。完成背金电镀后的背孔剖面图如图5所示。
实施例
制作磷化铟背孔的方法,包括如下步骤:
(1)在磷化铟圆片正面做一层300nm的TiPtAu金属阻挡层,完成正面工艺后将磷化铟圆片正面与蓝宝石用高温蜡粘片,然后用磨片机将磷化铟衬底厚度减薄至100um;
(2)使用光刻胶光刻背孔图形,然后蒸发Ni金属作为刻蚀掩模;
(3)利用STS ICP干法刻蚀机的背氦将圆片升温至190度,使用氯气(Cl2)和氩气(Ar)的组合气体对磷化铟进行刻蚀,刻蚀速率约1um/min;
(4)利用稀盐酸去掉Ni刻蚀掩模;
(5)在磷化铟圆片背面溅射种子层Ti/Au/Ti,再电镀5um左右的Au,使背孔底部、侧壁以及磷化铟圆片背面覆盖5um左右的金属,实现正面金属通过背孔与背金互连。
Claims (7)
1.一种磷化铟背孔的制作方法,其特征是该方法包括以下步骤:
(1)在磷化铟圆片正面需要开背孔的位置,制作金属阻挡层,并完成正面工艺;
(2)将磷化铟圆片正面与临时载片蓝宝石键合,并对圆片背面进行减薄、抛光;
(3)在磷化铟圆片背面光刻制作背孔图形,并且保证背孔位置与正面金属阻挡层一致,形成刻蚀掩模;
(4)将STS ICP干法刻蚀机的背氦温度升至190℃,利用氯气Cl2和氩气Ar组合气体进行干法刻蚀,直到刻到正面金属阻挡层;
(5)去除刻蚀掩模;
(6)背面溅射种子层,电镀背金填充背孔,完成背孔制作。
2.根据权利要求1所述的一种磷化铟背孔的制作方法,其特征是所述磷化铟圆片正面是利用金属阻挡层控制刻蚀深度的。
3.根据权利要求1所述的一种磷化铟背孔的制作方法,其特征是所述背孔刻蚀掩模使用的是金属Ni掩膜,该掩膜耐受高温刻蚀。
4.根据权利要求1所述的一种磷化铟背孔的制作方法,其特征是所述背孔刻蚀使用Cl2和Ar的组合气体进行ICP刻蚀,氯离子主要起化学刻蚀作用,氩离子主要起物理轰击作用。
5.根据权利要求1所述的一种磷化铟背孔的制作方法,其特征是所述刻蚀过程:利用背氦温度及刻蚀产生的能量将圆片温度控制在245-255℃,以保证刻蚀速率及背孔形貌。
6.根据权利要求3所述的一种磷化铟背孔的制作方法,其特征是所述去除刻蚀掩模:利用稀盐酸去掉Ni刻蚀掩模。
7.根据权利要求1所述的一种磷化铟背孔的制作方法,其特征是所述背孔顶宽底窄,溅射种子层后在侧壁电镀上一层Au,以实现正面金属与背金互连。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611154073.1A CN106684061B (zh) | 2016-12-14 | 2016-12-14 | 一种磷化铟背孔的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611154073.1A CN106684061B (zh) | 2016-12-14 | 2016-12-14 | 一种磷化铟背孔的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106684061A true CN106684061A (zh) | 2017-05-17 |
CN106684061B CN106684061B (zh) | 2019-01-25 |
Family
ID=58867937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201611154073.1A Active CN106684061B (zh) | 2016-12-14 | 2016-12-14 | 一种磷化铟背孔的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106684061B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109830464A (zh) * | 2019-02-15 | 2019-05-31 | 德淮半导体有限公司 | 半导体结构及其形成方法 |
CN110416091A (zh) * | 2019-07-31 | 2019-11-05 | 中国电子科技集团公司第五十八研究所 | 一种硅基扇出型封装方法及结构 |
CN111129955A (zh) * | 2019-12-04 | 2020-05-08 | 中国电子科技集团公司第十三研究所 | 一种低温等离子体干法刻蚀方法及其应用 |
CN113808948A (zh) * | 2021-09-06 | 2021-12-17 | 中国电子科技集团公司第五十五研究所 | 一种金刚石衬底GaN器件背孔制备的方法 |
US11665826B2 (en) | 2019-04-10 | 2023-05-30 | AT&SAustria Technologie & Systemtechnik AG | Component carrier and method of manufacturing the same |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101017779A (zh) * | 2006-02-08 | 2007-08-15 | 中国科学院微电子研究所 | 在磷化铟InP基片上形成通孔的方法及半导体光电器件 |
CN101546734A (zh) * | 2008-03-25 | 2009-09-30 | 松下电器产业株式会社 | 半导体元件、及半导体元件的制造方法 |
CN101710578A (zh) * | 2009-11-19 | 2010-05-19 | 浙江华越芯装电子股份有限公司 | 一种晶圆片背面磨薄方法 |
CN103296069A (zh) * | 2012-02-28 | 2013-09-11 | 台湾积体电路制造股份有限公司 | FinFET及其制造方法 |
CN103348450A (zh) * | 2011-01-05 | 2013-10-09 | 伊雷克托科学工业股份有限公司 | 用于在衬底中形成孔径的装置和方法 |
JP2014504017A (ja) * | 2010-12-23 | 2014-02-13 | 無錫華潤上華半導体有限公司 | 半導体装置およびそれを製造するための方法 |
CN103730340A (zh) * | 2014-01-06 | 2014-04-16 | 中国科学院微电子研究所 | 一种提高背孔工艺中金属Ni掩膜选择比的方法 |
CN103887371A (zh) * | 2014-03-24 | 2014-06-25 | 北京工业大学 | 一种InP基面阵器件均匀刻蚀的工艺方法 |
CN104425603A (zh) * | 2013-09-02 | 2015-03-18 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
CN105551956A (zh) * | 2015-12-29 | 2016-05-04 | 中国电子科技集团公司第五十五研究所 | 用于半导体背面通孔金属化种子层的化学镀钯方法 |
-
2016
- 2016-12-14 CN CN201611154073.1A patent/CN106684061B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101017779A (zh) * | 2006-02-08 | 2007-08-15 | 中国科学院微电子研究所 | 在磷化铟InP基片上形成通孔的方法及半导体光电器件 |
CN101546734A (zh) * | 2008-03-25 | 2009-09-30 | 松下电器产业株式会社 | 半导体元件、及半导体元件的制造方法 |
US20090243120A1 (en) * | 2008-03-25 | 2009-10-01 | Panasonic Corporation | Semiconductor element and semiconductor element fabrication method |
CN101710578A (zh) * | 2009-11-19 | 2010-05-19 | 浙江华越芯装电子股份有限公司 | 一种晶圆片背面磨薄方法 |
JP2014504017A (ja) * | 2010-12-23 | 2014-02-13 | 無錫華潤上華半導体有限公司 | 半導体装置およびそれを製造するための方法 |
CN103348450A (zh) * | 2011-01-05 | 2013-10-09 | 伊雷克托科学工业股份有限公司 | 用于在衬底中形成孔径的装置和方法 |
CN103296069A (zh) * | 2012-02-28 | 2013-09-11 | 台湾积体电路制造股份有限公司 | FinFET及其制造方法 |
CN104425603A (zh) * | 2013-09-02 | 2015-03-18 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
CN103730340A (zh) * | 2014-01-06 | 2014-04-16 | 中国科学院微电子研究所 | 一种提高背孔工艺中金属Ni掩膜选择比的方法 |
CN103887371A (zh) * | 2014-03-24 | 2014-06-25 | 北京工业大学 | 一种InP基面阵器件均匀刻蚀的工艺方法 |
CN105551956A (zh) * | 2015-12-29 | 2016-05-04 | 中国电子科技集团公司第五十五研究所 | 用于半导体背面通孔金属化种子层的化学镀钯方法 |
Non-Patent Citations (1)
Title |
---|
LI FU-XIAO: "A practical backside technology for Indium Phosphide MMICs", 《半导体学报》 * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109830464A (zh) * | 2019-02-15 | 2019-05-31 | 德淮半导体有限公司 | 半导体结构及其形成方法 |
US11665826B2 (en) | 2019-04-10 | 2023-05-30 | AT&SAustria Technologie & Systemtechnik AG | Component carrier and method of manufacturing the same |
CN110416091A (zh) * | 2019-07-31 | 2019-11-05 | 中国电子科技集团公司第五十八研究所 | 一种硅基扇出型封装方法及结构 |
CN111129955A (zh) * | 2019-12-04 | 2020-05-08 | 中国电子科技集团公司第十三研究所 | 一种低温等离子体干法刻蚀方法及其应用 |
CN113808948A (zh) * | 2021-09-06 | 2021-12-17 | 中国电子科技集团公司第五十五研究所 | 一种金刚石衬底GaN器件背孔制备的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106684061B (zh) | 2019-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106684061A (zh) | 一种磷化铟背孔的制作方法 | |
US7647688B1 (en) | Method of fabricating a low frequency quartz resonator | |
US7932175B2 (en) | Method to form a via | |
CN111689460B (zh) | 一种微***模组中硅空腔下tsv地互联孔结构的制作方法 | |
IL201926A0 (en) | Semiconductor structure implementing sacrificial material and methods for making and implementing the same | |
TW201616923A (zh) | 用於均勻電漿處理的噴嘴 | |
CN102157442B (zh) | 一种形成微电子芯片间互连的方法 | |
CN111682013A (zh) | 一种用于射频微***垂直互联的混合基通孔微同轴结构及其制作方法 | |
CN108190830A (zh) | 一种高深宽比金刚石微纳米结构的制作方法 | |
CN105470131A (zh) | 一种制作砷化镓基hemt器件背孔的方法 | |
CN102412193A (zh) | 硅通孔填充方法 | |
CN103474365A (zh) | 一种半导体封装方法 | |
CN113562686A (zh) | 一种3d-mems探针的制造方法 | |
CN106252276B (zh) | 基于tsv技术开关矩阵射频单元的制造方法 | |
CN104617029A (zh) | 一种提高半导体晶片键合对准精度的方法 | |
CN106129026B (zh) | 半导体结构及其制作方法 | |
CN101651119B (zh) | GaN场效应晶体管和单片电路台形接地通孔的制作方法 | |
US20170164128A1 (en) | Method for manufacturing microphone chip | |
CN116469968A (zh) | 一种二氧化硅-蓝宝石复合衬底及其制备方法和应用 | |
CN105140174A (zh) | 一种tsv通孔侧壁的平坦化方法 | |
CN106129810B (zh) | 半导体装置的制造方法、半导体装置 | |
CN102956543B (zh) | 一种硅通孔的制作方法 | |
CN107342221A (zh) | 一种SiC基GaN晶体的深孔刻蚀方法 | |
CN110491831B (zh) | 一种制作通孔的方法及制得的器件 | |
CN110379766B (zh) | 一种倒金字塔型硅通孔垂直互联结构及制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |