CN103474365A - 一种半导体封装方法 - Google Patents

一种半导体封装方法 Download PDF

Info

Publication number
CN103474365A
CN103474365A CN2013103969135A CN201310396913A CN103474365A CN 103474365 A CN103474365 A CN 103474365A CN 2013103969135 A CN2013103969135 A CN 2013103969135A CN 201310396913 A CN201310396913 A CN 201310396913A CN 103474365 A CN103474365 A CN 103474365A
Authority
CN
China
Prior art keywords
wafer
substrate
packaging semiconductor
hard contact
semiconductor according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013103969135A
Other languages
English (en)
Other versions
CN103474365B (zh
Inventor
李智备
赖芳奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huizhou Speed Wireless Technology Co Ltd
Original Assignee
Huizhou Speed Wireless Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huizhou Speed Wireless Technology Co Ltd filed Critical Huizhou Speed Wireless Technology Co Ltd
Priority to CN201310396913.5A priority Critical patent/CN103474365B/zh
Publication of CN103474365A publication Critical patent/CN103474365A/zh
Application granted granted Critical
Publication of CN103474365B publication Critical patent/CN103474365B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明公开了一种半导体封装方法，包括将晶圆的金属触点增厚，在晶圆背部制作与金属触点位置对应的梯形槽，再在梯形槽底部制作连通到金属触点的表面的孔；本发明所述的半导体封装方法，在晶圆基材背部制作与金属触点位置对应的梯形槽，再在梯形槽底部制作连通到金属触点的表面的孔，采用“Y”字型连接，替代了现有TSV工艺中的深孔“1”字型连接方式，能有效降低硅通孔的深宽比，降低了工艺难度，更容易实现产业化；焊盘表面金属增强化处理，既有可作为激光的停止层，也同时增加了焊盘的机械强度和电性能，提升产品的稳定性。

Description

一种半导体封装方法
技术领域
本发明涉及半导体封装技术，特别涉及一种新型的半导体封装方法。
背景技术
晶圆是指硅半导体集成电路制作所用的硅晶片，由于其形状为圆形，故称为晶圆；在硅晶片上可加工制作成各种电路元件结构，而成为有特定电性功能之IC产品。现有的在晶圆上制作通孔盲孔的加工技术主要是垂直通孔工艺，其是通过等离子气体在晶圆上刻蚀成型。垂直通孔工艺在面对高深宽比的产品时，加工难度很大，对设备和材料的要求很高，同时良率有一定的局限性.另外,等离子气体的刻蚀方式暴露出来的金属较薄，可靠性较差；而激光热烧蚀方式的金属触点的接触方式是在金属触点的侧面形成T 型的点接触，接触面积较少，可靠性较差，同时干法蚀刻工艺要求较高，因其均一性问题会带来部分区域过蚀刻，导致底部侧蚀等产品失效问题；另外，触点和晶圆保护层之间存在凹坑，在键合时易出现键合空隙，带来可靠性失效的风险。
发明内容
为克服上述现有技术的缺陷与不足，本发明提供一种新型的半导体封装方法。
本发明所采用的技术方案是：
一种新型的半导体封装方法，包括步骤：
（1）将晶圆的金属触点增厚，达到触点表面与周围结构的高度相一致；
（2）将基板与晶圆的增厚过的金属触点进行多层键合；
（3）在晶圆基材背部制作与金属触点位置对应的梯形槽，再在梯形槽底部制作连通到金属触点的表面的孔；
（4）在晶圆基材背部的三维形貌表面形成一层绝缘层；
（5）打开触点上方所形成的绝缘层，使金属触点暴露出来；
（6）将暴露的金属触点通过导电介质延伸到绝缘层上方，形成与其他电性器件连接的连接线；
（7）蚀刻金属层，形成半导体组件间的性能连接；
（8）利用微影技术定义出导电介质的电性焊接点的位置，在电性焊接点上生长导电凸块，形成触点阵列，完成结构封装。
优选的，步骤（1）所述将晶圆的金属触点增厚的方法为物理气相沉淀或化学电镀。
优选的，步骤（2）所述之基板包括陶瓷基板、玻璃基板、有机基板或者硅基板；所述基板上与晶圆的金属触点的对应位置上设有围堰。
优选的，步骤（3）在制作梯形槽之前先将晶圆基材背部减薄，然后通过机械、湿法蚀刻或者干法蚀刻形成梯形槽，在形成梯形槽或锥形孔后，再通过激光热烧蚀、湿法蚀刻或者干法蚀刻在梯形槽底部或锥形孔制作连通到金属触点的表面的斜孔或直孔。
优选的，步骤（4）所述的在晶圆基材背部的三维形貌表面形成一层绝缘层的方法包括化学气相沉积、或电子束蒸发镀、或网板印刷、或湿法薄膜沉积。
优选的，步骤（5）所述的打开触点上方所形成的绝缘层的方法为激光热烧蚀、或湿法蚀刻、或干法蚀刻。
优选的，步骤（6）所述的导电介质延伸可以使用金属物理气相沉积或者电子束蒸发镀的方法。
优选的，在步骤（8）确定电性焊接点的位置之前，利用用湿法沉膜、网板印刷或者是覆膜工艺在三维形貌表面形成一层防焊层。
优选的，所述基板上与晶圆之间通过粘合剂实现多层键合。
优选的，所述导电凸块为球形或圆柱形。
与现有技术相比，本发明的有益效果有：
（1）本发明所述的半导体封装方法，在晶圆基材背部制作与金属触点位置对应的梯形槽，再在梯形槽底部制作连通到金属触点的表面的孔，采用“Y”字型连接，替代了现有TSV工艺中的深孔“1”字型连接方式，能有效降低硅通孔的深宽比，降低了工艺难度，更容易实现产业化；
（2）本发明所述的半导体封装方法，制作硅通孔的方法采用机械与激光结合的方式来替代现有的等离子气体刻蚀，降低加工成本；
（3）本发明所述的半导体封装方法，焊盘表面金属增强化处理，既有可作为激光的停止层，也同时增加了焊盘的机械强度和电性能，提升产品的稳定性。
附图说明
图1是本发明的实施例所述第一种晶圆的结构示意图；
图2是本发明的实施例所述第二种晶圆的结构示意图；
图3是本发明的实施例所述第一种晶圆金属触点增厚过的结构示意图；
图4是本发明的实施例所述第二种晶圆金属触点增厚过的结构示意图；
图5是本发明的实施例所述有围堰的基板的结构示意图；
图6是本发明的实施例所述无围堰的基板的结构示意图；
图7是本发明的实施例所述有围堰的基板上涂覆粘合剂的结构示意图；
图8是本发明的实施例所述第一种晶圆与有围堰的基板通过粘合剂键合的结构示意图；
图9是本发明的实施例所述第一种晶圆与有围堰的基板直接键合的结构示意图；
图10是本发明的实施例所述第一种晶圆与无围堰的基板通过粘合剂键合的结构示意图；
图11是本发明的实施例所述第一种晶圆与无围堰的基板直接键合的结构示意图；
图12是本发明的实施例所述的形成梯形槽或锥形孔的结构示意图；
图13是本发明的实施例所述的形成连通到金属触点的表面的直孔的结构示意图；
图14是本发明的实施例所述的形成连通到金属触点的表面的斜孔的结构示意图；
图15是本发明的实施例所述在晶圆背部的三维形貌表面形成绝缘层的结构示意图；
图16是本发明的实施例所述使金属触点暴露出来的结构示意图；
图17是本发明的实施例所述将暴露的金属触点通过导电介质延伸到绝缘层上方的结构示意图；
图18是本发明的实施例所述的完成封装结构的一种结构示意图。
具体实施方式
为方便本领域的技术人员了解本发明的技术内容，下面结合实施例和附图对本发明做进一步的详细说明。
本发明所揭示的半导体封装方法，包括步骤：
（1）半导体所采用的晶圆的功能区1可以高于周围结构，也可以低于周围结构，分别如图1和2所示；通过物理气相沉淀或化学电镀，将晶圆基材3上的金属触点2增厚，使得增厚过的金属触点4表面达到与周围结构的高度相一致，如图3和4所示；
（2）与晶圆进行多层键和的基板，采用陶瓷基板、玻璃基板、有机基板或者硅基板，所述基板可以有围堰5，也可以没有围堰，分别如图5和6所示；图7是将基板上的围堰涂覆一层粘合剂7的示意图，将基板与晶圆的增厚过的金属触点进行多层键合，图8～11分别是两种晶圆与两种基板的不同键合方式；
（3）如图12所示，将晶圆背部基材减薄，然后通过机械、湿法蚀刻或者干法蚀刻形成梯形槽或锥形孔8；如图13、14所示，再通过激光热烧蚀、湿法蚀刻或者干法蚀刻，在梯形槽底部制作连通到金属触点的表面的斜孔或直孔9，所述斜孔或直孔9也可以打穿金属层；
（4）如图15所示，通过化学气相沉积、或电子束蒸发镀、或网板印刷、或湿法薄膜沉积等方法，在晶圆背部的三维形貌表面形成一层绝缘层10；
（5）如图16所示，采用激光热烧蚀、或湿法蚀刻、或干法蚀刻等方法，打开触点上方所形成的绝缘层，使金属触点暴露出来暴露点11；
（6）如图17所示，用物理气相沉积或者电子束蒸发镀的方法，将暴露的金属触点通过导电介质延伸到绝缘层上方，形成与其他电性器件连接的连接线12；
（7）蚀刻产品上金属层得到所需要的各种图形，形成半导体组件间的性能连接，
用湿法沉膜工艺、网板印刷或者是覆膜工艺在形成的三维形貌表面形成一层厚度均匀的防焊层13，达到电性隔离的目的；
（8）利用微影技术定义出导电介质的电性焊接点的位置，在电性焊接点上生长球形或圆柱形导电凸块14，形成触点阵列，完成结构封装，如图18所示。
上述实施例仅为本发明的其中具体实现方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些显而易见的替换形式均属于本发明的保护范围。

Claims (10)

1.一种半导体封装方法，其特征在于，包括步骤：
（1）将晶圆上的金属触点增厚，达到触点表面与周围结构的高度相一致；
（2）将基板与晶圆多层键合；
（3）在晶圆基材背部制作与金属触点位置对应的梯形槽，再在梯形槽底部制作连通到金属触点的表面的孔；
（4）在晶圆基材背部的三维形貌表面形成一层绝缘层；
（5）打开触点上方所形成的绝缘层，使金属触点暴露出来；
（6）将暴露的金属触点通过导电介质延伸到绝缘层上方，形成与其他电性器件连接的连接线；
（7）蚀刻金属层，形成半导体组件间的性能连接；
（8）利用微影技术定义出导电介质的电性焊接点的位置，在电性焊接点上生长导电凸块，形成触点阵列，完成结构封装。
2.根据权利要求1所述的半导体封装方法，其特征在于：步骤（1）所述将晶圆的金属触点增厚的方法包括物理气相沉淀或化学电镀。
3.根据权利要求1所述的半导体封装方法，其特征在于：步骤（2）所述之基板包括陶瓷基板、玻璃基板、有机基板或者硅基板；所述基板上与晶圆的金属触点的对应位置上设有围堰。
4.根据权利要求1所述的半导体封装方法，其特征在于：步骤（3）在制作梯形槽之前先将晶圆基材背部减薄，然后通过机械、湿法蚀刻或者干法蚀刻形成梯形槽，在形成梯形槽或锥形孔后，再通过激光热烧蚀、湿法蚀刻或者干法蚀刻在梯形槽底部或锥形孔制作连通到金属触点的表面的斜孔或直孔。
5.根据权利要求1所述的半导体封装方法，其特征在于：步骤（4）所述的在晶圆基材背部的三维形貌表面形成一层绝缘层的方法包括化学气相沉积、或电子束蒸发镀、或网板印刷、或湿法薄膜沉积。
6.根据权利要求1所述的半导体封装方法，其特征在于：步骤（5）所述的打开触点上方所形成的绝缘层的方法为激光热烧蚀、或湿法蚀刻、或干法蚀刻。
7.根据权利要求1所述的半导体封装方法，其特征在于：步骤（6）所述的导电介质延伸可以使用金属物理气相沉积或者电子束蒸发镀的方法。
8.根据权利要求1所述的半导体封装方法，其特征在于：在步骤（8）确定电性焊接点的位置之前，利用用湿法沉膜、网板印刷或者是覆膜工艺在三维形貌表面形成一层防焊层。
9.根据权利要求1所述的半导体封装方法，其特征在于：所述基板上与晶圆之间通过粘合剂实现多层键合。
10.根据权利要求1所述的半导体封装方法，其特征在于：所述导电凸块为球形或圆柱形。
CN201310396913.5A 2013-09-04 2013-09-04 一种半导体封装方法 Expired - Fee Related CN103474365B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310396913.5A CN103474365B (zh) 2013-09-04 2013-09-04 一种半导体封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310396913.5A CN103474365B (zh) 2013-09-04 2013-09-04 一种半导体封装方法

Publications (2)

Publication Number Publication Date
CN103474365A true CN103474365A (zh) 2013-12-25
CN103474365B CN103474365B (zh) 2017-01-18

Family

ID=49799164

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310396913.5A Expired - Fee Related CN103474365B (zh) 2013-09-04 2013-09-04 一种半导体封装方法

Country Status (1)

Country Link
CN (1) CN103474365B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103956366A (zh) * 2014-05-20 2014-07-30 苏州科阳光电科技有限公司 晶圆级芯片封装结构
CN106098645A (zh) * 2016-08-24 2016-11-09 华天科技（昆山）电子有限公司 半导体器件的封装结构
WO2018171547A1 (zh) * 2017-03-21 2018-09-27 苏州迈瑞微电子有限公司 晶圆级芯片封装结构及制造方法
CN110634900A (zh) * 2019-09-27 2019-12-31 华天科技（昆山）电子有限公司 Fsi结构的图像传感器的晶圆级封装方法及封装结构
CN110649055A (zh) * 2019-09-27 2020-01-03 华天科技（昆山）电子有限公司 改善cis芯片炫光问题的晶圆级封装方法以及封装结构
CN111029321A (zh) * 2019-11-21 2020-04-17 华天科技（昆山）电子有限公司 半导体装置及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060180887A1 (en) * 2005-02-15 2006-08-17 Sharp Kabushiki Kaisha Semiconductor device and production method thereof
CN102509718A (zh) * 2011-12-15 2012-06-20 中国科学院上海微***与信息技术研究所 GaAs CCD图形传感器圆片级芯片尺寸封装工艺
CN102637713A (zh) * 2012-03-31 2012-08-15 江阴长电先进封装有限公司 一种含有金属微凸点的图像传感器封装方法
CN103000649A (zh) * 2012-11-22 2013-03-27 北京工业大学 一种cmos图像传感器封装结构及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060180887A1 (en) * 2005-02-15 2006-08-17 Sharp Kabushiki Kaisha Semiconductor device and production method thereof
CN102509718A (zh) * 2011-12-15 2012-06-20 中国科学院上海微***与信息技术研究所 GaAs CCD图形传感器圆片级芯片尺寸封装工艺
CN102637713A (zh) * 2012-03-31 2012-08-15 江阴长电先进封装有限公司 一种含有金属微凸点的图像传感器封装方法
CN103000649A (zh) * 2012-11-22 2013-03-27 北京工业大学 一种cmos图像传感器封装结构及其制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103956366A (zh) * 2014-05-20 2014-07-30 苏州科阳光电科技有限公司 晶圆级芯片封装结构
CN103956366B (zh) * 2014-05-20 2017-03-29 苏州科阳光电科技有限公司 晶圆级芯片封装结构
CN106098645A (zh) * 2016-08-24 2016-11-09 华天科技（昆山）电子有限公司 半导体器件的封装结构
CN106098645B (zh) * 2016-08-24 2019-02-19 华天科技（昆山）电子有限公司 半导体器件的封装结构
WO2018171547A1 (zh) * 2017-03-21 2018-09-27 苏州迈瑞微电子有限公司 晶圆级芯片封装结构及制造方法
CN110634900A (zh) * 2019-09-27 2019-12-31 华天科技（昆山）电子有限公司 Fsi结构的图像传感器的晶圆级封装方法及封装结构
CN110649055A (zh) * 2019-09-27 2020-01-03 华天科技（昆山）电子有限公司 改善cis芯片炫光问题的晶圆级封装方法以及封装结构
CN111029321A (zh) * 2019-11-21 2020-04-17 华天科技（昆山）电子有限公司 半导体装置及其制造方法

Also Published As

Publication number Publication date
CN103474365B (zh) 2017-01-18

Similar Documents

Publication Publication Date Title
CN103474365A (zh) 一种半导体封装方法
JP4937842B2 (ja) 半導体装置およびその製造方法
US9392705B2 (en) Wiring board with through wiring
JP2004186187A (ja) 半導体装置およびその製造方法
SE1250374A1 (sv) CTE-anpasad interposer och metod att tillverka en sådan
JP2001203316A5 (zh)
CN103367285B (zh) 一种通孔结构及其制作方法
CN102103979B (zh) 一种制作利用硅通孔构成的三维硅基无源电路的方法
CN104347492A (zh) 具有高深宽比的通孔结构及多晶片互联的制造方法
CN102509718B (zh) GaAs CCD图形传感器圆片级芯片尺寸封装工艺
CN102237300A (zh) 直通基底穿孔结构及其制造方法
US20140370703A1 (en) TSV Front-top Interconnection Process
CN105185719A (zh) 一种锁扣式混合键合方法
CN102208362A (zh) 一种穿透硅通孔背部连接端的制备方法
KR20140023055A (ko) 반도체 소자 및 그 형성 방법
CN105070682B (zh) 一种高效制备硅转接板的方法
CN105742255A (zh) 金属圆片级凹槽埋孔型表面声滤波芯片封装结构及方法
CN108461465A (zh) 一种硅通孔结构及其制备方法
CN104201163B (zh) 一种基于铝阳极氧化技术的高密度转接板及其制造方法
CN103700643B (zh) 一种基于tsv工艺的转接板深槽电容及其制造方法
CN105355613B (zh) 铝锗共晶键合的方法
CN103456684A (zh) Tsv背部连接端的制造方法
CN101707207B (zh) 门极和阴极间采用玻璃钝化保护的可控硅器件及制造方法
CN205609474U (zh) 金属圆片埋孔型表面声滤波芯片封装结构
KR20110087129A (ko) 관통 실리콘 비아 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Method for packaging semiconductor

Effective date of registration: 20171222

Granted publication date: 20170118

Pledgee: Pudong Shanghai Development Bank Limited by Share Ltd. Huizhou branch

Pledgor: Huizhou Speed Wireless Technology Co.,Ltd.

Registration number: 2017440000205

PE01 Entry into force of the registration of the contract for pledge of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170118

CF01 Termination of patent right due to non-payment of annual fee