CN106663730B - 发光二极管 - Google Patents

发光二极管 Download PDF

Info

Publication number
CN106663730B
CN106663730B CN201580040828.2A CN201580040828A CN106663730B CN 106663730 B CN106663730 B CN 106663730B CN 201580040828 A CN201580040828 A CN 201580040828A CN 106663730 B CN106663730 B CN 106663730B
Authority
CN
China
Prior art keywords
light emitting
emitting diode
convex block
electrode
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580040828.2A
Other languages
English (en)
Other versions
CN106663730A (zh
Inventor
印致贤
金相民
朴大锡
朴银知
赵弘锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020140098641A external-priority patent/KR102256590B1/ko
Priority claimed from KR1020140131604A external-priority patent/KR102288376B1/ko
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Priority to CN201910940819.9A priority Critical patent/CN110676367B/zh
Publication of CN106663730A publication Critical patent/CN106663730A/zh
Application granted granted Critical
Publication of CN106663730B publication Critical patent/CN106663730B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本发明涉及一种具有增强的可靠性的发光二极管。更具体地，发光二极管在高温度和/或高湿度环境以及室温环境中具有增强的可靠性，并可防止发光特性降低。此外，本发明涉及一种发光二极管，其包括能够增强光反射的结构，并凭借通过该结构的光反射而具有增强的光提取效率。

Description

发光二极管
技术领域
本公开的示例性实施例涉及一种发光二极管。具体地，本公开的示例性实施例涉及一种提高了可靠性的发光二极管。
背景技术
发光二极管指的是通过电子和空穴的复合而发光的无机半导体装置，其已被应用到显示器、车灯、一般照明等各种领域。发光二极管可包括电极、与电极电连接的凸块以及凸块周围的绝缘层。凸块和绝缘层之间的空间会导致发光二极管的可靠性劣化。而且，电极的横向布置会引起在高电流驱动时特定区域中电流拥挤。
发明内容
【技术问题】
本公开的示例性实施例提供一种提高了可靠性和结构稳定性的发光二极管。
本公开的示例性实施例提供一种防止在高温度和/或高湿度条件下发光特性降低的发光二极管。
本公开的示例性实施例提供一种发光二极管，其包括以高耦合强度彼此耦合的凸块和基板。
本公开的示例性实施例提供一种提高了发光效能且活性层的发光强度偏差较小的发光二极管。
本公开的示例性实施例提供一种发光二极管，其包括能够提高电流扩散效率的结构，并通过该结构的光反射提高了光提取效率。
【技术方案】
根据本公开的一个示例性实施例，发光二极管包括：基板；发光单元，其设置在基板上并包括下半导体层、设置于下半导体层的一个区域中的上半导体层、以及插置于下半导体层和上半导体层之间的活性层；第一电极，其设置于上半导体层上；第二电极，其设置于下半导体层上；第一绝缘层，包括部分露出第一电极的第一开口区域；第二绝缘层，其设置于第一绝缘层上；第一凸块，其通过第一开口区域与第一电极形成欧姆接触，其中，第一凸块包括在其上表面形成的第一凹部和第一凸部；其中，第一凸块包括第一区域和第二区域，第一区域设置于第一凸块的上表面上，并包括第一凹部的底表面；第二区域设置于第一凸块的上表面上，并包括第一凸部的上表面；其中，第一区域的至少一部分设置在第一开口区域上，第二区域的至少一部分设置在第二绝缘层上。
第一凹部的底表面的面积可与通过第一开口区域露出的第一电极的面积成比例。
第一凹部的深度可与设置在第一电极上的第一绝缘层和第二绝缘层的厚度成比例。
在一些示例性实施例中，第一凸部的上表面和第一凹部的底表面的面积的总和可大于至少通过第一开口区域露出的第一电极的面积。
第一绝缘层和第二绝缘层可部分地插置于第一电极与第一凸块之间。
围绕第一开口区域的第一绝缘层和第二绝缘层的侧表面可邻接第一凸块的下侧表面的至少一部分。
第一凸部可围绕第一凹部。
第一绝缘层可包括露出第二电极的一部分的第二开口区域，并且进一步包括通过该第二开口区域与第二电极形成欧姆接触的第二凸块，其中，第二凸块可包括在其上表面上形成的第二凹部和第二凸部；其中，第二凸块可包括第三区域和第四区域，第三区域在第二凸块的上表面上形成，并包括第二凹部的底表面；第四区域在第二凸块的上表面上形成，并包括第二凸部的上表面；并且其中，第三区域的至少一部分设置在第二开口区域上，第四区域的至少一部分设置在第二绝缘层上。
第二凹部的底表面的面积可与通过第二开口区域露出的第二电极的面积成比例。
第二凹部的深度可与设置在第二电极上的第一绝缘层和第二绝缘层的厚度成比例。
第二凸部的上表面和第二凹部的底表面的面积的总和可大于通过第二开口区域露出的第二电极的面积。
在一些示例性实施例中，第一绝缘层和第二绝缘层可部分地插置于第二电极与第二凸块之间。
此外，围绕第二开口区域的第一绝缘层和第二绝缘层的侧表面可邻接第二凸块的下侧表面的至少一部分。
第二凸部可围绕第二凹部。
第二绝缘层可包括氮化硅层。
发光单元可发出UV波长范围内的光。
基板可包括发光单元设置于其上的一个表面，以及与该一个表面相对、包括凸凹部的另一个表面。
基板可为透明蓝宝石基板。
第一绝缘层可包括分布式布拉格反射器。
根据本公开的另一个示例性实施例，发光二极管包括：基板；下半导体层，其设置在基板上；发光单元，包括设置于下半导体层的一个区域中的第一上半导体层、以及插置于下半导体层和第一上半导体层之间的活性层；第二电流扩散部，包括设置于下半导体层的另一个区域中的第三上半导体层、以及插置于下半导体层和第三上半导体层之间的活性层；第一电极，其设置在发光单元上并与第一上半导体层电连接；第二电极，其与发光单元分离并与下半导体层电连接，其中，第二电极在围绕发光单元的至少一部分的同时延伸至覆盖第二电流扩散部的至少一部分；第二电极和第三上半导体层之间的接触电阻可高于第二电极和下半导体层之间的接触电阻。
发光二极管可进一步包括第一电流扩散部，第一电流扩散部参照下半导体层的另一区域设置在与下半导体层的一个区域相对的下半导体层的第三区域中，其中，第一电流扩散部包括设置于下半导体层的第三区域中的第二上半导体层，以及插置于下半导体层和第二上半导体层之间的活性层。
第二电极和第二上半导体层之间的接触电阻可高于第二电极和下半导体层之间的接触电阻。
第二电极可设置于第一电流扩散部上。
第二电流扩散部可设置成距第一电流扩散部比距发光单元更近。
第一电流扩散部可与发光单元具有相同的高度。
第一电流扩散部和第二电流扩散部的上表面的面积的总和可为第二电极的面积的10％至40％。
第二电流扩散部可包括多个以规律间隔相互隔开的扩散结构。
发光二极管可进一步包括绝缘层，其设置在第一电极和第二电极上，并包括露出第一电极的第一开口区域和露出第二电极的第二开口区域。
绝缘层可包括氮化硅层和氧化硅层中的至少一种。
绝缘层可包括分布式布拉格反射器。
发光二极管可进一步包括：第一凸块，其通过第一开口区域与第一电极电连接；第二凸块，其通过第二开口区域与第二电极电连接。
第一凸块可包括在其上表面上形成的第一凹部和第一凸部，且可包括第一区域和第二区域，第一区域在第一凸块的上表面上形成，并包括第一凹部的底表面；第二区域在第一凸块的上表面上形成，并包括第一凸部的上表面，其中，第一区域的至少一部分设置于第一开口区域上，第二区域的至少一部分设置于绝缘层上。
第一凹部的底表面的面积可与通过第一开口区域露出的第一电极的面积成比例。
第一凹部的深度可与设置在第一电极上的绝缘层的厚度成比例。
第一凸部的上表面和第一凹部的底表面的面积的总和可大于通过第一开口区域露出的第一电极的面积。
第一凸部可围绕第一凹部。
绝缘层可部分地插置于第一电极与第一凸块之间以及第二电极与第二凸块之间。
围绕第一开口区域的绝缘层的侧表面可邻接第一凸块的侧表面的至少一部分。
第二电极可包括反射从发光单元的活性层发出的光的反射层。
【有益效果】
根据本公开的示例性实施例，不仅在室温条件下，而且在高温度和/或高湿度条件下，发光二极管的稳定性都提高了，从而防止发光特性劣化。此外，发光二极管的基板和凸块之间具有高耦合强度，以当即使对基板和凸块之间的耦合区域重复施加负荷时，也能防止发光二极管与基板分离。进一步地，根据示例性实施例的发光二极管包括充当电流扩散机构的电流扩散部。因此，在扩散电流的同时，电流扩散部引导电流主要流过金属电极，从而进一步地提高发光二极管的电流扩散性能。因此，发光二极管可在降低发光强度偏差的同时提高发光效能。另外，不使用单独的额外的工艺即可形成电流扩散部，从而降低了制造成本和时间。
附图说明
图1是发光二极管的截面图。
图2A和图2B分别示出了根据本公开的一个示例性实施例的发光二极管的平面图和横截面图。
图3是根据本公开的一个示例性实施例的发光装置的侧截面图。
图4A和图4B分别示出了根据本公开另一示例性实施例的发光二极管的平面图和横截面图。
图5是根据本公开的一个示例性实施例的发光二极管封装件的透视图。
图6示出了描绘本公开的示例性实施例的效果的图。
图7是发光二极管的示意性截面图。
图8A和图8B分别示出了根据本公开的一个示例性实施例的发光二极管的平面图和横截面图。
图9A和图9B分别示出了根据本公开另一示例性实施例的发光二极管的平面图和横截面图。
图10是根据本公开的一个示例性实施例的发光装置的侧截面图。
图11是根据本公开的一个示例性实施例的发光二极管封装件的透视图。
具体实施方式
在下文中，将参照附图详细描述本公开的示例性实施例。以下实施例通过示例提供，以将本公开的精神充分传达至本公开所属领域的技术人员。因此，本公开不限于本文公开的实施例，还能以不同形式来实施。在附图中，元件的宽度、长度、厚度等会放大以达到清楚和描述的目的。当某一元件称为在另一元件“上方设置”或“上设置”，该元件能够直接设置在另一元件“上方”或“上”，或可存在中间元件。在整个说明书中，相同的参考标号指示具有相同或类似功能的相似元件。
图1是发光二极管的截面图。
参照图1，发光二极管12包括H形接触层14。发光二极管可进一步包括在接触层14上形成的、用于电流施加的凸块，以及在上层16上形成的、不包括凸块区域的绝缘层。然而，在凸块和绝缘层之间有空间形成。尽管存在该空间是用于发光二极管的制造工艺，但该空间会引起发光二极管的可靠性劣化。发光二极管，尤其是UV发光二极管，易受高温度和/或高湿度的影响，从而引起可靠性方面的问题。发光二极管的空间能被用作外部湿气和/或空气流进入发光二极管中的路径。
另一方面，发光二极管包括n型和p型凸块，这些凸块安装在承载基板上。然而，当重复地向n型和p型凸块与承载基板之间的耦合区域施加负荷时，凸块和承载基板之间的耦合强度被减轻，从而引起发光二极管和基板之间分离。因此，有必要通过克服上述问题，研发一种提高了可靠性和结构稳定性的发光二极管。
另一方面，发光二极管根据电极的位置或电极和外部导线之间的连接结构可分为横向型发光二极管、垂直型发光二极管、和倒装芯片型发光二极管。
横向型发光二极管容易制造，从而在本领域中得到最广泛的应用。这种横向型发光二极管包括在其下侧的生长基板。尽管蓝宝石基板是在本领域中最广泛地用作发光二极管的生长基板，但蓝宝石基板的热导率较低，因此不易将发光二极管的热量散发出去。因此，发光二极管的结合温度升高，从而导致内部量子效率劣化。
为了解决横向型发光二极管的这些问题，在本领域中正在研发一种垂直型发光二极管或倒装芯片型发光二极管。
图2A和图2B分别示出了根据本公开的一个示例性实施例的发光二极管的平面图和横截面图。
图2A是发光二极管的平面图，图2B是沿图2A的A-A线截取的发光二极管的横截面图。
参照图2A和图2B，发光二极管包括生长基板100、下半导体层115、活性层113和上半导体层111。接触层121、衬垫层123和电极层125设置于下半导体层115上。第二电极120b可包括接触层121、衬垫层123和电极层125。
第二凸块130b设置于第二电极120b上。反射层127和阻挡层129设置于上半导体层111上，可构成第一电极120a。第一凸块130a设置于第一电极120a上。发光二极管的整个上表面可由第一绝缘层128和第二绝缘层129覆盖，但不包括这两个绝缘层上设置有第一凸块130a和第二凸块130b的区域。另一方面，发光单元110可由下半导体层115、活性层113和上半导体层111所组成。
生长基板100是具有六方晶体结构的基板，并且可以为允许氮化镓外延层在其上生长的生长基板，例如，蓝宝石基板、碳化硅基板、或氮化镓基板。特别地，为了形成深UV发光二极管，生长基板100可为蓝宝石基板。生长基板100包括一个表面、与该一个表面相对的另一个表面，以及连接该一个表面和该另一个表面的侧表面。生长基板的一个表面是半导体层在其上生长的表面，其另一个表面是从活性层113产生的光通过其发出的表面。生长基板100的侧表面可与该一个表面和另一个表面垂直，或可为倾斜表面。在下半导体层115在生长基板100的一个表面上形成之前，可在其上形成包括AIN或GaN的缓冲层(未示出)，以降低与蓝宝石基板的晶格失配性。
进一步地，生长基板100可具有大致四边形的形状，但不仅限于此。在另一方面，在本示例性实施例中，生长基板100可具有大于100μm的厚度，特别是150μm至400μm。生长基板100越厚使得光提取效率越高。另一方面，生长基板100的侧表面可包括破裂面。
下半导体层115设置于生长基板100的一个表面上。下半导体层115可覆盖生长基板100的该一个表面的整个部分，但不仅限于此。另外，下半导体层115可限制性地设置于生长基板100的上部区域上，使得生长基板的该一个表面沿其边缘暴露出来。
上半导体层111设置于下半导体层115的一个区域上，活性层113插置于下半导体层115和上半导体层111之间。上半导体层111为H形或具有狭窄腰部的哑铃形，从而在高电流密度条件下提供良好的光输出。
下半导体层115和上半导体层111可包括基于第III-V族的化合物半导体，以及，例如，可包括基于氮化物的半导体，比如(Al、Ga、In)N。下半导体层115可包括掺杂有n型掺杂剂(例如，Si)的n型半导体层，上半导体层111可包括掺杂有p型掺杂剂(例如，Mg)的p型半导体层，反之亦然。此外，下半导体层115和/或上半导体层111可由单层或多层组成。例如，下半导体层115和/或上半导体层111可包括覆层和接触层，且可包括超晶格层。
活性层113可包括多量子阱(MQW)结构和元件，可以调整多量子阱(MQW)结构的组成以发射具有期望的峰值波长的光。例如，活性层113的阱层可为三元半导体层，比如InxGa(1-x)N(0＝x＝1)，或四元半导体层，比如AlxInyGa(1-x-y)N(0＝x＝1，0＝y＝1，0＝x+y＝1)，其中可调整x或y以发射具有期望的峰值波长的光，但不仅限于此。
上述半导体层111、113、115可通过包括金属有机化学气相沉积(MOCVD)、化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、分子束外延(MBE)、氢化物气相外延(HVPE)等各种沉积和生长工艺来形成。
本文中，将省略本领域技术人员所熟知的包括III-V族化合物半导体的半导体层111、113、115的细节描述。
另一方面，包括接触层121、衬垫层123和电极层125的第二电极120b可围绕上半导体层111。尽管在图2A中将第二电极120b示出为围绕上半导体层111的整个***，但应当理解还可以有其他实施方式。第二电极120b可从第二凸块130b延伸至上半导体层111的两侧以围绕上半导体层111的大约50％或以上。接触层121可包括Cr、Ti、Al和Au中的至少一种，或可具有Cr/Ti/Al/Ti/Au层的多层结构。衬垫层123可包括Ti或Au，或可具有Ti/Au层的多层结构。电极层125可包括Ti或Au，或可具有Ti/Au层的多层结构。
第二电极120b可与上半导体层111均匀地隔开。通过该结构，发光二极管能防止电流拥挤。此外，凸凹部(未示出)可形成于下半导体层115的位于第二电极120b和上半导体层111之间的表面上。凸凹部能防止电流沿上半导体层111的表面流动，从而提高电流扩散效率。
另一方面，反射层127和阻挡层129可构成第一电极120a，其设置于上半导体层111上并与上半导体层111电连接。反射层127可包括Ni、Au和Al中的至少一种，或可具有Ni/Au的多层结构。阻挡层129可包括Ti或Au，或可具有Ti/Au的多层结构。第一电极120a具有高反射率并能与上半导体层111形成欧姆接触。
第二凸块130b设置于第二电极120b上。第二凸块130b与上半导体层111分离。第一凸块130a设置于包括反射层127和阻挡层129的第一电极120a上。
第一凸块130a可包括第一区域A1和第二区域A2。第一凸块130a可包括在其上表面上形成的第一凹部和第一凸部。第一区域A1可包括第一凹部，因此第一区域A1的上表面可对应于第一凹部的底表面。第二区域A2可包括第一凸部，因此第二区域A2的上表面可对应于第一凸部的上表面。
第二凸块130b可包括第三区域A3和第四区域A4。第二凸块130b可包括在其上表面上形成的第二凹部和第二凸部。第三区域A3可包括第二凹部，因此第三区域A3的上表面可对应于第二凹部的底表面。第四区域A4可包括第二凸部，因此第四区域A4的上表面可对应于第二凸部的上表面。
第二凸块130b和第一凸块130a可由相同的金属材料形成。此外，第一和第二凸块130a、130b可具有多层结构，并可包括，例如，粘合层、抗扩散层和结合层。例如，粘合层可包括Ti、Cr或Ni，抗扩散层可包括Cr、Ni、Ti、W、TiW、Mo、Pt或其组合，以及结合层可包括Au或AuSn。
另一方面，第一绝缘层128覆盖并保护下半导体层115、活性层113、上半导体层111、第二电极120b、反射层127和阻挡层129，但设置有第一凸块130a和第二凸块130b的区域除外。第一绝缘层128可由氧化硅或氮化硅的单个层构成。此外，第一绝缘层128可由分布式布拉格反射器构成，在该分布式布拉格反射器中，具有不同的折射率的氧化层上下堆叠起来。因此，第一绝缘层128能够反射第一电极120a和上半导体层111之间的区域中的光，从而进一步提高发光二极管的光提取效率。另外，第二绝缘层129可设置在第一绝缘层128上；第二绝缘层129可由氧化硅或氮化硅的单个层构成。特别地，在本示例性实施例中，第二绝缘层129可以是氮化硅层。由于氮化硅层比氧化硅层表现出更好的防潮特性，因此由氮化硅形成的第二绝缘层129可提高发光二极管的防潮特性。
第一绝缘层128和第二绝缘层129中的每一个可以具有至的厚度。如果第一绝缘层128和第二绝缘层129中的每一个具有小于的厚度，则难以提高防潮特性，并且如果第一绝缘层128和第二绝缘层129中的每一个的厚度大于则绝缘层128、129的整个厚度会变得极厚。此外，第一绝缘层128和第二绝缘层129可以具有1μm或更小的总厚度，但不限于此。
在本示例性实施例中，第一凸块130a和第二凸块130b可以形成为覆盖第一绝缘层128和第二绝缘层129的一部分。因此，第一凸块130a的第二区域A2的至少一部分可设置在第二绝缘层129上。而且，第二凸块130b的第四区域A4的至少一部分可设置在第二绝缘层129上。也就是说，第一绝缘层128和第二绝缘层129可以部分地插置于第一凸块130a和第一电极120a之间或者第二凸块130b和第二电极120b之间。
再次参照图2A，第一开口区域140a和第二开口区域140b是打开的，使得围绕第一开口区域140a和第二开口区域140b的第一绝缘层128和第二绝缘层129的侧表面可以通过其露出，并且第一绝缘层128和第二绝缘层129的露出的侧表面可邻接第一凸块130a和/或第二凸块130b。
此外，再次参照图2A，可以看出，第一开口区域140a的面积小于第一凸块130a的第一凹部的底表面和其第一凸部的上表面的面积的总和。另外，可以看出，第二开口区域140b的面积小于第二凸块130b的第二凹部的底表面和其第二凸部的上表面的面积的总和。也就是说，在本示例性实施例中，第一凸块130a和第二凸块130b可分别完全覆盖第一开口区域140a和第二开口区域140b。
另外，第一凸块130a的上表面的长度比通过第二开口区域140b露出的第一电极120a的上表面的长度长14μm至18μm，并且第一凸块130a的上表面的长度的一部分可以与通过第二开口区域140b露出的第一电极120a的上表面的长度重叠。
发光二极管可进一步包括围绕第一凸块130a和第二凸块130b的侧表面的树脂(未示出)。在发光二极管包括树脂的结构中，第一凸块130a和第二凸块130b可以嵌入树脂中，使得第一凸块130a和第二凸块130b的上表面可以露出。
在本示例性实施例中，在第一绝缘层128和第二绝缘层129与第一凸块130a和第二凸块130b之间没有空间。因此，第一电极120a和第二电极120b可以被完全密封。因此，由于可以完全防止湿气渗入发光二极管，所以发光二极管提高了可靠性。进一步地，在本示例性实施例中，第一绝缘层128和第二绝缘层129的多层结构覆盖发光二极管的整个上表面，从而更有效地阻挡水分的渗透。
另外，第一凸块130a和第二凸块130b中的每一个的凹部的底表面的面积可以与通过第一开口区域140a和第二开口区域140a露出的第一电极120a和第二电极120a中的每个的面积成比例，并且其凹部的深度可以与设置在第一电极120a或第二电极120b上的第一绝缘层128和第二绝缘层129的厚度成比例。
在本示例性实施例中，当将发光二极管安装在印刷电路板或承载基板上时，第一凸块130a和第二凸块130b的凹部和凸部可以向发光二极管提供强耦合强度。
图3是根据本公开的一个示例性实施例的发光装置的侧截面图。
参照图3，发光二极管400为根据上述示例性实施例的发光二极管，且其安装在承载基板200上。
承载基板200包括基板230和在基板230上形成的电极图案220。基板230可为从具有良好的导热性的BeO、SiC、Si、Ge、SiGe、AlN和陶瓷基板中选出的任意一种。然而，应理解的是，其他实施方式也是可能的，且承载基板可包括具有高导热性的绝缘材料或具有高导热性和高导电性的金属材料。
电极图案220相应于第二凸块130b和第一凸块130a的形状而形成，使得第二凸块130b和第一凸块130a结合至电极图案220。其中，可利用热、超声波或其组合来执行该结合操作。或者，可以使用焊膏进行结合。
第一凸块130a和第二凸块130b可以通过如上所述的各种结合方法在结合区域210中结合至电极图案220。
图4A和图4B分别示出了根据本公开另一示例性实施例的发光二极管的平面图和横截面图。根据图4A和图4B的示例性实施例的发光二极管除了第一开口区域和第二开口区域的形状之外，与图2A和图2B中示出的示例性实施例的发光二极管相同。因此，将省略重复的说明。
参照图4A和图4B，第一开口区域140a和第二开口区域140b中的每一个可包括多个开口区域。即，如图4A和图4B所示，第一开口区域140a包括多个开口区域，其中第一电极120a通过该多个开口区域部分地露出，并且第二开口区域140b包括多个开口区域，其中第二电极120b通过该多个开口区域部分地露出。在本示例性实施例中，可以通过具有这种形状的开口区域140a、140b减小发光二极管的驱动电压。
在本示例性实施例中，第一开口区域140a包括五个开口区域，并且第二开口区域140b包括三个开口区域。然而，应当理解，开口区域的数量和布置不限于此。
图5是根据本公开的一个示例性实施例的发光二极管封装件的透视图。
参照图5，发光二极管封装件包括基板300、发光二极管400、承载基板200和导线330，其中基板300包括第一框架311、第二框架313和插置于第一框架311与第二框架313之间的绝缘层315，且发光二极管400、承载基板200和导线330安装在腔体317内，腔体317在基板300的上表面上形成。
发光二极管400为根据上文所述的本公开的示例性实施例的发光二极管。
第一框架311和第二框架313可为金属框架或陶瓷框架。当第一框架311和第二框架313为金属框架时，第一框架311和第二框架313可包括金属，该金属包括Al、Ag、Cu或Ni，或它们的合金，其在电特性和散热方面具有良好的性能。
绝缘层315可包括结合部，第一框架311和第二框架313通过该结合部固定至其两侧。导线330将衬垫连接至电源，使得可通过其将电力供应给发光二极管400。
图6示出了描绘本公开的示例性实施例的效果的图。
图6示出了描绘1000小时可靠性测试之后的结果的图。如图1所示的发光二极管(比较例)和如图2A和图2B所示的发光二极管(实施例)具有相同的尺寸，并且使用TDK倒装结合机在Si基板上进行超声波结合。在超声波结合时，结合台温度设定为200℃，且喷嘴温度设定为150℃。
参照图6，Y轴表示每个发光二极管的功率保持率。在X轴上，R1、R2和R3中的每一个是实例中的测量结果的平均值，用虚线图表示。在X轴上，L1、L2和L3中的每一个是比较实例中的测量结果的平均值，用实线图指示。
R1和L1中的每一个表示在室温下的测量结果，用圆圈表示。R2和L2中的每一个表示高温(60℃)下的测量结果，用三角形表示。R3和L3中的每一个表示在高温度/高湿度(60℃，90％)条件下的测量结果，用矩形表示。在图6中，可以看出，实例的发光二极管具有更高的功率保持率。
根据示例性实施例的发光二极管具有良好的防潮特性和改进的可靠性，并且允许强倒装结合，从而提供高结构稳定性。
图7是倒装芯片型发光二极管的示意性截面图。参照图7，发光二极管包括生长基板11、第一导电型半导体层13、活性层15、第二导电型半导体层17，第一电极19、第二电极20、第一衬垫30a、第二衬垫30b以及绝缘层31。发光单元可由第一导电型半导体层13、活性层15和第二导电型半导体层17组成。第一导电型半导体层13和第二导电型半导体层17可分别与第一衬垫30a和第二衬垫30b电连接。
图7的发光二极管具有由于电极19、20在其高电流操作时的横向布置而引起的电流拥挤的问题。结果，发光二极管遇到发光强度偏差和发光效率劣化。因此，需要开发能够通过电流在发光二极管中的分散来实现电流扩散的发光二极管。
接下来，将参照图8A至图11来描述根据另一示例性实施例的发光二极管。
图8A和图8B示出了根据本公开的一个示例性实施例的发光二极管的平面图和横截面图。
图8A是发光二极管的平面图，且图8B是沿图8A的A-A线截取的发光二极管的横截面图。
参照图8A和图8B，根据本示例性实施例的发光二极管包括生长基板500和发光单元510，发光单元510包括下半导体层515、活性层513和第一上半导体层511。包括下半导体层515的一部分的第一电流扩散部520和第二电流扩散部530设置在下半导体层515上。进一步地，第二电极540设置在下半导体层515上，并且包括第二接触层541和第二衬垫层543。进一步地，第二凸块570设置在第二电极540上。
第一电极550设置在第一上半导体层511上，并包括第一接触层551和第一衬垫层553。第一凸块580设置在第一电极550上。此外，绝缘层560设置在除了设置有第一凸块580和第二凸块570的第一开口区域550a和第二开口区域540a之外的发光二极管的整个上表面上。
再次参照图8A和图8B，生长基板500是具有六方晶体结构的基板，并且可以是允许氮化镓外延层在其上生长的生长基板，例如蓝宝石基板、碳化硅基板或氮化镓基板。生长基板500可包括一个表面、与该一个表面相对的另一个表面，以及将该一个表面连接到另一个表面的侧表面。生长基板的一个表面是半导体层在其上生长的表面，并且其另一个表面是从活性层513发出的光通过其发出的表面。生长基板500的侧表面可以垂直于一个表面和另一个表面，或者可为倾斜表面。在下半导体层515在生长基板100的一个表面上形成之前，可在其上形成包括AIN或GaN的缓冲层(未示出)，以降低与蓝宝石基板的晶格失配性。生长基板500可以具有大致上是四边形的形状，但不限于此。
在本示例性实施例中，生长基板500可以具有大于100μm，特别是150μm至400μm的厚度。生长基板500越厚使得光提取效率越高。另一方面，生长基板500的侧表面可包括断裂面。
下半导体层515设置在生长基板500的一个表面上。下半导体层515覆盖生长基板500的整一个表面，但不限于此。或者，下半导体层515可限制性地设置在生长基板500的上部区域上，使得生长基板的该一个表面沿着其边缘暴露出来。
第一上半导体层511设置在下半导体层515的一个区域上，并且活性层513插置于下半导体层515和第一上半导体层511之间。此外，第二上半导体层521和第三上半导体层531可设置在下半导体层515的不同区域上，并且活性层513可以插置于第二上半导体层521和第三上半导体层531中的每一个和下半导体层515之间。
第一上半导体层511可以具有H形状或狭窄腰部的哑铃形状，从而在高电流密度条件下提供良好的光输出。
下半导体层515和上半导体层511、521、531可包括基于第III-V族的化合物半导体，以及，例如，可包括基于氮化物的半导体，比如(Al、Ga、In)N。下半导体层515可包括掺杂有n型掺杂剂(例如，Si)的n型半导体层，并且上半导体层511、521、531可包括掺杂有p型掺杂剂(例如Mg)的p型半导体层，反之亦然。另外，下半导体层515和/或上半导体层511、521、531可以由单层或多层构成。例如，下半导体层515和/或上半导体层511、521、531可包括覆层和接触层，并且可包括超晶格层。
活性层513可以包括多量子阱(MQW)结构和元素，并且可以调整多量子阱(MQW)结构的组成以发射具有期望的峰值波长的光。例如，活性层113的阱层可为三元半导体层，比如InxGa(1-x)N(0≤x≤1)，或四元半导体层，比如AlxInyGa(1-x-y)N(0≤x≤1，0≤y≤1，0≤x+y≤1)，其中可调整x或y以发射具有期望的峰值波长的光，但不仅限于此。
上述半导体层511、513、515、521、531可通过包括金属有机化学气相沉积(MOCVD)、化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、分子束外延(MBE)、氢化物气相外延(HVPE)等各种沉积和生长工艺来形成。
这里，将省略对本领域技术人员公知的包括第III-V族化合物半导体的半导体层511、513、515、521、531的细节的描述。
另一方面，第一电流扩散部520和第二电流扩散部530可设置在下半导体层515的一个区域上。第一电流扩散部520可设置在将形成第二凸块570的区域中。第一电流扩散部520可包括半导体层515、523、521，该半导体层515、523、521包括下半导体层515的一部分。也就是说，第一电流扩散部520可包括设置在下半导体层515的不同区域上的第二上半导体层521和插置于下半导体层515和第二上半导体层521之间的活性层523。当电流注入通过第二凸块570时，第一电流扩散部520可用于扩散电流。也就是说，第一电流扩散部520阻止电流朝向下半导体层515线性地流动，并且使电流通过其扩散，从而改进电流扩散。第一电流扩散部520可与发光单元510齐平。也就是说，由于第一电流扩散部520具有与发光单元510相同的高度，所以可以克服设置在第一电流扩散部520上的第二凸块570和设置在发光单元510上的第一凸块580之间的台阶。
第二电流扩散部530可插置于第一电流扩散部520和发光单元510之间。第二电流扩散部530可包括半导体层531、533、515，该半导体层531、533、515包括下半导体层515的一部分。也就是说，第二电流扩散部530可包括设置在下半导体层515的不同区域上的第三上半导体层531和插置于下半导体层515和第三上半导体层531之间的活性层533。
当电流注入通过第二凸块570时，第二电流扩散部530可用于扩散电流，从而提高发光二极管的电流扩散性能。第二电流扩散部530可与发光单元510齐平。在本示例性实施例中，第二电流扩散部530的形状和位置不限于图中所示的那些。因此，根据需要，第二电流扩散部530可以以各种方式设置。进一步地，第二电流扩散部530可设置为比第一电流扩散部更接近或远离发光单元510。可以通过第二电流扩散部530调整第二电极540和下半导体层515之间的接触面积和区域。
第一电流扩散部520和第二电流扩散部530的半导体层可以通过与发光单元510的半导体层相同的工艺形成。此外，尽管在本示例性实施例中第一电流扩散部520和第二电流扩散部530被示出为包括倾斜侧表面，但是应当理解，第一电流扩散部520和第二电流扩散部530的形状不限于此。在本示例性实施例中，第一电流扩散部520和第二电流扩散部530可以包括平坦的上表面。
另一方面，第二电极540可以设置在除了设置有发光单元510的区域之外的下半导体层515以及第一电流扩散部520和第二电流扩散部530上。第二电极540可包括第二接触层541和第二衬垫层543。第二电极540可围绕发光单元510的第一上半导体层511。尽管第二电极540被示出为围绕图8A中的第一上半导体层511的整个***，但是应当理解，其他实施方式也是可能的。第二电极540可从第二凸块570延伸至第一上半导体层511的两侧，以便围绕第一上半导体层511的约50％或更多。第二接触层541可包括Cr、Ti、Al和Au中的至少一种，或者可以具有Cr/Ti/Al/Ti/Au层的多层结构。在第二接触层541的多层结构中，Cr层可具有约的厚度、Ti层可具有约的厚度、Al层可具有约的厚度、Ti层可具有约的厚度、Au层可具有约的厚度，但不限于此。第二衬垫层543可包括Ti或Au，或者可具有Ti/Au层的多层结构。
第二电极540可进一步包括反射层。反射层可包括Ni、Pt、Pd、Rh、W、Ti、Al、Ag和Au中的至少一种，并且可具有这些元素层的多层结构。然而，应当理解，其他实施方式也是可能的。
第二电极540可以通过反射层反射从发光单元510的活性层513发出的光。具体地，根据本示例性实施例的发光二极管包括电流扩散部520、530，并且从活性层513行进到第二电极540的临界入射角光线可以由电流扩散部520、530改变。因此，发光二极管可能受到进入第二电极540的光的严重散射。由于第二电极540可包括反射层，所以反射层可将进入第二电极的光反射到光提取面，从而改进发光二极管的光提取效率。
第二电极540与包含在第一电流扩散部520中的第二上半导体层521之间的接触电阻可高于第二电极540与下半导体层515之间的接触电阻。第二电极540与包含在第二电流扩散部530中的第三上半导体层531之间的接触电阻可高于第二电极540与下半导体层515之间的接触电阻。在本示例性实施例中，下半导体层515可为掺杂有n型掺杂剂的半导体层，且上半导体层511、521、531可为掺杂有p型掺杂剂的半导体层。因此，包括金属的第二电极540与下半导体层515之间的接触电阻可低于第二电极540与上半导体层511、521、531之间的接触电阻。因此，上半导体层511、521、531可在发光二极管中用作为电阻器。
当通过金属电极施加电流至图7的发光二极管时，由于接触金属电极的半导体层具有导电性，因此电流流过金属电极和半导体层。在本示例性实施例中，由于第一电流扩散部520的上半导体层521和第二电流扩散部530的上半导体层531用作为如上所述的电阻器，因此可调整下半导体层515与第二电极540之间的接触区域的面积。因此，根据本示例性实施例的发光二极管可引导电流使其主要流动至围绕发光单元510的至少一部分的第二电极540，由此改善电流扩散。
在本示例性实施例中，由于第二电极540不在设置有第二电流扩散部530和第一电流扩散部520的区域中与下半导体层515相接触，因此可减少第二电极540与下半导体层515之间的接触面积。由于接触面积的减少会导致发光二极管的驱动电压增大，因此第二电流扩散部530和第一电流扩散部520的上表面的总面积可为第二电极540的总面积的10％至40％，以保持合适的驱动电压。如果第一电流扩散部520和第二电流扩散部530的上表面的总面积小于第二电极540的总面积的10％，则会难以实现本公开的实施例的效果，例如，电流扩散的改善等。而且，如果第一电流扩散部520和第二电流扩散部530的上表面的总面积超过40％，则发光二极管的驱动电压会增大。因此，在根据本示例性实施例的发光二极管中，第一和第二电流扩散部520、530在上述范围内设置，由此在满足期望驱动电压的同时改善发光二极管的电流扩散性能。
进一步地，尽管第二电极540在本示例性实施例中被示出为覆盖第二电流扩散部530，但应理解的是，其他实施方式也是可能的。或者，第二电极540可覆盖第二电流扩散部的一部分。
另一方面，第一电极550可设置在发光单元510上。第一电极550可包括第一接触层551和第一衬垫层553。第一电极550可设置在第一上半导体层511上，以与第一上半导体层511电连接。第一接触层551可包括Ni、Au和Al中的至少一种，或可具有Ni/Au层的多层结构。在第一接触层551的多层结构中，Ni层的厚度可约为Au层的厚度可约为第二衬垫层553可包括Ti、Au和Cr中的至少一种，或可具有Ti/Au/Cr/Au层的多层结构。在第二衬垫层553的多层结构中，Ti层的厚度可约为Au层的厚度可约为2μm，Cr层的厚度可约为且Au层的厚度可约为2.5μm。第一电极550可在具有高反射率的同时与第一上半导体层511形成欧姆接触。
第一凸块580设置在第一电极550上。第二凸块570设置在第二电极540上。第一凸块580可包括第一区域A1和第二区域A2。第一凸块580可包括在其上表面上形成的第一凹部和第一凸部。第一区域A1可包括第一凹部，因此第一区域A1的上表面可对应于第一凹部的底表面。第二区域A2可包括第一凸部，因此第二区域A2的上表面可对应于第一凸部的上表面。
第二凸块570可包括第三区域A3和第四区域A4。第二凸块570可包括在其上表面上形成的第二凹部和第二凸部。第三区域A3可包括第二凹部，因此第三区域A3的上表面可对应于第二凹部的底表面。第四区域A4可包括第二凸部，因此第四区域A4的上表面可对应于第二凸部的上表面。
第二凸块570和第一凸块580可由相同的金属材料形成。此外，第一和第二凸块580、570可具有多层结构，并可包括，例如，粘合层、抗扩散层和结合层。例如，粘合层可包括Ti、Cr或Ni，抗扩散层可包括Cr、Ni、Ti、W、TiW、Mo、Pt或其组合，且结合层可包括Au或AuSn。第一和第二凸块580、570可具有Ti/Au/Cr/Au层的多层结构，在该多层结构中，Ti层的厚度可约为Au层的厚度可约为2μm，Cr层的厚度可约为且Au层的厚度可约为2.5μm。
另一方面，绝缘层560覆盖并保护下半导体层515、第一电流扩散部520和第二电流扩散部530以及第一和第二电极550、540，但设置有第一凸块580和第二凸块570的区域除外。绝缘层560可由氧化硅或氮化硅的单个层构成。此外，绝缘层560可由分布式布拉格反射器(DBR)构成，在该分布式布拉格反射器中，具有不同的折射率的氧化层上下堆叠起来。通过该结构，绝缘层560可反射透过上半导体层511与下半导体层515之间的倾斜表面和下半导体层515的露出部分发射出的光，由此进一步改善发光二极管的光提取效率。在本示例性实施例中，绝缘层560可由氧化硅和氮化硅的多个层或氧化硅的单个层构成。在绝缘层560由多层构成的结构中，氧化硅层的厚度可约为且氮化硅层的厚度可约为而且，在绝缘层560由氧化硅的单个层构成的结构中，氧化硅层的厚度可约为然而，应理解的是，其他实施方式也是可能的。
由于氮化硅层比氧化硅层具有更好的防潮特性，因此绝缘层560的多层结构可进一步改善发光二极管的防潮特性。
在本示例性实施例中，第一凸块580和第二凸块570可形成以覆盖绝缘层560的一部分，如附图所示。因此，第一凸块580的第二区域A2的至少一部分可设置在绝缘层560上。此外，第二凸块570的第四区域A4的至少一部分可设置在绝缘层560上。也就是说，绝缘层560的一部分可插置于第一凸块580与第一电极550之间和/或第二凸块570与第二电极540之间。
再次参照图8B，绝缘层560可包括露出第一电极550的第一开口区域550a和露出第二电极540的第二开口区域540a。围绕第一开口区域550a和第二开口区域540a中的每一个的绝缘层560的侧表面可露出，并可邻接第一凸块580和/或第二凸块570。
再次参照图8A，可以看出，第一开口区域550a的面积小于第一凸块580的第一凹部的底表面和其第一凸部的上表面的面积的总和。此外，可以看出，第二开口区域540a的面积小于第二凸块570的第二凹部的底表面和其第二凸部的上表面的面积的总和。也就是说，在本示例性实施例中，第一凸块580和第二凸块570可分别完全覆盖第一开口区域550a和第二开口区域540a。
根据本示例性实施例，第一凸块580和第二凸块570可与绝缘层560一起围绕着第一电极550和第二电极550。通过该结构，发光二极管可防止外部湿气渗入发光二极管，由此改善发光二极管的可靠性。进一步地，根据本示例性实施例，第一和第二凸块580、570的凹部和凸部使得发光二极管可安装在印刷电路板或具有较强的耦合强度的承载基板上。
图9A和图9B分别示出了根据本公开的另一示例性实施例的发光二极管的平面图和横截面图。根据本实施例的发光二极管除了第二电流扩散部530的形状和位置以外，与根据上述实施例的发光二极管相同。因此，将不会重复描述相同的元件。
参照图9A和图9B，第二电流扩散部530包括一个或多个扩散结构，该一个或多个扩散结构具有矩形形状，该矩形形状在垂直方向上的一侧较长。因此，发光二极管允许电流在形成第二电流扩散部530的区域中进行扩散，由此改善电流扩散性能。
如图9A和图9B所示，第二电流扩散部530的扩散结构可具有相同的形状，并可以规律间隔进行布置，或可具有不同的形状，并可以不规律间隔进行布置。第二电流扩散部530的扩散结构可被设置成距第一电流扩散部分520比距发光单元510更近。也就是说，发光单元510与第二电流扩散部530的最接近发光单元510的扩散结构之间的距离可大于第一电流扩散部520与第二电流扩散部530的最接近第一电流扩散部520的扩散结构之间的距离。
图10是根据本公开的一个示例性实施例的发光装置的侧截面图。
参照图10，发光二极管为根据上述示例性实施例的发光二极管，且其安装在承载基板200上。
承载基板200包括基板230和设置在基板230上的电极图案220。基板230可为从具有良好的导热性的BeO、SiC、Si、Ge、SiGe、AlN和陶瓷基板中选出的任意一种。然而，应理解的是，其他实施方式也是可能的，且承载基板可包括具有高导热性的绝缘材料或具有高导热性和高导电性的金属材料。
电极图案220对应于第二凸块570和第一凸块580的形状而形成，使得第二凸块570和第一凸块580结合至电极图案220。其中，可利用热、超声波或其组合来执行该结合操作。或者，第二凸块570和第一凸块580经由焊膏结合至电极图案220。
然而，应理解的是，其他实施方式也是可能的，且第一凸块580和第二凸块570可在结合区域210中通过各种结合方法(包括上述方法)结合至电极图案220。
图11是根据本公开的一个示例性实施例的发光二极管封装件的透视图。
参照图11，发光二极管封装件包括基板300、发光二极管600、承载基板200和导线330，其中基板300包括第一框架311、第二框架313和插置于第一框架311与第二框架313之间的绝缘层315，且腔体317在基板300的上表面上形成，发光二极管600、承载基板200和导线330安装在腔体317内。发光二极管600为根据上文所述的本公开的示例性实施例的发光二极管。
第一框架311和第二框架313可为金属框架或陶瓷框架。当第一框架311和第二框架313为金属框架时，第一框架311和第二框架313可包括金属，该金属包括Al、Ag、Cu或Ni，或它们的合金，其在电特性和散热方面具有良好的性能。
绝缘层315可包括结合部，第一框架311和第二框架313通过该结合部固定至其两侧。导线330将衬垫连接至电源，使得可通过其将电力供应给发光二极管600。
虽然已在本文中对一些示例性实施例进行了描述，但应理解的是，这些实施例仅通过举例说明给出，且本领域技术人员可在不偏离本发明的精神和范围的情况下作出各种修改、变形和改变。因此，应理解的是，这些实施例和附图仅通过举例说明给出，且其并不限制本公开的范围。本公开的范围应根据所附权利要求书及其等同物进行解释。

Claims (16)

1.一种发光二极管，包括：
基板；
发光单元，设置在所述基板上，并包括下半导体层、设置于所述下半导体层的一个区域中的上半导体层、以及插置于所述下半导体层与所述上半导体层之间的活性层；
第一电极，设置于所述上半导体层上；
第二电极，设置于所述下半导体层上；
第一绝缘层，包括部分露出所述第一电极的第一开口区域和露出所述第二电极的一部分的第二开口区域；
第二绝缘层，设置于所述第一绝缘层上；
第一凸块，通过所述第一开口区域与所述第一电极形成欧姆接触；以及
第二凸块，通过所述第二开口区域与所述第二电极形成欧姆接触，
其中，所述第一凸块具有在其上表面上形成的第一凹部和第一凸部，并且所述第一凸部围绕着所述第一凹部；
其中，所述第一凸块包括第一区域和第二区域，所述第一区域设置于所述第一凸块的所述上表面上，并包括所述第一凹部的底表面；所述第二区域设置于所述第一凸块的所述上表面上，并包括所述第一凸部的上表面；
其中，所述第一区域的至少一部分设置在所述第一开口区域上，且所述第二区域的至少一部分设置在所述第二绝缘层上；
其中，所述第二凸块具有在其上表面上形成的第二凹部和第二凸部，并且所述第二凸部围绕着所述第二凹部；
其中，所述第二凸块包括第三区域和第四区域，所述第三区域在所述第二凸块的所述上表面上形成，并包括所述第二凹部的底表面，并且所述第四区域在所述第二凸块的所述上表面上形成，并包括所述第二凸部的上表面；
其中，所述第三区域的至少一部分设置在所述第二开口区域上，且所述第四区域的至少一部分设置在所述第二绝缘层上；并且
其中，所述第二电极围绕所述第一凸块的所述第一凸部，
其中，在所述第一凸块中，仅第一凸部与承载基板接触，
其中，在所述第二凸块中，仅第二凸部与承载基板接触。
2.根据权利要求1所述的发光二极管，其中，所述第一凹部的所述底表面的面积与通过所述第一开口区域露出的所述第一电极的面积成比例。
3.根据权利要求1所述的发光二极管，其中，所述第一凹部的深度与设置在所述第一电极上的所述第一绝缘层和所述第二绝缘层的厚度成比例。
4.根据权利要求1所述的发光二极管，其中，所述第一凸部的所述上表面和所述第一凹部的所述底表面的面积的总和大于至少通过所述第一开口区域露出的所述第一电极的面积。
5.根据权利要求1所述的发光二极管，其中，所述第一绝缘层和所述第二绝缘层部分地插置于所述第一电极与所述第一凸块之间。
6.根据权利要求1所述的发光二极管，其中，围绕所述第一开口区域的所述第一绝缘层和所述第二绝缘层的侧表面邻接所述第一凸块的下侧表面的至少一部分。
7.根据权利要求1所述的发光二极管，其中，所述第二凹部的所述底表面的面积与通过所述第二开口区域露出的所述第二电极的面积成比例。
8.根据权利要求1所述的发光二极管，其中，所述第二凹部的深度与设置在所述第二电极上的所述第一绝缘层和所述第二绝缘层的厚度成比例。
9.根据权利要求1所述的发光二极管，其中，所述第二凸部的所述上表面和所述第二凹部的所述底表面的面积的总和大于通过所述第二开口区域露出的所述第二电极的面积。
10.根据权利要求1所述的发光二极管，其中，所述第一绝缘层和所述第二绝缘层部分地插置于所述第二电极与所述第二凸块之间。
11.根据权利要求1所述的发光二极管，其中，围绕所述第二开口区域的所述第一绝缘层和所述第二绝缘层的侧表面邻接所述第二凸块的下侧表面的至少一部分。
12.根据权利要求1所述的发光二极管，其中，所述第二绝缘层包括氮化硅层。
13.根据权利要求1所述的发光二极管，其中，所述发光单元发出在UV波长范围内的光。
14.根据权利要求1所述的发光二极管，其中，所述基板包括所述发光单元设置在其上的一个表面，以及与所述一个表面相对的另一个表面，所述基板的所述另一个表面包括凸凹部。
15.根据权利要求1所述的发光二极管，其中，所述基板为透明蓝宝石基板。
16.根据权利要求1所述的发光二极管，其中，所述第一绝缘层包括分布式布拉格反射器。
CN201580040828.2A 2014-07-31 2015-07-30 发光二极管 Active CN106663730B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910940819.9A CN110676367B (zh) 2014-07-31 2015-07-30 发光二极管

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR10-2014-0098641 2014-07-31
KR1020140098641A KR102256590B1 (ko) 2014-07-31 2014-07-31 발광 다이오드
KR10-2014-0131604 2014-09-30
KR1020140131604A KR102288376B1 (ko) 2014-09-30 2014-09-30 발광 다이오드
PCT/KR2015/008010 WO2016018109A1 (ko) 2014-07-31 2015-07-30 발광 다이오드

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201910940819.9A Division CN110676367B (zh) 2014-07-31 2015-07-30 发光二极管

Publications (2)

Publication Number Publication Date
CN106663730A CN106663730A (zh) 2017-05-10
CN106663730B true CN106663730B (zh) 2019-11-19

Family

ID=55217887

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201580040828.2A Active CN106663730B (zh) 2014-07-31 2015-07-30 发光二极管
CN201910940819.9A Active CN110676367B (zh) 2014-07-31 2015-07-30 发光二极管

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201910940819.9A Active CN110676367B (zh) 2014-07-31 2015-07-30 发光二极管

Country Status (4)

Country Link
US (2) US9812616B2 (zh)
JP (1) JP6760921B2 (zh)
CN (2) CN106663730B (zh)
WO (1) WO2016018109A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9812616B2 (en) * 2014-07-31 2017-11-07 Seoul Viosys Co., Ltd. Light-emitting diode
EP3561870A4 (en) * 2016-12-23 2020-11-25 Lumens Co., Ltd. MICRO-LED MODULE AND ITS MANUFACTURING PROCESS
KR102410809B1 (ko) * 2017-08-25 2022-06-20 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
US11145598B2 (en) * 2017-12-28 2021-10-12 Texas Instruments Incorporated Lattice bump interconnect
JP7218048B2 (ja) * 2018-05-24 2023-02-06 スタンレー電気株式会社 半導体発光装置及びその製造方法
US10833034B2 (en) * 2018-07-26 2020-11-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package
US11600590B2 (en) * 2019-03-22 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device and semiconductor package
CN110459659B (zh) * 2019-06-20 2020-07-07 华灿光电（浙江）有限公司 发光二极管外延片及其制造方法、制造芯片的方法
JP2021044278A (ja) 2019-09-06 2021-03-18 キオクシア株式会社 半導体装置
TWI726685B (zh) 2020-04-16 2021-05-01 錼創顯示科技股份有限公司 微型發光元件顯示裝置
CN111463233B (zh) * 2020-04-16 2022-09-13 錼创显示科技股份有限公司 微型发光元件显示装置
CN114093996B (zh) * 2021-11-19 2024-06-21 淮安澳洋顺昌光电技术有限公司 半导体发光器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101150156A (zh) * 2006-09-22 2008-03-26 晶元光电股份有限公司 发光元件及其制造方法
CN101350381A (zh) * 2007-07-18 2009-01-21 晶科电子（广州）有限公司 凸点发光二极管及其制造方法
CN103053036A (zh) * 2010-07-28 2013-04-17 首尔Opto仪器股份有限公司 具有分布式布拉格反射器的发光二级管

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4759791B2 (ja) * 2000-07-27 2011-08-31 日亜化学工業株式会社 光半導体素子とその製造方法
JP2003273408A (ja) * 2000-07-31 2003-09-26 Nichia Chem Ind Ltd 発光装置
JP4830768B2 (ja) * 2006-05-10 2011-12-07 日亜化学工業株式会社 半導体発光装置及び半導体発光装置の製造方法
KR101316119B1 (ko) * 2007-03-06 2013-10-11 서울바이오시스 주식회사 발광다이오드 및 그 제조방법
JP5305790B2 (ja) * 2008-08-28 2013-10-02 株式会社東芝 半導体発光素子
JP5334601B2 (ja) * 2009-01-21 2013-11-06 株式会社東芝 半導体発光ダイオード素子及び半導体発光装置
US20110186899A1 (en) * 2010-02-03 2011-08-04 Polymer Vision Limited Semiconductor device with a variable integrated circuit chip bump pitch
JP2011204838A (ja) 2010-03-25 2011-10-13 Citizen Holdings Co Ltd 半導体発光装置の製造方法
CN101859859B (zh) * 2010-05-04 2012-12-19 厦门市三安光电科技有限公司 高亮度氮化镓基发光二极管及其制备方法
CN201773864U (zh) * 2010-09-08 2011-03-23 厦门市三安光电科技有限公司 具有高反射镜的氮化镓基倒装发光二极管
DE202012013620U1 (de) * 2011-09-16 2018-08-06 Seoul Viosys Co., Ltd. Leuchtdiode
CN103367344B (zh) * 2012-04-11 2016-04-27 光宝电子(广州)有限公司 连板料片、发光二极管封装品及发光二极管灯条
KR101957816B1 (ko) 2012-08-24 2019-03-13 엘지이노텍 주식회사 발광 소자
KR101552670B1 (ko) * 2012-10-18 2015-09-11 일진엘이디(주) 발광 영역 분리 트렌치를 갖는 전류 분산 효과가 우수한 고휘도 반도체 발광소자
KR102013363B1 (ko) * 2012-11-09 2019-08-22 서울바이오시스 주식회사 발광 소자 및 그것을 제조하는 방법
KR101537330B1 (ko) * 2012-12-28 2015-07-16 일진엘이디(주) 질화물 반도체 발광 소자 제조 방법
CN103441198A (zh) * 2013-09-09 2013-12-11 聚灿光电科技(苏州)有限公司 一种led高亮度倒装芯片以及制作方法
US9812616B2 (en) * 2014-07-31 2017-11-07 Seoul Viosys Co., Ltd. Light-emitting diode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101150156A (zh) * 2006-09-22 2008-03-26 晶元光电股份有限公司 发光元件及其制造方法
CN101350381A (zh) * 2007-07-18 2009-01-21 晶科电子（广州）有限公司 凸点发光二极管及其制造方法
CN103053036A (zh) * 2010-07-28 2013-04-17 首尔Opto仪器股份有限公司 具有分布式布拉格反射器的发光二级管

Also Published As

Publication number Publication date
US20180182925A1 (en) 2018-06-28
CN110676367A (zh) 2020-01-10
US10177281B2 (en) 2019-01-08
JP6760921B2 (ja) 2020-09-23
WO2016018109A1 (ko) 2016-02-04
CN106663730A (zh) 2017-05-10
US9812616B2 (en) 2017-11-07
US20170263821A1 (en) 2017-09-14
JP2017523613A (ja) 2017-08-17
CN110676367B (zh) 2023-03-24

Similar Documents

Publication Publication Date Title
CN106663730B (zh) 发光二极管
JP5421386B2 (ja) 複合高反射性層
CN102668135B (zh) 发光二极管
US6958498B2 (en) Optimized contact design for flip-chip LED
EP2565944B1 (en) Semiconductor light emitting device
KR101384056B1 (ko) 반도체 발광 소자
CN103339729B (zh) 高电压无丝焊led
JP5056082B2 (ja) 半導体発光素子
US7259447B2 (en) Flip-chip type nitride semiconductor light emitting diode
KR101171361B1 (ko) 발광 다이오드 어셈블리 및 그의 제조 방법
JP4974867B2 (ja) 発光ダイオード及びその製造方法
US20180102466A1 (en) Optoelectronic Semiconductor Chip, Optoelectronic Semiconductor Component and Method for Producing an Optoelectronic Semiconductor Chip
KR102481646B1 (ko) 반도체 발광소자 패키지
JP2018530924A (ja) 半導体素子、半導体素子パッケージ、およびこれを含む照明システム
KR102256590B1 (ko) 발광 다이오드
JP5586371B2 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
JP2009117796A (ja) 半導体発光素子および発光装置
KR102550006B1 (ko) 발광 다이오드
KR100587018B1 (ko) 플립칩용 질화물 반도체 발광소자
KR102237129B1 (ko) 발광 소자
KR102237152B1 (ko) 발광소자 및 라이팅 유닛
KR20120104000A (ko) 발광소자
KR101154509B1 (ko) 고효율 발광 다이오드
KR20160054330A (ko) 발광소자 및 이를 구비한 발광소자 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant