CN106601801B - 绝缘栅双极晶体管及其制备方法 - Google Patents
绝缘栅双极晶体管及其制备方法 Download PDFInfo
- Publication number
- CN106601801B CN106601801B CN201611095687.7A CN201611095687A CN106601801B CN 106601801 B CN106601801 B CN 106601801B CN 201611095687 A CN201611095687 A CN 201611095687A CN 106601801 B CN106601801 B CN 106601801B
- Authority
- CN
- China
- Prior art keywords
- area
- emitter region
- region
- metal
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 163
- 229910052751 metal Inorganic materials 0.000 claims abstract description 163
- 239000000758 substrate Substances 0.000 claims description 16
- 238000002955 isolation Methods 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 238000005192 partition Methods 0.000 claims description 6
- 239000006185 dispersion Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 description 11
- 238000000034 method Methods 0.000 description 9
- 238000010276 construction Methods 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- OLBVUFHMDRJKTK-UHFFFAOYSA-N [N].[O] Chemical compound [N].[O] OLBVUFHMDRJKTK-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- -1 semimetal Inorganic materials 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本公开涉及绝缘栅双极晶体管及其制备方法。绝缘栅双极晶体管包括：第一器件，第一器件具有第一栅区、第一集电区和第一发射区；至少一个第二器件，第二器件具有第二栅区、第二集电区和第二发射区，并且第二器件内嵌在第一器件中，其中，第二集电区与第一集电区相连通，并且第一栅区与第二栅区相连通，其中，第一发射区和第二发射区由金属间距区隔离以分别作为第一电流收集区和第二电流收集区；以及至少一个PN结，所述PN结位于第一器件和第二器件之间，并且第一电流收集区的金属接PN结的N+区，第二电流收集区的金属接PN结的P+区。
Description
技术领域
本公开涉及半导体领域，尤其涉及绝缘栅双极晶体管及其制备方法。
背景技术
现今，绝缘栅双极晶体管(IGBT)已被广泛使用。在许多应用中，例如在汽车电子装置中，绝缘栅双极晶体管需要耦合诸如镜像电流器件的电流传感器件来监控其工作状态。传统地，当绝缘栅双极晶体管关断时，绝缘栅双极晶体管的主器件和电流传感器件均通过各自的外配续流二极管来实现电流泻放。然而，对于已经耦合了电流传感器件的绝缘栅双极晶体管，为电流传感器件再单独外配续流二极管是十分不便的。另外，在存在多个电流传感器件的情况中，为这多个电流传感器件外配多个单独续流二级管则更加不便。
发明内容
根据本公开的一方面，提供一种绝缘栅双极晶体管，包括：第一器件，所述第一器件具有第一栅区、第一集电区和第一发射区；至少一个第二器件，所述第二器件具有第二栅区、第二集电区和第二发射区并内嵌在所述第一器件中，其中，所述第二集电区与所述第一集电区相连通，所述第一栅区与所述第二栅区相连通，并且其中，所述第二发射区所接的金属和所述第一发射区所接的金属由金属间距区隔离以分别作为第二电流收集区金属和第一电流收集区金属；以及至少一个PN结，所述PN结位于所述第一器件和所述第二器件之间，并且所述第一电流收集区金属接所述PN结的N+区，所述第二电流收集区金属接所述PN结的P+区。
根据本公开的一方面，提供一种绝缘栅双极晶体管的制备方法，包括：提供衬底；在衬底上形成第一器件的体区和第二器件的体区；分别在第一器件的体区和第二器件的体区内形成第一器件的第一栅区、第一集电区和第一发射区以及第二栅区、第二集电区和第二发射区，其中，第二器件内嵌在第一器件中，第二集电区与第一集电区相连通，第一栅区与第二栅区相连通，并且第二发射区所接的金属和第一发射区所接的金属由金属间距区隔离以分别作为第二电流收集区金属和第一电流收集区金属；形成至少一个PN结，PN结位于第一器件和所述第二器件之间，并且第一电流收集区金属接PN结的N+区，第二电流收集区金属接PN结的P+区。
根据本公开的绝缘栅双极晶体管及其制备方法，在第一器件和第二器件之间形成了PN结，该PN结作为当IGBT关断时实现第二器件的电流泻放的通道，从而使得第二器件能够藉由该通道来利用为第一器件外配的续流二极管来实现电流泻放。
附图说明
通过参考附图会更加清楚地理解本发明的特征和优点，附图是示意性的而不应理解为对本公开进行任何限制，在附图中：
图1是示出根据本公开示例性实施例的绝缘栅双极晶体管的剖面示意图；
图2是示出根据本公开实施例的绝缘栅双极晶体管的部分等效电路图；
图3是示出根据本公开示例性实施例的绝缘栅双极晶体管的平面视图；
图4-图7分别示出图3中沿A-A、B-B、C-C、D-D的剖面视图；
图8是示出根据本公开示例性实施例的绝缘栅双极晶体管的平面视图；
图9是示出图8中沿E-E的剖面图；
图10是示出根据本公开示例性实施例的绝缘栅双极晶体管的平面视图；
图11是示出图10中沿F-F的剖面视图；以及
图12是示出根据本公开示例性实施例的绝缘栅双极晶体管的制备方法的流程图。
具体实施方式
下面对本公开的实施例的详细描述涵盖了许多具体细节，以便提供对本公开实施例的全面理解。但是，对于本领域技术人员来说显而易见的是，本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明更清楚的理解。本发明绝不限于下面所提出的任何具体配置，而是在不脱离本发明的精神的前提下覆盖了相关元素、部件的任何修改、替换和改进。
下面的详细说明实际上仅仅是示例性的，并且无意于限制本发明或本发明的应用和使用。而且，无意于使本发明受限于前述的技术领域、背景技术或下面详细的说明书中提出的所表达或暗示的任何理论。
在本公开中使用了缩写“IGBT”，其是指缘栅双极型晶体管。IGBT具有导体栅电极，然而应理解导体材料并非一定是金属材料，而可以是例如金属合金、半金属、金属半导体合金或化合物、掺杂半导体、它们的组合。在本公开中，提及的“金属”、“金属接触”及类似物应该广义地解释为包括上面讨论的各种导体形式而不意欲仅仅限制为金属化导体。适合用在IGBT的绝缘材料的非限制示例有氧化物、氮化物、氧氮混合物、有机绝缘材料及其它电介质。
为了简单清楚地说明，附图说明了通常的结构方式，且可能省略对众所周知的特征和技术的描述和细节，以避免不必要地模糊本发明。另外，附图中的元件不一定是按比例绘制的。例如，可能相对于其它元件或区域而放大了附图中的一些元件或区域的尺寸，以帮助提高对本发明的实施例的理解。
在说明书和权利要求书中的诸如“第一”、“第二”、“第三”、“第四”、“第五”等序数词可用于类似的元件或步骤之间的区分而不必然用于描述一个特定序列或先后顺序。需要理解，如此使用的术语在适当的情况下是可以互换的，以使本文所描述的发明中的实施例，例如，能够按照除了本文说明的或其它方式描述的那些顺次而工作或排列。此外，术语“包含”、“包括”、“具有”以及它们的各种变化，意指覆盖了非排除的包括，以使包括一系列元件或步骤的工艺、方法、产品或设备不必限制为那些元件或步骤，而是可以包括没有明确列出或固有属于这些工艺、方法、产品或设备的其它元件或步骤。这里所使用的术语“连通”定义为直接或间接以电性或非电性方式的连接。如文中所使用的，术语“实质上的”和“实质上地”意味着在实践方式中足以完成所声称的目的，而且那些次要的缺陷，如果有的话，对所声称的目的没有明显的影响。
如文中所使用的，术语“衬底”可指半导体衬底，所用半导体不论单晶、多晶还是非晶，并且包括IV族半导体、非IV族半导体、化合物半导体以及有机和无机半导体，并且可以例如是薄膜结构或层叠结构。
为了说明的方便和不受局限，本文用硅半导体来描述功率器件及其制备方法，但是本领域技术人员将会理解也可以使用其它半导体材料。此外，各种器件类型和/或掺杂半导体区域可标记为N型或P型，但这只是为了说明的方便而不意欲限制，并且这样的标记可用“第一导电类型”或“第二、相反导电类型”的更通用的描述来代替，其中第一导电类型既可是N型也可是P型，而且第二导电类型也可是P型或N型。
根据本公开的一方面，提供一种绝缘栅双极晶体管，包括：第一器件，第一器件具有第一栅区、第一集电区和第一发射区；至少一个第二器件，第二器件具有第二栅区、第二集电区和第二发射区并内嵌在第一器件中，其中，第二集电区与第一集电区相连通，第一栅区与第二栅区相连通，并且其中，第二发射区所接的金属和第一发射区所接的金属由金属间距区隔离以分别作为第二电流收集区金属和第一电流收集区金属；以及至少一个PN结，PN结位于第一器件和第二器件之间，并且第一电流收集区金属接PN结的N+区，第二电流收集区金属接PN结的P+区。
下面将参照附图来更详细的描述根据本发明的实施例。
图1是示出根据本公开示例性实施例的绝缘栅双极晶体管100的剖面示意图。如图1所示，绝缘栅双极晶体管100包括第一器件1和第二器件2。在一些示例中，第二器件2可以为电流传感器件，例如镜像电流器件。第二器件2形成在与第一器件1相同的衬底3上，即，第二器件2和第一器件1被耦合在同一个芯片内，并且第二器件2内嵌于第一器件1中，从而第二器件2与第一器件1能够尽可能处于同样的条件(例如温度)下。衬底为P+N衬底，由此功率器件为绝缘栅双极型晶体管(IGBT)。
第一器件1的第一发射区12与上层金属11相接。第二器件2的第二发射区22与上层金属21相接。金属11和金属21之间通过金属间距区5被隔开。金属11和金属21分别作为第一器件1和第二器件2的电流收集区金属。在本公开中，实质上，第二器件2与第一器件1具有相连的集电区和栅区，只不过发射区被电学隔离。
另外，如图所示，绝缘栅双极晶体管100还包括少一个PN结6，PN结6位于第一器件1和第二器件2之间，并且第一电流收集区金属11接PN结6的N+区，第二电流收集区金属21接PN结的P+区。PN结6构成内嵌二极管d。图2是示出根据本公开实施例的绝缘栅双极晶体管的部分等效电路图。如图2所示，第一器件具有栅极G1、集电极C1和发射极E1；第二器件具有发射极E2，并且第二器件的发射极E2与第一器件的发射极E1之间具有一二极管d(该二极管d由第二器件和第一器件之间的PN结构成)。当IGBT在工作过程中遇到关断时，第一器件1(即，主器件)通过外接二极管D泻放电流，第二器件2(即，电流传感器件)借助内嵌二极管d也通过第一器件1的外接二极管D来实现电流泻放而不会受到损害。在图2中，标号7指代控制电路，该控制电路7用于控制绝缘栅双极晶体管的工作，例如，控制第一器件和/或第二器件的导通或关断。
图3是示出根据本公开示例性实施例的绝缘栅双极晶体管200的平面视图。如图3所示，绝缘栅双极晶体管100包括第一器件1和第二器件2。第二器件2内嵌于第一器件1中，并且第二器件2与第一器件1通过金属间距区5被电学隔离。如上所述，实质上，该金属间距区5仅把第二器件2的发射区与第一器件1的发射区电学隔开，而第二器件2与第一器件1具有相连的集电区和栅区。在图3中，外侧虚线以外的区域表示第一器件1的金属11，内侧虚线以内的区域表示第二器件2的金属21。更确切地，芯片的最上层为金属层，在外侧虚线以外的区域布满第一器件1的金属11，这部分金属将第一器件1的所有发射区相连接成一个电流收集区，因此这部分金属也被称为第一电流收集区金属；内侧虚线以内的区域布满第二器件2的金属21，这部分金属将第二器件2的所有发射区相连接成一个电流收集区，因此这部分金属也被称为第二电流收集区金属。
绝缘栅双极晶体管200包括至少一个PN结6。PN结6位于第一器件1和第二器件2之间，并且第一电流收集区金属11接PN结6的N+区，第二电流收集区金属21接PN结的P+区。具体地，PN结处于第一器件1和第二器件2的相邻边缘区域8内并跨越金属间距区5的与第二器件2的第二发射区22平行的部分。相邻边缘区域8占据一个第一发射区12和一个第二发射区22所处的区域，该区域通过四周的沟槽与第一器件1的其他发射区和第二器件2的其他发射区隔离。相邻边缘区域8内设置有P+区，该P+区作为PN结6的P+区并经由所述一个第二发射区22的金属接触24与第二电流收集区的金属21相接。相邻边缘区域8中除所述P+区以外的部分为N+区，该N+区作为PN结6的N+区并经由所述一个第一发射区12的金属接触14与第一电流收集区的金属11相接。应理解的是，上面关于“一个第一发射区”和“一个第二发射区”的表述仅是为了说明相邻边缘区域8所在的位置，实际上相邻边缘区域8所占据的“一个第一发射区”和“一个第二发射区”中已经主要地被用于构建二极管了。
另外，需注意，相邻边缘区域8四周的沟槽除了包括第一器件1的第一栅区沟槽13和第二器件2的第二栅区沟槽23以外，还包括第一沟槽33。也即，第一沟槽形成相邻边缘区域8四周的沟槽的部分。如图所示，第一沟槽33(图中以椭圆框出)部分位于金属间距区5内，并把第一器件1的至少一个第一栅区沟槽隔断。在本示例中，由于相邻边缘区域8占据了“一个第一发射区”和“一个第二发射区”的区域，因此第一沟槽33把第一器件1的一个第一栅区沟槽隔断，从而在这“一个第一发射区”和“一个第二发射区”之间并无沟槽。第一沟槽33不仅起到栅极的作用，还使得相邻边缘区域8内的二极管与第一器件1的发射区12充分隔离。
此外，应理解，图中示出了第一器件1和第二器件2的两处相邻边缘区域8，这两处相邻边缘区域8中均设置了PN结，不同之处仅在于在上部的相邻边缘区域8中仅示出一个较长金属接触14，而在下部的相邻边缘区域8中示出有两个单独的较短金属接触14，这是由于靠下部分设置了发射区金属引出线的缘故。实践中，相邻边缘区域8中金属接触的设置并没有具体限定，只要它们能够把PN结的P+区连接到第二电流收集区金属21，把PN结的N+区连接到第一电流收集区金属11即可。
此外，如图3所示，第一器件1具有多个第一发射区12，每个第一发射区12具有其第一金属接触14。第一器件1工作时通过这些第一发射区12来收集电流。类似地，第二器件2具有多个第二发射区22，每个第-二发射区22具有其第二金属接触24。第二器件2通过这些第二发射区22来收集电流。应理解，这些发射区12和22实际上位于金属层的下方，这在后文中图示说明。
此外，如图3所示，第一器件1还包括多个第一栅区沟槽13。在一个示例中，第一栅区沟槽13可为条形沟槽。类似地，第二器件2还包括多个第二栅区沟槽23。在一个示例中，第二栅区沟槽23可为条形沟槽。如图3所示，第二器件2的第二栅区沟槽23与第一器件1的相应的第一栅区沟槽13相连通。多个第一栅区沟槽13把多个第一发射区12彼此电学隔离。多个第二栅区沟槽23把多个第二发射区22彼此电学隔离。第一栅区沟槽13和第二栅区沟槽23实际分别位于第一器件1和第二器件2的体区内。
在一些实施例中，第二器件2的多个第二发射区22中的每个发射区与第一器件1的一个第一发射区12相对应。在一些实施例中，绝缘栅双极晶体管200还包括多个第二沟槽43。每个第二沟槽43位于金属间距区5内并且与第二器件2的第二发射区22相对应。每个第二沟槽43把相应第二发射区22两侧的第二栅区沟槽23以及与该第二发射区22相对应的第一器件1的第一发射区12两侧的第一栅区沟槽13相连通。实际上，第二沟槽43的构造与第一栅区沟槽13以及第二栅区沟槽23的沟槽相同，不仅起到栅极的作用，还能把第一器件1的发射区12和第二器件2的相应发射区22充分隔离。
为了更好的理解根据本公开的绝缘栅双极晶体管200的内部结构，下面通过图4-7来说明图3中沿A-A、B-B、C-C、D-D的剖面视图。
图4示出图3中沿A-A的剖面视图。返回参考图3，A-A线跨越第一器件1和第二器件2的相邻边缘区域8，并且A-A线的一端伸出第一器件1的第一栅区沟槽(实际上位于第一器件1的发射区金属接触14上)，另一端正好位于第二器件2的发射区金属接触24上。如图4所示，第一器件1与第二器件2形成于同一衬底3上。该衬底3为P+N型衬底，以便构建绝缘栅双极晶体管。在衬底3上，形成有P型层有源区，在P型层有源区上形成有N+层。N+层中形成P+区并且P+区延伸进入P型层。N+层之上为氧化层10，氧化层10并非连续的，而是被第一器件1的发射区金属接触14和第二器件2的发射区金属接触24隔断开。氧化层10之上为金属层(图中最上方的阴影部分所图示)，金属层通过金属间距区5而被划分为第一器件1的金属11和第二器件2的金属21。第一器件1和第二器件2分别经由各自的发射区12和22通过相应的金属接触14和24沿着表示电流流向的箭头I1和I2收集各自的电流。
如图4所示，第一器件1和第二器件2之间具有相邻边缘区域8，该相邻边缘区域8位于金属间距区5的下方，在横向方向上跨越金属间距区5，并占据一个第一发射区和一个第二发射区的位置(在不设置PN结的情况中，在相邻边缘区域8范围内的金属接触14和24分别对应一个发射区和一个第二发射区)。相邻边缘区域8通过两侧的沟槽13和23与第一发射区12以及第二发射区22相隔离。在相邻边缘区域8内具有P+区，该P+区作为PN结的P+区。如图所示，在相邻边缘区域8中除P+区以外的部分为N+区，该N+区作为PN结的N+区。PN结的P+区经由之上的金属接触24与第二电流收集区金属21相接，而PN结的N+区经由之上金属接触14与第一电流收集区金属11相接。该PN结的N+区和P+区位于相邻边缘区域8所占据的一个第一发射区和一个第二发射区的有源区之上，并且PN结的P+区还延伸进入该有源区。
图5示出图3中沿B-B的剖面视图。返回参考图3，B-B线在第一器件1的金属11下跨越第一沟槽33，并且B-B线的一端正好位于第一器件1的发射区金属接触14上，另一端位于相邻边缘区域中的与N+区相接的金属接触14上。参考图5，相邻边缘区域8通过沟槽33与第一器件1的发射区12相隔离。第一器件1通过发射区12经由金属接触14收集电流，如图中I1所指示。另外，由于相邻边缘区域8中构建了PN结(二极管)，N+区作为PN结的N+区(即二极管的阴极)，并且经由之上的金属接触14与第一电流收集区金属11相接。
图6示出图3中沿C-C的剖面视图。返回参考图3，C-C线跨越第一器件1的金属11和第二器件2的金属21，其间经过第一沟槽33，并且一端位于相邻边缘区8内与P+区相接的金属接触24上，另一端位于第一器件1的发射区金属接触14上。参考图6，相邻边缘区域8通过沟槽33与第一器件1的发射区12相隔离。第一器件1通过发射区12经由金属接触14收集电流，如图中I1所指示。另外，由于相邻边缘区域8中构建了PN结(二极管)，实际上在该区已经没有发射区，所以没有电流收集。在相邻边缘区域8中，P+区作为PN结的P+区(即二极管的阳极)，并且经由之上的金属接触24与第二电流收集区金属21相接。
图7示出图3中沿D-D的剖面视图。返回参考图3，D-D线跨越第一器件1的金属区和第二器件2的金属区，并且D-D线的两端正好位于第一器件1的发射区金属接触14和第二器件2的发射区金属接触24上。参考图7，第一器件1的第一发射区12通过沟槽43与第二器件2的第二发射区22相隔离。第一器件1通过发射区12经由金属接触14收集电流，如图中I1所指示。另外，第二器件2通过发射区22经由金属接触24收集电流，如图中I2所指示。
根据本公开的绝缘栅双极晶体管，在第一器件和第二器件之间形成了PN结，该PN结作为当IGBT关断时实现第二器件的电流泻放的通道，从而使得第二器件能够藉由该通道来利用为第一器件外配的续流二极管来实现电流泻放。
图8是示出根据本公开示例性实施例的绝缘栅双极晶体管300的细节的平面视图。如图8所示，绝缘栅双极晶体管300包括第一器件1和第二器件2。第二器件2与第一器件1通过金属间距区5被电学隔离。第一器件1的金属11将第一器件的所有发射区12相连接成一个电流收集区，因此这部分金属也被称为第一电流收集区金属；第二器件2的金属21将第二器件的所有发射区22相连接成一个电流收集区，因此这部分金属也被称为第二电流收集区金属。此外，在第一器件和第二器件的相邻边缘区域8中具有PN结(构成二极管d)，该PN结的P+区(即二极管的阳极)经由金属接触24与第二电流收集区金属相接，N+区(即二极管的阴极)经由金属接触14与第一电流收集区金属相接。图8中的缘栅双极晶体管300大体与图3中的缘栅双极晶体管200相同，这些相同的地方将不再赘述。
与图3中的缘栅双极晶体管200不同的是，第二器件1的第二栅区沟槽23与第一器件1的第一栅区沟槽13不是经由金属间距区5内设置的沟槽来连通的，而是经由多晶硅结构9而彼此相连通。具体地，如图8所示，第二器件2的第二栅区沟槽23的端部彼此用多晶硅结构9相连接，该多晶硅结构9外延到远处(图中未表示)与第一器件1的第一栅区沟槽13相连接。
图9是示出图8中沿E-E的剖面图。参见图8，E-E线跨越两个栅区沟槽13和三个发射区22，并且一端位于发射区，另一端位于多晶硅结构9上。相应地，在图9中，第二器件2经由两个发射区通过相应的金属接触24收集电流，如I2所指示。图9中还示出了两个栅区沟槽13把三个发射区间隔开。图9的右侧部分示出了多晶硅结构9，该多晶硅结构9位于氧化层10中。通过设置多晶硅结构9，能够更加方便地实现第二器件与第一器件的栅极的连接。
图10是示出根据本公开示例性实施例的绝缘栅双极晶体管400的平面视图。如图10所示，与图3中所示的绝缘栅双极晶体管200相同，绝缘栅双极晶体管400包括第一器件1和第二器件2。第二器件2内嵌于第一器件1中，并且第二器件2与第一器件1通过金属间距区5被隔离。
此外，第一器件1具有多个发射区12和多个第一栅区沟槽13。这些第一栅区沟槽13把第一器件1的多个发射区12彼此电学隔离。第二器件2具有多个第二发射区22和多个第二栅区沟槽23。这些第二栅区沟槽23把第二器件2的多个发射区22彼此电学隔离。
此外，同样地，第二器件2的多个第二发射区22中的每个发射区与第一器件1的一个第一发射区12相对应。绝缘栅双极晶体管400还包括多个第二沟槽43。每个第二沟槽43位于金属间距区5内并且与第二器件2的第二发射区22相对应。每个第二沟槽43把相应第二发射区22两侧的第二栅区沟槽23以及与该第二发射区22相对应的第一器件1的第一发射区12两侧的第一栅区沟槽13相连通。实际上，第二沟槽43的构造与第一栅区沟槽13以及第二栅区沟槽23的沟槽相同，不仅起到栅极的作用，还能把第一器件1的发射区12和第二器件2的相应发射区22充分隔离。
图10中的绝缘栅双极晶体管400与图3所示的绝缘栅双极晶体管200不同之处在于：第二器件2的多个第二发射区22以至少一对相邻两个第二发射区22被至少一个第一器件的第一发射区12间隔开的方式被分散排布。在一些实施例中，相邻两个第二发射区22被两个第一发射区12间隔开。例如，相邻两个第二发射区22-1和22-2相隔第一发射区12-1和12-2。应理解，在图示中，仅有一对相邻两个第二发射区22被第一器件的第一发射区间隔开，但本申请并不限于此，而是可以有多对相邻两个第二发射区22分别被第一器件的第一发射区间隔开。间隔相邻两个第二发射区22的第一发射区的数目也不受限制。
此外，绝缘栅双极晶体管400还包括至少一个第二PN结6，该第二PN结6位于包括间隔每对相邻两个第二发射区22的至少一个第一发射区12所处的区域的第二区域8’。在图10中由于仅示出了一对相邻两个第二发射区22被间隔开，所以在图10中仅示出了一个第二PN结6，但应理解，随着被间隔开的第二发射区的对数增加，第二PN结6的数目也可增加，这取决于第二器件需要泻放电流的多少。
如图所示，第二区域8’从间隔每对相邻两个第二发射区22的至少一个第一发射区12所处的区域延伸跨越金属间距区5并进入第一器件1。第二区域8’通过四周的沟槽与第一器件1的第一发射区12和第二器件2的第二发射区22隔离。第二区域8’内设置有P+区，该P+区作为第二PN结6的P+区并且经由该P+区之上的金属接触24与第二电流收集区金属21相接。第二区域8’中除P+区以外的部分为N+区，该N+区作为第二PN结6的N+区，并经由该N+区之上的至少一个金属接触14与第一电流收集区金属11相接。应理解，实际上，在间隔每对相邻两个第二发射区22的至少一个第一发射区12所处的区域中已经主要用于构建二极管了。
在一些实施例中，第一器件具有多个第一发射区并具有多个第一栅区沟槽，其中，所述多个第一栅区沟槽把所述多个第一发射区彼此电学隔离，并且第二器件具有多个第二发射区并具有多个第二栅区沟槽，所述多个第二栅区沟槽把多个第二发射区彼此电学隔离，并且多个第二发射区中的每个发射区与第一器件的一个第一发射区相对应。在一些实施例中，与图3中的绝缘栅双极晶体管200相同，绝缘栅双极晶体管400还可包括多个第二沟槽43，所述第二沟槽43位于金属间距区5内并且对应于一个第二发射区，并且第二沟槽43把该第二发射区两侧的第二栅区沟槽23以及与该第二发射区相对应的第一发射区12两侧的第一栅区沟槽13相连通。
需注意，第二区域8’四周的沟槽除了包括第一器件1的第一栅区沟槽13和第二器件2的第二栅区沟槽23以外，还包括第三沟槽53。也即，第三沟槽53形成第二区域8’四周的沟槽的部分。如图所示，第三沟槽53(图中以椭圆框出)位于第一器件1内，并把第一器件1的与第二区域8’对应的发射区之间的第一栅区沟槽13隔断。在本示例中，由于第二区域8’占据了两个第一发射区的区域，因此第三沟槽53把第一器件1的两个发射区12-1和12-2之间的一个第一栅区沟槽13隔断。第三沟槽53不仅与起到栅极的作用，还使得第二区域8’内的二极管与第一器件1的发射区12充分隔离。另外，第三沟槽53的位置可以被适当移动，以使得第二区域8’内的金属接触14能够方便地与第一电流收集区金属11相接。
图11是示出图10中沿F-F的剖面视图。F-F线跨越第一器件1和第二器件2，顺次经过第一器件1的第一栅区沟槽13、第三沟槽53、第二区域8’内的金属接触14、金属间距区5、第二区域8’的金属接触24。如图11所示，左侧为第一器件1的第一栅区沟槽13和第三沟槽53，第三沟槽53与第一栅区沟槽13是相连通的。第二区域8’具有PN结，P+区经由金属接触24与第二电流收集区金属21相接，N+区经由金属接触14与第一电流收集区金属11相接，如此，在第二器件2和第一器件1之间形成了二极管d。
应理解，虽然图10中仅示出了在第二区域8’内设置PN结来构建二极管，但是也可以参照图3那样，在第二区域8’内设置PN结来构建二极管的同时也在相邻边缘区域8内设置PN结来构建二极管。
上面通过实施例描述了根据本公开的功率器件的结构。应理解，发射区和沟槽的数量可以与所描述的实施例相同或不同。还应注意，第二器件与第一器件在图中左半部分和右半部分的结构是相同的，关于左半部分的描述也适用于右半部分的相应结构，并且关于右半部分的描述也适用于左半部分的相应结构。
本公开还提供一种绝缘栅双极晶体管件的制备方法。图12示出了根据本发明一个示例实施例的绝缘栅双极晶体管的制备方法1200。方法1200包括：S1201，提供衬底。接下来，在步骤S1202，在衬底上形成第一器件的体区和至少一个第二器件的体区。在步骤S1203，分别在第一器件的体区和第二器件的体区内形成第一器件的第一栅区、第一集电区和第一发射区以及第二栅区、第二集电区和第二发射区，其中，第二器件内嵌在所述第一器件中，第二集电区与第一集电区相连通，第一栅区与第二栅区相连通，并且第二发射区所接的金属和第一发射区所接的金属由金属间距区隔离以分别作为第二电流收集区金属和第一电流收集区金属。最后在步骤S1204中，形成至少一个PN结，PN结位于第一器件和第二器件之间，并且第一电流收集区金属接PN结的N+区，第二电流收集区金属接PN结的P+区。
在一些实施例中，绝缘栅双极晶体管的制备方法1200还可以包括：形成多晶硅结构，该多晶硅结构把第二器件的第二栅区与第一器件的第一栅区相连通。
在一些实施例中，在第二器件的多个第二发射区以至少一对相邻两个第二发射区被至少一个第一器件的第一发射区间隔的方式被分散排布的情况中，绝缘栅双极晶体管的制备方法1200还可以包括：形成至少一个第二PN结，第二PN结位于包括间隔每对相邻两个第二发射区的至少一个第一发射区所处的第二区域。
如上，借助于具体实施例论述了根据本公开的绝缘栅双极晶体管及其制备方法。根据本公开的技术，在同一衬底上通过相同的工艺同时制备出第一器件和第二器件，其中第一器件和第二器件被很好地耦合和隔离。此外，根据本公开的绝缘栅双极晶体管及其制备方法，在第一器件和第二器件之间形成了内置PN结，使得两器件的发射极之间只能单方向流过电流，从而该内置PN结可以作为当IGBT关断时实现第二器件的电流泻放的通道，使得第二器件能够藉由该通道来利用为第一器件外配的续流二极管来实现电流泻放，而不会在关断时受到损害。此外，内置二极管的嵌入并不会给第一器件和第二器件造成结构上的改变，因此不会对第一器件和第二器件的电流电压性能造成任何不利影响。
需注意，对于P+区的实现，可以直接利用光刻版来实现对注入区域的控制。在实际工艺中，也可以利用光刻版来对注入区域实现部分挖除，然后对凹陷部份的底部进行P+注入。
还应理解，根据本公开的绝缘栅双极晶体管，当IGBT处在正常工作的状态下，二极管d还未启动工作，因此构建二极管的区域中的发射区会经由相应的金属接触收集电流。在IGBT关断的过程中，此时栅电压为零，沟道处于截止的状态，第二器件积累的电流通过二极管d向第一器件输送，然后第一器件通过外接续流二极管D开始泻放电流。
虽然在前述本发明的详细描述中已经出现了至少一个示例性实施例和制备方法，应该意识到仍然存在大量的变换。也应该意识到一个示例性实施例或多个示例性实施例仅仅是作为举例，且目的不在于以任何方式来限制本发明的范围、应用或结构。相反地，前述的详细描述将为本领域技术人员提供一套方便地实施本发明示例性实施例的路线图，应该理解可在示例性实施例中描述的元件的功能和布置上做各种变化，而不脱离本发明如所附权利要求及其法律等同物所阐明的范围。
Claims (19)
1.一种绝缘栅双极晶体管，包括：
第一器件，所述第一器件具有第一栅区、第一集电区和第一发射区；
至少一个第二器件，所述第二器件具有第二栅区、第二集电区和第二发射区并内嵌在所述第一器件中，其中，所述第二集电区与所述第一集电区相连通，所述第一栅区与所述第二栅区相连通，并且其中，所述第二发射区所接的金属和所述第一发射区所接的金属由金属间距区隔离以分别作为第二电流收集区金属和第一电流收集区金属；以及
至少一个PN结，所述PN结位于所述第一器件和所述第二器件之间，并且所述第一电流收集区金属接所述PN结的N+区，所述第二电流收集区金属接所述PN结的P+区。
2.根据权利要求1所述的绝缘栅双极晶体管，其中，所述PN结处于所述第一器件和所述第二器件的相邻边缘区域内并跨越所述金属间距区的与所述第二器件的第二栅区平行的部分，其中所述相邻边缘区域占据一个第一发射区和一个第二发射区所处的第一区域。
3.根据权利要求2所述的绝缘栅双极晶体管，其中，所述第一区域通过四周的沟槽与所述第一器件的其他第一发射区和所述第二器件的其他第二发射区隔离。
4.根据权利要求3所述的绝缘栅双极晶体管，其中，所述相邻边缘区域内设置有P+区，该P+区作为所述PN结的P+区并经由所述一个第二发射区的金属接触与所述第二电流收集区的金属相接。
5.根据权利要求4所述的绝缘栅双极晶体管，其中，所述相邻边缘区域中除所述P+区以外的部分为N+区，该N+区作为所述PN结的N+区并经由所述一个第一发射区的金属接触与所述第一电流收集区的金属相接。
6.根据权利要求5所述的绝缘栅双极晶体管，其中，所述PN结的N+区和P+区位于所述一个第一发射区和所述一个第二发射区所占据的体区之上，并且所述PN结的P+区还延伸进入该体区。
7.根据权利要求6所述的绝缘栅双极晶体管，还包括多个第一沟槽，所述第一沟槽部分位于所述金属间距区内，构成所述第一区域的四周的沟槽的部分，并且把所述第一器件的至少一个第一栅区沟槽隔断。
8.根据权利要求1-7中任一项所述的绝缘栅双极晶体管，其中，所述第一器件的第一栅区与所述第二器件的第二栅区经由多晶硅结构而彼此相连通。
9.根据权利要求1-7中任一项所述的绝缘栅双极晶体管，其中，所述第二器件的多个第二发射区以至少一对相邻两个第二发射区被至少一个所述第一器件的第一发射区间隔的方式被分散排布。
10.根据权利要求9所述的绝缘栅双极晶体管，其中，所述绝缘栅双极晶体管还包括至少一个第二PN结，所述第二PN结位于包括间隔每对相邻两个第二发射区的至少一个第一发射区所处的第二区域。
11.根据权利要求10所述的绝缘栅双极晶体管，其中，所述第二区域从间隔每对相邻两个第二发射区的至少一个第一发射区所处的区域延伸跨越所述金属间距区并进入所述第一器件。
12.根据权利要求11所述的绝缘栅双极晶体管，其中，所述第二区域通过四周的沟槽与所述第一器件的第一发射区和所述第二器件的第二发射区隔离。
13.根据权利要求12所述的绝缘栅双极晶体管，其中，所述第二区域内设置有P+区，该P+区作为所述第二PN结的P+区并且经由该P+区之上的金属接触与所述第二电流收集区的金属相接。
14.根据权利要求13所述的绝缘栅双极晶体管，其中，所述第二区域中除所述P+区以外的部分为N+区，该N+区作为所述第二PN结的N+区，并经由该N+区之上的至少一个金属接触与所述第一电流收集区的金属相接。
15.根据权利要求14所述的绝缘栅双极晶体管，其中，所述第二PN结的N+区之上的至少一个金属接触位于所述第一器件内。
16.根据权利要求15所述的绝缘栅双极晶体管，其中，所述第一器件具有多个第一发射区并具有多个第一栅区沟槽，其中，所述多个第一栅区沟槽把所述多个第一发射区彼此电学隔离，并且所述第二器件具有多个第二发射区并具有多个第二栅区沟槽，所述多个第二栅区沟槽把所述多个第二发射区彼此电学隔离，并且所述多个第二发射区中的每个发射区与所述第一器件的一个第一发射区相对应。
17.根据权利要求16所述的绝缘栅双极晶体管，还包括多个第二沟槽，所述第二沟槽位于所述金属间距区并且对应于一个第二发射区，并且所述第二沟槽把该第二发射区两侧的第二栅区沟槽以及与该第二发射区相对应的第一发射区两侧的第一栅区沟槽相连通。
18.根据权利要求17所述的绝缘栅双极晶体管，还包括多个第三沟槽，所述第三沟槽构成所述第二区域的四周的沟槽的部分并且位于所述第一器件内，并且所述第三沟槽把所述第一器件的与所述第二区域对应的第二发射区之间的第二栅区沟槽隔断。
19.一种绝缘栅双极晶体管的制备方法，包括：
提供衬底；
在衬底上形成第一器件的体区和第二器件的体区；
分别在所述第一器件的体区和所述第二器件的体区内形成所述第一器件的第一栅区、第一集电区和第一发射区以及第二栅区、第二集电区和第二发射区，其中，所述第二器件内嵌在所述第一器件中，所述第二集电区与所述第一集电区相连通，所述第一栅区与所述第二栅区相连通，并且所述第二发射区所接的金属和所述第一发射区所接的金属由金属间距区隔离以分别作为第二电流收集区金属和第一电流收集区金属；
形成至少一个PN结，所述PN结位于所述第一器件和所述第二器件之间，并且所述第一电流收集区金属接所述PN结的N+区，所述第二电流收集区金属接所述PN结的P+区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611095687.7A CN106601801B (zh) | 2016-12-01 | 2016-12-01 | 绝缘栅双极晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611095687.7A CN106601801B (zh) | 2016-12-01 | 2016-12-01 | 绝缘栅双极晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106601801A CN106601801A (zh) | 2017-04-26 |
| CN106601801B true CN106601801B (zh) | 2019-07-05 |
Family
ID=58597116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611095687.7A Active CN106601801B (zh) | 2016-12-01 | 2016-12-01 | 绝缘栅双极晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106601801B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6111289A (en) * | 1999-02-05 | 2000-08-29 | Fuji Electric Company Ltd. | Semiconductor device |
| CN105390537A (zh) * | 2015-11-10 | 2016-03-09 | 株洲南车时代电气股份有限公司 | 一种沟槽栅igbt及其制作方法 |
| JP2016077110A (ja) * | 2014-10-08 | 2016-05-12 | 三菱電機株式会社 | 半導体装置 |
| CN106024780A (zh) * | 2016-07-14 | 2016-10-12 | 王培林 | 功率器件及其制备方法 |
| CN106165095A (zh) * | 2014-02-14 | 2016-11-23 | Abb 瑞士有限公司 | 具有两个辅助发射极导体路径的半导体模块 |
-
2016
- 2016-12-01 CN CN201611095687.7A patent/CN106601801B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6111289A (en) * | 1999-02-05 | 2000-08-29 | Fuji Electric Company Ltd. | Semiconductor device |
| CN106165095A (zh) * | 2014-02-14 | 2016-11-23 | Abb 瑞士有限公司 | 具有两个辅助发射极导体路径的半导体模块 |
| JP2016077110A (ja) * | 2014-10-08 | 2016-05-12 | 三菱電機株式会社 | 半導体装置 |
| CN105390537A (zh) * | 2015-11-10 | 2016-03-09 | 株洲南车时代电气股份有限公司 | 一种沟槽栅igbt及其制作方法 |
| CN106024780A (zh) * | 2016-07-14 | 2016-10-12 | 王培林 | 功率器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106601801A (zh) | 2017-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN205542793U (zh) | 级联开关结构 | |
| CN105047712B (zh) | 纵向型半导体装置及其制造方法 | |
| CN100578789C (zh) | 绝缘栅型半导体装置 | |
| US9954056B2 (en) | Semiconductor device with superjunction structure and transistor cells in a transition region along a transistor cell region | |
| CN208796997U (zh) | 集成金属氧化物半导体场效应晶体管器件 | |
| CN105185829B (zh) | 功率晶体管及其制备方法 | |
| CN106463540A (zh) | 半导体装置 | |
| CN104134693B (zh) | 具有含有一对、两对或多对补偿层的超级结结构的半导体器件 | |
| CN105321992B (zh) | 包括场电极的半导体器件 | |
| CN107086247A (zh) | 包括温度传感器的半导体装置及其制造方法和电路 | |
| CN105210194B (zh) | 半导体装置 | |
| CN107293579A (zh) | 一种具有低导通压降的超结igbt | |
| CN105871365A (zh) | 开关电路和半导体器件 | |
| CN104157648B (zh) | 具有开关元件和续流二极管的半导体装置及其控制方法 | |
| CN102881679A (zh) | 一种集成了温度和电流传感功能的igbt芯片 | |
| CN106024776A (zh) | 具有不同沟道宽度的复合半导体器件 | |
| CN106024894A (zh) | 沟槽栅功率mosfet结构及其制造方法 | |
| CN109923663A (zh) | 半导体装置 | |
| CN107017255A (zh) | 氮化物半导体装置及其制造方法 | |
| CN104103691A (zh) | 具有补偿区的半导体器件 | |
| CN104282739B (zh) | 双极晶体管以及制造双极晶体管的方法 | |
| CN105633078B (zh) | 双极结型半导体器件及其制造方法 | |
| TWI224871B (en) | Semiconductor device | |
| CN106229313A (zh) | 功率器件及其制备方法 | |
| US11810958B2 (en) | Transistor component having gate electrodes and field electrodes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |